KR20040077537A - 레이저 조사방법 및 레이저 조사장치, 및 반도체장치의제조방법 - Google Patents

레이저 조사방법 및 레이저 조사장치, 및 반도체장치의제조방법 Download PDF

Info

Publication number
KR20040077537A
KR20040077537A KR1020040013374A KR20040013374A KR20040077537A KR 20040077537 A KR20040077537 A KR 20040077537A KR 1020040013374 A KR1020040013374 A KR 1020040013374A KR 20040013374 A KR20040013374 A KR 20040013374A KR 20040077537 A KR20040077537 A KR 20040077537A
Authority
KR
South Korea
Prior art keywords
laser
laser beam
extension
irradiation
film
Prior art date
Application number
KR1020040013374A
Other languages
English (en)
Inventor
타나카코이치로
야마자키순페이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20040077537A publication Critical patent/KR20040077537A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0732—Shaping the laser spot into a rectangular shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0736—Shaping the laser spot into an oval shape, e.g. elliptic shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/005—Optical devices external to the laser cavity, specially adapted for lasers, e.g. for homogenisation of the beam or for manipulating laser pulses, e.g. pulse shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체장치의 제조공정에서, 연속발진의 레이저를 반도체막의 어닐링에 사용하면, 매우 고특성의 디바이스의 제조을 기대할 수 있다. 한쪽에서, 반도체막에 충분히 흡수되는 파장영역의 레이저로 형성할 수 있는 빔스폿의 사이즈는 매우 작고, 타원형으로 형성한 빔으로는 엑시머 라이크의 결정립영역이 차지하는 비율이 커진다. 따라서 TFT를 배치할 수 없는 영역이 차지하는 비율도 커져 버린다. 본 발명은, 고조파에 대하여 기본파를 보조적으로 조사함으로써 엑시머 라이크의 결정립영역의 형성을 억제하면서 반도체막에 긴 결정립영역을 형성하는 것을 가능하게 한다. 또한, 본 발명은 조사면에서, 제2 고조파의 빔스폿의 에너지 밀도가 낮은 부분에, 기본파의 빔스폿의 에너지 밀도가 높은 부분을 조사하는 것을 포함한다.

Description

레이저 조사방법 및 레이저 조사장치, 및 반도체장치의 제조방법{LASER IRRADIATION METHOD, LASER IRRADIATION APPARATUS, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 레이저광의 조사방법 및 그것을 행하기 위한 레이저 조사장치(레이저와 그 레이저로부터 출력되는 레이저광을 피조사체까지 도입하기 위한 광학계를 포함하는 장치)에 관한 것이다. 또한, 상기 레이저처리의 공정을 포함하여 제조된 반도체장치의 제조방법에 관한 것이다. 이때, 여기서 말하는 반도체장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 나타내고, 액정표시장치나 발광장치 등의 전기광학장치 및 그 전기광학장치를 부품으로서 포함하는 전자장치도 포함되는 것으로 한다.
최근, 기판 상에 박막트랜지스터(이하, TFT라 기재함)를 제조하는 기술이 대폭 진보하고, 액티브 매트릭스형의 표시장치에의 응용개발이 진행되고 있다. 특히, 다결정 반도체막을 사용한 TFT는, 종래의 비정질 반도체막을 사용한 TFT보다도 전해효과 이동도(모빌리티라고도 함)가 높으므로, 고속동작이 가능하다. 그 때문에, 종래 기판의 외부에 설치된 구동회로에서 행하고 있던 화소의 제어를, 화소와 동일한 기판 상에 형성한 구동회로에서 행하는 것이 시도되고 있다.
그런데 반도체장치에 사용하는 기판은, 비용의 면에서 단결정 실리콘기판보다도, 유리기판이 유망시되고 있다. 유리기판은 내열성에 뒤떨어져, 열변형하기 쉽기 때문에, 유리기판 상에 폴리실리콘 TFT를 형성하는 경우에는, 유리기판의 열변형을 피하기 위해, 반도체막의 결정화에 레이저 어닐링이 사용된다.
레이저 어닐링의 특징은, 복사가열 혹은 전도가열을 이용하는 어닐링법과 비교하여 처리시간을 대폭 단축할 수 있거나, 반도체기판 또는 반도체막을 선택적, 국소적으로 가열하여, 기판에 거의 열적손상을 주지 않은 것 등을 들을 수 있다.
이때, 여기서 말하는 레이저 어닐링법이란, 반도체기판 또는 반도체막에 형성된 손상층이나 비결정질층을 재결정화하는 기술이나, 기판 상에 형성된 비정질 반도체막을 결정화시키는 기술을 나타내고 있다. 또한, 반도체기판 또는 반도체막의 평탄화나 표면개질에 적용되는 기술도 포함하고 있다.
레이저 어닐링에 사용되는 레이저는 그 발진방법에 의해, 펄스발진과 연속발진(CW)의 2종류로 대별된다. 최근에는, 반도체막의 결정화에 있어서 펄스발진의 레이저보다도 연속발진의 레이저를 사용하는 편이, 반도체막 내에 형성되는 결정의 입경이 커지는 것이 발견되고 있다. 반도체막 내의 결정립경이 커지면, 그 반도체막을 사용하여 형성되는 TFT 채널영역에 들어가는 입계의 수가 줄기 때문에 이동도가 높아져, 보다 고성능의 디바이스의 개발에 이용할 수 있다. 그 때문에, 연속발진의 레이저는 갑작스럽게 각광을 받기 시작하고 있다.(예를 들면 미국특허 출원공개 제2002/0031876 A1호 공보 참조)
또한, 연속발진의 레이저에 의한 반도체 또는 반도체막의 레이저 어닐링공정에서는, 생산성을 상승시키기 위해 레이저 발진기로부터 사출된 레이저빔을 조사면 상에서 긴 타원형으로 가공하고, 타원형의 레이저빔(이하 타원빔이라 칭한다. )을 반도체막에 조사하는 방법이 잘 사용된다. 가공 후의 레이저빔의 형상이 타원형이 되는 것은, 원래의 레이저빔의 형상이 원형 또는 그것에 가까운 형상이기 때문이다.
연속발진의 레이저를 반도체막의 어닐링에 사용하는 경우, 매우 고특성의 디바이스의 제조을 기대할 수 있는 한쪽에서, 반도체막에 충분히 흡수되는 파장영역의 레이저로 형성할 수 있는 빔스폿의 사이즈는 매우 작다. 예를 들면 YAG 레이저를 사용하는 경우, 고조파로 변환해야만 하기 때문에 최대출력이 10W 정도의 레이저밖에 적용할 수 없고, 조사면에서의 빔스폿의 사이즈는 최대라도 500㎛×20㎛ 정도이다. 따라서, 이러한 사이즈의 빔스폿을 조사면 상에서, 전후좌우로 움직임으로써 상기 조사면 상의 필요한 부분에 대하여 레이저 어닐링을 행한다.
여기서, 도 1a에 타원형의 빔스폿(101)의 반도체막에서의 조사적(irradiation track)을 나타낸다. 또한, 빔스폿(101)의 단면 A에서의 에너지 밀도분포를 105로 나타낸다. 반도체막에서의 상기 빔스폿의 조사적에는 크게 분류하여, 2개의 결정상태가 형성된다. 영역 102 및 104에는, 펄스발진의 엑시머 레이저로 레이저 결정화를 행한 경우에 형성되는 결정과 유사한 상태(이하 이 상태를, 엑시머 라이크라 부름)가 형성되고, 영역 103에는 결정립 지름이 상기 펄스 레이저로 결정화한 경우와 비교하여 매우 큰 결정상태(이하 이 상태 t를, 긴 결정립이라 부름)가 형성된다.
반도체막 내의 결정립경이 커지면, 그 반도체막을 사용하여 형성되는 TFT의 채널영역에서의 립계의 수가 줄기 때문에 이동도가 높아진다. 또한 엑시머 라이크의 결정립영역에 형성되는 TFT의 이동도는, 긴 결정립영역에 형성되는 TFT의 이동도보다도 크게 뒤떨어진다. 요컨대, 긴 결정립영역에 형성되는 TFT와, 엑시머 라이크의 결정립영역에 형성되는 TFT의 전기 특성에는 큰 차이가 생기기 때문에, 예를 들면, CPU 등의 고특성이 요구되는 반도체장치를 제조하는 경우, 그 엑시머 라이크의 결정립영역에는, 반도체소자를 형성할 수 없다.
에너지 밀도분포가 가우시안 형상의 타원빔을 반도체막에 조사한 경우, 조사적 중에서 엑시머 라이크의 결정립영역이 차지하는 비율은 통상 2할 정도이다. 따라서 TFT를 배치할 수 없는 영역도 2할 정도 존재하기 때문에, 반도체소자의 고집적화의 점에서 문제가 있다. 본 발명은, 반도체막 상에 형성되는 엑시머 라이크의 결정립영역을 될 수 있는 한 작게 하는 것을 과제로 한다.
도 1은 빔스폿의 조사 트랙의 모양을 도시한 도면.
도 2는 발명의 실시형태 1을 설명하는 도면.
도 3은 반도체막의 레이저 어닐링의 모양을 나타내는 도면.
도 4는 발명의 실시형태 2를 설명하는 도면.
도 5는 발명의 실시형태 2를 설명하는 도면.
도 6은 발명의 실시형태 3을 설명하는 도면.
도 7은 발명의 실시형태 4를 설명하는 도면.
도 8은 레이저 어닐링의 모양을 나타내는 도면.
도 9는 화소 TFT, 구동회로의 TFT의 제조공정을 나타내는 단면도.
도 10은 화소 TFT, 구동회로의 TFT의 제조공정을 나타내는 단면도.
도 11은 화소 TFT, 구동회로의 TFT의 제조공정을 나타내는 단면도.
도 12는 화소 TFT, 구동회로의 TFT의 제조공정을 나타내는 단면도.
도 13은 화소 TFT의 구성을 나타내는 단면도.
도 14는 액티브 매트릭스형 액정표시장치의 제조공정을 나타내는 단면도.
도 15는 발광장치의 구동회로 및 화소부의 단면구조도.
도 16은 발광장치의 평면도(a), 발광장치의 구동회로 및 화소부의 단면구조도(b).
도 17은 반도체장치의 일례를 나타내는 도면.
도 18은 반도체장치의 일례를 나타내는 도면.
도 19는 반도체장치의 일례를 나타내는 도면.
*도면의 주요부분에 대한 부호의 설명*
101 : 빔스폿 102~104 : 영역
105 : 에너지 밀도분포 106 : 타원형의 빔스폿
107 : 기본파의 빔스폿 108~110 : 영역
111 : 에너니 밀도분포 112 : 에너지 밀도
본 발명은, 조사면인 반도체막에, 연속발진 레이저로부터 사출된 고조파와, 동시에 파장 1㎛ 정도의 기본파를 보조적으로 조사한다. 상기한 방법에 의해, 엑시머 라이크의 결정립영역의 형성을 방지하면서, 반도체막 상에 긴 결정립영역을 형성하는 것을 가능하게 한 레이저 조사방법 및 조사장치 및 반도체장치의 제조방법을 제공한다.
도 1b는 본 발명의 요지를 설명하는 도면이다. 반도체막에 타원형의 빔스폿(106)을 조사한다. 빔스폿(106)의 파장영역은 반도체막에 잘 흡수되는 영역에 있고, 단면 B에서의 빔스폿(106)의 에너지 밀도분포는 111로 나타난다. 도면에서, 에너지 밀도 A는 반도체막의 용융의 임계치, 에너지 밀도 B는 긴 결정립영역형성의 임계치를 나타낸다.
본 발명은 기본파에 의한 빔스폿 107을 빔스폿 106에 오버랩하여 보조적으로 조사한다. 파장이 1㎛ 정도의 기본파는 통상의 반도체막에는 흡수되지 않지만, 고조파에 의해 용융한 반도체막에는 잘 흡수된다. 그 때문에, 빔스폿 106이 조사된 영역으로서, 또한 에너지 밀도가 반도체막의 용융의 임계치 A를 넘는 영역만이 기본파를 흡수한다. 즉, 반도체막에 흡수되는 에너지 분포를 도 1b의 실선으로 나타낸 바와 같이 불연속으로 할 수 있다. 따라서, 엑시머 라이크의 결정립영역의 가능한 에너지를 전혀 반도체막에 공급하지 않고, 긴 결정립영역의 가능한 에너지만을 반도체막에 공급하는 것도 가능하게 된다. 기본파의 레이저빔을 타원빔 또는 직사각형 형상의 빔스폿으로 가공하여 조사함으로써, 반도체막의 용융한 영역에 에너지를 보조적으로 공급할 수 있고, 긴 결정립을 형성할 수 있다. 본 명세서 중에서는 타원빔과 직사각형 형상의 빔을 총칭하여, 연장빔이라 부른다. 빔스폿 106 및 107을 조사했을 때에 반도체막이 흡수하는 에너지 밀도는 112로 나타난다.
빔스폿 106 및 107에 의해 형성된 반도체막의 조사적에는 크게 분류하여, 2개의 결정상태가 형성된다. 영역 108 및 110은, 엑시머 라이크의 결정립영역으로, 영역 109는 긴 결정립영역이다. 도 1b에 나타낸 조사적은, 도 1a에 나타낸, 타원형의 빔스폿만을 조사하여 할 수 있던 조사적보다도, 엑시머 라이크의 결정립영역의 비율이 작고, 긴 결정립영역의 비율이 큰 것을 안다. 이때, 조건을 적절히 선택하면 엑시머 라이크의 결정립영역을 거의 0으로 할 수 있지만, 열전도의 영향이 있기 때문에 완전히 0으로 하는 것은 할 수 없다.
이상과 같이, 고조파에 대하여 기본파를 보조적으로 조사함으로써 엑시머 라이크의 결정립영역의 형성을 억제하면서 반도체막에 긴 결정립영역을 형성하는 것이 가능하게 된다. 이때, 본 발명에서는 반도체막의 조사에 사용하는 빔스폿 형상은 도 1b의 구성에 한정되지 않는다. 고조파의 빔을 복수사용하고, 그것들을 이어 연장빔을 만들어, 기본파의 빔스폿을 겹치게 해도 된다. 또한, 에너지 밀도가 낮은 엑시머 라이크의 결정립영역이 형성되어 버리는 부분만으로 기본파를 보조적으로조사하는 구성으로 해도 된다. 혹은 기본파 쪽을 복수사용해도 되며, 고조파, 기본파 모두 복수사용해도 상관없다.
본 명세서에서 개시하는 레이저 조사장치에 관한 발명의 구성은, 가시광선 이하의 파장을 출력하는 제1 레이저 발진기과, 상기 제1 레이저 발진기로부터 사출되는 제1 레이저빔을 조사면에서 연장빔으로 가공하는 수단과, 기본파를 출력하는 제2 레이저 발진기와, 상기 연장빔이 조사되는 영역에서 에너지 밀도가 낮은 부분에, 상기 제2 레이저 발진기로부터 사출되는 제2 레이저빔을 조사하는 수단과, 상기 제1 레이저빔 및 상기 제2 레이저빔에 대하여 상기 조사면을 상대적으로 제1 방향으로 이동시키는 수단과, 상기 제1 레이저빔 및 상기 제2 레이저빔에 대하여 상기 조사면을 상대적으로 제2 방향으로 이동시키는 수단을 갖는 레이저 조사장치인 것을 특징으로 한다.
또한, 상기 제1 방향과 상기 제2 방향은 서로 직교하는 것을 특징으로 한다.
이때, 상기 발명의 구성에 있어서, 바람직하게는 상기 연장빔이 조사되는 영역에서 에너지 밀도가 낮은 부분에, 상기 제2 레이저 발진기로부터 사출되는 제2 레이저빔의 에너지 밀도가 높은 부분을 조사하는 것을 특징으로 한다.
상기 발명의 구성에 있어서, 상기 제1 레이저 발진기 및 상기 제2 레이저 발진기는, 연속발진의 기체레이저, 고체레이저 또는 금속레이저인 것을 특징으로 한다. 상기 기체레이저로서, Ar 레이저, Kr 레이저, CO2레이저 등이 있고, 상기 고체레이저로서, YAG 레이저, YVO4레이저, YLF 레이저, YalO3레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 등이 있으며, 상기 금속레이저로서는 헬륨카드뮴 레이저, 구리증기 레이저, 금증기 레이저를 들 수 있다.
또한, 상기 발명의 구성에 있어서, 상기 제1 레이저빔은 비선형 광학소자에 의해 고조파로 변환되어 있는 것을 특징으로 한다. 상기 비선형 광학소자에 사용되는 결정은, 예를 들면 LBO나 KBO나 KDP, KTP나 KB5, CLBO라 부르는 것을 사용하면 변환효율의 점에서 우수하다. 이들 비선형 광학소자를 레이저의 공진기 중에 넣은 것으로, 변환효율을 대폭 상승시킬 수 있다.
또한, 상기 발명의 구성에 있어서, 상기 제1 레이저빔은 TEMoo에서 발진되면, 얻어지는 연장빔의 에너지 균일성을 상승시킬 수 있기 때문에 바람직하다.
레이저빔에 대하여 투광성을 갖는 기판 상에 막형성된 반도체막을 어닐링한다. 이러한 경우, 균일한 레이저빔의 조사를 실현하기 위해서는, 조사면에 수직인 평면으로서, 또한 빔의 형상을 직사각형으로 선정했을 때의 단변을 포함하는 면 또는 장변을 포함하는 면 중 어느 한쪽을 입사면으로 정의하면, 상기 레이저광의 입사각도 φ는, 입사면에 포함되는 상기 단변 또는 상기 장변의 길이가 W, 상기 조사면에 설치되고, 또한, 상기 레이저광에 대하여 투광성을 갖는 기판의 두께가 d일 때, φ≥arctan(W/2d)을 만족하는 것이 바람직하다. 복수의 레이저빔을 사용하는 경우, 이 의론은 각각의 레이저빔에 대하여 성립할 필요가 있다. 이때, 레이저빔의 궤적이, 상기 입사면 상에 없을 때는, 그 궤적을 그 입사면에 사영한 것의 입사각도를 φ로 한다. 이 입사각도 φ로 레이저빔이 입사되면, 기판의 표면에서의 반사광과, 상기 기판의 이면으로부터의 반사광이 간섭하지 않고, 일정한 레이저빔의 조사를 행할 수 있다. 이상의 의론은, 기판의 굴절률을 1로 생각했다. 실제는 기판의 굴절률이 1.5 전후인 것이 많고, 이 수치를 고려해 넣으면 상기 의론에서 산출한 각도보다도 큰 계산값을 얻을 수 있다. 그렇지만, 빔스폿의 길이방향의 양단의 에너지는 감쇠가 있기 때문에, 이 부분에서의 간섭의 영향은 적고, 상기한 산출값으로 충분히 간섭감쇠의 효과를 얻을 수 있다.
또한, 상기 기판으로서, 유리기판, 석영기판이나 실리콘기판, 플라스틱기판, 금속기판, 스테인레스기판, 가요성기판 등을 사용할 수 있다. 상기 유리기판으로서, 바륨붕규산유리, 또는 알루미늄 붕규산유리 등의 유리로 이루어지는 기판을 들 수 있다. 또한, 가요성기판이란, PET, PES, PEN, 아크릴 등으로 이루어지는 필름형의 기판인 것으로, 가요성기판을 사용하여 반도체장치를 제조하면, 경량화가 예상된다. 가요성기판의 표면, 또는 표면 및 이면에 알루미늄막(AlON, AlN, AlO 등), 탄소막(DLC(다이아몬드 카본) 등), SiN 등의 배리어층을 단층 또는 다층으로 하여 형성하면, 내구성 등이 향상하기 때문에 바람직하다. 상기한 φ에 대한 부등식은, 기판이 레이저빔에 대하여 투광성이 있는 것 이외에는 적용되지 않는다. 왜냐하면, 이 경우, 기판의 두께 d가 전혀 의미가 없는 수치가 되기 때문이다.
또한, 본 명세서에서 개시하는 레이저 조사방법에 관한 발명의 구성은, 가시광선 이하의 파장인 제1 레이저빔을 조사면에서 연장빔으로 가공하고, 상기 조사면에서, 상기 연장빔이 조사되는 영역에서 에너지 밀도가 낮은 부분에, 상기 제2 레이저 발진기로부터 사출되는 기본파인 제2 레이저빔을 제1 레이저빔과 동시에 조사하며, 상기 연장빔에 대하여 상기 조사면을 상대적으로 제1 방향으로 이동하면서조사하는 레이저 조사방법이다.
이때, 상기 발명의 구성에 있어서, 상기 연장빔이 조사되는 영역에서 에너지 밀도가 낮은 부분에, 상기 제2 레이저 발진기로부터 사출되는 기본파인 제2 레이저빔의 에너지 밀도가 높은 부분을 조사하는 것이 바람직하다.
상기 발명의 구성에 있어서, 상기 제1 레이저빔 또는 상기 제2 레이저빔은, 연속발진의 기체레이저, 고체레이저 또는 금속레이저로부터 사출된 것을 특징으로 한다. 상기 기체레이저로서, Ar 레이저, Kr 레이저, CO2레이저 등이 있고, 상기 고체레이저로서, YAG 레이저, YVO4레이저, YLF 레이저, YalO3레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 등이 있으며, 상기 금속레이저로서는 헬륨카드뮴 레이저, 구리증기 레이저, 금증기 레이저를 들 수 있다.
또한, 상기 발명의 구성에 있어서, 상기 제1 레이저빔은 비선형 광학소자에 의해 고조파로 변환되어 있는 것을 특징으로 한다. 상기 비선형 광학소자에 사용되는 결정은, 예를 들면 LBO나 BBO나 KDP, KTP나 KB5, CLBO라고 부르는 것을 사용하면 변환효율의 점에서 우수하다. 이들 비선형 광학소자를 레이저의 공진기 중에 넣은 것으로, 변환효율을 대폭 상승시킬 수 있다.
또한, 상기 발명의 구성에 있어서, 상기 레이저빔은 TEM00에서 발진되면, 얻어지는 연장빔의 에너지 균일성을 상승시킬 수 있기 때문에 바람직하다.
레이저빔에 대하여 투광성을 갖는 기판 상에 막형성된 반도체막을 어닐링하는 경우, 균일한 레이저빔의 조사를 실현하기 위해서는, 조사면에 수직인 평면으로서, 또한 빔의 형상을 직사각형으로 선정했을 때의 단변을 포함하는 면 또는 장변을 포함하는 면 중 어느 한쪽을 입사면으로 정의하면, 상기 레이저광의 입사각도 φ는, 입사면에 포함되는 상기 단변 또는 상기 장변의 길이가 W, 상기 조사면에 설치되고, 또한, 상기 레이저광에 대하여 투광성을 갖는 기판의 두께가 d일 때, φ≥arctan(W/2d)을 만족하는 것이 바람직하다. 복수의 레이저빔을 사용하는 경우, 이 의론은 각각의 레이저빔에 대하여 성립할 필요가 있다. 이때, 레이저빔의 궤적이, 상기 입사면 상에 없을 때는, 그 궤적을 그 입사면에 사영한 것의 입사각도를 φ로 한다. 이 입사각도 φ로 레이저빔이 입사되면, 기판의 표면에서의 반사광과, 상기 기판의 이면으로부터의 반사광이 간섭하지 않고, 일정한 레이저빔의 조사를 행할 수 있다. 이상의 의론은, 기판의 굴절률을 1로 생각했다. 실제는 기판의 굴절률 1.5 전후인 것이 많고, 이 수치를 고려해 넣으면 상기 의론에서 산출한 각도보다도 큰 계산값을 얻을 수 있다. 그렇지만, 빔스폿의 길이방향의 양단의 에너지는 감쇠가 있기 때문에, 이 부분에서의 간섭의 영향은 적고, 상기한 산출값으로 충분히 간섭감쇠의 효과를 얻을 수 있다.
또한, 상기 기판으로서, 유리기판, 석영기판이나 실리콘기판, 플라스틱기판, 금속기판, 스텐레스기판, 가용성기판 등을 사용할 수 있다. 상기한 φ에 대한 부등식은, 기판이 레이저빔에 대하여 투광성이 있는 것의 이외에는 적용되지 않는다. 왜냐하면, 이 경우, 기판의 두께 d가 전혀 의미가 없는 수치가 되기 때문이다.
또한, 본 명세서에서 개시하는 반도체장치의 제조방법에 관한 발명의 구성은, 기판 상에 비단결정 반도체막을 형성하는 공정과, 가시광선 이하의 파장인 제1레이저빔을 조사면에서 연장빔으로 가공하고, 상기 연장빔이 조사되는 영역에서 에너지 밀도가 낮은 부분에, 상기 제2 레이저 발진기로부터 사출되는 기체파인 제2 레이저빔을 제1 레이저빔과 동시에 조사하는 공정을 가지며, 상기 연장빔에 대하여 상기 조사면을 상대적으로 제1 방향으로 이동시키면서 조사하는 공정을 갖고, 상기 비단결정 반도체막의 레이저 어닐링을 행하는 것을 특징으로 하는 반도체장치의 제조방법이다.
이때, 상기 발명의 구성에 있어서, 상기 연장빔이 조사되는 영역에서 에너지 밀도가 낮은 부분에, 상기 제2 레이저 발진기로부터 사출되는 기본파인 제2 레이저빔의 에너지 밀도가 높은 부분을 조사하는 것이 바람직하다.
상기 발명의 구성에 있어서, 상기 엑시머 라이크의 결정립영역의 폭은 15㎛ 이하이다. 이때, 엑시머 라이크의 결정립영역에서 결정립의 크기는 통상 1㎛ 이하이다.
또한, 상기 발명의 구성에 있어서, 상기 제1 레이저빔 또는 상기 제2 레이저빔은, 연속발진의 기체레이저, 고체레이저 또는 금속레이저로부터 사출된 것을 특징으로 한다. 상기 기체레이저로서, Ar 레이저, Kr 레이저, CO2레이저 등이 있고, 상기 고체레이저로서, YAG 레이저, YVO4레이저, YLF 레이저, YalO3레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 등이 있으며, 상기 금속레이저로서는 헬륨카드뮴 레이저, 구리증기 레이저, 금증기 레이저를 들 수 있다.
또한, 상기 발명의 구성에 있어서, 상기 제1 레이저빔은 비선형 광학소자에의해 고조파로 변환되어 있는 것을 특징으로 한다. 상기 비선형 광학소자에 사용되는 결정은, 예를 들면 LBO나 BBO나 KDP, KTP나 KB5, CLBO라 부르는 것을 사용하면 변환효율의 점에서 우수하다. 이들 비선형 광학소자를 레이저의 공진기 중에 넣은 것으로, 변환효율을 대폭 상승시킬 수 있다.
또한, 상기 발명의 구성에 있어서, 상기 레이저빔은 TEMoo에서 발진되면, 얻어지는 연장빔의 에너지 균일성을 상승시킬 수 있기 때문에 바람직하다.
레이저빔에 대하여 투광성을 갖는 기판 상에 막형성된 반도체막을 어닐링한다. 이러한 경우, 균일한 레이저빔의 조사를 실현하기 위해서는, 조사면에 수직인 평면으로서, 또한 빔의 형상을 직사각형으로 선정했을 때의 단변을 포함하는 면 또는 장변을 포함하는 면 중 어느 한쪽을 입사면으로 정의하면, 상기 레이저광의 입사각도 φ는, 입사면에 포함되는 상기 단변 또는 상기 장변의 길이가 W, 상기 조사면에 설치되고, 또한, 상기 레이저광에 대하여 투광성을 갖는 기판의 두께가 d일 때, φ≥arctan(W/2d)을 만족하는 것이 바람직하다. 복수의 레이저빔을 사용하는 경우, 이 의론은 각각의 레이저빔에 대하여 성립할 필요가 있다. 또, 레이저빔의 궤적이, 상기 입사면 상에 없을 때는, 그 궤적을 그 입사면에 사영했지만 입사각도를 φ로 한다. 이 입사각도 φ로 레이저빔이 입사되면, 기판의 표면에서의 반사광과, 상기 기판의 이면으로부터의 반사광이 간섭하지 않고, 일정한 레이저빔의 조사를 행할 수 있다. 이상의 의론은, 기판의 굴절률을 1로서 생각했다. 실제는, 기판의 굴절률이 1.5 전후인 것이 많고, 이 수치를 고려해 넣으면 상기 의론에서 산출한 각도보다도 큰 계산값을 얻을 수 있다. 그렇지만, 빔스폿의 길이방향의 양단의에너지는 감쇠가 있기 때문에, 이 부분에서의 간섭의 영향은 적고, 상기한 산출값으로 충분히 간섭감쇠의 효과를 얻을 수 있다.
또한, 상기 기판으로서, 유리기판, 석영기판이나 실리콘기판, 플라스틱기판, 금속기판, 스테인레스기판, 가요성기판 등을 사용할 수 있다. 상기한 φ에 대한 부등식은, 기판이 레이저빔에 대하여 투광성이 있는 것 이외에는 적용되지 않는다. 왜냐하면, 이 경우, 기판의 두께 d가 전혀 의미가 없는 수치가 되기 때문이다.
[발명의 실시형태]
(실시형태 1)
본 발명의 실시형태에 대하여 도 2를 사용하여 설명한다. 본 실시형태에서는, 연장빔 205 및 연장빔 206을 형성하여 반도체막 표면(204)에 조사하는 예를 나타낸다.
우선, LD 여기식의 10W의 레이저 발진기(201)(Nd:YVO4레이저, CW, 제2 고조파(532nm))를 준비한다. 상기 레이저 발진기는, TEM00의 발진모드로, 공진기에 LBO 결정이 내장되어 있고, 제2 고조파로 변환되어 있다. 특히 제2 고조파에 한정할 필요는 없지만 에너지 효율의 점에서, 제2 고조파 쪽이, 더 고차의 고조파와 비교하여 우수하다. 빔 지름은 2.25mm이다. 확산각은 0.3mrad 정도이다. 45° 반사미러로써, 연직방향으로부터 각도 φ 어긋난 방향으로 레이저빔의 진행방향을 변환한다. 다음에, 초점거리 20mm, 평면의 부분이 수평면과 일치하는 평볼록 렌즈(203)에 레이저빔을 각도 φ로 입사된다. 상기 각도 φ는 적절히 변경해도 되지만, 본 실시형태에서는 20°로 했다. 조사면에는 반도체막(204)을 설치하고, 수평면과 평행으로 한다. 반도체막(204)은 유리기판의 표면에 막형성한다. 반도체막(204)과 평볼록 렌즈(203)와의 거리는, 20mm 정도로 하고, 될 수 있는 한 입사면에 평행한 방향으로 신장한 연장빔(205)이 반도체막(204) 상에 형성되도록, 거리를 미세조정한다. 미세조정의 정밀도는 50㎛ 정도로 한다. 이에 따라, 장축 500㎛, 단축 20㎛ 정도의 타원형상에 가까운 연장빔(205)이 형성된다.
반도체막 204가 막형성된 기판은, 두께 d의 유리기판으로, 레이저 조사시에 기판이 떨어지지 않도록, 흡착스테이지(207)에 고정되어 있다. 흡착스테이지(207)는, X축용의 일축 로봇(208)과 Y축용의 일축 로봇(209)에 의해, 반도체막 표면(204)에 평행한 면 상을 XY 방향으로 동작할 수 있다. 전술한 간섭이 나오지 않는 조건식은,
φ≥arctan(W/2d)
이니까, 예를 들면 기판에 두께 0.7mm인 것을 사용하면
φ≥19.7°
로 된다.
다음에, 출력 300W의 레이저 발진기(210)(Nd:YAG 레이저, CW, 기본파(1.064㎛), TEM00)를 준비한다. 레이저 발진기에 의해 발진된 기본파는 광파이버(212)를 투과하고, 사출된다. 광파이버는 전송형식이 SI형, 코어지름이 직경 0.6mm이며, 광파이버로부터의 출사광의 NA는 0.2이다. 광파이버로부터의 출사광은 평볼록 렌즈(211)에서 집속시킨다. 평볼록 렌즈(211)는, 광파이버지름에 대하여 등배의 집광배율을 가지고, 평볼록 렌즈로부터 170mm의 위치에 있는 초점위치에서의 빔스폿 지름은 직경 0.6mm가 된다. 기본파는 반도체막(204)에 대하여 각도 0으로 입사된다. 각도 0은 55° 정도로 하고, 조사면에 1mm×0.6mm의 타원형상에 가까운 빔(206)을 형성한다. 빔 206은 연장빔 205를 덮도록 배치한다.
파장이 1㎛ 정도의 기본파는 통상의 반도체 박막에는 너무 흡수되지 않고 효율이 나쁘지만, 제2 고조파를 동시에 사용하면, 제2 고조파에 의해 용해시켜진 반도체 박막에 기본파가 잘 흡수되어, 보다 반도체막의 어닐링효율이 좋아진다. 즉, 반도체막의 액화에 의한 흡수계수의 상승을 이용함으로써, 기본파를 본 공정에 채용할 수 있도록 한다. 그 효과는, 반도체막(204)의 급격한 온도변화를 억제하는 것이나, 출력이 작은 제2 고조파의 레이저빔의 에너지의 보조 등이다. 특히 기본파의 넓이를 제2 고조파가 연장빔(205)의 단축방향으로 크게 취하면 온도변화를 완만히 할 수 있다. 기본파는, 고조파와는 달리 파장변환을 위한 비선형 광학소자를 사용할 필요가 없고, 매우 큰 출력인 레이저빔, 예를 들면 고조파의 100배 이상의 에너지를 갖는 것을 얻는 것이 가능하다. 비선형 광학소자의 쌍레이저의 내력이 매우 약해지기 때문에, 이러한 에너지차가 생긴다. 또한, 고조파를 발생시키는 비선형 광학소자는 변질되기 쉽고, 고체레이저의 이점인 메인티넌스 프리(maintenance-free)의 상태를 길게 유지할 수 없는 등의 결점이 있다. 따라서, 본 발명에 의해 기본파로 고조파를 보조하는 것은, 매우 의의가 있는 것이라 말 할 수 있다.
다음에, 반도체막의 제조방법의 예를 나타낸다. 상기 반도체막은, 가시광선에 대하여 투명한 유리기판 상에 형성한다. 구체적으로는, 두께 O.7mm의 유리기판의 편면에 두께 200nm의 산화질화실리콘을 막형성하고 그 위에 두께 66nm의 a-Si막을 플라즈마 CVD법으로써 막형성한다. 더욱이 반도체막의 레이저에 대한 내성을 높이기 위해, 500℃ 1시간의 열어닐링을 그 반도체막에 대하여 행했다. 상기 열어닐링의 그 외에, 종래기술의 항목에서 기술한 금속원소에 의한 반도체막의 결정화를 행해도 된다. 어느쪽의 막을 사용해도, 최적의 레이저빔의 조사조건은 거의 동일하다.
이어서, 상기 반도체막(204)에 대한 레이저의 조사의 예를 나타낸다. 제2 레이저 발진기01의 출력은 최대 10W 정도이지만, 연장빔 205의 사이즈가 비교적 작기 때문에 에너지 밀도가 충분하고, 9W 정도로 출력을 떨어뜨려 조사를 행한다. 또한, 제2 레이저 발진기10의 출력은 300W로 하고, 연장빔 205를 덮도록 빔 206을 형성한다. 빔 206의 단축은, 연장빔 205의 단축과 비교하여, 길이가 30배 다르다. Y축 로봇 209를 사용하여 연장빔 205의 단축방향으로 반도체막 204가 막형성된 기판을 주사시킴으로써, 레이저 어닐링을 행할 수 있다. 상기한 방법에 의해 실제로 레이저 어닐링된 반도체막의 모양을 도 3에 나타낸다. 도 3a는 투과형 명시야 현미경 사진, 도 3b는 반사형 암시야 현미경 사진이다. 연장빔 205의 장축방향, 폭 235㎛의 영역에, 주사방향으로 길게 연장된 긴 결정립영역을 형성할 수 있고, 긴 결정립영역의 양단에, 엑시머 라이크의 결정립영역이 폭 15㎛ 형성된다. 상기 주사시, 먼저 기본파가 반도체막(204)에 조사되고, 그 후, 제2 고조파가 조사되어, 마지막으로 기본파가 다시 조사된다. 기본파는 용융상태의 실리콘에는 흡수되기 때문에, 반도체막(204)의 급격한 온도변화를 억제하는 것이 가능하게 된다.
또한, 도 3c 및 도 3d에는 제2 레이저 발진기01의 출력을 10W로 하고, 제2 레이저 발진기10으로부터의 기본파를 조사하지 않고 레이저 어닐링한 경우의 반도체막의 모양을 나타낸다. 도 3c는 투과형 명시야 현미경 사진, 도 3d는 반사형 암시야 현미경 사진이다. 연장빔 205의 장축방향, 폭 220㎛의 영역에, 주사방향으로 길게 연장된 긴 결정립영역이 형성되고, 긴 결정립영역의 양단에 엑시머 라이크의 결정립영역이 폭 25㎛ 형성된다. 도 3a 및 3b와 비교하여, 긴 결정립영역이 좁아져, 엑시머 라이크의 결정립영역이 넓어져 있는 것을 안다. 이들 결과로부터, 본 발명의 방법에 의해 긴 결정립영역의 양단에 할 수 있는 엑시머 라이크의 결정립영역의 비율을 감소할 수 있는 것을 안다. 이때, 도 3b 및 도 3d의 조사적의 양단에는 표면 조면도가 강한 부분(도면 중, 검은 부분)이 있는 것이 표시되어 있지만, 본 발명의 방법을 채용함으로써 표면 조면도가 강한 부분도 감소하면서 레이저 어닐링할 수 있는 것을 안다.
이때, 본 실시형태에서, 고조파의 레이저빔의 입사각도는 20° 이상으로 한다. 이에 따라 간섭이 억제되므로, 보다 균일한 레이저의 조사가 가능하게 된다. 주사속도는 수십 cm/s∼수백cm/s 정도가 적당하고, 여기서는 50cm/s로 한다.
도 8에 반도체막 전체면을 긴 결정립영역으로 하는 조사방법을 나타낸다. 식별을 쉽게 하기 위해 도면에서의 부호는 도 2와 같은 것을 사용했다. 반도체막이 막형성된 기판을 흡착스테이지(207)에 고정하고, 제2 레이저 발진기01 및 제2 레이저 발진기10을 발진시킨다. 출력은 9W 및 300W로 하고, 우선 Y축 로봇(209)에 의해 주사속도 50cm/s로, 반도체막 표면을 1줄 주사한다. 상기 1줄은 도 8에서, A1의 부분에 해당한다. 도 8에서, Y축 로봇으로써, 왕로 Am(m은 양의 정수)의 부분을 레이저 조사한 후, X축 로봇(208)에 의해, 긴 결정립영역과 엑시머 라이크의 결정립영역의 폭만큼만 연장빔을 그 장축방향으로 활주시켜, 귀로 Bm의 부분을 레이저 조사한다. 이러한 일련의 동작을 반복함으로써, 반도체막 전체면에서 긴 결정립영역의 비율을 높게 유지할 수 있다. 이때, 긴 결정립영역의 반도체막의 특성은 매우 높고 특히 TFT 등의 반도체소자를 제조한 경우에는 매우 높은 전기이동도를 나타내는 것을 기대할 수 있지만, 그와 같은 높은 특성이 필요가 아닌 반도체막의 부분에는 긴 결정립영역을 형성할 필요가 없다. 따라서, 그와 같은 부분에는 레이저빔을 조사하지 않는다, 또는 긴 결정립영역을 형성하지 않도록 레이저 조사를 행해도 된다. 긴 결정립영역을 형성하지 않고 효율적으로 반도체막을 어닐링하기 위해서는, 예를 들면, 주사의 속도를 증가시키면 된다. 본 발명인의 실시에 의하면, 2m/s 정도의 속도로 연장빔(205)만을 주사시키면, a-Si 막을 결정화시킬 수 있지만, 이때 긴 결정립영역은 형성되지 않고, 소위 일반적으로 부르게 되는 p-Si 막이 형성되었다. 이때, 상기한 조건은 조사대상의 반도체막이나 레이저빔의 에너지 분포 등에 영향을 끼치게 되는 것은 말할 필요도 없다.
(실시형태 2)
본 실시형태에서는, 기본파를 사용하는 것으로, 실시형태 1에서 나타낸 제2 고조파를 성형하여 얻어지는 연장빔의 에너지 분포를 보다 균일화하는 예를 도 4에 따라 나타낸다.
우선, LD 여기식의 10W의 레이저 발진기(301)(Nd:YVO4레이저, CW, 제2 고조파(532nm))를 준비한다. 상기 레이저 발진기는, TEM00의 발진모드에서, 공진기에 LBO 결정이 내장되어 있고, 제2 고조파로 변환되어 있다. 빔 지름은 2.25mm이다. 확산각은 0.3mrad 정도이다. 45° 반사미러로써, 연직방향으로부터 각도 φ 어긋난 방향으로 레이저빔의 진행방향을 변환한다. 다음에, 초점거리 20mm, 평면의 부분이 수평면과 일치하는 평볼록 렌즈(303)에 레이저빔을 각도 φ로 입사된다. 상기 각도 φ는 적절히 변경해도 되지만, 본 실시형태에서는 20°로 했다. 조사면에는 반도체막(304)을 설치하고, 수평면과 평행으로 한다. 반도체막(304)은 유리기판의 표면에 막형성한다. 반도체막(304)과 평볼록 렌즈(303)와의 거리는, 30mm 정도로 하고, 될 수 있는 한 입사면에 평행한 방향으로 신장한 연장빔 305가 반도체막(304) 상에 형성되도록, 거리를 미세조정한다. 미세조정의 정밀도는 50㎛ 정도로 한다. 이에 따라, 장축 500㎛, 단축 20㎛ 정도의 타원형상에 가까운 연장빔 305가 형성된다.
반도체막(304)이 막형성된 기판은, 두께 d의 유리기판으로, 레이저 조사시에 기판이 떨어지지 않도록, 흡착스테이지(307)에 고정되어 있다. 흡착스테이지(307)는, X축용의 일축 로봇(308)과 Y축용의 일축 로봇(209)에 의해, 반도체막 표면(304)에 평행한 면 상을 XY 방향으로 동작할 수 있다. 전술한 간섭이 나오지 않는 조건식은,
φ≥arctan(W/2d)
이니까, 예를 들면 기판에 두께 0.7인 것을 사용하면
φ≥19.7°
로 된다.
다음에, 출력 300W의 레이저 발진기 310 및 314(Nd:YAG 레이저, CW, 기본파(1.064㎛), TEM00)를 준비한다. 레이저 발진기에 의해 발진된 기본파는 광파이버 315 및 316을 투과하고, 사출된다. 광파이버는 전송형식이 SI형, 코어지름이 직경 0.6mm으로, 광파이버로부터의 출사광의 NA는 0.2이다. 광파이버로부터의 출사광은 평볼록 렌즈 311 및 313에서 집속시킨다. 평볼록 렌즈 311 및 313은, 광파이버 지름에 대하여 등배의 집광배율을 갖고, 평볼록 렌즈로부터 170mm의 위치에 있는 초점위치에서의 빔스폿지름은 직경 0.6mm가 된다. 기본파는 반도체막(304)에 대하여 각도 θ로 입사된다. 각도 θ는 55° 정도로 하고, 조사면에 1mm×0.6mm의 타원형상에 가까운 빔 306 및 312를 형성한다. 빔 306 및 312는 연장빔 305를 덮도록 배치한다.
상기 배치는, 예를 들면 도 4b에 기재한 바와 같이 하여, 제2 고조파로 할 수 있는 연장빔 305의 장축의 방향의 양측에, 기본파에 의한 연장빔 306, 312를 배치하고, 각각의 연장빔의 장축을 동일직선상에 올리도록 한다. 이와 같이 하면, 제2 고조파로 할 수 있는 연장빔 305의 빔의 양단에서의 에너지의 감쇠부분에 직접, 기본파가 작용하고, 에너지의 감쇠만큼의 에너지를 보조하므로 바람직하다. 통상 레이저빔은, 스폿의 중앙의 에너지가 가장 강하고, 그 주변부에 가는 것에 따라 에너지가 감쇠하는, 가우시안 라이크의 에너지 분포를 갖는다. 따라서, 제2 고조파에 의해 형성된 연장빔 305도, 그 양단의 에너지는 그 중앙의 에너지와 비교하여 약하고, 레이저어닐의 균일성에 영향을 끼친다. 그것을, 반도체막에 대하여 보다 투광성이 높은 기본파를, 제2 고조파에 의해 형성된 연장빔 305에 의해 용해된 영역으로 향하여 조사함으로써, 상기 용해된 영역에서의 상기 기본파의 조사된 부분을 선택적으로 가열하는 것이 가능하게 된다.
도 4b의 구성을, 도 5a, 5b를 사용함으로써 상세히 설명한다. 도 4b의 측면도에 있어서, 제2 고조파에 의한 연장빔 305만으로 레이저 어닐링을 행하는 경우, 도 5a에 도시한 바와 같은 온도분포로 반도체막이 가열된다. 통상 용융부분은 고체부분보다도 열전도가 좋기 때문에, 연장빔 중앙부분에서는 에너지 분포는 일정하게 되지만, 역시 연장빔 305의 양단부분은 에너지의 감쇠가 격심하게 온도저하가 발생하고 있다. 기본파는 반도체막을 높은 투과율로 투과하므로, 이 영역에 직접, 기본파를 조사하는 것이 가능하기 때문에, 이에 따라 반도체막에서의 온도분포가 일정한 부분을 보다 증가시킬 수 있다. 즉, 도 4b의 측면도와 같이 연장빔 305의 양단으로부터 연장빔 306, 312를 조사함으로써, 반도체막의 온도분포는, 도 5b와 같이 변화시키는 것을 할 수 있다. 즉, 반도체막의 온도분포가 일정한 부분을 늘리고, 어닐링의 온도변동을 억제하는 것을 가능하게 된다. 또한, 연장빔의 양단에서의 에너지의 감쇠영역의 폭을 줄이는 것도 가능하게 된다.
이어서, 반도체막(304)에 대한 레이저 조사의 예를 나타낸다. 반도체막(304)은 예를 들면, 실시형태 1에 기재의 방법으로 제조한다. 레이저 발진기 301의 출력은 최대 10W 정도이지만, 연장빔 305의 사이즈가 비교적 작기 때문에 에너지 밀도가 충분하고, 9W 정도로 출력을 떨어뜨려 조사를 행한다. 또한, 레이저 발진기 310, 314의 출력은 300W로 하고, 연장빔 305를 양단으로부터 덮도록 연장빔 306, 312를 배치한다. 본 실시형태에서는, 연장빔 306 및 312의 단축은, 연장빔 305의단축과 비교하여, 길이가 10배 다르지만, 도 4에서는 도면을 보기 쉽게 하기 위해 동일한 정도의 크기로 기재했다. 동일정도의 크기로서도 본 발명의 주지는 변하지 않기 때문에, 실시자가 사용하는 막 등의 조건에 맞춘 레이저빔의 크기를 적절히 선택하면 된다.
Y축 로봇(309)을 사용하여 연장빔305의 단축방향으로 반도체막(304)이 막형성된 기판을 주사시킴으로써, 연장빔305의 장축방향, 폭 250㎛의 영역에, 주사방향으로 길게 연장된 단결정의 입자가 깔린 상태로 형성할 수 있지만, 상기 주사시, 먼저 기본파가 반도체막(304)에 조사되고, 그 후, 제2 고조파가 조사되어, 마지막으로 기본파가 다시 조사된다. 이에 따라, 반도체막(304)이 급격한 온도변화를 억제하는 것이 가능하게 된다. 이때, 고조파의 레이저빔의 입사각도는 20° 이상으로 한다. 이에 따라 간섭이 억제되므로, 보다 균일한 레이저의 조사가 가능하게 된다. 기본파가 연장빔 306, 312의 보조가 없으면, 형성되는 긴 결정립영역의 폭은, 190㎛ 정도이지만, 상기 보조를 위해, 상기 긴 결정립영역의 폭은, 250㎛ 정도로 넓어진다. 온도분포가 일정한 영역은 넓어지지만 역시 상기 긴 결정립영역의 폭방향에서의 양단부분에서는, 온도가 낮은 부분에서의 어닐링이 시행되어 있고, 이 부분에 제조되는 반도체소자의 특성저하가 걱정된다. 따라서, 이 부분에는 반도체소자를 제조하지 않거나, 혹은 연장빔을 그 장축방향으로 오버랩시켜 주사시키는 것으로, 반도체소자의 특성이 저하하는 영역을 소실시키는 것을 행해도 된다. 예를 들면, 상기 긴 결정립영역의 폭 250㎛ 중, 특성의 저하가 걱정되는 영역이, 그 양단의 5㎛씩 있다고 가정하면, 유효하게 사용할 수 있는 상기 긴 결정립영역의 폭은 240㎛가 된다. 따라서, Y축 로봇(209)에 의해 1방향의 주사로, 반도체막(304)을 결정화한 후, X축 로봇을 245㎛ 움직여, 다시 Y축 로봇(309)의 주사에 의해 긴 결정립영역을 형성하는 것을 반복하면, 상기 특성의 저하가 우려되는 영역이 기판 내에서 차지하는 비율을 최소로 하는 것이 가능하다.
(실시형태 3)
본 실시형태에서는, 제2 고조파를 성형하여 얻어지는 연장빔을 몇개인가 조합하여, 보다 연장빔을 형성하고, 더욱이, 기본파에 의해 에너지의 보조를 시행하는 예를 도 6에 따라 나타낸다.
우선, 도시하지 않은 LD 여기식의 10W의 레이저 발진기(Nd:YVO4레이저, CW, 제2 고조파(532nm))를 4대 준비한다. 상기 레이저 발진기는, TEM00의 발진모드에서, 공진기에 LBO 결정이 내장되어 있고, 제2 고조파로 변환되어 있다. 빔 지름은 2.25mm이다. 확산각은 0.3mrad 정도이다. 반사미러를 몇개인가 사용함으로써, 연직방향으로부터 각도 β 어긋난 방향으로 레이저빔의 진행방향을 각각 변환하고, 조사면에서 거의 하나로 합성되도록 4방향으로부터 입사된다. 상기 4방향은 각각 광축 A, 광축 B, 광축 C, 광축 D와 일치시킨다. 광축 A와 광축 B 및 광축 C와 광축 D는, 조사면에 대하여 수직인 평면 A에 대하여 면대칭에 위치시켜, 광축 A와 광축 B와 이루는 각도 및 광축 C와 광축 D가 이루는 각도를 각각 10°로 한다. 또한, 평면 A와 조사면에 수직인 평면 B에 대하여, 광축 A와 광축 C 및 광축 B와 광축을 D 면대칭에 위치시켜, 광축 A와 광축 B를 포함하는 평면 C와, 광축 C와 광축 D를 포함하는 평면 D와의 이루는 각도를 25°로 한다.
다음에, 초점거리 150mm의 평볼록 원통렌즈 40la, 401b, 401c 및 401d를, 상기 광축 A, 광축 B, 광축 C, 및 광축 D에 각각 O° 입사시키도록 배치한다. 이때 상기 평볼록 원통렌즈의 집광방향은 평면 C 또는 평면 D 에 포함되는 방향으로 한다. 상기 평볼록 원통렌즈 401과 조사면과의 거리는 각각의 광축 상에서 측정하여 110∼120mm의 사이로 조정한다.
더욱이, 초점거리 20mm의 평볼록 원통렌즈 402a 및 402b의 모선이, 상기 평면 C 및 평면 D에 각각 포함되도록 배치한다. 상기 모선은, 원통렌즈의 곡면부에서의, 원통렌즈의 평면부에서 가장 떨어진 장소에 위치하는 모선으로 한다. 또한, 상기, 평볼록 원통렌즈 402a 및 402b의 평면부와, 상기 평면 C 및 평면 D와는, 서로 각각 직교하도록 배치한다. 상기 평볼록 원통렌즈 402와 조사면과의 거리는 각각의 광축 상에서 측정하여 약 18mm의 근방에서 조정한다.
이상의 배치에 의해, 장축 400㎛, 단축 20㎛ 정도의 사이즈가 연장빔이 4개, 조사면에서 형성된다. 이대로, 상기 조사면에서, 4개의 빔은 완전히 하나로 합성되므로, 보다 연장빔을 형성하는 것은 할 수 없지만, 각 렌즈의 위치를 미세조정함으로써, 도 6b에 기재한 바와 같은 배치로 변환할 수 있다. 즉, 4개 연장빔 4a, 405b, 405c 및 405d의 장축을 일직선상에 배치하고, 그것들을 상기 직선의 방향으로 서로 어긋나 맞추는 것으로, 연장빔을 보다 연장빔으로 할 수 있다. 이에 따라, 폭 1.5mm의 긴 결정립영역을 얻을 수 있다.
다음에, 출력 2000W의 CW의 LD 여기 YAG 레이저(기본파)를 사용하고, 광학계 404에 의해 1×2mm의 타원빔 405e를 조사면에 형성한다. 이때 상기 4개의 연장빔을덮도록 상기 타원빔 405e를 형성한다. 사용하는 광학계 404는 예를 들면, 도 1에서 나타낸 평볼록 렌즈 111과 같이 레이저빔을 평볼록 렌즈에 경사 입사되어 형성해도 된다. 혹은, 2장의 원통렌즈를 직교시켜 사용하고, 원형의 빔을 타원으로 변환해도 된다. 여기서 중요한 것은, 결정하여 기본파를 레이저 발진기로 되돌려서는 안된다는 것이다. 반도체막의 표면은, 조금이라도 반사가 있기 때문에, 레이저빔을 조사면에 대하여 수직으로 입사시키는 것만은 해서는 안된다.
이상과 같이 하여 형성한 연장빔을 사용하고, 예를 들면 실시형태 1에서 나타낸 X축용의 일축 로봇(208)과 Y축용의 일축 로봇(209) 등을 사용하여 반도체막을 전체면 결정화하면 된다. 반도체막은 예를 들면, 실시형태 1에서 나타낸 방법으로써 제조하면 된다. 본 실시형태를 사용하는 이점은, 보다 연장빔을 할 수 있으므로 처리시간이 짧게 완료하고, 또한, 가우시안 라이크의 에너지 분포를 갖는 연장빔을 서로 오버랩시켜 인접시키는 것으로 에너지 분포를 장축방향으로 균일화할 수 있기 때문에, 비교적 온도의 변동이 억제되므로 바람직하다.
(실시형태 4)
본 실시형태에서는, 제2 고조파를 성형하여 얻어지는 연장빔을 갈바노 미러 등의 편향수단을 사용하여, 더욱이, 기본파에 의한 빔을 갈바노 미러 등의 편향수단을 사용하여 조사하고 에너지의 보조를 시행하는 예를 도 7에 따라 나타낸다.
우선, LD 여기식의 10W의 레이저 발진기(601)(Nd:YVO4레이저, CW, 제2 고조파(532nm))를 준비한다. 상기 레이저 발진기는, TEM00의 발진모드에서, 공진기에 LBO 결정이 내장되어 있고, 제2 고조파로 변환되어 있다. 빔 지름은 2.25mm이다.확산각은 0.3mrad 정도이다. 이 빔은 원형이기 때문에, 이것을 긴 타원형으로 변환하는 광학계(602)에 입사시킨다. 변환수단은, 예를 들면, 원통렌즈 2장 구성의 빔 익스펜더로 하고, 1방향만큼 빔을 신장하여 타원형으로 해도 된다. 또한, 통상의 빔 익스펜더를 상기 빔 익스펜더에 조합하여 사용하고, 확산각을 제어해도 된다. 이어서, 갈바노 미러(603)로, 타원형상으로 변환된 레이저빔을 편향한다. 편향된 레이저빔은 fθ 렌즈(604)를 통해, 반도체막(606)이 형성하는 평면 상에 도달한다. fθ 렌즈에 의해, 타원형상으로 변환된 상기 레이저빔을 상기 평면 상에서 집광한다. 이에 따라, 예를 들면 단축 20㎛, 장축 400㎛가 연장빔(605)이 전기평면 상에 형성된다. 갈비노 미러(603)의 각도를 변화시키는 것으로, 상기 평면 상에서, 상기 연장빔(605)이 주사된다. 갈바노 미러의 각도에 의한 연장빔(605)의 형상의 변화는 fθ 렌즈(604)에 의해 억제된다. 레이저빔의 반도체막(606)에 대한 입사각도는 20°로 한다. 이에 따라 반도체막(606) 상에서의, 반도체막(606) 표면에서의 레이저빔의 반사광과 반도체막(606)이 막형성된 기판의 이면으로부터의 레이저빔의 반사광과의 간섭의 발생을 막을 수 있다.
제2 고조파에 의해 형성되는 연장빔(605)에 맞추어 반도체막(606)에 기본파를 조사하기 위해, 출력 300W의 LD 여기의 YAG 레이저(608)(Nd:YAG 레이저, CW, 기본파(1.064㎛), TEM0, 확산각은 3mrad 정도)를 준비한다. 레이저 발진기에 의해 발진된 기본파는 광파이버(612)를 투과하여, 사출된다. 광파이버는 전송형식이 SI형, 코어지름이 직경 0.6mm로, 광파이버로부터의 출사광의 NA는 0.2이다. 광파이버로부터의 출사광은, 콜리메이터 렌즈 등을 사용한 광학계(613)에서 콜리메이트시킨다.콜리메이트한 레이저빔을 갈바노 미러(609)로, 반도체막(606)방향으로 편향한다. 편향된 레이저빔은 fθ 렌즈(610)를 통해, 반도체막(606)이 형성하는 평면 상에 도달한다. fθ 렌즈에 의해, 상기 레이저빔을 상기 평면 상에서 집광한다. 이에 따라, 예를 들면 단축 600㎛, 장축 1mm의 빔(611)이 전기평면 상에 형성된다. 갈바노 미러(609)의 각도를 변화시키는 것으로, 상기 평면 상에서, 상기 빔(611)을 주사시킨다. 갈바노 미러 609의 동작은 갈바노 미러 603의 동작에 동기시켜 행하도록 제어하고, 상기 평면 상에서, 빔(611)을 상기 제2 고조파가 연장빔(605)의 위치에 맞추어 주사시킨다. 갈바노 미러의 각도에 의한 빔(611)의 형상의 변화는 fθ렌즈(610)에 의해 억제된다. 레이저빔의 반도체막(606)에 대한 입사각도는 55° 정도로 한다. 이에 따라 반도체막(606) 상에서의, 반도체막(606) 표면에서의 레이저빔의 반사광과 반도체막(606)이 막형성된 기판의 이면으로부터의 레이저빔의 반사광과의 간섭의 발생을 막을 수 있다.
본 실시형태에서는, 갈비노 미러 603 및 609는 각각 1장 구성으로 사용하고, 1축만의 주사로 한다. 이래서는, 2차원 평면의 전체면 주사를 할 수 없기 때문에, 상기 기판을 1축 스테이지(607)에 실어, 도 7 지면의 좌우방향으로 동작시켜, 기판 전체면을 어닐링할 수 있도록 한다. 연장빔(605)의 주사의 속도는, 100∼2000mm/s로 하고, 바람직하게는 500mm/s 정도로 한다.
반도체막(606)의 전체면을 레이저 어닐링하기 위해, 예를 들면, 갈바노 미러 603 및 609를 반주기 동작시킨 후, 1축 스테이지(607)를 긴 결정립영역의 폭만큼만 이동시켜, 다시 갈바노 미러(603)를 반주기 동작시키는 것을 반복하여 행하면 된다. 본 실시형태에서는, 상기 긴 결정립영역의 폭은 235㎛ 정도이고, 그 만큼만 1축 스테이지(607)를 순차 보내어 가면 된다.
이때, 본 실시형태에서는 기본파의 레이저빔을 갈바노 미러에 의해 주사하는 구성에 대하여 설명했지만, 갈바노 미러를 쓰지 않고, 파이버 및 광학계를 기판에 대하여 상대적으로 동작시킴으로써, 제2 고조파의 레이저빔의 조사위치와 동일위치에 기본파의 레이저빔을 주사시키는 구성으로 해도 된다.
[실시형태]
(실시예 1)
본 실시예에서는 액티브 매트릭스기판의 제조방법에 대하여 도 9∼도 10을 사용하여 설명한다.
우선, 본 실시예에서는 코닝사의 #7059 유리나 #1737 유리 등으로 대표되는 바륨붕규산유리, 또는 알루미늄 붕규산유리 등의 유리로 이루어지는 기판(700)을 사용한다. 이때, 기판(700)으로서는, 석영기판이나 실리콘기판, 금속기판 또는 스테인레스기판의 표면에 절연막을 형성한 것을 사용해도 된다. 또한, 본 실시예의 처리온도에 견딜 수 있는 내열성이 있는 플라스틱기판을 사용해도 된다.
이어서, 기판(700) 상에 산화규소막, 질화규소막 또는 산화질화 규소막 등의 절연막으로 이루어지는 하지막(701)을 형성한다. 본 실시예에서는 하지막(701)으로서 2층 구조를 사용하지만, 상기 절연막의 단층막 또는 2층 이상 적층시킨 구조를 사용해도 된다. 하지막(701)의 1층째로서는, 플라즈마 CVD법을 사용하고, SiH4, NH3및 N2O를 반응가스로서 막형성되는 산화질화규소막(701a)을 10∼200nm(바람직하게는 50∼100nm) 형성한다. 본 실시예에서는, 막두께 50nm의 산화질화규소막(701a)(조성비 Si=32%, O=27%, N=24%, H=17%)을 형성했다. 이어서, 하지막(701)의 2층번째로서는, 플라즈마 CVD법을 사용하고, SiH4및 N2O를 반응가스로서 막형성되는 산화질화규소막(701b)을 50∼200nm(바람직하게는 100∼150nm)의 두께로 적층형성했다. 본 실시예에서는, 막두께 100nm의 산화질화규소막(701b)(조성비 Si=32%, O=59%, N=7%, H=2%)을 형성했다.
이어서, 하지막 상에 반도체막(702)을 형성한다. 반도체막 702는, 비정질구조를 갖는 반도체막을 공지한 수단(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해, 25∼80nm(바람직하게는 30∼60nm)의 두께로 형성한다. 반도체막의 재료에 한정은 없지만, 바람직하게는 규소 또는 규소게르마늄(SiGe) 합금 등으로 형성하면 된다. 계속해서, 레이저 결정화법을 행하여 얻어진 결정질 반도체막을 원하는 형상으로 패터닝하여, 반도체층(802∼806)을 형성한다. 물론, 레이저 결정화법뿐만 아니라, 다른 공지의 결정화처리(RTA나 퍼니스어닐로 등을 이용한 열결정화법, 니켈 등의 촉매를 사용한 열결정화법 등)와 조합하여 행해도 된다.
레이저 결정화법으로 결정질 반도체막을 제조하기 위해서는, 연속발광형의 YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, 루비 레이저, Ti:사파이어 레이저 등을 사용할 수 있다. 이들 레이저를 사용하는 경우에는, 레이저로부터 방사된 레이저빔을 광학계로 구형형 또는 타원형으로 집광하여 반도체막에 조사하는 방법을 사용하면 된다. 결정화의 조건은 실시자가 적절히 선택한다.
본 실시예에서는, 플라즈마 CVD법을 사용하고, 55nm의 비정질 규소막을 막형성한다. 그리고, 연속발진의 YAG 레이저의 기본파와 연속발진의 YVO4레이저의 제2 고조파를 사용한 레이저 결정화법에 의해 결정질 규소막을 형성한다. 그리고, 이 결정질 규소막을 포토리소그래픽법을 사용한 패터닝처리에 의해, 반도체층(802∼806)을 형성한다.
반도체층(802∼806)을 형성한 후, TFT의 임계치를 제어하기 위해 미량의 불순물원소(붕소 또는 인)의 도핑을 행해도 된다.
이어서, 반도체층(802∼806)을 덮는 게이트 절연막(807)을 형성한다. 게이트 절연막(807)은 플라즈마 CVD법 또는 스퍼터링법을 사용하여, 두께를 40∼150nm로서 규소를 포함하는 절연막으로 형성한다. 본 실시예에서는, 플라스틱 CVD법에 의해 110nm의 두께로 산화질화규소막(조성비 Si=32%, O=59%, N=27%, H=2%)으로 형성했다. 물론, 게이트 절연막은 산화질화규소막에 한정되는 것은 아니며, 다른 규소를 포함하는 절연막을 단층 또는 적층구조로서 사용해도 된다.
또한, 산화규소막을 사용하는 경우에는, 플라즈마 CVD법으로 TEOS(Tetraethyl 0rthosilicate)와 O2를 혼합하여, 반응압력 40Pa, 기판온도 300∼400℃로 하고, 고주파(13.56MHz) 전력밀도 0.5∼0.8W/cm2로 방전시켜 형성할 수 있다. 이와 같이 하여 제조되는 산화규소막은, 그 후 400~500℃의 열어닐링에 의해 게이트 절연막으로서 양호한 특성을 얻을 수 있다.
이어서, 도 9b에 나타내는 바와 같이, 게이트 절연막(807) 상에 막두께 20∼100nm의 제1 도전막(808)과, 막두께 100∼400nm의 제2 도전막(809)을 적층형성한다. 본 실시예로서는, 막두께 30nm의 TaN막으로 이루어지는 제1 도전막(808)과, 막두께 370nm의 W막으로 이루어지는 제2 도전막(809)을 적층형성했다. TaN막은 스퍼터링법으로 형성하고, Ta의 타깃을 사용하여, 질소를 포함하는 분위기 내에서 스퍼터링했다. 또한, W막은, W의 타깃을 사용한 스퍼터링법으로 형성했다. 그 외에 6플루오르화 텅스텐(WF6)을 사용하는 열 CVD법으로 형성하는 것도 할 수 있다. 어떻게 해서도 게이트전극으로서 사용하기 위해서는 저저항화를 도모할 필요가 있고, W막의 저항률은 20uΩcm 이하로 하는 것이 바람직하다. W막은 결정립을 크게 하는 것으로 저저항률화를 도모할 수 있지만, W막 중에 산소 등의 불순물원소가 많은 경우에는 결정화가 저해되어 고저항화한다. 따라서, 본 실시예에서는, 고순도의 W(순도 99.9999%)의 타깃을 사용한 스퍼터링법으로, 더욱이 성막시에 증기상 중으로부터의 불순물의 혼입이 없도록 충분히 배려하여 W막을 형성함으로써, 저항률 9∼20uΩcm을 실현할 수 있었다.
이때, 본 실시예에서는, 제1 도전막(808)을 TaN, 제2 도전막(809)을 W로 했지만, 특히 한정되지 않고, 어느 것이나 Ta, W, Ti, Mo, A1, Cu, Cr, Nd로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성해도 된다. 또한, 인 등의 불순물원소를 도핑한 결정질 규소막으로 대표되는 반도체막을 사용해도 된다. 또한, AgPdCu 합금을 사용해도 된다. 또한, 제1 도전막을 탄탈(Ta)막으로 형성하고, 제2 도전막을 W막으로 하는 조합으로, 제1 도전막을 질화티타늄(TiN)막으로 형성하고, 제2 도전막을 W막으로 하는 조합으로, 제1 도전막을 질화탄탈(TaN)막으로 형성하고, 제2 도전막을 Al막으로 하는 조합으로, 제1 도전막을 질화탄탈(TaN)막으로 형성하고, 제2 도전막을 Cu막으로 하는 조합으로 해도 된다.
다음에, 포토리소그래피법을 사용하여 레지스트로 이루어지는 마스크(810∼815)를 형성하고, 전극 및 배선을 형성하기 위한 제1 에칭처리를 행한다. 제1 에칭처리에서는 제1 및 제2 에칭조건으로 행한다. 본 실시예에서는 제1 에칭조건으로서, ICP(Inductively Coupled Plasma:유도결합형 플라즈마) 에칭법을 사용하고, 에칭용 가스에 CF4와 Cl2와 O2를 사용하여, 각각의 가스유량비를 25/25/10(sccm)으로 하고, 1Pa의 압력으로 코일형의 전극에 500W의 RF(13.56 MHz)전력을 투입하여 플라즈마를 생성하여 에칭을 행했다. 여기서는, 마츠시타 전기산업(주) 제조의 ICP를 사용한 드라이 에칭장치(Model E645-?ICP)를 사용했다. 기판측(시료스테이지)에도 150W의 RF(13.56MHz) 전력을 투입하고, 실질적으로 음의 자기바이어스 전압을 인가한다. 이 제1 에칭조건에 의해 W막을 에칭하여 제1 도전층의 단부를 테이퍼형상으로 한다.
이후, 레지스트로 이루어지는 마스크(810∼815)를 제거하지 않고 제2 에칭조건으로 바꿔, 에칭용 가스에 CF4와 Cl2를 사용하고, 각각의 가스유량비를 30/30(sccm)으로 하여, 1Pa의 압력으로 코일형의 전극에 500W의 RF(13.56MHz) 전력을 투입하여 플라즈마를 생성하여 약 30초 정도의 에칭을 행했다. 기판측(시료스테이지)에도 20W의 RF(13.56MHz) 전력을 투입하고, 실질적으로 음의 자기바이어스전압을 인가한다. CF4와 Cl2를 혼합한 제2 에칭조건으로서는 W막 및 TaN막과도 동일한 정도로 에칭된다. 이때, 게이트 절연막 상에 잔사를 남기지 않고 에칭하기 위해서는, 10∼20% 정도의 비율로 에칭시간을 증가시키면 된다.
상기 제1 에칭처리에서는, 레지스트로 이루어지는 마스크의 형상을 적합한 것으로 함으로써, 기판측에 인가하는 바이어스전압의 효과에 의해 제1 도전층 및 제2 도전층의 단부가 테이퍼 형상이 된다. 이 테이퍼부의 각도는 15∼45°로 된다. 이렇게 해서, 제1 에칭처리에 의해 제1 도전층과 제2 도전층으로 이루어지는 제1 형상의 도전층(817∼822)(제1 도전층(817a∼822a)과 제2 도전층(817b∼822b))을 형성한다. 도면부호 816은 게이트 절연막으로, 제1 형상의 도전층(817∼822)으로 덮어지지 않은 영역은 20∼50nm 정도 에칭되어 얇아진 영역이 형성된다.
그리고, 레지스트로 이루어지는 마스크를 제거하지 않고 제1 도핑처리를 행하고, 반도체층에 n형을 부여하는 불순물원소를 첨가한다.(도 10a) 도핑처리는 이온도프법, 또는 이온주입법으로 행하면 된다. 이온도프법의 조건은 도우즈량을 1×1013∼5×1015/cm2으로 하고, 가속전압을 60∼100keV로서 행한다. 본 실시예에서는 도우즈량을 1.5×1015/cm2으로 하고, 가속전압을 80keV로서 행한다. n형을 부여하는 불순물원소로서 15족 4에 속하는 원소, 전형적으로는 인(P) 또는 비소(As)를 사용하지만, 여기서는 인(P)을 사용했다. 이 경우, 도전층(817∼821)이 n형을 부여하는 불순물원소에 대한 마스크가 되어, 자기정합적으로 제1 고농도불순물영역(706∼710)이 형성된다. 제1 고농도 불순물영역(706∼710)에는 1×1020∼1×1021/cm3의 농도범위로 n형을 부여하는 불순물원소를 첨가한다.
이어서, 레지스트로 이루어지는 마스크를 제거하지 않고 제2 에칭처리를 행한다. 여기서는, 에칭가스에 CF4와 Cl2와 O2를 사용하여, W막을 선택적으로 에칭한다. 이때, 제2 에칭처리에 의해 제2 도전층(828b∼833b)을 형성한다. 한편, 제1 도전층(817a∼822a)은, 거의 에칭되지 않고, 제2 형상의 도전층(828∼833)을 형성한다.
이어서, 레지스트로 이루어지는 마스크를 제거하지 않고, 도 10b에 나타내는 바와 같이, 제2 도핑처리를 행한다. 이 경우, 제1 도핑처리보다도 도우즈량을 하강시켜, 70∼120keV가 높은 가속전압으로, n형을 부여하는 불순물원소를 도입한다. 본 실시예에서는 도우즈량을 1.5×1014/cm2으로 하고, 가속전압을 90keV로서 행했다. 제2 도핑처리는 제2 형상의 도전층(828∼833)을 마스크로서 사용하고, 제2 도전층(828b∼833b)의 아래쪽에서의 반도체층에도 불순물원소가 도입되고, 새롭게 제2 고농도 불순물영역(823a∼827a) 및 저농도 불순물영역(823b∼827b)이 형성된다.
이어서, 레지스트로 이루어지는 마스크를 제거한 후, 새롭게 레지스트로 이루어지는 마스크 834a 및 834b를 형성하여, 도 10c에 나타내는 바와 같이, 제3 에칭처리를 행한다. 에칭용 가스에 SF6및 Cl2를 사용하고, 가스유량비를 50/10(sccm)로 하고, 1.3Pa의 압력으로 코일형의 전극에 500W의 RF(13.56MHz) 전력을 투입하여플라즈마를 생성하고, 약 30초의 에칭처리를 행한다. 기판측(자료스테이지)에는 10W의 RF(13.56.MHz) 전력을 투입하고, 실질적으로는 음의 자기바이어스전압을 인가한다. 이렇게 해서, 상기 큰 세 가지의 에칭처리에 의해, p채널형 TFT 및 화소부의 TFT(화소 TFT)의 TaN막을 에칭하여, 제3 형상의 도전층(835∼838)을 형성한다.
이어서, 레지스트로 이루어지는 마스크를 제거한 후, 제2 형상의 도전층(828, 830) 및 제2 형상의 도전층(835∼838)을 마스크로서 사용하고, 게이트 절연막(816)을 선택적으로 제거하여 절연층(839∼844)을 형성한다.(도 11a)
이어서, 새롭게 레지스트로 이루어지는 마스크(845a∼845c)를 형성하여 제3 도핑처리를 행한다. 이 제3 도핑처리에 의해, p채널형 TFT의 활성층이 되는 반도체층에 상기 일도전형과는 반대의 도전형을 부여하는 불순물원소가 첨가된 불순물영역(846, 847)을 형성한다. 제2 도전층(835a, 838a)을 불순물원소에 대한 마스크로서 사용하고, p형을 부여하는 불순물원소를 첨가하여 자기정합적으로 불순물영역을 형성한다. 본 실시예에서는, 불순물영역(846, 847)은 디보란(B2H6)을 사용한 이온도프법으로 형성한다.(도 11b) 이 제3 도핑처리시에는, n채널형 TFT를 형성하는 반도체층은 레지스트로 이루어지는 마스크(845a∼845c)로 덮어져 있다. 제1 도핑처리 및 제2 도핑처리에 의해, 불순물영역(846, 847)에는 각각 다른 농도로 인이 첨가되어 있지만, 그 어느쪽의 영역에서도 p형을 부여하는 불순물원소의 농도를 2×1020∼2×1021/cm3이 되도록 도핑처리함으로써, p채널형 TFT의 소스영역 및 드레인영역으로서 기능하기 위해 아무런 문제는 생기지 않는다. 본 실시예에서는, p채널형 TFT의 활성층이 되는 반도체층의 일부가 노정하고 있기 때문에, 불순물원소(붕소)를 첨가하기 쉬운 이점을 가지고 있다.
이상까지의 공정에서, 각각의 반도체층에 불순물영역이 형성된다.
이어서, 레지스트로 이루어지는 마스크(845a∼845c)를 제거하여 제1 층간절연막(41)을 형성한다. 이 제1 층간절연막 861로서는, 플라즈마 CVD법 또는 스퍼터링법을 사용하고, 두께를 100∼200nm로서 규소를 포함하는 절연막으로 형성한다. 본 실시예에서는, 플라즈마 CVD법에 의해 막두께 150nm의 산화질화규소막을 형성했다. 물론, 제1 층간절연막 861은 산화질화규소막에 한정되는 것이 아니고, 다른 규소를 포함하는 절연막을 단층 또는 적층구조로서 사용해도 된다.
이어서, 도 11c에 나타내는 바와 같이, 가열처리를 행하여, 반도체층의 결정성의 회복, 각각의 반도체층에 첨가된 불순물원소의 활성화를 행한다. 이 가열처리는 퍼니스어닐로를 사용하는 열어닐링법으로 행한다. 열어닐링법으로서는, 산소농도가 1ppm 이하, 바람직하게는 0.1ppm 이하의 질소분위기 중에서 400∼700℃, 대표적으로는 500∼550℃로 행하면 되고, 본 실시예에서는 550℃, 4시간의 열처리로 활성화처리를 행했다. 이때, 열어닐링법의 그 외에, 레이저 어닐링법, 또는 라핏트서멀어닐링법(RTA법)을 적용할 수 있다. 레이저 어닐링법에 대해서는 발명 실시예에서 나타낸 방법을 채용해도 된다.
또한, 제1 층간절연막을 형성하기 전에 가열처리를 행해도 된다. 단, 사용한 배선재료가 열에 약한 경우에는, 본 실시예와 같이 배선등을 보호하기 위해 층간절연막(규소를 주성분으로 하는 절연막, 예를 들면 질화규소막)을 형성한 후에 활성화처리를 행하는 것이 바람직하다.
더욱이, 3∼100%의 수소를 포함하는 분위기 중에서, 300∼550℃로 1∼12시간의 열처리를 행하고, 반도체층을 수소화하는 공정을 행한다. 본 실시예에서는 수소를 약 3% 포함하는 질소분위기 중에서 410℃, 1시간의 열처리를 행했다. 이 공정은 층간절연막에 포함되는 수소에 의해 반도체층의 댕그링본드를 종단하는 공정이다. 수소화의 다른 수단으로서, 플라즈마수소화(플라즈마에 의해 여기된 수소를 사용함)를 행해도 된다.
이어서, 제1 층간절연막 861 상에 무기절연막재료 또는 유기절연물 재료로 이루어지는 제2 층간절연막 862를 형성한다. 본 실시예에서는, 막두께 1.6㎛의 아크릴 수지막을 형성했지만, 점도가 10∼1000cp, 바람직하게는 40∼200cp의 것을 사용하여, 표면에 요철이 형성되는 것을 사용했다.
본 실시예에서는, 경면반사를 막기 위해, 표면에 요철이 형성되는 제2 층간절연막을 형성함으로써 화소전극의 표면에 요철을 형성했다. 또한, 화소전극의 표면에 요철을 갖게 하여 빛 산란성을 도모하기 위해, 화소전극의 아래쪽의 영역에 볼록부를 형성해도 된다. 그 경우, 볼록부의 형성은, TFT의 형성과 동일한 포토마스크로 행할 수 있기 때문에, 공정수의 증가 없이 형성할 수 있다.
이때, 이 볼록부는 배선 및 TFT부 이외의 화소부 영역의 기판 상에 적절히 설치하면 된다. 이렇게 해서, 볼록부를 덮는 절연막의 표면에 형성된 요철에 따라 화소전극의 표면에 요철이 형성된다.
또한, 제2 층간절연막 862로서 표면이 평탄화하는 막을 사용해도 된다. 그경우는, 화소전극을 형성한 후, 공지의 샌드블라스트법이나 에칭법 등의 공정을 추가하여 표면을 요철화시켜, 경면반사를 막아, 반사광을 산란시킴으로써 백색도를 증가시키는 것이 바람직하다.
그리고, 구동회로(906)에서, 각 불순물영역과 각각 전기적으로 접속하는 배선(863~867)을 형성한다. 이때, 이들 배선은, 막두께 50nm의 Ti막과, 막두께 500nm의 합금막 Al과 Ti와의 합금막과의 적층막을 패터닝하여 형성한다.
또한, 화소부(907)에서는, 화소전극(870), 게이트배선(869), 접속전극(868)을 형성한다.(도 12) 이 접속전극(868)에 의해 소스배선(843b와 849의 적층)은, 화소 TFT와 전기적인 접속이 형성된다. 또한, 게이트배선(869)은, 화소 TFT의 게이트전극과 전기적인 접속이 형성된다. 또한, 화소전극(870)은, 화소 TFT의 드레인영역(842)과 전기적인 접속이 형성되고, 더욱이 유지용량을 형성하는 한쪽의 전극으로서 기능하는 반도체층(858)과 전기적인 접속이 형성된다. 또한, 화소전극(870)으로서는, Al 또는 Ag를 주성분으로 하는 막, 또는 그것들의 적층막 등의 반사성이 뛰어난 재료를 사용하는 것이 바람직하다.
이상과 같이 하여, n채널형 TFT 901과 p채널형 TFT 902로 이루어지는 CMOS회로 및 n채널형 TFT 903을 갖는 구동회로 906과, 1화소 TFT 904, 유지용량 505를 갖는 화소부 907을 동일기판 상에 형성할 수 있다. 이렇게 해서, 액티브 매트릭스기판이 완성된다.
구동회로 906의 n채널형 TFT 901은 채널형성영역 823c, 게이트전극의 일부를 구성하는 제1 도전층 828a와 겹치는 저농도 불순물영역 823b(GOLD 영역)와 소스영역 또는 드레인영역으로서 기능하는 고농도 불순물영역 823a를 가지고 있다. 이 n채널형 TFT 901과 전극 866으로 접속하여 CMOS 회로를 형성하는 p채널형 TFT 902에는 채널형성영역 846d, 게이트전극의 외측에 형성되는 불순물영역 846b, 846c, 소스영역 또는 드레인영역으로서 기능하는 고농도 불순물영역 846a를 가지고 있다. 또한, n채널형 TFT 903에는 채널형성영역 825c, 게이트전극의 일부를 구성하는 제1 도전층 830a와 겹치는 저농도 불순물영역 825b(GOLD 영역)와 소스영역 또는 드레인영역으로서 기능하는 고농도 불순물영역 835a를 가지고 있다.
화소부의 화소 TFT 904에는 채널형성영역 826c, 게이트전극의 외측에 형성되는 저농도 불순물영역 826b(LDD 영역)와 소스영역 또는 드레인영역으로서 기능하는 고농도 불순물영역 826a를 가지고 있다. 또한, 유지용량 905의 한쪽의 전극으로서 기능하는 반도체층 847a, 847b에는, 각각 p형을 부여하는 불순물원소가 첨가되어 있다. 유지용량 905는, 절연막 844를 유전체로서, 전극(838a와 838b의 적층)과, 반도체층(847a∼4847c)으로 형성하고 있다.
또한, 본 실시예의 화소구조는, 블랙매트릭스를 사용하지 않고, 화소전극 사이의 간극이 차광되도록, 화소전극의 단부를 소스배선과 겹치도록 배치형성한다.
또한, 본 실시예에서 제조하는 액티브 매트릭스기판의 화소부의 평면도를 도 13에 나타낸다. 이때, 도 9∼도 12에 대응하는 부분에는 동일한 부호를 사용하고 있다. 도 12에서 쇄선 A-A'은 도 13중의 쇄선 A-A'로 절단한 단면도에 대응하고 있다. 또한, 도 12중의 쇄선 B-B'는 도 13중의 쇄선 B-B'로 절단한 단면도에 대응하고 있다.
(실시예 2)
본 실시예에서는, 실시예 1에서 제조한 액티브 매트릭스기판으로부터, 반사형 액정표시장치를 제조하는 공정을 이하에 설명한다. 설명에는 도 14를 사용한다.
우선, 실시예 1에 따른, 도 12의 상태의 액티브 매트릭스기판을 얻은 후, 도 12의 액티브 매트릭스기판 상, 적어도 화소전극(870) 상에 배향막(967)을 형성하여 러빙처리를 행한다. 이때, 본 실시예에서는 배향막(967)을 형성하기 전에, 아크릴 수지막 등의 유기수지막을 패터닝함으로써 기판 간격을 유지하기 위한 주상의 스페이서(972)를 원하는 위치에 형성했다. 또한, 주상의 스페이서 대신에, 구형의 스페이서를 기판 전체면에 뿌려 설치해도 된다.
이어서, 대향기판(969)을 준비한다. 이어서, 대향기판(969) 상에 착색층(910, 971), 평탄화막(973)을 형성한다. 적색의 착색층(970)과 청색의 착색층(972)을 겹쳐서, 차광부를 형성한다. 또한, 적색의 착색층과 녹색의 착색층을 일부 겹쳐서, 차광부를 형성해도 된다.
본 실시예에서는, 실시예 1에 나타내는 기판을 사용하고 있다. 따라서, 실시예 1의 화소부의 평면도를 도시한 도 13에서는, 적어도 게이트배선(869)과 화소전극(870)의 간극과, 게이트배선(869)과 접속전극(868)의 간극과, 접속전극(868)과 화소전극(870)의 간극을 차광할 필요가 있다. 본 실시예에서는, 그것들의 차광해야 할 위치에 착색층의 적층으로 이루어지는 차광부가 겹치도록 각 착색층을 배치하여, 대향기판을 접합했다.
이와 같이, 블랙마스크 등의 차광층을 형성하지 않고, 각 화소 사이의 간극을 착색층의 적층으로 이루어지는 차광부에서 차광함으로써 공정수의 감소를 가능하게 했다.
이어서, 평탄화막(973) 상에 투명도전막으로 이루어지는 대향전극(976)을 적어도 화소부에 형성하고, 대향기판의 전체면에 배향막(974)을 형성하여, 러빙처리를 시행했다.
그리고, 화소부와 구동회로가 형성된 액티브 매트릭스기판과 대향기판을 밀봉재(968)로 접합한다. 밀봉재(968)에는 필러가 혼입되어 있어, 이 필러와 주상스페이서에 의해 균일한 간격을 가져 2장의 기판이 접합된다. 그 후, 양기판의 사이에 액정재료(975)를 주입하고, 밀봉제(도시하지 않고)에 의해 완전히 밀봉한다. 액정재료(975)에는 공지의 액정재료를 사용하면 된다. 이와 같이 하여 도 14에 나타내는 반사형 액정표시장치가 완성된다. 그리고, 필요가 있으면, 액티브 매트릭스기판 또는 대향기판을 원하는 형상으로 분단한다. 더욱이, 대향기판에만 편광판(도시하지 않는다)을 접합했다. 그리고, 공지의 기술을 사용하여 FPC를 접합했다.
이상과 같이 하여 제조되는 액정표시패널은 각종 전자기기의 표시부로서 사용할 수 있다.
이때, 본 실시예는 실시예 1과 자유롭게 조합하는 것이 가능하다.
(실시예 3)
본 실시예에서는, 본 발명을 사용하여 발광장치를 제조한 예에 대하여 설명한다. 본 명세서에서, 발광장치란, 기판 상에 형성된 발광소자를 그 기판과 커버재의 사이에 봉입한 표시용 패널 및 그 표시용 패널에 IC를 실장한 표시용 모듈을 총칭한 것이다. 이때, 발광소자는, 전장을 가함으로써 발생하는 루미네센스(Electro Luminescence)를 얻을 수 있는 유기 화합물을 포함하는 층(발광층)과 양극층과, 음극층을 갖는다. 또한, 유기 화합물에서의 루미네센스에는, 일중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(형광)과 3중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(인광)이 있어, 이들 중 어느쪽인지, 혹은 양쪽의 발광을 포함한다.
도 15는 본 실시예의 발광장치의 단면도이다. 도 15에서, 기판(1100) 상에 설치된 스위칭 TFT(1003)는 도 12의 n채널형 TFT(1303)를 사용하여 형성된다. 따라서, 구조의 설명은 n채널형 TFT(1303)의 설명을 참조하면 된다.
이때, 본 실시예에서는 채널형성영역이 2개 형성되는 더블게이트구조로 하고있지만, 채널형성영역이 1개 형성되는 싱글게이트구조 또는 3개 형성되는 트리플게이트구조이어도 된다.
기판(1100) 상에 설치된 구동회로는 도 12의 CMOS 회로를 사용하여 형성된다. 따라서, 구조의 설명은 n채널형 TFT(1301)와 p채널형 TFT(1302)의 설명을 참조하면 된다. 이때, 본 실시예에서는 싱글게이트구조로 하고 있지만, 더블게이트구조 또는 트리플게이트구조이어도 된다.
또한, 배선 1101, 1103은 CMOS 회로의 소스배선, 1102는 드레인배선으로서 기능한다. 또한, 배선 1104는 소스배선 1108과 스위칭 TFT의 소스영역을 전기적으로 접속하는 배선으로서 기능하고, 배선 1105는 드레인배선 1109와 스위칭 TFT의 드레인영역을 전기적으로 접속하는 배선으로서 기능한다.
이때, 전류제어 TFT(1004)는 도 12의 p채널형 TFT(1302)를 사용하여 형성된다. 따라서, 구조의 설명은 p채널형 TFT(1302)의 설명을 참조하면 된다. 이때, 본 실시예에서는 싱글게이트구조로 하고 있지만, 더블게이트구조 또는 트리플게이트구조이어도 된다.
또한, 배선 1106은 전류제어 TFT의 소스배선(전류공급선에 해당한다)으로, 도면부호 1107은 전류제어 TFT의 화소전극(1110) 상에 겹침으로써 화소전극(1110)과 전기적으로 접속하는 전극이다.
이때, 도면부호 1110은, 투명도전막으로 이루어지는 화소전극(발광소자의 양극)이다. 투명도전막으로서는, 산화인듐과 산화주석과의 화합물, 산화인듐과 산화아연과의 화합물, 산화아연, 산화주석 또는 산화인듐을 사용할 수 있다. 또한, 상기 투명도전막에 갈륨을 첨가한 것을 사용해도 된다. 화소전극(1110)은, 상기 배선을 형성하기 전에 평탄한 층간절연막(1111) 상에 형성한다. 본 실시예에서는, 수지로 이루어지는 평탄화막(1111)을 사용하고 TFT에 의한 단차를 평탄화하는 것은 매우 중요하다. 후에 형성되는 발광층은 매우 얇기 때문에, 단차가 존재함으로써 발광불량을 일으키는 경우가 있다. 따라서, 발광층을 될 수 있는 한 평탄면에 형성할 수 있도록 화소전극을 형성하기 전에 평탄화해 놓는 것이 바람직하다.
배선(1101∼1107)을 형성한 후, 도 15에 나타내는 바와 같이 뱅크(1112)를 형성한다. 뱅크(1112)는 100∼400nm의 규소를 포함하는 절연막 또는 유기수지막을 패터닝하여 형성하면 된다.
이때, 뱅크(1112)는 절연막이기 때문에, 성막시에서의 소자의 정전파괴에는 주의가 필요하다. 본 실시예에서는 뱅크(1112)의 재료가 되는 절연막 중에 카본입자나 금속입자를 첨가하여 저항률을 하강시켜, 정전기의 발생을 억제한다. 이때, 저항률은 1×106∼1×1012Ωm(바람직하게는 1×108∼1×1010Ωm)가 되도록 카본입자나 금속입자의 첨가량을 조절하면 된다.
화소전극(1110) 상에는 발광층(1113)이 형성된다. 이때, 도 15에서는 1화소밖에 도시하고 있지 않지만, 본 실시예에서는 R(빨강), G(초록), B(파랑)의 각 색에 대응한 발광층을 만들어 나누고 있다. 또한, 본 실시예로서는 증착법에 의해 저분자계 유기발광재료를 형성하고 있다. 구체적으로는, 정공주입층으로서 20nm 두께의 구리프탈로시아닌(CuPc)막을 설치하고, 그 위에 발광층으로서 70nm 두께의 트리스-8-키노리노라트 알루미늄 착체(Alq3)막을 설치한 적층구조로 하고 있다. Alq3에 퀴나크리돈, 페릴렌 또는 DCM1이라 했던 형광색소를 첨가함으로써 발광색을 제어할 수 있다.
단, 이상의 예는 발광층으로서 사용할 수 있는 유기발광재료의 일례로서, 이것에 한정할 필요는 전혀 없다. 발광층, 전하수송층 또는 전하주입층을 자유롭게 조합하여 발광층(발광 및 그것을 위해 캐리어의 이동을 행하게 하기 위한 층)을 형성하면 된다. 예를 들면, 본 실시예에서는 저분자계 유기발광재료를 발광층으로서 사용하는 예를 나타냈지만, 고분자계 유기발광재료를 사용해도 된다. 또한, 전하수송층이나 전하주입층으로서 탄화규소 등의 무기재료를 사용하는 것도 가능하다. 이들 유기발광재료나 무기재료는 공지의 재료를 사용할 수 있다.
다음에, 발광층(1113) 상에는 도전막으로 이루어지는 음극(1114)이 설치된다. 본 실시예의 경우, 도전막으로서 알루미늄과 리튬과의 합금막을 사용한다. 물론, 공지의 MgAg막(마그네슘과 은과의 합금막)을 사용해도 된다. 음극재료로서는, 주기표의 1족 또는 2족에 속하는 원소로 이루어지는 도전막 또는 그것들의 원소를 첨가한 도전막을 사용하면 된다.
이 음극(1114)까지 형성된 시점에서 발광소자(1115)가 완성된다. 이때, 여기서 말하는 발광소자(1115)는, 화소전극(양극)(1110), 발광층(1113) 및 음극(1114)으로 형성된 다이오드를 나타낸다.
발광소자(1115)를 완전히 덮도록 하여 패시베이션막(1116)을 설치하는 것은 유효하다. 패시베이션막(1116)으로서는, 탄소막, 질화규소막 또는 질화산화규소막을 포함하는 절연막으로 이루어져, 그 절연막을 단층 또는 조합한 적층으로 사용한다.
이때, 커버리지가 좋은 막을 패시베이션막으로서 사용하는 것이 바람직하고, 탄소막, 특히 DLC(다이아몬드라이크 카본)막을 사용하는 것은 유효하다. DLC막은 실온으로부터 100℃ 이하의 온도범위로 막형성가능하기 때문에, 내열성이 낮은 발광층(1113)의 위쪽에도 용이하게 막형성할 수 있다. 또한, DLC막은 산소에 대한 블로킹효과가 높고, 발광층(1113)의 산화를 억제하는 것이 가능하다. 그 때문에, 이후에 계속되는 밀봉공정을 행하는 동안에 발광층(1113)이 산화한다고 했던 문제를 방지할 수 있다.
더욱이, 패시베이션막(1116) 상에 밀봉재(1117)를 설치하고, 커버재(1118)를 접합한다. 밀봉재(1117)로서는 자외선 경화수지를 사용하면 되고, 내부에 흡습효과를 갖는 물질 또는 산화방지효과를 갖는 물질을 설치하는 것은 유효하다. 또한, 본 실시예에서 커버재(1118)는 유리기판이나 석영기판이나 플라스틱기판(플라스틱필름도 포함한다)의 양면에 탄소막(바람직하게는 다이아몬드라이크 카본막)을 형성한 것을 사용한다.
이렇게 해서 도 15에 나타내는 바와 같은 구조의 발광장치가 완성된다. 이때, 뱅크(1112)를 형성한 후, 패시베이션막(1116)을 형성하기까지의 공정을 멀티챔버방식(또는 인라인방식)의 막형성장치를 사용하여, 대기노출하지 않고 연속적으로 처리하는 것은 유효하다. 또한, 더 발전시켜 커버재(1118)를 접합하는 공정까지를 대기노출하지 않고 연속적으로 처리하는 것도 가능하다.
이렇게 해서, 플라스틱기판을 모체로 하는 절연체(1301) 상에 n채널형 TFT(1001, 1002), 스위칭 TFT(n채널형 TFT)(1003) 및 전류제어 TFT(n채널형 TFT)(1004)가 형성된다. 여기까지의 제조공정에서 필요로 한 마스크수는, 일반적인 액티브 매트릭스형 발광장치보다도 적다.
즉, TFT의 제조공정이 대폭 간략화되어 있고, 수율의 향상 및 제조비용의 감소가 실현된다.
더욱이, 도 15를 사용하여 설명한 바와 같이, 게이트전극에 절연막을 통해 겹치는 불순물영역을 설치함으로써 핫캐리어 효과에 기인하는 열화에 강한 n채널형 TFT를 형성할 수 있다. 그 때문에, 신뢰성이 높은 발광장치를 실현할 수 있다.
또한, 본 실시예에서는 화소부와 구동회로의 구성만 나타내고 있지만, 본 실시예의 제조공정에 따르면, 그 외에도 신호분할회로, D/A 컨버터, OP 앰프, γ보정회로 등의 논리회로를 동일한 절연체 상에 형성가능하고, 그 위에 메모리나 마이크로프로세서도 형성할 수 있다.
더욱이, 발광소자를 보호하기 위한 밀봉(또는 봉입)공정까지 행한 후의 본 실시예의 발광장치에 대하여 도 16을 사용하여 설명한다. 이때, 필요에 따라 도 15에서 사용한 부호를 인용한다.
도 16a는, 발광소자의 밀봉까지를 행한 상태를 나타내는 평면도, 도 16b는 도 16a를 C-C'로 절단한 단면도이다. 점선으로 표시된 도면부호 1215는 소스측 구동회로, 도면부호 1216은 화소부, 도면부호 1217은 게이트측 구동회로이다. 또한, 도면부호 1301은 커버재, 도면부호 1302는 제1 밀봉재, 도면부호 1303은 제2 밀봉재이고, 제1 밀봉재(1302)로 둘러싸인 내측에는 밀봉재(1307)가 설치된다.
이때, 도면부호 1304는 소스측 구동회로(1215) 및 게이트측 구동회로(1217)에 입력되는 신호를 전송하기 위한 배선으로, 외부입력단자가 되는 FPC(플랙서블 프린트 서킷)(1305)로부터 비디오신호나 클록신호를 받아들인다. 이때, 여기서는 FPC밖에 도시되어 있지 않지만, 이 FPC에는 프린트 배선기반(PWB)이 부착되어 있어도 된다. 본 명세서에서의 발광장치에는, 발광장치 본체 뿐만 아니라, 그것에 FPC 또는 PWB가 부착된 상태도 포함하는 것으로 한다.
다음에, 단면구조에 대하여 도 16b를 사용하여 설명한다. 기판(1100)의 위쪽에는 화소부(1216), 게이트측 구동회로(1217)가 형성되어 있고, 화소부(1216)는 전류제어 TFT(1004)와 그 드레인에 전기적으로 접속된 화소전극(1110)을 포함하는 복수의 화소에 의해 형성된다. 또한, 게이트측 구동회로(1217)는 n채널형 TFT(1001)와 p채널형 TFT(1002)를 조합한 CMOS 회로(도 9 참조)를 사용하여 형성된다.
화소전극 1110은 발광소자의 양극으로서 기능한다. 또한, 화소전극(1110)의 양단에는 뱅크(1112)가 형성되고, 화소전극(1110) 상에는 발광층(1113) 및 발광소자의 음극(1114)이 형성된다.
음극 1114는 전체화소에 공통의 배선으로서도 기능하고, 접속배선(1304)을 경유하여 FPC(1305)에 전기적으로 접속되어 있다. 더욱이, 화소부(1216) 및 게이트측 구동회로(1217)에 포함되는 소자는 모두 음극(1114) 및 패시베이션막(967)으로 덮어져 있다.
또한, 제1 밀봉재(1302)에 의해 커버재(1301)가 접합되어 있다. 이때, 커버재(1301)와 발광소자와의 간격을 확보하기 위해 수지막으로 이루어지는 스페이서를 설치해도 된다. 그리고, 제1 밀봉재(1302)의 내측에는 밀봉재(1307)가 충전되어 있다. 이때, 제1 밀봉재(1302), 밀봉재(1307)로서는 에폭시계 수지를 사용하는 것이 바람직하다. 또한, 제1 밀봉재(1302)는 될 수 있는 한. 수분이나 산소를 투과하지 않는 재료인 것이 바람직하다. 더욱이, 밀봉재(1307)의 내부에 흡습효과를 갖는 물질이나 산화방지효과를 갖는 물질을 함유시켜도 된다.
발광소자를 덮도록 하여 설치된 밀봉재(1307)는 커버재(1301)를 접착하기 위한 접착제로서도 기능한다. 또한, 본 실시예서는 커버재(1301)를 구성하는 플라스틱기판(1301a)의 재료로서 FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐플로라이드), 마일라, 폴리에스테르 또는 아크릴을 사용할 수 있다.
또한, 밀봉재(1307)를 사용하여 커버재(1301)를 접착한 후, 밀봉재(1307)의측면(노정면)을 덮도록 제2 밀봉재(1303)를 설치한다. 제2 밀봉재(1303)는 제1 밀봉재(1302)와 동일한 재료를 사용할 수 있다.
이상과 같은 구조로 발광소자를 밀봉재(1307)에 봉입함으로써, 발광소자를 외부에서 완전히 차단할 수 있어, 외부에서 수분이나 산소 등의 발광층의 산화에 의한 열화를 촉진하는 물질이 침입하는 것을 막을 수 있다. 따라서, 신뢰성이 높은 발광장치를 얻을 수 있다.
이때, 본 실시예는 실시예 1 또는 2와 자유롭게 조합하는 것이 가능하다.
(실시예 4)
본 실시예에서는, 본 발명의 TFT 회로에 의한 액티브 매트릭스형 맥정표시장치를 조립한 반도체장치에 대하여 도 17, 도 18, 도 19에서 설명한다.
이러한 반도체장치에는, 휴대정보단말(전자수첩, 모바일 컴퓨터, 휴대전화 등), 비디오 카메라, 스틸카메라, 퍼스널 컴퓨터, 텔레비전 등을 들 수 있다. 그것들의 일례를 도 17과 도 18에 나타낸다.
도 17a는 휴대전화로, 본체(9001), 음성출력부(9002), 음성입력부(9003), 표시장치(9004), 조작스위치(9005), 안테나(9006)로 구성되어 있다. 본원 발명은 음성출력부(9002), 음성입력부(9003) 및 액티브 매트릭스기판을 구비한 표시장치(9004)에 적용할 수 있다.
도 17b는 비디오 카메라로, 본체(9101), 표시장치(9102), 음성입력부(9103),조작스위치(9104), 배터리(9105), 화상수신부(9106)로 이루어져 있다. 본원 발명은 음성입력부(9103) 및 액티브 매트릭스기판을 구비한 표시장치(9102),화상수신부(9106)에 적용할 수 있다.
도 17c는 모바일 컴퓨터 혹은 휴대형 정보단말로, 본체(9201), 카메라부(9202), 화상수신부(9203), 조작스위치(9204), 표시장치(9205)로 구성되어 있다. 본원 발명은 화상수신부(9203) 및 액티브 매트릭스기판을 구비한 표시장치(9205)에 적용할 수 있다.
도 17d는 고글형 디스플레이로, 본체(9301), 표시장치(9302), 암부(9303)로 구성된다. 본원 발명은 표시장치(9302)에 적용할 수 있다. 또한, 표시되어 있지 않지만, 그 외의 신호제어용 회로에 사용하는 것도 할 수 있다.
도 17e는 휴대서적으로, 본체(9501), 표시장치(9502, 9503), 기억매체(9504), 조작스위치(9505), 안테나(9506)로 구성되어 있고, 미니디스크(MD)나 DVD에 기억된 데이터나, 안테나로 수신한 데이터를 표시하는 것이다. 표시장치(9502, 9503)는 직시형의 표시장치로, 본 발명은 이것을 적용할 수 있다.
도 18a는 프로그램을 기록한 기록매체(이하, 기록매체라 부름)를 사용하는 플레이어로, 본체(9701), 표시장치(9702), 스피커부(9703), 기록매체(9704), 조작스위치(9705)로 구성된다. 이때, 이 장치는 기록매체로서 DVD(Digital Versatile Disc), CD 등을 사용하여, 음악감상이나 영화감상이나 게임이나 인터넷을 행할 수 있다.
도 18b는 텔레비전으로 본체(3101), 지지대(3102), 표시부(3103)로 구성된다.
도 18c는 퍼스널 컴퓨터로, 본체(9601), 화상입력부(9602), 표시장치(9603),키보드(9604)로 구성된다.
도 19a는 프론트형 프로젝터로, 표시장치(3601), 스크린(3602)으로 구성된다. 본 발명은 표시장치나 그 외의 신호제어회로에 적용할 수 있다.
도 19b는 리어형 프로젝터로, 본체(3701), 투사장치(3702), 미러(3703), 스크린(3704)으로 구성된다. 본 발명은 표시장치나 그 외의 신호제어회로에 적용할 수 있다.
이때, 도 19c는, 도 19a 및 도 19b에서의 투사장치(3601, 3702)의 구조의 일례를 나타낸 도면이다. 투사장치(3601, 3702)는, 광원광학계(3801), 미러(3802, 3804∼3806), 다이클로익 미러(3803), 프리즘(3807), 액정표시장치(3808), 위상차판(3809), 투사광학계(3810)로 구성된다. 투사광학계(3810)는, 투사렌즈를 포함하는 광학계로 구성된다. 본 실시예는 3판식의 예를 나타냈지만, 특히 한정되지 않고, 예들 들면 단판식이어도 된다. 또한, 도 19c에서 화살표로 나타낸 광로에 실시자가 적절히, 광학렌즈나, 편광기능을 갖는 필름이나, 위상차를 조절하기 위한 필름, IR 필름 등의 광학계를 설치해도 된다.
또한, 도 19d는, 도 19c에서의 광원광학계(3801)의 구조의 일례를 나타낸 도면이다. 본 실시예에서는, 광원광학계(3801)는, 반사경(3811), 광원(3812), 렌즈어레이(3813, 3814), 편광변환소자(3815), 집광렌즈(3816)로 구성된다. 이때, 도 19d에 나타낸 광원광학계는 일례로서 특히 한정되지 않는다. 예를 들면, 광원광학계에 실시자가 적절히, 광학렌즈나, 편광기능을 갖는 필름이나, 위상차를 조절하는 필름, IR 필름 등의 광학계를 설치해도 된다.
또한, 본 발명은 그 외에도, 발광형 표시소자에 적용하는 것도 가능하다. 이와 같이, 본원 발명의 적용범위는 매우 넓고, 모든 분야의 전자기기에 적용하는 것이 가능하다. 또한, 본 실시예의 전자기기는 실시예 1 내지 3과 자유롭게 조합하는 것이 가능하다.
본 발명의 구성으로 반도체막의 레이저 어닐링을 행함으로써, 반도체막 상에 형성되는 엑시머 라이크의 결정립영역을 될 수 있는 한 작게 할 수 있어, 긴 결정립영역의 비율을 높게 하는 것이 가능하게 된다. 따라서 TFT를 배치할 수 없는 영역을 감소시켜, 반도체소자의 고집적화를 행하는 것이 가능하게 된다. 또한, 본 발명에서는, 파장이 1㎛ 정도의 기본파를 고조파와 동시에 반도체막에 조사하기 위해, 그 반도체막이 급격한 온도변화의 억제나, 출력이 작은 고조파의 에너지의 보조 등을 효율적으로 행할 수 있다. 이상의 이점을 만족한 후에, 액티브 매트릭스형의 액정표시장치로 대표되는 반도체장치에 있어서, 반도체장치의 동작특성 및 신뢰성의 향상을 실현할 수 있다. 더욱이, 반도체장치의 제조비용의 저감을 실현할 수 있다.

Claims (17)

  1. 가시광선 이하의 파장을 갖는 제1 레이저빔을 출력하는 제1 레이저 발진기와,
    조사면에서 상기 제1 레이저빔을, 적어도 제1 부분과 제2 부분을 갖고 상기 제1 부분이 상기 제2 부분보다 에너지 밀도가 낮은 연장빔으로 가공하는 수단과,
    기본파의 제2 레이저빔을 출력하는 제2 레이저 발진기와,
    에너지 밀도가 낮은 상기 연장빔의 상기 제1 부분에 상기 제2 레이저빔을 조사하는 수단과,
    상기 제1 레이저빔 및 상기 제2 레이저빔에 대하여 상기 조사면을 상대적으로 제1 방향으로 이동시키는 수단과
    상기 제1 레이저빔 및 상기 제2 레이저빔에 대하여 상기 조사면을 상대적으로 제2 방향으로 이동시키는 수단을 구비한 것을 특징으로 하는 레이저 조사장치.
  2. 가시광선 이하의 파장을 갖는 제1 레이저빔을 출력하는 제1 레이저 발진기와,
    조사면에서 상기 제1 레이저빔을, 적어도 제1 부분과 제2 부분을 갖고 상기 제1 부분이 상기 제2 부분보다 에너지 밀도가 낮은 연장빔으로 가공하는 수단과,
    적어도 제1 부분과 상기 제1 부분보다 에너지 밀도가 높은 제2 부분을 갖고기본파의 제2 레이저빔을 출력하는 제2 레이저 발진기와,
    에너지 밀도가 낮은 연장빔의 상기 제1 부분에, 에너지 밀도가 높은 상기 제2 레이저빔의 상기 제2 부분을 조사하는 수단과,
    상기 제1 레이저빔 및 상기 제2 레이저빔에 대하여 상기 조사면을 상대적으로 제1 방향으로 이동시키는 수단과
    상기 제1 레이저빔 및 상기 제2 레이저빔에 대하여 상기 조사면을 상대적으로 제2 방향으로 이동시키는 수단을 구비한 것을 특징으로 하는 레이저 조사장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 레이저 발진기 및 상기 제2 레이저 발진기 각각은, 연속발진의 기체레이저, 고체레이저 및 금속레이저로 이루어진 그룹에서 선택된 것을 특징으로 하는 레이저 조사장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 레이저 발진기 및 상기 제2 레이저 발진기 각각은, Ar 레이저, Kr 레이저, CO2레이저, YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 및 헬륨카드뮴 레이저로 이루어지는 그룹에서 선택된 것을 특징으로 하는 레이저 조사장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 방향과 상기 제2 방향은 서로 직교하는 것을 특징으로 하는 레이저 조사장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 조사면은 상기 제1 레이저빔에 대하여 투광성을 갖는 두께 d의 기판으로 막형성되고,
    상기 연장빔의 장축 또는 단축의 길이를 W로 하면, 상기 제1 레이저빔의 상기 조사면에 대한 입사각도 φ는,
    φ≥arctan(W/2d)
    을 만족하는 것을 특징으로 하는 레이저 조사장치.
  7. 가시광선 이하의 파장인 제1 레이저빔을 조사면에서 연장빔으로 가공하는 단계와,
    연장빔의 조사영역이 적어도 제1 부분과 제2 부분을 갖고 상기 제1 부분은 상기 제2 부분보다 에너지 밀도가 낮은 경우 상기 연장빔으로 상기 조사면을 조사하는 단계와,
    상대적으로 상기 연장빔과 제2 레이저빔을 제1 방향으로 상기 조사면을 이동하면서 적어도 상기 연장빔의 상기 조사영역의 상기 제1 부분과 상기 제2 레이저빔의 조사영역을 겹치도록 상기 연장빔과 동시에 상기 제2 레이저빔으로 조사하는 단계를 포함하는 것을 특징으로 하는 레이저 조사방법.
  8. 가시광선 이하의 파장인 제1 레이저빔을 조사면에서 연장빔으로 가공하는 단계와,
    상기 조사면에서 상기 연장빔의 조사영역은 적어도 제1 부분과 제2 부분을 갖고 상기 제1 부분은 상기 제2 부분보다 에너지 밀도가 낮은 경우 상기 연장빔으로 상기 조사면을 조사하는 단계와,
    상기 조사면에서 기본파인 제2 레이저빔의 조사영역은 적어도 제1 부분과 상기 제1 부분보다 에너지 밀도가 높은 제2 부분을 갖는 경우 상기 연장빔과 동시에 제2 레이저빔으로 상기 조사면을 조사하는 단계를 포함하고,
    상기 연장빔 및 상기 제2 레이저빔에 대해 상기 조사면을 상대적으로 제1 방향으로 이동하면서 적어도 상기 연장빔의 상기 조사영역의 상기 제1 부분과 상기 제2 레이저빔의 상기 조사영역의 상기 제2 부분이 겹치도록 상기 연장빔과 제2 레이저빔을 조사하는 것을 특징으로 하는 레이저 조사방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제1 레이저빔 및 상기 제2 레이저빔 각각은, 연속발진의 기체레이저, 고체레이저 및 금속레이저로 이루어지는 그룹에서 선택된 레이저로부터 사출되는 것을 특징으로 하는 레이저 조사방법.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 제1 레이저빔 및 상기 제2 레이저빔 각각은, Ar 레이저, Kr 레이저, CO2레이저, YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 및 헬륨카드뮴 레이저로부터 사출되는 것을 특징으로 하는 레이저 조사방법.
  11. 제 7 항 또는 제 8 항에 있어서,
    상기 조사면은 상기 제1 레이저빔에 대하여 투광성을 갖는 두께 d의 기판 상에 막형성되고,
    상기 연장빔의 장축 또는 단축의 길이를 W로 하면, 상기 제1 레이저빔의 상기 조사면에 대한 입사각도 φ는, φ≥arctan(W/2d)을 만족하는 것을 특징으로 하는 레이저 조사방법.
  12. 기판 상에 비단결정 반도체막을 형성하는 단계와,
    가시광선 이하의 파장을 갖는 제1 레이저 발진기로부터 사출되는 제1 레이저빔을, 조사면에서 연장빔으로 가공하는 단계와,
    상기 연장빔의 조사영역이 적어도 제1 부분과 제2 부분을 갖고 상기 제1 부분이 상기 제2 부분보다 에너지 밀도가 낮은 경우 상기 연장빔으로 상기 비단결정 반도체막을 조사하는 단계와,
    적어도 상기 연장빔의 상기 조사영역의 상기 제1 부분과 제2 레이저빔의 상기 조사영역의 상기 제2 부분을 겹치도록, 상기 제2 레이저빔의 상기 조사와 상기 연장빔의 조사를 동시에 수행하는 경우 제2 레이저 발진기로부터 사출된 제2 레이저빔으로 상기 비단결정 반도체막을 조사하는 단계와,
    상대적으로 상기 연장빔 및 제2 레이저빔에 대하여 제1 방향으로 기판을 이동시켜, 상기 비단결정 반도체막에 결정립영역을 형성하는 단계와,
    상대적으로 상기 연장빔 및 제2 레이저빔에 대하여 제2 방향으로 기판을 이동시키는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 기판 상에 비단결정 반도체막을 형성하는 단계와,
    가시광선 이하의 파장을 갖는 제1 레이저 발진기로부터 사출된 제1 레이저빔을, 조사면에서 연장빔으로 가공하는 단계와,
    상기 연장빔의 조사영역은 적어도 제1 부분과 제2 부분을 갖고 상기 제1 부분은 상기 제2 부분보다 에너지 밀도가 낮은 경우 상기 연장빔으로 상기 비단결정 반도체막을 조사하는 단계와,
    제2 레이저빔의 조사영역은 적어도 제1 부분과 제2 부분을 갖고 상기 제2 부분은 상기 제1 부분보다 에너지 밀도가 높은 경우 기본파를 출력하는 제2 레이저 발진기로부터 사출되는 상기 제2 레이저빔으로 비단결정 반도체막을 조사하는 단계와,
    상대적으로 상기 연장빔 및 상기 제2 레이저빔에 대하여 제1 방향으로 기판을 이동시키면서 결정립영역을 형성하는 단계와,
    상대적으로 상기 연장빔 및 상기 제2 레이저빔에 대하여 제2 방향으로 기판을 이동하는 단계를 포함하고,
    적어도 상기 연장빔의 상기 조사영역의 상기 제1 부분과 상기 제2 레이저빔의 상기 조사영역의 상기 제2 부분을 겹치도록 상기 연장빔 및 상기 제2 레이저빔을 조사하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 제1 레이저 발진기 및 상기 제2 레이저 발진기 각각은, 연속발진의 기체레이저, 고체레이저 및 금속레이저로 이루어진 그룹에서 선택된 것을 특징으로하는 반도체장치의 제조방법.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 제1 레이저 발진기 및 상기 제2 레이저 발진기 각각은, Ar 레이저, Kr 레이저, CO2레이저, YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 및 헬륨카드뮴 레이저로 이루어지는 그룹에서 선택된 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 12 항 또는 제 13 항에 있어서,
    상기 제1 방향과 상기 제2 방향은 서로 직교하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제 12 항 또는 제 13 항에 있어서,
    상기 기판은 제1 레이저빔에 대해 투광성을 갖고 두께가 d이며,
    상기 연장빔의 장축 또는 단축의 길이를 W로 하면, 상기 제1 레이저빔의 상기 조사면에 대한 입사각도 φ는, φ≥arctan(W/2d)을 만족하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020040013374A 2003-02-28 2004-02-27 레이저 조사방법 및 레이저 조사장치, 및 반도체장치의제조방법 KR20040077537A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003054695 2003-02-28
JPJP-P-2003-00054695 2003-02-28

Publications (1)

Publication Number Publication Date
KR20040077537A true KR20040077537A (ko) 2004-09-04

Family

ID=32905816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040013374A KR20040077537A (ko) 2003-02-28 2004-02-27 레이저 조사방법 및 레이저 조사장치, 및 반도체장치의제조방법

Country Status (5)

Country Link
US (1) US7700462B2 (ko)
EP (1) EP1468774B1 (ko)
KR (1) KR20040077537A (ko)
CN (1) CN100479115C (ko)
DE (1) DE602004020538D1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
CN100459041C (zh) 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
CN1757093A (zh) 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
JP2004128421A (ja) * 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP4429586B2 (ja) * 2002-11-08 2010-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7160762B2 (en) * 2002-11-08 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device, and laser irradiation apparatus
US7232715B2 (en) * 2002-11-15 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor film and semiconductor device and laser processing apparatus
SG129265A1 (en) 2002-11-29 2007-02-26 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
DE602004020538D1 (de) 2003-02-28 2009-05-28 Semiconductor Energy Lab Verfahren und Vorrichtung zur Laserbestrahlung, sowie Verfahren zur Herstellung von Halbleiter.
US7304005B2 (en) 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
JP2005276944A (ja) * 2004-03-23 2005-10-06 Sharp Corp 半導体デバイス、その製造方法および製造装置
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP4800661B2 (ja) * 2005-05-09 2011-10-26 株式会社ディスコ レーザ光線を利用する加工装置
WO2007015388A1 (ja) * 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
EP1922745A1 (en) * 2005-08-16 2008-05-21 The Trustees of Columbia University in the City of New York Systems and methods for uniform sequential lateral solidification of thin films using high frequency lasers
TWI524384B (zh) * 2005-08-16 2016-03-01 紐約市哥倫比亞大學理事會 薄膜層之高產能結晶化
KR101287314B1 (ko) * 2005-12-05 2013-07-17 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 막 처리 시스템과 방법, 및 박막
US20070221640A1 (en) * 2006-03-08 2007-09-27 Dean Jennings Apparatus for thermal processing structures formed on a substrate
JP4339330B2 (ja) * 2006-04-19 2009-10-07 日本電気株式会社 レーザ照射方法及びレーザ照射装置
US8183498B2 (en) * 2006-05-01 2012-05-22 Tcz, Llc Systems and method for optimization of laser beam spatial intensity profile
US8927898B2 (en) * 2006-05-01 2015-01-06 Tcz, Llc Systems and method for optimization of laser beam spatial intensity profile
KR100884477B1 (ko) * 2007-08-08 2009-02-20 삼성모바일디스플레이주식회사 발광표시장치 및 그의 제조방법
TW200942935A (en) 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
CN101919058B (zh) 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) * 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
TWI452632B (zh) * 2008-02-29 2014-09-11 Univ Columbia 製造均勻一致結晶矽膜的微影方法
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) * 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
JP5861494B2 (ja) * 2012-02-23 2016-02-16 三菱マテリアル株式会社 レーザ加工装置およびレーザ加工方法
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP6028849B2 (ja) * 2013-03-07 2016-11-24 三菱電機株式会社 レーザアニール装置、半導体装置の製造方法
WO2016002036A1 (ja) * 2014-07-03 2016-01-07 新日鐵住金株式会社 レーザ加工装置
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
CN106041391B (zh) * 2016-05-30 2017-08-15 武汉电信器件有限公司 一种box封装器件烧结固定夹具
US9991122B2 (en) * 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
CN113287370A (zh) 2019-01-18 2021-08-20 株式会社半导体能源研究所 显示系统、显示装置、发光装置
CN110244138A (zh) * 2019-05-29 2019-09-17 同济大学 一种电介质薄膜中电荷分布的双面原位测量系统及方法
CN112775563B (zh) * 2020-12-18 2023-05-05 西安晟光硅研半导体科技有限公司 一种碳化硅晶片单向四层双向八级台阶切割工艺
CN113467095B (zh) * 2021-06-08 2023-06-30 西安交通大学 一种非成像型激光匀质系统及匀质元件的制作方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329323A (en) 1976-08-31 1978-03-18 Nippon Electric Glass Co Glass beads of high refraction index for recurrent reflection
JPS5629323A (en) 1979-08-17 1981-03-24 Nec Corp Two-wavelength laser surface treating apparatus
JPS57104217A (en) 1980-12-22 1982-06-29 Toshiba Corp Surface heat treatment
JPS57183023A (en) 1981-05-02 1982-11-11 Fujitsu Ltd Laser annealing
JPH02153582A (ja) 1988-12-06 1990-06-13 Asahi Glass Co Ltd レーザダイオード励起固体レーザ
JP2923016B2 (ja) 1990-09-17 1999-07-26 株式会社日立製作所 薄膜半導体の製造方法及びその装置
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
JPH0521340A (ja) 1991-07-10 1993-01-29 Ricoh Co Ltd 薄膜半導体装置、その製法および製造装置
JPH05226790A (ja) 1992-02-18 1993-09-03 Hitachi Ltd レーザアニール装置
JPH06124913A (ja) 1992-06-26 1994-05-06 Semiconductor Energy Lab Co Ltd レーザー処理方法
US5643801A (en) 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
KR100255689B1 (ko) 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH07187890A (ja) 1993-12-22 1995-07-25 Nippon Steel Corp レーザーアニーリング方法
US5611946A (en) 1994-02-18 1997-03-18 New Wave Research Multi-wavelength laser system, probe station and laser cutter system using the same
JPH0883765A (ja) 1994-07-14 1996-03-26 Sanyo Electric Co Ltd 多結晶半導体膜の製造方法
JPH08186268A (ja) 1994-12-28 1996-07-16 Sony Corp 薄膜半導体装置の製造方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3917231B2 (ja) 1996-02-06 2007-05-23 株式会社半導体エネルギー研究所 レーザー照射装置およびレーザー照射方法
JPH09234579A (ja) 1996-02-28 1997-09-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
JPH10244392A (ja) 1997-03-04 1998-09-14 Semiconductor Energy Lab Co Ltd レーザー照射装置
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JP3503427B2 (ja) 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法
JP3462053B2 (ja) 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP2002261015A (ja) 1997-12-17 2002-09-13 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP3586558B2 (ja) 1998-04-17 2004-11-10 日本電気株式会社 薄膜の改質方法及びその実施に使用する装置
JP2000012484A (ja) * 1998-06-25 2000-01-14 Mitsubishi Electric Corp レーザアニール装置
JP4827276B2 (ja) 1999-07-05 2011-11-30 株式会社半導体エネルギー研究所 レーザー照射装置、レーザー照射方法及び半導体装置の作製方法
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
US6426245B1 (en) 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2001044120A (ja) * 1999-08-04 2001-02-16 Mitsubishi Electric Corp レーザ熱処理方法およびレーザ熱処理装置
US6548370B1 (en) 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
JP3579316B2 (ja) 1999-10-19 2004-10-20 三洋電機株式会社 半導体装置の製造方法
JP4514861B2 (ja) 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
US6451631B1 (en) 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US6737672B2 (en) 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
US6884699B1 (en) * 2000-10-06 2005-04-26 Mitsubishi Denki Kabushiki Kaisha Process and unit for production of polycrystalline silicon film
JP4845309B2 (ja) 2000-12-27 2011-12-28 株式会社半導体エネルギー研究所 レーザアニール方法及び半導体装置の作製方法
SG113399A1 (en) 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
JP2002217125A (ja) 2001-01-23 2002-08-02 Sumitomo Heavy Ind Ltd 表面処理装置及び方法
JP2002231628A (ja) 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6645454B2 (en) 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films
US6806489B2 (en) * 2001-10-12 2004-10-19 Samsung Sdi Co., Ltd. Field emission display having improved capability of converging electron beams
US6700096B2 (en) 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
US7026227B2 (en) * 2001-11-16 2006-04-11 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating a laser beam, and method of fabricating semiconductor devices
JP3949564B2 (ja) * 2001-11-30 2007-07-25 株式会社半導体エネルギー研究所 レーザ照射装置及び半導体装置の作製方法
JP2003347237A (ja) 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
US6984573B2 (en) 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
JP2004146782A (ja) * 2002-08-29 2004-05-20 Advanced Lcd Technologies Development Center Co Ltd 結晶化状態のｉｎ−ｓｉｔｕモニタリング方法
JP2004119971A (ja) * 2002-09-04 2004-04-15 Sharp Corp レーザ加工方法およびレーザ加工装置
JP2004111584A (ja) 2002-09-18 2004-04-08 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004128421A (ja) 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP4429586B2 (ja) 2002-11-08 2010-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG129265A1 (en) 2002-11-29 2007-02-26 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
US7056810B2 (en) 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP4515034B2 (ja) 2003-02-28 2010-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE602004020538D1 (de) 2003-02-28 2009-05-28 Semiconductor Energy Lab Verfahren und Vorrichtung zur Laserbestrahlung, sowie Verfahren zur Herstellung von Halbleiter.
US7524712B2 (en) * 2003-03-07 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device and laser irradiation method and laser irradiation apparatus
US7304005B2 (en) 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4373115B2 (ja) 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7208395B2 (en) 2003-06-26 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
US7148159B2 (en) 2003-09-29 2006-12-12 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
JP2006041082A (ja) * 2004-07-26 2006-02-09 Sharp Corp 半導体薄膜の結晶化装置および半導体薄膜の結晶化方法
US7772523B2 (en) 2004-07-30 2010-08-10 Semiconductor Energy Laboratory Co., Ltd Laser irradiation apparatus and laser irradiation method

Also Published As

Publication number Publication date
US7700462B2 (en) 2010-04-20
EP1468774A1 (en) 2004-10-20
CN1551309A (zh) 2004-12-01
DE602004020538D1 (de) 2009-05-28
EP1468774B1 (en) 2009-04-15
CN100479115C (zh) 2009-04-15
US20040171237A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
KR20040077537A (ko) 레이저 조사방법 및 레이저 조사장치, 및 반도체장치의제조방법
JP4515034B2 (ja) 半導体装置の作製方法
JP4373115B2 (ja) 半導体装置の作製方法
US6650480B2 (en) Method of processing beam, laser irradiation apparatus, and method of manufacturing semiconductor device
KR100848668B1 (ko) 액티브 매트릭스 장치 제작방법
US7466735B2 (en) Manufacturing method of semiconductor device
US20070170154A1 (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
TW200300585A (en) A semiconductor fabricating apparatus
JP2003059859A (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
US20030143337A1 (en) Method of irradiating a laser beam, apparatus for irradiating a laser beam and method of fabricating semiconductor devices
TWI334156B (en) Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
KR100871449B1 (ko) 반도체장치 제작방법
JP4364674B2 (ja) 半導体装置の作製方法
JP3908153B2 (ja) 半導体装置の作製方法
JP4397582B2 (ja) 半導体装置の作製方法
JP2004214240A (ja) レーザ照射装置およびレーザ処理方法、並びに半導体装置の作製方法
JP4762121B2 (ja) レーザ照射方法、及び半導体装置の作製方法
JP3883952B2 (ja) レーザ照射装置
JP2004200559A6 (ja) レーザ照射方法および半導体装置の作製方法
JP2005039250A (ja) レーザ照射装置、レーザ照射方法、及び半導体装置の作製方法
JP2003158087A (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110721

Effective date: 20121210