KR20040061613A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20040061613A KR20040061613A KR1020020087894A KR20020087894A KR20040061613A KR 20040061613 A KR20040061613 A KR 20040061613A KR 1020020087894 A KR1020020087894 A KR 1020020087894A KR 20020087894 A KR20020087894 A KR 20020087894A KR 20040061613 A KR20040061613 A KR 20040061613A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- film
- thermal oxide
- substrate
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 claims abstract description 27
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 6
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
개시된 방법은 게이트 전극과 플레시 게이트 전극이 단일 기판 상에 형성된 맥램과 같은 반도체 장치의 제조에 관한 것이다. 기판의 활성 영역 상에 유전체막 패턴, 제1도전막 패턴 및 절연막 패턴으로 이루어진 플레시 게이트 전극을 형성한후, 상기 플레시 게이트 전극을 갖는 기판 상에 열산화막을 성장시키고, 상기 열산화막을 갖는 기판 상에 질화막을 형성한다. 이어서, 전면 식각을 통하여 상기 질화막 및 열산화막을 제거함으로서 상기 플레시 게이트 전극의 측벽에 상기 질화막 및 열산화막으로 이루어진 스페이서를 형성한다. 이와 같이, 상기 열산화막을 형성함으로서 절연 기능을 충분하게 확보할 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 게이트 전극과 플레시 게이트 전극이 단일 기판 상에 형성된 맥램(McRAM)과 같은 반도체 장치의 제조 방법에 관한 것이다.
최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응함으로써, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
그리고, 상기 반도체 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치로구분할 수 있다. 상기 비휘발성 메모리 장치의 예로서는 플레시 메모리 장치, 맥램 장치 등을 들 수 있다.
상기 맥램 장치는 전력 소모가 적고, 제조 비용도 낮고, 정보 처리 속도도 빠르게 때문에 최근에 각광 받고 있다. 상기 맥램 장치는 하나에 셀 내에 게이트 전극과 플레시 게이트 전극이 형성된 특징을 갖는다.
도 1 내지 도 4는 종래의 맥램 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 1을 참조하면, 활성 영역(2)과 비활성 영역(3)으로 구분된 기판(1)을 마련한다. 그리고, 상기 기판(1) 상에 유전체막(5), 제1도전체막(7) 및 절연막(9)을 순차적으로 적층한다. 이어서, 상기 제1절연막(9)의 소정 영역에 마스크층(10)을 형성한다.
도 2를 참조하면, 상기 마스크층(10)을 식각 마스크로 사용한 식각 공정을 실시하여 상기 절연막(9), 제1도전체막(7) 및 유전체막(5)을 순차적으로 식각한다. 이에 따라, 상기 기판(1)의 활성 영역(2) 상에는 절연막 패턴(9a), 제1도전체막 패턴(7a) 및 유전체막 패턴(5a)으로 이루어지는 플레시 게이트 전극(10)이 형성된다. 그리고, 상기 플레시 게이트 전극(10)을 갖는 기판(1) 상에 산화막(11) 및 질화막(13)을 적층한다.
도 3을 참조하면, 상기 산화막(11) 및 질화막(13)을 대상으로 에치백을 실시함으로서 상기 플레시 게이트 전극(10)의 양측벽에 산화막 패턴(11a) 및 질화막 패턴(13a)으로 이루어지는 스페이서(14)를 형성한다.
여기서, 상기 질화막 패턴(13a)의 경우에는 후속 공정에서의 실리사이드막의 형성을 저지하는데 우수하지만, 상기 플레시 게이트 전극(10)의 제1도전체막 패턴(7a)에 스트레스를 끼친다. 따라서, 상기 스트레스를 다소 완화시키는 상기 산화막(11)을 먼저 형성하고, 이후에 상기 질화막(13)을 형성하여 상기 스페이서(14)를 만드는 것이다.
도 4를 참조하면, 상기 기판(1)의 표면에 게이트 산화막(15)을 적층하고, 상기 게이트 산화막(15), 스페이서(14) 및 상기 플레시 게이트 전극(10)의 상부 표면에 제2도전체막(17)을 연속적으로 형성한다.
여기서, 상기 게이트 산화막(15)을 형성하기 전에 활성 영역(2)의 상부에 잔류하는 절연막(9)을 완전히 제거해야 한다. 따라서, 습식 식각을 실시하여 상기 절연막(9)을 제거한다. 그러나, 상기 절연막(9)을 제거할 때 상기 스페이서(14)의 산화막 패턴(11a)이 함께 식각되는 상황이 발생한다.
그리고, 상기 스페이서(14)의 영역에서 식각된 부분(A)이 상기 제1도전체막 패턴(7a)을 노출시키는 경우에는 상기 제2도전체(17)와의 브릿지가 발생한다. 이와 같이, 상기 스페이서(14)의 산화막 패턴(11a)이 식각됨으로서 절연 기능이 저하되는 것이다.
따라서, 종래의 방법을 통하여 플레시 게이트 전극 및 게이트 전극을 형성할 때 절연 기능의 저하로 인한 불량이 빈번하게 발생한다.
본 발명의 목적은, 플레시 게이트 전극의 측벽에 형성되는 스페이서의 절연특성을 충분하게 확보하기 위한 제조 방법을 제공하는데 있다.
도 1 내지 도 4는 종래의 맥램 반도체 장치를 제조하는 방법을 나타내는 단면도들이다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
상기 목적을 달성하기 위한 본 발명은, 활성 영역과 비활성 영역으로 구분된 기판을 마련하는 단계와, 상기 기판의 활성 영역 상에 유전체막 패턴, 제1도전막 패턴 및 절연막 패턴으로 이루어진 플레시 게이트 전극을 형성하는 단계와, 상기 플레시 게이트 전극을 갖는 기판 상에 열산화막을 성장시키는 단계와, 상기 열산화막을 갖는 기판 상에 질화막을 형성하는 단계와, 전면 식각을 통하여 상기 질화막 및 열산화막을 제거함으로서 상기 플레시 게이트 전극의 측벽에 상기 질화막 및 열산화막으로 이루어진 스페이서를 형성하는 단계를 포함한다.
이와 같이, 본 발명에 의하면, 상기 열산화막을 형성함으로서 절연 기능을 확보할 수 있다. 즉, 상기 플레시 게이트 전극의 측벽에 성장되는 열산화막은 상기 제1도전체막 패턴이 형성된 높이까지만 성장됨으로서 상기 열산화막 상에 형성되는 질화막이 절연 기능을 충분하게 갖기 때문이다.
때문에, 상기 기판의 표면에 게이트 산화막을 형성한 후, 상기 게이트 산화막과, 상기 스페이서의 측벽 및 상기 플레시 게이트 전극의 상부 표면 상에 제2도전체막을 연속적으로 형성하고, 이를 게이트 전극으로 형성하여도 상기 스페이서의 부분에서의 절연 기능을 충분하게 확보할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타낸다.
도 5를 참조하면, 기판(51)을 활성 영역(52)과 비활성 영역(53)으로 구분한다. 상기 구분은 상기 비활성 영역(53)에 트렌치 구조물을 형성함으로서 달성된다. 또한, 로코스 공정에 의한 필드 산화막을 형성함으로서 달성되기도 한다.
그리고, 상기 기판(51)의 활성 영역(52) 상에 플레시 게이트 전극(60)을 형성한다. 상기 플레시 게이트 전극(60)의 형성은 다음과 같다. 먼저, 기판(51) 상에 유전체막, 제1도전체막 및 제1절연막을 순차적으로 적층한다. 이때, 상기 제1도전체막의 예로서는 폴리 실리콘막을 들 수 있고, 상기 제1절연막의 예로서는 산화막, 질화막 등을 들 수 있다. 그리고, 사진 식각 공정을 통하여 상기 제1절연막, 제1도전체막 및 유전체막을 순차적으로 제거한다. 따라서, 상기 제1절연막, 제1도전체막 및 유전체막 각각은 유전체막 패턴(55a), 제1도전체막 패턴(57a) 및 제1절연막 패턴(59a)이 형성된다. 이에 따라, 상기 기판(51)의 활성 영역(52) 상에 유전체막 패턴(55a), 제1도전체막 패턴(57a) 및 제1절연막 패턴(59a)으로 이루어지는 플레시 게이트 전극(60)이 형성된다.
그리고, 상기 플레시 게이트 전극(60)을 갖는 기판(51) 상에 열산화막(61)을 성장시킨다. 상기 열산화막(61)은 기판(51)의 표면과 상기 플레시 게이트 전극(60)의 측벽에 성장되는데, 상기 플레시 게이트 전극(60)의 제2도전체막 패턴(57a) 정도 까지만 성장된다. 즉, 상기 플레시 게이트 전극(60)의 절연막 패턴(59a)으로는 성장되지 않는다.
이어서, 상기 열산화막(61) 및 상기 플레시 게이트 전극(60)의 상부 표면 상에 질화막(63)을 연속적으로 형성한다.
도 6을 참조하면, 에치백을 실시하여 상기 질화막(63) 및 열산화막(61)을 제거한다. 이에 따라, 상기 플레시 게이트 전극(60)의 양측벽에는 질화막 패턴(63a) 및 열산화막 패턴(61a)으로 이루어지는 스페이서(64)가 형성된다.
여기서, 상기 스페이서(64)는 질화막 패턴(43a)에 의해 상기 플레시 게이트 전극(60)의 양측벽이 덮여지는 구성을 갖는다. 이는, 상기 스페이서(64)의 열산화막 패턴(61a)이 상기 플레시 게이트 전극(60)의 제1도전체막 패턴(57a)의 높이까지만 형성되어 있기 때문이다.
그리고, 상기 열산화막 패턴(61a)이 상기 제1도전체막 패턴(57a)과 접하기 때문에 상기 플레시 게이트 전극(60)의 구동 특성에는 영향을 끼치지 않는다. 즉, 상기 열산화막 패턴(61a)이 상기 제1도전체막 패턴(57a)에 스트레스를 가하지 않기 때문이다. 그리고, 상기 질화막 패턴(63a)이 상기 열산화막 패턴(61a)을 덮는 형태로 형성되기 때문에 상기 스페이서(64)에는 후속되는 공정에서 형성되는 실리사이드막이 형성되지 않는다. 즉, 상기 스페이서(64)의 질화막 패턴(63a)이 상기 실리사이드막의 형성을 저지하기 때문이다.
도 7을 참조하면, 상기 기판(51)의 표면 상에 게이트 산화막(65)을 형성한다. 그리고, 상기 게이트 산화막(65)과, 스페이서(64) 및 플레시 게이트 전극(60)의 상부 표면 즉, 절연막 패턴(59a) 상에 제2도전체막(67)을 연속적으로 형성한다. 상기 제2도전체막(67)의 예로서는 폴리 실리콘막을 들 수 있다.
여기서, 상기 플레시 게이트 전극(60)의 형성에서의 절연막이 상기 기판(51) 상에 잔류할 경우 상기 절연막을 식각하는 공정을 실시한다. 이때, 상기 절연막의 식각은 습식 식각에 의해 달성된다. 상기 절연막이 산화막인 경우에는 인산 용액 등을 사용한 습식 식각에 의해 상기 절연막을 제거하는 것이 바람직하다.
이와 같이, 상기 절연막의 제거를 실시하여도 상기 스페이서(64)의 열산화막 패턴(61a)은 영향을 받지 않는다. 이는, 상기 열산화막 패턴(61a)이 상기 질화막 패턴(63a)에 의해 덮여 있기 때문이다.
따라서, 상기 스페이서(64) 상에 제2도전체막(67)을 형성하여도 상기 플레시 게이트 전극(60)의 제1도전체막 패턴(57a)과의 브릿지가 발생하지 않는다. 즉, 상기 스페이서(64)가 형성된 부분에서의 절연 기능이 충분하기 때문이다.
이어서, 사진 식각 공정을 통하여 마스크층을 형성한 후, 상기 마스크층을 식각 마스크로 사용한 식각 공정을 실시하여 상기 기판 상에 게이트 산화막 패턴과 제2도전체막 패턴으로 이루어지는 게이트 전극을 형성한다.
이와 같이, 본 발명에 의하면, 플레시 게이트 전극의 양측벽에 형성되는 스페이서로서 열산화막 패턴과 질화막 패턴을 채택한다. 그리고, 상기 질화막 패턴에 의해 상기 열산화막 패턴이 덮여지는 형태를 갖도록 형성한다.
따라서, 상기 스페이서가 후속되는 식각 공정에서 손상되는 것을 줄일 수 있다. 때문에, 상기 플레시 게이트 전극의 부분적 노출로 인하여 절연 기능이 저하되는 것을 줄일 수 있다. 이에 따라, 본 발명의 방법은 반도체 장치의 제조에 따른신뢰도의 확보를 제공한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (4)
- 활성 영역과 비활성 영역으로 구분된 기판을 마련하는 단계;상기 기판의 활성 영역 상에 유전체막 패턴, 제1도전막 패턴 및 절연막 패턴으로 이루어진 플레시 게이트 전극을 형성하는 단계;상기 플레시 게이트 전극을 갖는 기판 상에 열산화막을 성장시키는 단계;상기 열산화막을 갖는 기판 상에 질화막을 형성하는 단계; 및전면 식각을 통하여 상기 질화막 및 열산화막을 제거함으로서 상기 플레시 게이트 전극의 측벽에 상기 질화막 및 열산화막으로 이루어진 스페이서를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 플레시 게이트 전극의 측벽에 성장되는 열산화막은 상기 제1도전체막 패턴이 형성된 높이까지만 성장되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 기판의 표면에 게이트 산화막을 형성하는 단계; 및상기 게이트 산화막과, 상기 스페이서의 측벽 및 상기 플레시 게이트 전극의 상부 표면 상에 제2도전체막을 연속적으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 플레시 게이트 전극의 형성에서의 절연막이 기판 상에 잔류할 경우, 상기 절연막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087894A KR100958618B1 (ko) | 2002-12-31 | 2002-12-31 | 반도체 장치의 제조 방법 |
| US10/745,854 US7226838B2 (en) | 2002-12-31 | 2003-12-26 | Methods for fabricating a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087894A KR100958618B1 (ko) | 2002-12-31 | 2002-12-31 | 반도체 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040061613A true KR20040061613A (ko) | 2004-07-07 |
| KR100958618B1 KR100958618B1 (ko) | 2010-05-20 |
Family
ID=32709772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020087894A KR100958618B1 (ko) | 2002-12-31 | 2002-12-31 | 반도체 장치의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7226838B2 (ko) |
| KR (1) | KR100958618B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101051593B1 (ko) * | 2008-12-23 | 2011-07-22 | 주식회사 하이닉스반도체 | 반도체 장치의 제조 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI252847B (en) * | 2001-07-10 | 2006-04-11 | Synta Pharmaceuticals Corp | Synthesis of taxol enhancers |
| JP4567396B2 (ja) * | 2004-08-10 | 2010-10-20 | セイコーインスツル株式会社 | 半導体集積回路装置 |
| US7476879B2 (en) | 2005-09-30 | 2009-01-13 | Applied Materials, Inc. | Placement effects correction in raster pattern generator |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5618742A (en) | 1992-01-22 | 1997-04-08 | Macronix Internatioal, Ltd. | Method of making flash EPROM with conductive sidewall spacer contacting floating gate |
| US5422292A (en) | 1994-09-30 | 1995-06-06 | United Microelectronics Corp. | Process for fabricating split gate flash EEPROM memory |
| TW423163B (en) * | 1997-07-18 | 2001-02-21 | Sanyo Electric Co | Non volatile semiconductor device and its manufacturing process |
| US6043530A (en) | 1998-04-15 | 2000-03-28 | Chang; Ming-Bing | Flash EEPROM device employing polysilicon sidewall spacer as an erase gate |
| US6432773B1 (en) * | 1999-04-08 | 2002-08-13 | Microchip Technology Incorporated | Memory cell having an ONO film with an ONO sidewall and method of fabricating same |
| KR100332119B1 (ko) * | 1999-06-28 | 2002-04-10 | 박종섭 | 반도체 소자 제조 방법 |
| US6372618B2 (en) * | 2000-01-06 | 2002-04-16 | Micron Technology, Inc. | Methods of forming semiconductor structures |
| US6255172B1 (en) * | 2000-05-10 | 2001-07-03 | United Microelectronics Corp. | Electrically erasable non-volatile memory |
| US6355524B1 (en) * | 2000-08-15 | 2002-03-12 | Mosel Vitelic, Inc. | Nonvolatile memory structures and fabrication methods |
| JP4053232B2 (ja) * | 2000-11-20 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| KR100385955B1 (ko) * | 2001-02-13 | 2003-06-02 | 삼성전자주식회사 | 다중막으로 이루어진 스페이서를 갖는 반도체 소자 및 그제조방법 |
-
2002
- 2002-12-31 KR KR1020020087894A patent/KR100958618B1/ko active IP Right Grant
-
2003
- 2003-12-26 US US10/745,854 patent/US7226838B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101051593B1 (ko) * | 2008-12-23 | 2011-07-22 | 주식회사 하이닉스반도체 | 반도체 장치의 제조 방법 |
| US8164140B2 (en) | 2008-12-23 | 2012-04-24 | Hynix Semiconductor Inc. | Method for fabricating semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100958618B1 (ko) | 2010-05-20 |
| US7226838B2 (en) | 2007-06-05 |
| US20040137682A1 (en) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308622B1 (ko) | 디램 셀 캐패시터 및 제조 방법 | |
| US7875540B2 (en) | Method for manufacturing recess gate in a semiconductor device | |
| US7696074B2 (en) | Method of manufacturing NAND flash memory device | |
| KR100549269B1 (ko) | 스플릿 게이트형 플래쉬 메모리 소자의 제조방법 | |
| KR100958618B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100937818B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| KR100526476B1 (ko) | 스플릿 게이트형 플래쉬 메모리 소자의제조방법 | |
| KR100885498B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100885787B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| CN109841626B (zh) | 半导体结构及其形成方法 | |
| US7160794B1 (en) | Method of fabricating non-volatile memory | |
| KR100937651B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| JP2005536040A (ja) | 半導体基板上に複数のゲート積層物を有する半導体基板の製造方法ならびに半導体構造 | |
| KR100971206B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2003347428A (ja) | 堆積したスペーサー構造および方法 | |
| KR20060002236A (ko) | 자기정렬 공정을 이용하는 플래쉬 기억 소자의 형성 방법 | |
| KR100324934B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20050063033A (ko) | 리저버 타입의 커페시터 형성 방법 | |
| KR0164152B1 (ko) | 반도체소자의 캐패시터의 제조방법 | |
| KR20010064598A (ko) | 플래시 메모리 장치의 필드 절연막 형성 방법 | |
| KR20040008600A (ko) | 반도체 메모리 소자의 콘택홀 형성방법 | |
| KR20040060479A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR20050000056A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20050033697A (ko) | 반도체 소자의 제조방법 | |
| KR20040048455A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130417 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140415 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160407 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170410 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 10 |