KR20040054553A - 반도체칩 수납용 패키지, 그 제조방법 및 반도체 장치 - Google Patents

반도체칩 수납용 패키지, 그 제조방법 및 반도체 장치 Download PDF

Info

Publication number
KR20040054553A
KR20040054553A KR1020030092862A KR20030092862A KR20040054553A KR 20040054553 A KR20040054553 A KR 20040054553A KR 1020030092862 A KR1020030092862 A KR 1020030092862A KR 20030092862 A KR20030092862 A KR 20030092862A KR 20040054553 A KR20040054553 A KR 20040054553A
Authority
KR
South Korea
Prior art keywords
metal
substrate
semiconductor chip
diamond
package
Prior art date
Application number
KR1020030092862A
Other languages
English (en)
Inventor
사이토히로히사
츠노타카시
카와이치히로
타나카모토요시
니시다신야
Original Assignee
스미토모덴키고교가부시키가이샤
가부시키가이샤 아라이도 마테리아루
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤, 가부시키가이샤 아라이도 마테리아루 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20040054553A publication Critical patent/KR20040054553A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체칩 작동시에 발생하는 열을 패키지 탑재 기판에 효율적으로 전달함으로써, 반도체칩을 장기간에 걸쳐 정상적이고 안정적으로 작동시킬 수 있는 경제적인 반도체칩 수납용 패키지를 공급한다.
반도체칩이 탑재되는 탑재공간을 구비한 윗면을 가지고, 또한 관통 구멍 또는 노치가 되는 나사 부착부를 구비한 대향 측을 가지는 기판과; 상기 탑재공간을 둘러싸도록 상기기판의 윗면에 장착되어 측부 또는 상부에 입출력단자용 접합부를 가지는 측부 또는 상부인 프레임과; 상기 접합부에 접속된 입출력 단자와; 를 구비한 반도체칩 수납용 패키지로서,
적어도 상기 기판의 일부는, 반도체칩 탑재공간 하부에 다이아몬드 입자가 금속 탄화물에 의해 접합하는 모재에 동 및/또는 은을 주성분으로 함유하는 금속을 함침 시킴으로써 생성된 금속 다이아몬드 복합체와, 금속으로 이루어진 상기 나사 부착부를 포함한 다른 부분을 포함하는 것을 특징으로 한다.

Description

반도체칩 수납용 패키지, 그 제조방법 및 반도체 장치{PACKAGE FOR HOUSING SEMICONDUCTOR CHIP, FABRICATION METHOD THEREOF AND SEMICONDUCTOR DEVICE}
본 발명은, 전계 효과형 트랜지스터(FET: Field Effect Transistor)또는 각종 반도체칩은 물론 IC, LSI 등의 반도체 집적회로 칩 수납용 패키지, 보다 상세하게는, 통신 기지국의 전자기기를 위한 고출력, 고주파 트랜지스터 및 고출력 증폭기에 이용되는 반도체칩 수납용 패키지 및 반도체칩 수납용 패키지를 이용한 반도체 장치에 관한 것이다.
종래의 반도체칩 수납용 패키지(이하, 반도체 패키지로 칭함)의 일종인 무선용 반도체 패키지는 직육면체 형상의 금속 기판에 열확산용 기판을 탑재하고, 반도체칩을 상기 열확산용 기판의 상부에 탑재하도록 형성된다.
최근에 반도체칩의 강화된 출력에 따라, 인가되는 전력이 증가되어, 발생된 열량도 끊임없이 증가되고 있다. 따라서, 금속 기판 및 열확산용 기판에 대해서 Cu 또는 Cu-W 복합물질 등의 고열 전도율 재료를 채택함으로써 칩을 냉각하는 것에 관한 성능을 향상시키는 방법을 취해오고 있다. 보다 상세하게는, 최근의 패키지의 경우는, Cu-W 복합체 합금 기판에, 반도체칩을 둘러싸도록 세라믹 벽을 형성한 다음에, 이 세라믹 벽 위에 입출력 단자를 장착함으로써 제조된 페키지가 주류가 되고 있다.
이런 종류의 패키지가 일본국 특공평 4-65544B호 공보에 소개되어 있다. 이 공보의 기재에 의하면, 동-텅스텐계 및/또는 동-몰리브덴계 복합재료로 이루어진 열 전도성 기판에서, 동의 함유량이 30 질량%이하의 복합재료를 상기 열전도성 기판으로 사용함으로써, 패키지의 주변 부재를 구성하는 세라믹스는 손상을 받지 않는다. 또한, 동의 함유량이 25질량%이하인 복합재료를 이용함으로써, 세라믹으로 구성되는 열전도성 기판과 주변부재를 경납땜 재료에 의해 직접 접속하는 경우에도 실제 사용은 문제가 없다.
또한, 일본국 공개특허 2002-121639A호 공보는, 재료중의 동의 양을 제어할 뿐만 아니라, 함유하는 철족 금속의 양을 조정함으로써 열전도율을 유지하면서 영률(Young's modulus)을 최적화 하는 절차가 보고되어 있다. 동-텅스텐계 및/또는 동-몰리브덴계 복합재료로 구성되는 열전도성 기판에서 이기 때문에, 동의 함유량이 25질량%미만인 경우에, 기판 자체의 강성이 상승한다. 따라서, 특히 발생하는 열이 큰 패키지의 경우에서는, 그러한 접속부에 상당히 두꺼운 경납땜 물질층 또는 응력 완화층을 상기 패키지의 사이에 끼워두지 않으면, 이 층은 적용 시에 때때로 열 사이클을 견딜 수 없다.
일본국 공개특허 2001-244357A호 공보에는, 반도체칩 탑재 공간 직하에만 다이아몬드 및/또는 다이아몬드 코팅 기판을 적용함으로써, 고열 전도성을 확보하면서 동시에 경제적 효율성에 중점을 둔 경우의 반도체 수납용 패키지를 소개하고 있다.
그러나, 최근에 반도체 칩의 부가되는 출력의 강화에 따라 작동시에 발생하는 열량이 점진적으로 증가하여, 이 열은 확산되기보다는 축열된다. 그 결과, 반도체칩의 작동성이 손상되어 열 열화의 문제가 있다. 이러한 문제점을 해결하는 수단으로서, 외부에 냉각 설비를 추가하고 열전도의 효율을 향상시키기 위해 규모를 증대시킬 수도 있지만, 이 경우, 최근의 소형화, 경량화, 저소비 전력화라고 하는 동향으로부터 벗어나는 것을 나타내게 되는, 반도체 패키지를 수납하는 케이스의 소비 전력이 증가하거나 또는 케이스가 대형화된다.
또한, 다이아몬드 및/또는 다이아몬드 박막 기판을 사용한 패키지는, 반도체칩에 의해 국부적으로 발생된 열을 확산시키는 효과는 높다. 그러나, 이 페키지는 다이아몬드 및 다이아몬드 박막 기판보다 열전도율이 뒤떨어지는 기판이 배치되는 구성을 가지기 때문에, 패키지 외부에 확산(전도)하는 시스템에서는, 장차 증가되는 발열량에 대해서 칩을 냉각하는 성능이 열등하게 될 가능성이 있다. 또한, 반도체칩 보다 큰 단결정 다이아몬드 또는 화학증착(CVD)에 의해 형성된 단결정/다결정 다이아몬드 및 화학증착에 의해 형성되는 다이아몬드 박막 기판에 관해서는, 합성 코스트 및 반도체칩의 탑재가 가능한 레벨로 기판표면의 형상의 기계가공을 포함한 코스트가 적절하게 삭감될 수 없어서, 경제성의 면에서 특별한 적용에 용도가 한정되어 버린다.
이들 문제점은, 상기 반도체 패키지에 한정하지 않고, 기판을 방열판으로서 기능할 수 있고, FET 또는 각종 반도체칩은 물론 IC, LSI 등의 반도체 집적회로 칩을 수납하는 반도체 패키지에 관해서도 동등하다.
따라서, 본 발명은, 상기 문제점의 관점에서 완성된 것이며, 그 목적은, IC, LSI 등의 반도체 집적회로 칩 및 FET, LD, PD 등의 각종 반도체칩, 특히 고출력 고주파 트랜지스터의 작동시에 발생하는 열을 효율적으로 패키지 탑재 기판에 전달함으로써, 반도체칩을 장기간에 걸쳐 정상적이고 안정에 작동시킬 수 있는 반도체칩을 수납하기 위한 경제적인 패키지를 공급하는 것이다.
도1은 본 발명의 반도체칩 수납용 패키지의 일례의 사시도.
도 2는 도 1의 반도체칩 수납용 패키지의 평면도 및 단면도.
도 3은 도 1의 반도체칩 수납용 패키지의 부품의 평면도.
도 4는 금속 다이아몬드 복합체의 확대 단면도.
도 5는 본 발명에서의 금속 다이아몬드 복합체에 대한 제조방볍의 일례를 나타내는 도면.
도 6은 본 발명에 의한 금속 다이아몬드 복합체에 대한 제조방법의 일례를 나타내는 도면.
도 7은 기판에 테이퍼 형상의 구멍을 형성한 경우의 기판과 금속 다이아몬드 복합체와의 접합 상태를 나타내는 도면.
도 8은 금속과 금속 다이아몬드 복합체의 접합 상태를 나타내는 도면.
<간단한 도면부호에 대한 설명>
1: 반도체칩 2: 기판
2a: 금속부 2b: 나사 장착부
2c: 탑재공간 2d: 금속 다이아몬드 복합체
2e: 금속부와 금속 다이아몬드 복합체의 접합부
3: 프레임 3a: 입출력 단자 장착부
4: 입출력 단자 11, d: 다이아몬드 입자
12, m: 금속 탄화물 12a, 13a: 메탈 블록
12b : 용융 금속 15: 용기
n: 동 및/또는 은을 주성분으로 하는 금속
본 발명자들은 검토를 수행한 결과, 기판을 강화함으로써 상기 과제를 해결할 수 있는 것을 찾아내어, 본 발명을 완성한 것이며, 본 발명의 구성은 다음과 같다:
(1) 반도체칩이 탑재되는 탑재공간을 구비한 윗면을 가지고, 또한 관통 구멍 또는 노치가 되는 나사 장착부를 구비한 대향 측을 가지고, 기판의 적어도 일부가 탑재공간 하부에 있는 기판과; 상기 탑재공간를 둘러싸도록 상기기판의 윗면에 장착되어 그 측부 또는 상부에 입출력단자용 접합부를 가지는 프레임과; 상기 접합부에 접속된 입출력 단자와; 를 포함하는 반도체칩 수납용 패키지로서, 상기 기판은, 다이아몬드 입자를 함유한 금속 다이아몬드 복합체와, 상기 다이아몬드 입자의 표면을 피복하는 금속탄화물과, 은 및/또는 동을 주성분으로 함유하고 또한 다이아몬드 입자와 금속간에 함침시킴으로써 상기 다이아몬드 입자간에 놓인 금속과, 나머지 부분이 금속으로 구성되는 상기 나사 장착부와; 를 포함하는 것을 특징으로 하는 반도체칩 수납용 패키지.
(2) 상기 (1)항에 있어서, 적어도 상기 금속 및 금속 다이아몬드 복합체로 이루어진 기판의 일부 및/또는 상기 프레임의 표면의 일부 및/또는 상기 입출력 단자 표면의 일부가 금으로 도금되는 것을 특징으로 하는 반도체칩 수납용 패키지.
(3) 상기 (1)항 또는 (2)항에 있어서, 상기 금속 및 금속 다이아몬드 복합체로 이루어지는 기판의 금속은, Cu, Fe, Mo, W, Ni, Co 및 Cr로부터 선택된 적어도 1 종류를 함유한 금속 또는 금속 합금인 것을 특징으로 하는 반도체칩 수납용 패키지.
(4) 상기 (1)항 내지 (3)항 중의 어느 한 항에 있어서, 금속 및 금속 다이아몬드 복합체로 이루어진 상기 기판의 금속의 열팽창 계수는, 상기 금속 다이아몬드 복합체의 열팽창계수 이상인 것을 특징으로 하는 반도체칩 수납용 패키지.
(5) 상기 (1)항 내지 (4)항 중의 어느 한 항에 있어서, 상기 금속과 금속 다이아몬드 복합체와의 접합 방법이 경납땜인 것을 특징으로 하는 반도체칩 수납용 패키지.
(6) 상기 (1)항 내지 (4)항 중의 어느 한 항에 있어서, 상기 금속과 금속 다이아몬드 복합체와의 접합 방법이, 상기금속의 확산을 포함하는 방법인 것인 것을 특징으로 하는 반도체칩 수납용 패키지.
(7) 상기 (1)항 내지 (4)항 중의 어느 한 항에 있어서, 상기 금속과 금속 다이아몬드 복합체와의 접합 방법이, 억지 끼워 맞춤접합인 것을 특징으로 하는 반도체칩 수납용 패키지.
(8) 상기 (1)항 내지 (7)항 중의 어느 한 항에 있어서, 상기 다이아몬드 입자의 평균 입경이 10 내지 700㎛인 것을 특징으로 하는 반도체칩 수납용 패키지
(9) 상기 (1)항 내지 (8)항 중의 어느 한 항에 있어서, 상기 다이아몬드 입자의 평균 입경이 금속 다이아몬드 복합체의 중심에서는 50~700㎛이고, 또한 그 원주에서는 10~60㎛인 것을 특징으로 하는 반도체칩 수납용 패키지.
(10) 상기 (1)항 내지 (9)항 중의 어느 한 항에 기재된 반도체칩 수납용 패키지와; 탑재 공간에 탑재되어 고정된 반도체칩과; 상기 프레임의 윗면에 접합된 덮개와; 를 포함한 것을 특징으로 하는 반도체 장치.
(11) 금속 탄화물을 피복한 표면을 가진 다이아몬드 입자, 주성분으로서 은 및/또는 동을 함유하는 금속 및 다이아몬드 입자와 상기 금속간에 함침되어 상기 다이아몬드 입자간에 놓인 상기 금속으로 이루어진 다이아몬드 복합체를 구멍이 형성된 금속 기판의 구멍의 일부에 삽입하는 공정과; 상기 금속 기판과 기판을 형성하는 상기 금속 다이아몬드 복합체를 함께 접합하는 공정과; 반도체칩을 장착하기 위한 탑재공간을 상기 기판의 윗면에 형성하는 공정과; 상기 기판의 대향하는 측에 관통구멍 또는 노치가 있는 나사 장착부를 형성하는 공정과; 상기 기판과, 상기 탑재공간을 둘러싸도록 상기 기판의 윗면에 있고, 또한 그 측부 또는 상부에 입출력단자용 접합부를 가지는 프레임과, 상기 접합점에 접속될 입출력단자와를 조립하는 공정과; 를 포함하는 것을 특징으로 하는 반도체칩 수납용 페키지의 제조방볍.
(12) 구멍이 형성된 금속 기판의 구멍에 다이아몬드 입자와, 동 및/또는 은을 주성분으로 함유하는 금속의 분말과, 탄화물 형성용의 금속의 분말과를 충전하는 공정과; 상기 다이아몬드 입자 및 상기 금속분말이 균일한 밀도로 분포되도록 상기 다이아몬드 입자와 상기 금속분말의 혼합물을 팩킹하는 공정과; 상기 다이아몬드 입자의 표면을 피복한 탄화물인 금속 복합체를 형성하고, 또한 주성분으로서 동 및/또는 은을 함유하는 금속이 상기 분말의 갭을 함침시킴으로써 기판을 형성하기 위하여 금속 다이아몬드 복합체와 금속기판을 함께 접합하도록 상기 패킹된 혼합물을 가열하는 공정과; 상기 기판의 윗면에 반도체칩을 탑재하는 탑재공간을 형성하는 공정과; 상기 기판의 대향하는 측에 관통구멍 또는 노치가 있는 나사 장착부를 형성하는 공정과; 상기 기판과, 상기 탑재공간을 둘러싸도록 상기 기판의 윗면에 있고, 또한 그 측부 또는 상부에 입출력단자용 접합부를 가지는 프레임과, 상기 접합점에 접속될 입출력단자와를 조립하는 공정과; 를 포함하는 것을 특징으로 하는 반도체칩 수납용 페키지의 제조방법.
(13) 다이아몬드 입자 및 금속분말이 균일한 밀도에서 분포되는 가성형체를 형성하도록, 다이아몬드 입자와, 주성분으로서 동 및 은을 함유하는 금속의 분말과, 탄화물을 형성하기 위해 사용되는 금속의 분말과를 가압 성형하는 공정과; 상기 가성형체를 구멍이 형성된 금속기판의 구멍에 충전하는 공정과; 기판을 얻기 위하여, 상기 다이아몬드 입자의 표면을 피복한 탄화물인 금속 다이아몬드 복합체를 형성하도록, 주성분으로서 동 및/또는 은을 함유하는 금속의 분말을 상기 가성형체에 함침시키고 금속 다이아몬드 복합체와 금속기판을 함께 접합하는 공정과; 상기기판의 윗면에 반도체칩을 탑재하는 탑재공간을 형성하는 공정과; 상기 기판의 대향하는 측에 관통구멍 또는 노치가 있는 나사 장착부를 형성하는 공정과; 상기 기판과, 상기 탑재공간을 둘러싸도록 상기 기판의 윗면에 있고, 또한 그 측부 또는 상부에 입출력단자용 접합부를 가지는 프레임과 상기 접합점에 접속될 입출력단자와를 조립하는 공정과; 를 포함하는 것을 특징으로 하는 반도체칩 수납용 페키지의 제조방법.
(14) 상기 (13)항에 있어서, 상기 가성형체를 동 및/또는 은을 주성분으로 하는 금속의 분말의 성형체 사이에 끼워서, 동 및/또는 은을 주성분으로 함유하는 금속이 가열에 의해 상기 가성형체를 함침시킬 수 있는 것을 특징으로 하는 반도체칩 수납용 패키지를 제조하는 방법.
상기 (1) 및 (2)의 구성에 의하면, 반도체 패키지를 외부 전기회로에 견고하게 접착할 수 있고, 반도체칩의 작동시에 발생하는 열량이 매우 큰 경우에도, 그 열을 효율적으로 히트 싱크(heat sink)에 전달할 수 있고 안정 적인 물질인 금도금층을 형성함으로써, 습도 등에 대한 열화도 억제할 수 있어 반도체 패키지 내부에 수납되는 반도체칩을 장기간에 걸쳐서 정상적이고 안정적으로 작동시킬 수 있다.
또 금속 및 금속 다이아몬드 복합체로 구성된 기판에 대해서는, 상기금속으로서 Cu, Fe, Mo, W, Ni, Co 및 Cr 중의 적어도 1종류를 포함한 금속 또는 금속 합금을 이용하고, 전체를 금속 다이아몬드 복합체로 된 경우보다 한층 더 원재료 코스트의 저감을 크게 달성할 수 있다. 또한, 외형 형상 가공성에 일반적으로 이용되는 금속 기계가공도 적용할 수 있다. 다이아몬드의 함유물로부터 발생하는 특수 기계가공 공정을 생략함으로써 기계가공 시간의 단축은 물론 기계가공 코스트의 저감을 달성할 수 있어서, 패키지 코스트의 저감이 가능해진다.
본 발명의 패키지에서는, 금속 및 금속 다이아몬드 복합체로 구성되는 기판의 금속의 열팽창 계수가 금속 다이아몬드 복합체의 열팽창 계수 이상이기 때문에, 반도체칩을 기판의 탑재공간에 금 납땜을 이용하여 접합하는 경우 온도가 상승하고 탑재 후 온도가 하강하여도, 기판의 금속과 금속 다이아몬드 복합체간의 계면에 크랙이 발생하지 않는다.
또한, 본 발명의 패키지에 의하면, 금속 및 금속 다이아몬드 복합체로부터 구성되는 기판의 금속부와 금속 다이아몬드 복합체와의 접합 방법으로 경납땜을 이용하기 때문에, 견고한 접합을 달성할 수 있다.
본 발명의 패키지에서는, 금속 및 금속 다이아몬드 복합체로 구성되는 기판의 금속부와 금속 다이아몬드 복합체와의 접합 방법이, 금속의 확산에 의하여 실시되기 때문에, 견고한 접합을 달성할 수 있다. 또한, 계면 끝에 근접하여 열팽창 계수, 열전도율 등의 특성이 금속 및 금속 다이아몬드 복합체의 중간의 특성이 된다. 반도체칩 탑재시의 온도의 상승과 하강, 열충격 및 온도 사이클 시험 등에 의한 온도 변화에 대해서도 열응력의 집중을 완화할 수 있다.
본 발명의 페키지에 관해서는, 금속 및 금속 다이아몬드 복합체로 구성되는 기판의 금속부와 금속 다이아몬드 복합체와의 접합 방법은 억지 끼워 맞춤에 의해 견고하게 접합할 수 있다.
본 발명의 패키지에서는, 다이아몬드 입자의 평균 입경은 10 내지 7OO㎛이기때문에, 금속 다이아몬드 복합체가 적절한 열팽창 계수를 가질 수 있다. 이 직경이 1O㎛보다 작은 경우에, 기판의 윗면에서 아래쪽 면까지의 열전도 경로에 다수의 다이아몬드 입자가 나란히 있고, 상기 입자간에 위치하는 금속 층이 증가하기 때문에 충분한 열전도율을 얻을 수 없다. 한편, 상기 평균입경이 700㎛보다 큰 경우는, 기판의 두께가 1.4mm정도인 경우에는 다이아몬드 입자가 1개 또는 2개만이 포함되고, 금속 다이아몬드 복합체의 열팽창 계수가 다이아몬드의 열팽창 계수와 근접하여, 탑재될 반도체칩의 열팽창 계수와의 차이가 커지는 것을 의미한다.
또한, 본 발명의 패키지에서는, 다이아몬드 입자의 평균 입경은 금속 다이아몬드 복합체의 중심부에서는 50 내지 700㎛이며, 주변부에서는 10 내지 60㎛로 형성함으로써, 열전도율을 높일 수 있어, 금속 몰드에 대한 손상을 경감할 수 있다. 즉, 중심부에 비교적 큰 지름의 다이아몬드 입자를 배치함으로써, 열전도율을 높일 수 있다. 또한, 주변부에 비교적 작은지름의 다이아몬드 입자를 배치함으로써, 금속 다이아몬드 복합체를 제조하는 과정에서, 금속 몰드 손상을 경감할 수 있고, 기판 상하면 부근의 표면 거칠기를 줄일 수 있다.
또한, 본 발명의 반도체 장치는, 상기 본 발명의 반도체칩 수납용 패키지와; 상기 탑재공간에 탑재 고정되는 것과 동시에 상기 입출력 단자에 상기적으로 접속된 반도체칩과; 상기 프레임의 윗면에 접합된 덮개를 구비함으로써, 상기 반도체 패키지를 이용한 신뢰성의 높은 반도체 장치를 제공할 수 있다.
<바람직한 실시예의 상세한 설명>
본 발명에 의한 반도체 패키지를 이하에 상세하게 설명한다. 도 1 내지 도 3은 본 발명의 반도체 패키지의 실시예의 일례를 도시한다. 도 1은 반도체 패키지의 사시도, 도 2는 반도체 패키지의 기판의 평면도 및 단면도, 도 3은 반도체 페키지의 부품의 평면도를 도시한다.
도 1 내지 도 3중에서, (1)은 기판(20)으로 구성되는 금속 다이아몬드로부터 형성된 부분(2d)에 탑재되어 고정된 반도체칩이다. (2)는 기판,(3)은 프레임, (4)는 상기 프레임(3)의 장착부(3a)에 접합된 입출력 단자이며, 상기 기판(2), 프레임 (3) 및 입출력 단자(4)에 의해 반도체칩을 수용하는 용기가 주로 구성된다. 기판 (2)에서, (2a)는 금속부, (2b)는 나사 장착부, (2c)는 반도체칩 탑재공간, (2d)는 금속 다이아몬드 복합체를 나타낸다.
또한, 도 4는 금속 다이아몬드 복합체의 확대 단면도이며, 상기 금속 다이아몬드 복합체는, 다이아몬드 입자(d), 금속 탄화물(m), 및 동 및/또는 은을 주성분으로 함유하는 금속(n)으로 구성된다. 금속 다이아몬드 복합체의 표면은 그곳에 금 도금층(n층)을 가지는 것이 바람직하다.
본 발명에 의해 이용되는 금속 다이아몬드 복합체의 열팽창 계수는, 동 및/또는 은을 주성분으로 하는 금속이 함침되어 있는 금속 다이아몬드 복합체의 결과로서, 5~1O ×10-6/℃이 된다. 그 열팽창 계수가 17~20 ×10-6/℃, 열전도율이 390 W/m·K이상, 탄성률이 80 GPa 이상, 융점이 900℃인 동 및/또는 은의 특성 때문에, 금속 다이아몬드 복합체에 함침시키는 금속으로서 동 및/또는 은을 이용한다. 이들 특성이 반도체 패키지의 제작상 및 특성상으로부터 바람직하다.
이것을 구체적으로 설명하면, 열팽창 계수에 관한 경우에는, 다이아몬드 입자가 금속 탄화물에 의해 접합된 베이스 매트릭스(base matrix)가 동 및/또는 은을 주성분으로 함유하는 금속을 적절한 양으로 함침되면, 금속 다이아몬드 복합체의 열팽창 계수가 반도체칩의 열팽창계수와 크게 다른 폭으로 상승하는 것은 없다. 또한, 동 및 은의 열전도율은 매우 높기 때문에 반도체칩의 작동시에 발생하는 열을 전달하는 이점이 있다.
또한, 동 및/또는 은을 주성분으로 하는 금속의 융점은 매우 높기 때문에, 반도체 패키지를 융점이 780℃이상의 은 경납땜 또는 다른 경납땜 물질에 의해 조립하는 경우에도 반도체 패키지의 용해가 발생되지 않는다. 그리고, 다이아몬드 입자가 금속 탄화물로 접합된 상기 매트릭스의 내부를 항상 안정화할 수 있다. 이에 반해서, 상기의 온도로 용해되는 금속을 이용하는 경우에는, 기판 및 프레임의 단면으로부터 금속이 용해되어 나오는 경우가 있어, 이러한 종류의 금속은 반도체 패키지용으로 이용할 재료로서는 적합하지 않다.
기판의 일부를 금속 다이아몬드 복합체로 구성하기 위한 방법은 미리 제작해 둔 금속 다이아몬드 복합체를 기판에 형성된 구멍에 끼워 맞추는 방법이나 또는 기판에 형성된 구멍 내에서 금속 다이아몬드 복합체를 제조하는 방법 등을 포함한다. 이하에, 그 제조예의 개요를 나타내지만, 본 발명에 의한 금속 다이아몬드 복합체를 제조하는 방법은 아래와 같은 제조예에 또는 아래와 같은 제조예에 의해 한정되는 것은 아니다.
(제조예 A)
이 제조예를 도 5(a) 내지 도5(f)에 의거하여 설명한다.
우선, 도 5(a)에 도시된 바와 같이, 다이아몬드 입자(2)를 용기(1)내에 채운다. 그 다음에, 도 5(b)에 도시된 바와 같이 금속 블록(3)을 다이아몬드 입자(2)에 접촉하도록 설치한다. 금속 블록(3)은, 4a족 내지 6a족 원소로부터 선택되는 적어도 1종(금속 탄화물로 기능을 하는 금속성분)과 Ag, Cu, Au, Al, Mg 및 Zn으로부터 선택되는 적어도 1종을 함유한 합금이다. 상기 금속 탄화물의 금속 성분은, Ti 이외에 Zr, Hf가 특히 바람직하다. 탄화물을 형성하는 금속의 양은 적은 것이 열적인 특성 면에서는 바람직하다. 그러나, 이 양이 너무 적으면 그 효과를 얻을 수 없다. 이 때문에, 금속 탄화물을 형성하는 금속의 양은, 다이아몬드 입자 표면에 형성되는 탄화물 반응 층의 두께가 0.O1 내지 1.O㎛가 되는 것이 바람직하다.
다음에, 도 5(c)에 도시된 바와 같이, 금속 블록(3)을 가열하여 용해 시키고, 용해된 금속(4)을 다이아몬드 입자(2)간에 함침 시키면, 도 5(d)에 도시된 바와 같이 용해된 금속(4)중에 함유되는 Ti가 다이아몬드(2)와 반응한 결과로서 다이아몬드 입자(1)의 표면에 금속 탄화물(5)을 형성한다.
다음에, 상기 재료를 진공 중에서 가열함으로써, 다이아몬드 입자간에 갭이 형성될 때까지 금속(4)을 증발시킨다. 도 5(e)에 도시된 바와 같이, 다이아몬드 입자(2)간에 갭이 개방되어, 다이아몬드(2), 금속 탄화물(5) 및 일부 금속(4)이 잔류하는 상태를 형성한다.
그 다음에, 다이아몬드 입자 2간의 갭을 채우기 위해서, Ag, Cu, Au, A1, Mg 및 Zn으로부터 선택되는 적어도 1종을 함유한 금속의 금속블록을 용기내에 배치한다음에 감압과 가열하에서 유지하여 금속을 용해시키고, 도 5(f)에 도시된 바와 같이, 다이아몬드 입자(2) 간의 갭에 침투시켜 상기 갭을 채운다. 이와 같이 침투한 금속(6)이 고체화 한 후, 상기 용기(1)을 제거함으로써, 금속 다이아몬드 복합체를 얻을 수 있다.
(제조예 B)
우선, 다이아몬드 입자와 Ag, Cu, Au, A.1, Mg 및 Zn으로부터 선택된 1종 이상으로 구성되는 금속(1)의 분말과 4a, 5a 및 6a족 원소로부터 선택된 일종 이상으로부터 되는 금속(2)의 분말과의 혼합 분말을 제조한다. 또는, 다이아몬드 입자 및 상기금속(1)과 상기 금속(2)의 합금 분말로 구성되는 혼합 분말을 제조한다. 이것을 가압 성형하여 혼합 분말 성형체를 얻는다. 한편으로는, Ag, Cu, Au, Al, Mg 및 Zn으로 부터 선택된 1 종 이상의 원소로 구성되는 금속(3)의 분말을 가압 성형하여 금속 분말 성형체를 얻는다. 혼합 분말 성형체 위에 상기 금속 분말 성형체를 배치하고, 비산화 분위기 하에서, 금속(3)의 융점 이상으로 가열하면서 상기 두개의 성형체를 접촉한 상태에 유지하여, 다이아몬드 입자 표면에 금속(2)의 탄화물을 형성하고, 다이아몬드 입자간의 갭에 용해된 금속(3)을 무부하에서 함침시켜 밀집한 몸체를 형성함으로써, 상기 금속 다이아몬드 복합체를 얻는다.
여기서, 금속(1)및 금속(3)은 단일체일 필요는 없고, 그 대신에 Ag, Cu, Au, Al, Mg 및 Zn중의 어느 것이든지 주성분으로 하는 금속이어도 된다. 금속(2)도 단일체일 필요는 없고, 4a, 5a 및 6a족 원소로부터 선택된 1종의 원소를 주성분으로 하는 화합물이어도 된다. 상기 금속(1)과 금속(3)은 동일한 금속이어도 되고 또는다른 금속이어도 된다.
상기의 제조방볍 A 및 제조방볍 B에 의해서 얻어진 금속 다이아몬드 복합체는, 모두 표면이 금속 탄화물을 피복한 다이아몬드 입자와 상기 다이아몬드 입자간에 놓인 은 및/또는 동을 주성분으로 하는 금속으로 구성된 구조를 가지고 있다. 실시예 1 내지 실시예 3에서 이용된 금속 다이아몬드 복합체는 상기 제조방볍 B를 이용하여 제조하였다.
또한, 기판에 형성된 구멍 내에서 금속 다이아몬드 복합체를 제조하는 것을 포함한 방법에 대해서는 실시예 4 내지 실시예 8에서 설명하지만, 이 제조예의 개요를 이하에 설명한다.
(제조예 C)
우선, 다이아몬드 입자와 Ag, Cu, Au, Al, Mg 및 Zn으로부터 선택된 1종 이상의 원소로 구성되는 금속(1)의 분말과 4a, 5a 및 6a족 원소로부터 선택된 1종 이상의 원소로 구성되는 금속(2)의 분말과를 포함하는 혼합 분말을 기판에 형성된 구멍에 충전한다. 프레스에 의해 구멍안에서 균일한 밀도로 형성되도록 다이아몬드 입자와 금속 분말을 가득 채운다. 이 경우, Ag, Cu, Au, Al, Mg 및 Zn으로부터 선택된 1종 이상의 원소로 구성되는 금속(3)을 동시에 충전하여도 된다. 그 다음에, 가열에 의해, 추가적으로 금속(3)을 충전했을 경우에는, 가득 채워진 분말의 갭 중에 금속(1)을 채우도록, 비산화성 분위기중에서 금속(1)과 금속(3)함침시킬 수 있다. 또한, 금속(2)의 탄화물을 다이아몬드 입자의 표면에 형성시킴으로써 상기 구멍내에서 금속 다이아몬드 복합체를 형성하여 상기 기판에 접합한다. 상기 구멍내에서 상기 분말을 고압 프레스에 의해 성형해도 된다.
(제조예 D)
기판에 형성된 구멍 내에서 금속 다이아몬드 복합체를 제조하는 다른 방법을 이하에 설명한다.
우선, 다이아몬드 입자와 Ag, Cu, Au, Al, Mg 및 Zn으로부터 선택된 1종 이상의 원소 구성되는 금속(1)의 분말과 4a, 5a 및 6a족 원소로부터 선택된 1종 이상의 원소로 구성되는 금속(2)의 분말과의 혼합 분말을 가압 성형함으로써 다이아몬드 입자와 금속 분말이 균일한 밀도로 분포한 가성형체를 얻는다. 또한, 별도로 Ag, Cu, A.u, Al, Mg 및 Zn으로부터 선택된 1종 이상의 원소로 구성되는 금속(3)의 분말을 준비한다.
다음에, 기판에 형성된 구멍에, 금속(3)의 분말, 상기 가성형체, 금속(3)의 분말의 순서로 충전된다. 다음에, 상기 기판을 비산화성 분위기중에서 가열하여 가성형체에 금속(3)을 함침시켜서, 가성형체내의 갭을 금속(3)에 의해 충전하고 금속 (3)의 탄화물을 다이아몬드 입자의 표면에 형성시킴으로써 상기 구멍 내에서 금속 다이아몬드 복합체를 형성하고 상기 기판에 접합시킨다. 이 경우, 상기 금속분말 (3) 대신에 금속분말(3)의 가압 성형체를 이용할 수도 있다. 가성형체를 고압 프레스에 의해 성형해도 된다.
본 제조예의 개념도를 도 6에 도시한다.
도 6(a)은 기판인 금속판에 관통하지 않는 구멍을 뚫었을 경우를 도시하고, 도 6(b)은 금속판에 관통하는 구멍을 뚫었을 경우를 도시한다. 이와 같이 관통 구멍을 형성하는 경우에는, 구멍의 저부에 금속 얇은 판을 배치한다. 예시한 것처럼, 얇은 금속판의 상하면에 금속층을 잔류시킴으로써 다이아몬드는 기계가공을 할 필요가 없으므로 코스트 면에서 유리하다. 관통 구멍을 형성한 경우에는 금속 기판을 프레스 가공에 의해 형성할 수 있기 때문에 비용절감이 가능하다.
제조예 D를 채용하는 경우에는, 기판에 형성되는 구멍은 도 7에 도시된 바와 같이 테이퍼 형상의 구멍으로 하는 것이 바람직하다. 테이퍼 형상 의 구멍에 상기 구멍과 다이아몬드 가성형체간의 갭에 상기 다이아몬드가성형체를 구성하는 분말과 동일한 조성의 분말을 채움으로써, 구멍과 금속 다이아몬드 복합체와의 제조 정밀도로 인한 갭으로부터 발생하는 접합 불량을 개선할 수 있다.
기판의 금속 다이아몬드 복합체와 금속부의 접합부(2e)의 접합상태를 도 8에 도시한다. 인용할 수 있는 접합 방법은, 경납땜, 금속의 확산에 의한 방법 및 억지 끼워 맞춤 접합 등을 포함한다.
도 1에서는 금속 다이아몬드 복합체가 반도체칩 탑재면에 노출되거나 또는 금도금층 직하 위치까지 형성되어 있지만, 그 탑재면측 또는 하부면측 근처에 금속 다이아몬드 복합체를 형성하는 금속만으로 구성되는 층이 놓여있어도 된다. 이 경우, 금속 다이아몬드 복합체가 노출되어 있는 경우에 비해, 탑재면의 표면 거칠기를 향상하고, 이 때문에 다이아몬드 입자가 노출하지 않는 것으로부터 발생하는 열 전도율의 강하를 보상하는 효과가 있다.
또한, 반도체 패키지를 나사 장착부(2b)를 개재하여 외부 전기 회로에 나사 조임에 의해 고정하는 경우, 금속 또는 금속 합금 부분에서 견고하게 고정할 수 있다. 다음에, 기판의 나사 장착부를 개재하여 상기 반도체 패키지를 외부 전기 회로에 나사 조임에 의해 견고하게 접합할 수 있고, 반도체칩의 작동시에 발생하는 열을 효율적으로 기판으로부터 히트 싱크에 전달할 수 있다.
기판(2), 프레임(3), 및 입출력 단자(4)는 적어도 표면의 일부에 금도금층이 형성되어 있는 것이 바람직하다. 이 금도금층에 의해 사용 환경에서의 산화에 의한 부식을 억제하는 기능을 할 수 있기 때문에, 상기 금도금층은 금속 다이아몬드 복합체 표면에 노출하고 있는 동 및/또는 은 표면, 프레임의 입출력 단자 접합부 및 입출력 단자의 전체를 피복하고 있는 것이 바람직하다. 또한, 상기 반도체 페키지가 외부 회로와의 전기적으로 접속되는 경우에는 납땜 및 알루미늄선, 금선 또는 금 리본을 이용하여 와이어 본딩 또는 리본 본딩 연결이 가능해진다. 또한, 반도체칩의 작동시에 발생하는 열을 횡방향으로 전달하는 소위 열전도 매체로서 기능을 한다. 더욱이, 기판 및 프레임을 접합하기 위한 부재를 금(Au)-주석(Sn)이나 은 (Ag)경납땜 물질 등의 경납땜 재료에 의해 조립하는 경우에 경납땜재의 납땜성능을 향상시키기 위한 소위 납땜성 향상 매체로서 기능을 한다.
반도체 패키지 내부의 기밀성을 헬륨(He)을 사용해 검사할 경우에, 금도금층은 He의 일부가 금속 다이아몬드 복합체중의 기공에 트랩 되는 것을 효과적으로 방지한다. 따라서, 금도금층은 상기 검사에 대해서 적격이다. 또한, 금도금층은, 반도체칩의 작동시에 발하는 열을, 반도체칩이 접합(탑재)되어 있는 접합부(탑재공간)를 개재하여 금도금층을 따라서 전달하기 때문에, 반도체 패키지 내부 전역으로부터 반도체 패키지의 외부표면 전역, 다음에 히트 싱크부 및 대기 중으로 효율적으로 확산시킬 수 있다.
이 금도금층의 두께는 0.2 ~ 5㎛인 것이 바람직하다. 0.2㎛미만의 경우, 핀홀 등에 의해 금속 다이아몬드 복합체 표면에 노출하는 동 및/또는 은의 산화를 방지하는 효과가 손상된다. 또한, 반도체칩 또는 입출력 단자를 Au-Sn 또는 Ag 경납땜재로 접합하는 경우, 원재료의 납땜성이 손상되기 쉽고, 열전도 매체로서 기능이 손상되며 반도체 패키지 내부의 기밀성 검사 시에 기밀성이 불안정성을 나타내게 된다. 한편, 5㎛를 초과하는 경우, 금속 다이아몬드 복합체와 금도금층과의 사이에 발생하는 열응력에 의한 왜곡이 커져서, 금도금층을 용이하게 분리하는 것을 의미한다. 이러한 두께는 코스트 면에서도 불리하다.
평면도의 형상이 대략 사각형인 프레임(3)은, 반도체칩을 둘러싸는 상기 프레임(3)의 4개의 측벽이 각각의 분리된 개개의 조각으로부터 형성되어도 된다. 즉, 상기 개개의 조각이 은 경납땜재 등의 경납땜재를 개재하여 접합된 경우에도, 상술한 바와 같이, 반도체칩의 작동시에 발생하는 열을 효율적으로 확산시킬 수 있다. 또한, 상기 개개의 조각은 4개에 한정하지 않고, 2개의 개개의 조각을 은 경납땜재 등의 경납땜재에 의해 접합한 2개의 연속한 측벽을 가지는 프레임을 형성하는 것이 가능하고, 경납땜재를 사용하여 U자형상의 개구에 접합된 단일의 개별적인 조각인 3개의 연속한 측벽을 가지는 U자형 프레임을 형성하는 것이 가능하며, 또는 1개의 측벽을 2개 이상의 측벽으로 분할한 것을 납땜재를 이용하여 접합한 프레임을 형성하는 것이 가능하다.
프레임의 측부 또는 상부에 입출력 단자의 장착부(3a)가 설치되어 있어 반도체 패키지 내부의 기밀성을 유지하는 기능을 가지고, 반도체 패키지와 외부 전기회로간의 고주파 신호의 입출력을 실시하는 기능을 가진다. 상기 프레임(3)은 세라믹 재료로 형성되어 있는 것이 바람직하고, 유전율 및 열팽창 계수 등의 특성에 따라서, 알루미나(Al2O3) 세라믹 또는 질화 알루미늄(AlN) 세라믹 등의 세라믹스 재료가 적절하게 선택된다.
입출력 단자의 장착부(3a)는 입출력 단자에 접속되기 위하여 형성된 금속화된 층이 있다. 입출력 단자는 Fe-Ni합금 또는 Fe-Ni-Co합금 등의 금속으로 구성되고, 프레임의 측부 또는 상부에 형성된 장착부(금속화된 층)에 경납땜재 또는 납땜에 의해 접합된다.
따라서, 본 발명의 반도체 패키지는 반도체칩이 탑재되는 탑재공간(2c)과 나사 장착부(2b)를 가지는 기판(2)과 탑재공간을 둘러싸고 측부에 출력 단자를 접속하는 장착부(3a)를 가지는 프레임(3)을 구비한다. 상기 기판(2)은 금속부(2a) 및 금속 탄화물을 개재하여 접합된 다이아몬드 입자로 구성된 매트릭스인 금속 다이아몬드 복합체(2d)가 동 및/또는 은에 의해 함침된다. 이 반도체 페키지는 경납땜재를 개재하여 접속되는 입출력 단자(4)도 포함한다. 상기 금속다이아몬드 복합체의 표면은 금도금층으로 도금되는 것이 바람직하다.
본 발명의 반도체 패키지와 탑재공간에 탑재 고정되어 입출력 단자에 전기적으로 접속되는 반도체칩과 프레임의 윗면에 접합되어 반도체칩을 밀봉하는 덮개를 구비함으로써, 제품으로서의 반도체 장치를 제조한다.
보다 상세하게는, 탑재공간 윗면에 반도체칩을 유리, 수지, 납땜재 등의 접착제를 개재하여 접합하고 반도체칩의 전극을 본딩와이어를 개재하여 소정의 입출력 단자에 전기적으로 접속한다. 이후에, 표면에 덮개를 유리, 수지, 경납땜재, 시임 용접(seam welding) 등에 의해 반도체 패키지의 윗면에 덮개를 접합한 결과로서, 기판, 프레임 및 입출력 단자로 구성되는 반도체 패키지의 내부에 반도체칩을 기밀하게 수용한다. 상기 반도체장치를 상기 반도체 페키지의 윗면에 상기 덮개를 접합함으로써, 제품으로 완성된다.
본 발명은 상기 실시예에 한정되거나 또는 상기 실시예에 의해 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양한 변경을 실시하는데 지장이 없다. 예를 들면, 반도체 패키지부 내에 수납되는 반도체칩이 무선통신용 또는 유사한 용도의 MMIC 칩인 경우에, 전력증폭용 장치 또는 Al2O3세라믹 기판 등에 두껍게 금속화된 막으로 안테나를 형성한 기판을 형성함으로써 반도체 장치를 제조한다.
이 무선용 반도체 장치는, 예를 들면 외부 전기회로로부터 고주파 신호의 사용에 의해 무선 반도체칩을 동작시키고, 전력증폭기에 의해 이신호를 증폭하여, 안테나를 개재하여 무선신호를 송신함으로써, 무선 신호송신기로서 기능하여, 무선 통신분야 등에 많이 이용할 수 있다.
이하에 실시예를 나타내어, 본 발명을 자세하게 설명한다.
<실시예 1>
열전도율이 500 W/m·K이상, 열팽창 계수가 약 6.5 ×10-6/K인, TiC에 피복된 평균 입경 60㎛의 다이아몬드 입자와 은 과 동 및 이들 다이아몬드 입자간에 놓여지는 합금으로 구성되는 금속다이아몬드 복합체를 12 ×4 ×1.5mm의 치수로 성형한 것을 준비하였다. 12.1 ×4.lmm의 구멍을 일정 간격으로 복수개를 별도로 형성한 두께 1.5mm의 열팽창 계수가 약 17.0 ×10-6/K인 무산소 고전도율 동판을 준비하였다. 무산소 고전도율 동판의 구멍에 상기 금속 다이아몬드 복합체를 삽입하여, 은 경납땜에 의해 접합했다. 다음에, 무산소 고전도율 동판을 금속 다이아몬드 복합체가 중앙에 놓이도록 30 ×6mm치수로 절단하였다. 상기 동판의 양측으로 나사 고정용으로 직경 3.2mm의 관통 구멍을 형성하였다(본 부품을 부품 1로 한다). 비교의 목적으로 30 ×6 ×1.5mm 치수의 무산소 고전도율 동 부품도 준비하여, 상기 동판의 양측으로 나사 고정용으로 직경 3.2mm의 관통 구멍을 형성하였다(본 부품을 부품 2로 한다). 별도로, 특별히 알루미나 세라믹 링 부품(17 ×6 ×0.5mm 크기이고, 그 중앙부에 13 ×4mm의 구멍이 형성되어 아래쪽 전체 면에 텅스텐후막이 형성되고, 윗면에는 긴 측의 중앙에 배분된 13mm 폭의 텅스텐 후막이 형성된 것)과 Fe-Ni-Co(상품명:코바르(Kovar))제 입출력용 리드 프레임을 준비하였다. 세라믹스 링의 부품 1과 부품 2 및 텅스텐 후막부을 Ni도금을 하였다. 은 경납땜을 이용함으로써, 부품 1과 부품 2, 세라믹 링 및 리드 프레임을 접합하였다. 접합된 몸체 전체를 Ni/Au 도금하였다. 세라믹 링 내부에 LDMOS(Laterally Diffused Metal 0xide Silicon, 이하 동일)형 고출력 트랜지스터를 AuGe로 납땜하고, 리드 프레임에 리본본딩을 개재하여 접속하여, 반도체 장치를 제조 하였다.
트랜지스터에 전력을 동일하게 공급하여 구동시켰을 경우, 부품 1을 이용한 장치의 칩 표면 온도는, 부품 2를 이용한 장치에 비해 15℃이상 낮아졌다. 또한, 장시간 내구 시험을 한 경우, 그 반도체칩 수명은 20%이상 증가되었다.
<실시예 2>
열전도율이 500 W/m·K이상, 열팽창 계수가 약 6.5 ×10-6/K인, TiC에 피복된 평균 입경 60㎛의 다이아몬드 입자와 은 과 동 및 이들 다이아몬드 입자간에 놓여지는 합금으로 구성되는 금속다이아몬드 복합체를 12 ×4 ×1.5 mm의 치수로 성형한 것을 준비하였다. 11.95 ×3.98mm의 구멍을 일정 간격으로 복수개를 별도로 형성한 두께 1.5mm의 열팽창 계수가 약 17.0 ×10-6/K인 무산소 고전도율 동판을 준비하였다. 무산소 고전도율 동을 비산화 분위기중에서 500℃로 미리 가열하여, 열팽창 하에서 확대된 구멍에 안에 금속 다이아몬드 복합체를 삽입한 후 상기 동판을 냉각하여, 상기 금속다이아몬드 복합체를 억지 끼워맞춤으로 접합하였다. 다음에, 무산소 고전도율 동판을 금속 다이아몬드 복합체가 중앙에 놓이도록 30 ×6mm치수로 절단하여, 상기 동판의 양측으로 나사 고정용으로 직경 3.2mm의 관통 구멍을 형성하였다.
실시예 1과 마찬가지로, 알루미나 세라믹 링 부품과 코바르(Kovar: 상품명)제 입출력용 리드 프레임의 사용에 의해 패키지 형태를 완성하였다. 그리고, 세라믹링 내부에 LDMOS형 고출력 트랜지스터를 AuGe로 납땜하여, 리드 프레임에 리본본딩에 의해 접속함으로써, 반도체 장치를 제조하였다.
트랜지스터에 동일한 전력을 공급하여 구동한 결과, 은 경납땜으로 무산소 고전도율 동과 금속 다이아몬드 복합체를 접합한 실시예 1의 상기 반도체 장치와 동일한 칩 표면 온도를 나타내었다. 그러므로, 장시간 내구 시험에서도, 상기 반도체칩 수명은 동일한 결과를 얻을 수 있었다.
<실시예 3>
열전도율이 500 W/m·K이상, 열팽창 계수가 약 6.5 ×10-6/K인, TiC에 피복된 평균 입경 60㎛의 다이아몬드 입자와 은 과 동 및 이들 다이아몬드 입자간에 놓여지는 합금으로 구성되는 금속다이아몬드 복합체를 12 ×4 ×1.5mm의 치수로 성형한 것을 준비하였다. 12.5 ×4.5mm의 구멍을 일정 간격으로 복수개를 별도로 형성한 두께 1.5mm의 열팽창 계수가 약 17.0 ×10-6/K인 무산소 고전도율 동판을 준비하였다. 경미하게 상기 동판이 올라가도록 미리 준비한 금속 다이아몬드 복합체와 금속 다이아몬드 복합체를 구성하는 금속(은 및 동)의 분말을 무산소 고전도율 동판의 구멍에 충전하였다. 상기 판을 비산화 분위기 중에서 약 100O℃에 가열하였다. 이와 같이, 금속 분말은 비산화 분위기 중에서, 연화되고 용해되어, 금속 다이아몬드 복합체 및 무산소 고전도율 동에 각각 접합되고, 확산된 후, 무산소 고전도율 동판의 구멍을 완전하게 채웠다. 상기 판이 상승된 부분을 제거하기 위하여, 표면을 연마한 후, 무산소 고전도율 동판을 금속 다이아몬드 복합체가 중앙에 놓이도록 30 ×6mm치수로 절단하여, 상기 동판의 양측으로 나사 고정용으로 직경 3.2mm의 관통구멍을 형성하였다.
실시예 1과 마찬가지로, 알루미나 세라믹 링 부품과 코바르(Kovar: 상품명)제 입출력용 리드 프레임의 사용에 의해 패키지 형태를 완성하였다. 그리고, 세라믹링 내부에 LDMOS형 고출력 트랜지스터를 AuGe로 납땜하여, 리드 프레임에 리본 본딩에 의해 접속함으로써, 반도체 장치를 제조하였다.
트랜지스터에 동일한 전력을 공급하여 구동한 결과, 은 경납땜으로 무산소 고전도율 동과 금속 다이아몬드 복합체를 접합한 실시예 1의 상기 반도체 장치와 동일한 칩 표면 온도를 나타내었다. 그러므로, 장시간 내구 시험에서도, 상기 반도체칩 수명은 동일한 결과를 얻을 수 있었다.
<실시예 4>
12.5 ×4.5mm의 구멍을 일정 간격으로 복수개를 별도로 형성한 두께 1.5mm의 열팽창 계수가 약 17.0 ×10-6/K인 무산소 고전도율 동판을 준비하였다.
입경 30 내지 80㎛정도의 다이아몬드 입자와 은분말, 동분말, 활성화된 은 경납땜(Ag-Cu-Ti)분말을 교반하여, 혼합한 후에, 무산소 고전도율 동판의 구멍에 동판 위로 올라가도록 적절히 충전하였다. 가압하는 동안 압력하에서 동판이 넓혀지지 않도록, 동판의 외주에 따라서 고정용 프레임을 배치하였다. 고압 프레스기에 의해 표면압력 약 800MPa가 되도록 가압함으로써, 동판의 구멍 안에서 다이아몬드 입자와 금속 분말이 균일한 밀도로 눌채워졌다. 이 후에, 다이아몬드 입자와 금속을 가득 채운 안에 잔존하는 기공을 충전하는 동시에, Ti를 이용하여 다이아몬드입자의 주위에 탄화물(TiC)을 형성하기 위한 금속과의 접합의 강도를 향상시키기 위해서, 비산화 분위기 중에서 Ag와 Cu로 구성되는 금속을 함침 시켰다. 상기 판이 상승된 부분을 제거하기 위하여, 표면을 연마한 후, 무산소 고전도율 동판을 금속 다이아몬드 복합체가 중앙에 놓이도록 30 ×6mm치수로 절단하여, 상기 동판의 양측으로 나사 고정용으로 직경 3.2mm의 관통 구멍을 형성하였다.
실시예 1과 마찬가지로, 알루미나 세라믹 링 부품과 코바르(Kovar: 상품명)제 입출력용 리드 프레임의 사용에 의해 패키지 형태를 완성하였다. 그리고, 세라믹링 내부에 LDMOS형 고출력 트랜지스터를 AuGe로 납땜하여, 리드 프레임에 리본 본딩에 의해 접속함으로써, 반도체 장치를 제조하였다.
트랜지스터에 동일한 전력을 공급하여 구동한 결과, 은 경납땜으로 무산소 고전도율 동과 금속 다이아몬드 복합체를 접합한 실시예 1의 상기 반도체 장치와 동일한 칩 표면 온도를 나타내었다. 그러므로, 장시간 내구 시험에서도, 상기 반도체칩 수명은 동일한 결과를 얻을 수 있었다.
<실시예 5>
12.5 ×4.5mm의 구멍을 일정 간격으로 복수개를 별도로 형성한 두께 1.5mm의 열팽창 계수가 약 17.0 ×10-6/K인 무산소 고전도율 동판을 준비하였다.
입경 30 내지 80㎛ 정도의 다이아몬드 입자와 은분말, 동분말, 활성화된 은 경납땜(Ag-Cu-Ti)분말을 교반하여, 혼합한 후에, 무산소 고전도율 동판의 구멍에 동판 위로 올라가도록 적절히 충전하였다. 가압하는 동안 압력하에서 동판이 넓혀지지 않도록, 동판의 외주에 따라서 고정용 프레임을 배치하였다. 고압 프레스기에 의해 표면압력 약 800MPa가 되도록 가압함으로써, 동판의 구멍 안에서 다이아몬드 입자와 금속 분말이 균일한 밀도로 눌채워졌다. 이 후에, 다이아몬드 입자와 금속을 가득 채운 안에 잔존하는 기공을 충전하는 동시에, Ti를 이용하여 다이아몬드 입자의 주위에 탄화물(TiC)을 형성하기 위한 금속과의 접합의 강도를 향상시키기 위해서, 비산화 분위기 중에서 Ag와 Cu로 구성되는 금속을 함침 시켰다. 상기 윗면의 상승된 부분을 제거하기 위하여, 표면을 연마하고, 두께를 1.5㎛에 조정하기 위하여 반대 면을 연마한 후에, 무산소 고전도율 동판을 금속 다이아몬드 복합체가 중앙에 놓이도록 30 ×6mm치수로 절단하여, 상기 동판의 양측으로 나사 고정용으로 직경 3.2mm의 관통 구멍을 형성하였다.
실시예 1과 마찬가지로, 알루미나 세라믹 링 부품과 코바르(Kovar: 상품명)제 입출력용 리드 프레임의 사용에 의해 패키지 형태를 완성하였다. 그리고, 세라믹링 내부에 LDMOS형 고출력 트랜지스터를 AuGe로 납땜하여, 리드 프레임에 리본 본딩에 의해 접속함으로써, 반도체 장치를 제조하였다.
트랜지스터에 동일한 전력을 공급하여 구동한 결과, 은 경납땜으로 무산소 고전도율 동과 금속 다이아몬드 복합체를 접합한 실시예 1의 상기 반도체 장치와 동일한 칩 표면 온도를 나타내었다. 그러므로, 장시간 내구 시험에서도, 상기 반도체칩 수명은 동일한 결과를 얻을 수 있었다.
<실시예 6>
12.5 ×4.5mm 깊이 1.4mm의 구멍을 일정 간격으로 복수개 형성한, 두께 2mm의 코바르(상품명)판을 준비하였다. 입경 10 내지 60㎛의 다이아몬드 입자와 은분말, 동분말 및 티탄분말을 교반하여 혼합하였다. 다음에, 금형에 충전하여 표면압력 약 800MPa로 가압 성형하여 12.4 ×4.4 ×1.3mm의 다이아몬드 입자와 금속 분말이 균일한 밀도로 분포된 가성형체를 준비하였다. 은분말과 동분말을 중량비로 각각 72wt% 및 28wt% 혼합한 분말도 준비하였다. 준비된 합금판에 상기 분말 다음에 상기 가성형체 다시 상기 분말 순으로 충전하여, 900℃정도의 비산화성 분위기 채임버 안에 배치하였다. 따라서 얻어진 판은 다이아몬드 입자의 주위에 탄화물(TiC)이 형성된 결과로서 형성되어 그 입자간에 은 및 동이 대략 공정 구조로 함침됨으로써, 합금판에 접합되어 있었다. 상기 판의 윗면 및 아래쪽 면으로부터 1.5mm 두께가 되도록 연마한 후에, 금속 다이아몬드 복합체가 중앙에 오도록 30 ×6mm의 치수로 상기 합금판 부분을 절단하였다. 상기 판의 양측으로 나사 고정용으로 직경 3.12mm의 관통구멍을 형성하였다.
실시예 1과 마찬가지로, 알루미나 세라믹 링 부품과 코바르(Kovar: 상품명)제 입출력용 리드 프레임의 사용에 의해 패키지 형태를 완성하였다. 그리고, 세라믹링 내부에 LDMOS형 고출력 트랜지스터를 AuGe로 납땜하여, 리드 프레임에 리본 본딩에 의해 접속함으로써, 반도체 장치를 제조하였다.
트랜지스터에 동일한 전력을 공급하여 구동한 결과, 은 경납땜으로 무산소 고전도율 동과 금속 다이아몬드 복합체를 접합한 실시예 1의 상기 반도체 장치와 동일한 칩 표면 온도를 나타내었다. 그러므로, 장시간 내구 시험에서도, 상기 반도체칩 수명은 동일한 결과를 얻을 수 있었다.
<실시예 7>
깊이 1.4mm로 저부가 12.5 ×4.5mm가 되는 테이퍼 형상의 구멍을 별도로 일정한 간격으로 복수개 형성한, 두께 2mm의 무산소 고전도율 동판을 준비하였다. 입경 10~6O㎛의 다이아몬드 입자와 은분말, 동분말 및 티탄 분말을 교반하여 혼합하였다. 다음에, 금형에 충전하여 표면압력 약 800MPa로 가압 성형하여 12.4 ×4.4×1.3mm의 다이아몬드 입자와 금속 분말이 균일한 밀도로 분포된 가성형체를 준비하였다. 은분말과 동분말을 중량비로 각각 72wt%, 28wt% 혼합한 분말을 12.4 ×4.4mm의 사이즈로 두께가 0.5mm 및 2mm가 되도록 가압 성형하여 얻은 금속 성형체도 준비하였다. 준비된 무산소 고전도율 동판에 0.5mm 두께의 금속 성형체를 충전한 후, 이 판을 다이아몬드 입자와 금속 분말로 구성되는 가성형체에 충전한 후 2mm두께의 금속 성형체에 충전하였다. 상기 분말을 테이퍼 형상 부분에도 분말을 충전한 다음에, 상기 판을 900℃정도의 비산화성 분위기 채임버안에 배치하였다. 따라서 얻어진 판은 다이아몬드 입자의 주위에 탄화물(TiC)이 형성된 결과로서 형성되어 그 입자간에 은 및 동이 대략 공정 구조로 함침됨으로써, 무산소 고전도율 동판에 접합되었다. 무산소 고전도율 동판의 아래쪽 면의 20㎛정도 잔류하도록, 전체적으로 1.5mm의 두께로 연마한 후에, 금속 다이아몬드 복합체가 중앙에 오도록 30 ×6mm로 절단하였다. 상기 동판의 양측으로 나사 고정용으로 직경 3.2mm의 관통구멍을 형성하였다.
실시예 1과 마찬가지로, 알루미나 세라믹 링 부품과 코바르(Kovar: 상품명)제 입출력용 리드 프레임의 사용에 의해 패키지 형태를 완성하였다. 그리고, 세라믹링 내부에 LDMOS형 고출력 트랜지스터를 AuGe로 납땜하여, 리드 프레임에 리본 본딩에 의해 접속함으로써, 반도체 장치를 제조하였다.
트랜지스터에 동일한 전력을 공급하여 구동한 결과, 은 경납땜으로 무산소 고전도율 동과 금속 다이아몬드 복합체를 접합한 실시예 1의 상기 반도체 장치와 동일한 칩 표면 온도를 나타내었다. 그러므로, 장시간 내구 시험에서도, 상기 반도체칩 수명은 동일한 결과를 얻을 수 있었다.
<실시예 8>
깊이 1.4mm로 저부가 12.5 ×4.5mm가 되는 테이퍼 형상의 구멍을 별도로 일정한 간격으로 복수개 형성한, 두께 2mm의 무산소 고전도율 동판을 준비하였다. 입경 10 내지 6O㎛의 다이아몬드 입자와 은분말, 동분말 및 티탄 분말을 교반하여, 혼합하여 제조된 혼합분말(혼합 입자1)과 입경 300 내지 450㎛의 다이아몬드 입자와 은분말, 동분말 및 티탄 분말을 교반하여, 혼합하여 제조된 혼합분말(혼합 입자 2)를 준비하였다.
우선, 금형에 혼합 입자1을 얇게 충전한 다음에, 상기 충전된 혼합입자 위에 11 ×3mm높이 5mm의 프레임을 천천히 배치한다. 프레임의 외측과 금형의 사이에 혼합 입자 1을 충전하면서 내부에 혼합 입자 2를 충전하였다. 상기 프레임을 조용히 제거하고, 그 위로부터 혼합입자 1을 재충전하고 나서 표면압력 약 800MPa로 상기 분말을 가압 성형하여 치수 12.4 ×4.4 ×1.3mm의 가성형체를 준비하였다. 상기 다이아몬드 입자 및 금속 분말이 가성형체 내에 균일한 밀도로 분포되었다. 은분말과 동분말을 중량비로 각각 72wt%, 28wt% 혼합한 분말을 12.4 ×4.4mm의 사이즈로 두께가 0.5mm 및 2mm가 되도록 가압 성형하여 얻은 금속 성형체도 준비하였다. 준비한 무산소 고전도율 동판에 0.5mm 두께의 금속 성형체, 다이아몬드 입자와 금속 분말로 구성되는 가성형체 및 2mm 두께의 금속 성형체의 순서로 충전하였다. 상기 분말을 테이퍼 형상 부분에도 분말을 충전한 다음에, 상기 판을 900℃정도의 비산화성 분위기 채임버안에 배치하였다. 따라서 얻어진 판은 다이아몬드 입자의 주위에 탄화물(TiC)이 형성된 결과로서 형성되어 그 입자간에 은 및 동이 대략 공정 구조로 함침됨으로써, 무산소 고전도율 동판에 접합되었다. 무산소 고전도율 동판의 아래쪽 면의 20㎛정도 잔류하도록, 전체적으로 1.5mm의 두께로 연마한 후에, 금속 다이아몬드 복합체가 중앙에 오도록 30 ×6mm로 절단하였다. 상기 동판의 양측으로 나사 고정용으로 직경 3.2mm의 관통구멍을 형성하였다.
실시예 1과 마찬가지로, 알루미나 세라믹 링 부품과 코바르(Kovar: 상품명)제 입출력용 리드 프레임의 사용에 의해 패키지 형태를 완성하였다. 그리고, 세라믹링 내부에 LDMOS형 고출력 트랜지스터를 AuGe로 납땜하여, 리드 프레임에 리본 본딩에 의해 접속함으로써, 반도체 장치를 제조하였다.
트랜지스터에 동일한 전력을 공급하여 구동한 결과, 은 경납땜으로 무산소 고전도율 동과 금속 다이아몬드 복합체를 접합한 실시예 1의 상기 반도체 장치와 동일한 칩 표면 온도를 나타내었다. 그러므로, 장시간 내구 시험에서도, 상기 반도체칩 수명은 동일한 결과를 얻을 수 있었다.
반도체칩이 탑재되는 탑재공간을 구비한 윗면을 가지고, 또한 관통 구멍 또는 노치가 되는 나사 장착부를 구비한 대향 측을 가지는 기판과; 상기 탑재공간을 둘러싸도록 상기기판의 윗면에 설치되어 측부 또는 상부에 입출력단자용 접합부를 가지는 측부 또는 상부인 프레임과; 상기 접합부에 접속된 입출력 단자와; 를 구비한 반도체칩 수납용 패키지로서, 적어도 상기 기판의 일부는, 동 및/또는 은을 주성분으로 함유하는 금속을 함침시키는 것을 개재하여 반도체칩 탑재공간 하부에 다이아몬드 입자가 금속 탄화물에 의해 접합하는 베이스 매트릭스의 결과로서 생성된 금속 다이아몬드 복합체와, 금속으로 구성되는 상기 나사 장착부를 포함한 다른 부분을 포함하는 것을 특징으로 한다. 따라서, 상기 반도체 패키지를 외부 전기회로에 나사 조임에 의해 견고하게 접합할 수 있고, 반도체칩의 작동시에 발생하는 열을 기판 및 프레임 내에 효율적으로 전달하여 외부 전기회로의 히트 싱크부 또는 대기 중 등에 방산 할 수 있다.
또한, 본 발명의 반도체 패키지의 기판, 프레임 및 입출력 단자 표면중의 적어도 일부분이 금 도금층으로 도금되어, 금속 다이아몬드 복합체 표면에 노출되는 동 및/또는 은이 산화 부식하는 것을 억제할 수 있어 그 내부에 봉입하는 반도체칩을 장기간에 걸쳐서 안정되게 사용할 수 있다.
또한, 본 발명의 반도체 페키지와; 상기 반도체 페키지의 탑재공간에 탑재되어 고정되어 입출력 단자에 전기적으로 접속된 반도체칩과; 프레임의 표면에 접합된 덮개와;를 구비한 본 발명의 반도체 장치를 제공함으로써, 상기 기능 및 효과를 가지는 반도체 패키지를 이용한 신뢰성의 높은 반도체 장치를 제공할 수 있다.

Claims (14)

  1. 반도체칩이 탑재되는 탑재공간을 구비한 윗면을 가지고, 또한 관통 구멍 또는 노치가 되는 나사 장착부를 구비한 대향 측을 가지고, 기판의 적어도 일부가 탑재공간 하부에 있는 기판과;
    상기 탑재공간를 둘러싸도록 상기기판의 윗면에 장착되어 그 측부 또는 상부에 입출력단자용 접합부를 가지는 프레임과;
    상기 접합부에 접속된 입출력 단자와;
    를 포함하는 반도체칩 수납용 패키지로서,
    상기 기판은,
    다이아몬드 입자를 함유한 금속 다이아몬드 복합체와,
    상기 다이아몬드 입자의 표면을 피복하는 금속탄화물과,
    은 및/또는 동을 주성분으로 함유하고 또한 다이아몬드 입자와 금속간에 함침시킴으로써 상기 다이아몬드 입자간에 놓인 금속과,
    나머지 부분이 금속으로 구성되는 상기 나사 장착부와;
    를 포함하는 것을 특징으로 하는 반도체칩 수납용 패키지.
  2. 제 1항에 있어서,
    적어도 상기 금속 및 금속 다이아몬드 복합체로 이루어지는 기판의 일부 및/또는 상기 프레임의 표면의 일부 및/또는 상기 입출력 단자 표면의 일부가 금으로도금되는 것을 특징으로 하는 반도체칩 수납용 패키지.
  3. 제 1항에 있어서,
    상기 금속 및 금속 다이아몬드 복합체로 이루어지는 기판의 금속은, Cu, Fe, Mo, W, Ni, Co 및 Cr로부터 선택된 적어도 하나의 원소를 함유한 금속 또는 금속 합금인 것을 특징으로 하는 반도체칩 수납용 패키지.
  4. 제 1항에 있어서,
    금속 및 금속 다이아몬드 복합체로 이루어진 상기 기판의 금속의 열팽창 계수는, 상기 금속 다이아몬드 복합체의 열팽창계수 이상인 것을 특징으로 하는 반도체칩 수납용 패키지.
  5. 제 1 항에 있어서,
    상기 금속과 금속 다이아몬드 복합체와의 접합 방법이 경납땜인 것을 특징으로 하는 반도체칩 수납용 패키지.
  6. 제 1항에 있어서,
    상기 금속과 금속 다이아몬드 복합체와의 접합 방법이, 상기금속의 확산을 포함하는 방법인 것인 것을 특징으로 하는 반도체칩 수납용 패키지.
  7. 제 1항에 있어서,
    상기 금속과 금속 다이아몬드 복합체와의 접합 방법이, 억지 끼워 맞춤접합인 것을 특징으로 하는 반도체칩 수납용 패키지.
  8. 제 1항에 있어서,
    상기 다이아몬드 입자의 평균 입경이 10 내지 700㎛인 것을 특징으로 하는 반도체칩 수납용 패키지
  9. 제 8항에 있어서,
    상기 다이아몬드 입자의 평균 입경이 금속 다이아몬드 복합체의 중심에서는 50~700㎛이고, 또한 그 원주에서는 10~60㎛인 것을 특징으로 하는 반도체칩 수납용 패키지.
  10. 제 1항에 기재된 반도체칩 수납용 패키지와;
    탑재 공간에 탑재되어 고정된 반도체칩과;
    상기 프레임의 윗면에 접합된 덮개와;
    를 포함한 것을 특징으로 하는 반도체 장치.
  11. 금속 탄화물을 피복한 표면을 가진 다이아몬드 입자, 주성분으로서 은 및/또는 동을 함유하는 금속 및 다이아몬드 입자와 상기 금속간에 함침되어 상기 다이아몬드 입자간에 놓인 상기 금속으로 이루어진 다이아몬드 복합체를 구멍이 형성된 금속 기판의 구멍의 일부에 삽입하는 공정과;
    상기 금속 기판과 기판을 형성하는 상기 금속 다이아몬드 복합체를 함께 접합하는 공정과;
    반도체칩을 장착하기 위한 탑재공간을 상기 기판의 윗면에 형성하는 공정과;
    상기 기판의 대향하는 측에 관통구멍 또는 노치가 있는 나사 장착부를 형성하는 공정과;
    상기 기판과, 상기 탑재공간을 둘러싸도록 상기 기판의 윗면에 있고, 또한 그 측부 또는 상부에 입출력단자용 접합부를 가지는 프레임과, 상기 접합점에 접속될 입출력단자와를 조립하는 공정과;
    를 포함하는 것을 특징으로 하는 반도체칩 수납용 페키지의 제조방볍.
  12. 구멍이 형성된 금속 기판의 구멍에 다이아몬드 입자와, 동 및/또는 은을 주성분으로 함유하는 금속의 분말과, 탄화물 형성용의 금속의 분말과를 충전하는 공정과;
    상기 다이아몬드 입자 및 상기 금속분말이 균일한 밀도로 분포되도록 상기 다이아몬드 입자와 상기 금속분말의 혼합물을 팩킹하는 공정과;
    상기 다이아몬드 입자의 표면을 피복한 탄화물인 금속 복합체를 형성하고, 또한 주성분으로서 동 및/또는 은을 함유하는 금속이 상기 분말의 갭을 함침시킴으로써 기판을 형성하기 위하여 금속 다이아몬드 복합체와 금속기판을 함께 접합하도록 상기 패킹된 혼합물을 가열하는 공정과;
    상기 기판의 윗면에 반도체칩을 탑재하는 탑재공간을 형성하는 공정과;
    상기 기판의 대향하는 측에 관통구멍 또는 노치가 있는 나사 장착부를 형성하는 공정과;
    상기 기판과, 상기 탑재공간을 둘러싸도록 상기 기판의 윗면에 있고, 또한 그 측부 또는 상부에 입출력단자용 접합부를 가지는 프레임과, 상기 접합점에 접속될 입출력단자와를 조립하는 공정과;
    를 포함하는 것을 특징으로 하는 반도체칩 수납용 페키지의 제조방법.
  13. 다이아몬드 입자 및 금속분말이 균일한 밀도에서 분포되는 가성형체를 형성하도록, 다이아몬드 입자와, 주성분으로서 동 및 은을 함유하는 금속의 분말과, 탄화물을 형성하기 위해 사용되는 금속의 분말과를 가압 성형하는 공정과;
    상기 가성형체를 구멍이 형성된 금속기판의 구멍에 충전하는 공정과;
    기판을 얻기 위하여, 상기 다이아몬드 입자의 표면을 피복한 탄화물인 금속 다이아몬드 복합체를 형성하도록, 주성분으로서 동 및/또는 은을 함유하는 금속의 분말을 상기 가성형체에 함침시키고 금속 다이아몬드 복합체와 금속기판을 함께 접합하는 공정과;
    상기 기판의 윗면에 반도체칩을 탑재하는 탑재공간을 형성하는 공정과;
    상기 기판의 대향하는 측에 관통구멍 또는 노치가 있는 나사 장착부를 형성하는 공정과;
    상기 기판과, 상기 탑재공간을 둘러싸도록 상기 기판의 윗면에 있고, 또한 그 측부 또는 상부에 입출력단자용 접합부를 가지는 프레임과 상기 접합점에 접속될 입출력단자와를 조립하는 공정과;
    를 포함하는 것을 특징으로 하는 반도체칩 수납용 페키지의 제조방법.
  14. 제 13항에 있어서,
    상기 가성형체를 동 및/또는 은을 주성분으로 함유하는 금속의 분말의 성형체 사이에 끼워서, 동 및/또는 은을 주성분으로 함유하는 금속이 가열에 의해 상기 가성형체를 함침시킬 수 있는 것을 특징으로 하는 반도체칩 수납용 패키지를 제조하는 방법.
KR1020030092862A 2002-12-18 2003-12-18 반도체칩 수납용 패키지, 그 제조방법 및 반도체 장치 KR20040054553A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002366165A JP2004200346A (ja) 2002-12-18 2002-12-18 半導体素子収納用パッケージ、その製造方法及び半導体装置
JPJP-P-2002-00366165 2002-12-18

Publications (1)

Publication Number Publication Date
KR20040054553A true KR20040054553A (ko) 2004-06-25

Family

ID=32376257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092862A KR20040054553A (ko) 2002-12-18 2003-12-18 반도체칩 수납용 패키지, 그 제조방법 및 반도체 장치

Country Status (7)

Country Link
US (1) US20040119161A1 (ko)
EP (1) EP1432029A3 (ko)
JP (1) JP2004200346A (ko)
KR (1) KR20040054553A (ko)
CN (1) CN1529357A (ko)
CA (1) CA2452519A1 (ko)
TW (1) TW200421577A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EA014582B1 (ru) * 2009-10-21 2010-12-30 Андрей Михайлович Абызов Композиционный материал с высокой теплопроводностью и способ его получения

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007074720A1 (ja) * 2005-12-28 2007-07-05 A. L. M. T. Corp. 半導体素子実装用基板とそれを用いた半導体装置および半導体素子実装用基板の製造方法
US7791188B2 (en) 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
AT11107U1 (de) * 2008-11-20 2010-04-15 Plansee Se Wärmesenke sowie verfahren zu deren herstellung
TWI398956B (zh) * 2009-03-10 2013-06-11 Kinik Co 具有鑽石材料之散熱結構及其製造方法
TWI464839B (zh) 2010-09-21 2014-12-11 Ritedia Corp 單層鑽石顆粒散熱器及其相關方法
US9006086B2 (en) 2010-09-21 2015-04-14 Chien-Min Sung Stress regulated semiconductor devices and associated methods
US8778784B2 (en) 2010-09-21 2014-07-15 Ritedia Corporation Stress regulated semiconductor devices and associated methods
US9524918B2 (en) * 2011-07-28 2016-12-20 Denka Company Limited Heat dissipating component for semiconductor element
US9194189B2 (en) 2011-09-19 2015-11-24 Baker Hughes Incorporated Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element
US9117793B2 (en) 2012-06-29 2015-08-25 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
AT513520A1 (de) * 2012-10-24 2014-05-15 F & S Vermögensverwaltungs Gmbh Kühlvorrichtung Halbleiter-Bauelement
WO2015030699A2 (en) * 2013-06-28 2015-03-05 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
EP3151270B1 (en) * 2014-05-27 2022-06-01 Denka Company Limited Semiconductor package and method for manufacturing same
DE102014217351A1 (de) * 2014-08-29 2016-03-03 Robert Bosch Gmbh Modulanordnung sowie Getriebesteuermodul
CN114032413A (zh) * 2014-09-02 2022-02-11 联合材料公司 金刚石复合材料和散热部件
JP5807935B1 (ja) * 2014-10-09 2015-11-10 株式会社半導体熱研究所 放熱基板と、それを使用した半導体用モジュール
US20160373154A1 (en) * 2015-06-16 2016-12-22 Ii-Vi Incorporated Electronic Device Housing Utilizing A Metal Matrix Composite
US9728483B2 (en) * 2015-12-09 2017-08-08 Honeywell Federal Manufacturing & Technologies, Llc Method of forming an integrated circuit with heat-mitigating diamond-filled channels
JP6627988B2 (ja) * 2016-11-17 2020-01-08 三菱電機株式会社 半導体パッケージ
US10658264B2 (en) * 2017-09-01 2020-05-19 Analog Devices, Inc. Diamond-based heat spreading substrates for integrated circuit dies
JP7101754B2 (ja) * 2018-02-14 2022-07-15 住友電気工業株式会社 複合部材、及び複合部材の製造方法
WO2019160566A1 (en) * 2018-02-15 2019-08-22 Didrew Technology (Bvi) Limited Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener
EP3757240A4 (en) * 2018-02-21 2021-11-17 Sumitomo Electric Industries, Ltd. COMPOSITE MATERIAL AND METHOD FOR MANUFACTURING A COMPOSITE MATERIAL
CN111937137A (zh) * 2018-04-06 2020-11-13 三菱电机株式会社 半导体装置
CN110594989A (zh) * 2018-06-13 2019-12-20 广东美的制冷设备有限公司 空调器和集成式空调控制器
US10720379B2 (en) * 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package
CN109825822A (zh) * 2019-02-26 2019-05-31 深圳市瑞世兴科技有限公司 一种金刚石/铜半导体封装材料表面加工方法
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
KR20210144716A (ko) * 2019-03-29 2021-11-30 스미토모덴키고교가부시키가이샤 복합 재료
CN116667809B (zh) * 2023-07-27 2023-09-29 北京炬玄智能科技有限公司 内置晶振封装结构、半导体器件、封装工艺和生产方法
CN117139767B (zh) * 2023-10-27 2023-12-26 合肥先进封装陶瓷有限公司 一种陶瓷封壳体输送装置及其装配设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129143A1 (de) * 1971-06-11 1972-12-21 Wesch, Ludwig, Prof Dr , 6900 Heidelberg Kunstbetonlaminat
US5126102A (en) * 1990-03-15 1992-06-30 Kabushiki Kaisha Toshiba Fabricating method of composite material
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP3617232B2 (ja) * 1997-02-06 2005-02-02 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法ならびにそれを用いた半導体パッケージ
US5920458A (en) * 1997-05-28 1999-07-06 Lucent Technologies Inc. Enhanced cooling of a heat dissipating circuit element
JP3893681B2 (ja) * 1997-08-19 2007-03-14 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法
US6335863B1 (en) * 1998-01-16 2002-01-01 Sumitomo Electric Industries, Ltd. Package for semiconductors, and semiconductor module that employs the package
US6211463B1 (en) * 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6758263B2 (en) * 2001-12-13 2004-07-06 Advanced Energy Technology Inc. Heat dissipating component using high conducting inserts
US6727117B1 (en) * 2002-11-07 2004-04-27 Kyocera America, Inc. Semiconductor substrate having copper/diamond composite material and method of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EA014582B1 (ru) * 2009-10-21 2010-12-30 Андрей Михайлович Абызов Композиционный материал с высокой теплопроводностью и способ его получения

Also Published As

Publication number Publication date
TW200421577A (en) 2004-10-16
US20040119161A1 (en) 2004-06-24
CA2452519A1 (en) 2004-06-18
CN1529357A (zh) 2004-09-15
EP1432029A2 (en) 2004-06-23
EP1432029A3 (en) 2004-08-04
JP2004200346A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
KR20040054553A (ko) 반도체칩 수납용 패키지, 그 제조방법 및 반도체 장치
EP1414064A1 (en) Semiconductor device and package for housing semiconductor chip made of a metal-diamond composite
US5886407A (en) Heat-dissipating package for microcircuit devices
US20010038140A1 (en) High rigidity, multi-layered semiconductor package and method of making the same
JP2003152145A (ja) 半導体放熱用基板とその製造方法及びパッケージ
EP0482812B1 (en) Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
KR100413848B1 (ko) 광모듈용 밀폐형 패키지
JP2002232058A (ja) 光半導体素子収納用パッケージ
JP2000183253A (ja) 半導体素子収納用パッケージ
CN1497716A (zh) 用于装载半导体芯片的封装及半导体器件
JP2003037204A (ja) 半導体素子収納用パッケージ
JPH04348062A (ja) 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP2004200530A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003133492A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2000183236A (ja) 半導体素子収納用パッケージ
JP2002252299A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003046042A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002222887A (ja) 半導体素子収納用パッケージ
JP2002057235A (ja) 半導体素子収納用パッケージ
JP2003188295A (ja) 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板
JP2003037196A (ja) 光半導体素子収納用パッケージ
JP2003188301A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003273266A (ja) 半導体素子収納用パッケージ
JP2003243579A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
SUBM Surrender of laid-open application requested