CN1529357A - 用于放置半导体芯片的封装件及其制造方法和半导体器件 - Google Patents

用于放置半导体芯片的封装件及其制造方法和半导体器件 Download PDF

Info

Publication number
CN1529357A
CN1529357A CNA2003101206713A CN200310120671A CN1529357A CN 1529357 A CN1529357 A CN 1529357A CN A2003101206713 A CNA2003101206713 A CN A2003101206713A CN 200310120671 A CN200310120671 A CN 200310120671A CN 1529357 A CN1529357 A CN 1529357A
Authority
CN
China
Prior art keywords
metal
substrate
semiconductor chip
diamond
composite members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003101206713A
Other languages
English (en)
Inventor
齐藤裕久
寻
築野孝
也
河合千寻
义
西田慎也
田中基义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ALMT Corp
Original Assignee
ALMT Corp
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ALMT Corp, Sumitomo Electric Industries Ltd filed Critical ALMT Corp
Publication of CN1529357A publication Critical patent/CN1529357A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种用于放置半导体芯片的经济型封装件及其制造方法和半导体器件，通过将半导体芯片在工作时产生的热量有效传递到封装件的安装基板上，可以使半导体芯片长期正常和稳定地工作。该封装件包括：基板，其上表面设置有用于安装半导体芯片的安装空间，且其相对侧设置有螺钉安装部；框架，位于基板的上表面上以围绕安装空间，该框架的侧面或顶面上具有用于输入/输出端的接合部；以及连接到接合部的输入/输出端，其中在安装空间下面的至少一部分基板包括：通过使主要成分为铜和/或银的金属渗透一经由金属碳化物结合金刚石颗粒形成的基体材料而得到的金属－金刚石复合体，和包括螺钉安装部的、由金属组成的剩余部分。

Description

用于放置半导体芯片的封装件 及其制造方法和半导体器件
技术领域
本发明涉及一种用于放置半导体集成电路芯片如IC和LSI、以及场效应晶体管(FET：Field Effect Transistor)或各种其它半导体芯片的封装件，特别是涉及用于放置在无线通信基站中作为电气/电子元件的高功率、高频晶体管和功率放大器所用半导体芯片的封装件，以及使用该封装件放置半导体芯片的半导体器件。
背景技术
一个无线半导体封装件(它是用于放置半导体芯片的常规封装件的一种类型，下面被称作半导体封装件)以这样的方式形成，即一个热扩散基板布置在一个矩形平行六面体形的金属基板上并且将半导体芯片放在所述热扩散基板的上面。
根据近年来半导体芯片的输出增强，所使用的功率也增加，所产生的热量也稳步地增加。因此，已经通过采用一高热传导材料如Cu或Cu-W复合材料作为金属基板和热扩散基板，来提高冷却芯片的效果。特别地涉及最新型的封装件，这种封装件的制作方法是：在一Cu-W复合合金基板上形成一陶瓷壁使得该陶瓷壁包围所述半导体芯片，然后在所述陶瓷壁上安装输入/输出端，该封装件已经成为主流。
在日本专利公开No.H4-65544B中对该类型的封装件进行了介绍。根据该公开的说明书，在一由铜-钨和/或铜-钼复合材料组成的热传导基板中，使用铜含量等于或少于30％质量百分比的复合材料作为热传导基板，就不会损害构成封装包围部件的陶瓷。并且，通过使用铜含量等于或少于25％质量百分比的复合材料，即使热传导基板和由陶瓷制成的包围部件直接用钎焊材料(brazing material)连接在一起，在实际使用中也没有问题。
而且，在日本专利公开No.2002-121639A中公开了一种方法，除了控制材料中的铜含量之外，通过调节所含的类铁金属的量，在保持热导率的同时优化了杨氏模量。因为在由铜-钨和/或铜-钼复合材料构成的热传导基板中，当铜的含量少于25％质量百分比时，基板自身的硬度增加。结果特别是在具有产生大量热的芯片的封装件的情况下，当相当厚的钎焊材料层或减压层没有插入在封装件的连接部分间时，在使用中该层有时不能耐受热循环。
日本专利公开No.2001-244357A公开一种半导体放置封装件，其中通过将金刚石和/或包覆金刚石基板直接设置在半导体芯片安装空间的正下方，在把重点放在经济效益的同时确保了高热传导。
但是，在工作中所产生的热量取决于近年来半导体芯片输出的进一步提高而逐步增加，并且该热量聚集而不是扩散。因此，半导体芯片的工作性能受到损坏，且存在热老化的问题。为了解决这个问题，虽然可以考虑在外部增加冷却装置及增加其尺寸来提高热传导效率，在这种情况下，放置该半导体封装件的封套的电能消耗增加或封套的尺寸变大，这与目前的小型化、轻量比和低电能消耗的趋势是相反的。
还有，应用金刚石和/或金刚石薄膜基板的封装件在传播由半导体芯片所局部产生的热量上是很有效的。但是由于该封装件具有的构成是所设置基板的热导率差于金刚石和金刚石薄膜基板的热导率，在将来产生的热量增加时，特别是在将热量扩散(传导)到封装件外部的系统中，仍然存在冷却芯片的效果变差的可能性。而且，对于一个大于半导体芯片的单晶金刚石或一个用化学气相淀积(CVD)形成的单晶/多晶金刚石，和用化学气相淀积形成的金刚石薄膜基板，综合费用和有关机械加工该基板表面形状达到容许在其上安装半导体芯片的程度的费用不能被降低到可接受的程度，因此从经济的观点出发，其应用只能限于特殊的应用场合。
这些问题不限于上述的半导体封装件，同样也涉及到将所述基板用作散热板和放置如IC和LSI、及FET或各种其它半导体芯片的半导体封装件。
发明内容
因此，本发明是为解决上述问题而作出的，本发明的一个目的是提供一种用于放置半导体芯片的经济型封装件，通过有效地将半导体集成电路芯片工作时产生的热量传递到封装件安装基板上，这些半导体芯片例如是IC和LSI、及各种其它半导体芯片如FET、LD、LED和PD，及特别是高功率、高频晶体管，可以使半导体芯片长期正常和稳定地工作。
本发明是在本发明人进行了彻底研究得出结果而完成的，他们发现能够通过强化该基板来解决上述问题。
根据本发明的一个方案，提供一种用于放置半导体芯片的封装件，其包括：一基板，其上表面设置有用于安装一半导体芯片的安装空间，且其相对侧设置有是一通孔或槽的螺钉安装部，并且在安装空间下面的至少一部分基板包括：一包括金刚石颗粒的金属-金刚石复合体，一包覆金刚石颗粒表面的金属碳化物，和一包含银和/或铜作为主要成份并且通过渗透在金刚石颗粒之间而留在金刚石颗粒间的金属，其中，包括螺钉安装部的剩余部分由金属组成；一框架，位于基板的上表面上以围绕安装空间，该框架具有在其侧面或顶面上的用于输入/输出端的接合部；和一连接到接合部的输入/输出端。
包括金属和金属-金刚石复合件的所述基板的至少一部分表面、和/或所述框架的一部分表面、和/或所述输入/输出端的一部分表面被镀金。
所述基板中的金属，包括金属和金属-金刚石复合件中的金属，是从Cu、Fe、Mo、W、Ni、Co和Cr中选择的金属或包含从Cu、Fe、Mo、W、Ni、Co和Cr中选择的至少一种元素的金属合金。
包括金属和金属-金刚石复合件的所述基板的金属的热膨胀系数与所述金属-金刚石复合件的热膨胀系数相等或大于所述金属-金刚石复合件的热膨胀系数。
在一实施例中，用来接合金属和金属-金刚石复合件的方法是钎焊。在一实施例中，用来接合金属和金属-金刚石复合件的方法是涉及金属扩散的方法。在一实施例中，用来接合金属和金属-金刚石复合件的方法是紧密配合结合(tight-fit bonding)。
金刚石颗粒的平均粒径为10到700μm。在金属-金刚石复合件的中心处的金刚石颗粒的平均粒径为50到700μm，而在其周围为10到60μm。
根据本发明的另一方案，提供一种半导体器件，其包括：用于放置半导体芯片的封装件；一安装和固定在所述安装空间的半导体芯片；和一接合到所述框架顶面的盖。
根据本发明的又一方案，提供一种制造用于放置半导体芯片的封装件的方法，包括：将一金属-金刚石复合件插入到带孔金属基板中的部分孔内，所述金属-金刚石复合件包括表面被覆有金属碳化物的金刚石颗粒和包含银和/或铜作为主要成份的金属，且所述金属通过在金刚石颗粒之间渗透而留在金刚石颗粒之间；和将金属基板和金属-金刚石复合件接合在一起形成一基板；在基板的顶面上设置一安装空间以便安装一半导体芯片；在基板的相对侧设置是通孔或槽的螺钉安装部；及组装该基板，在基板的顶面上放置一框架以围绕安装空间并且在该框架的侧面或顶面具有一用于输入/输出端的接合部，以及将一输入/输出端与接合部连接。
根据本发明的又一方案，提供一种制造用于放置半导体芯片的封装件的方法，包括：将金刚石颗粒、包含作为主要成份的银和/或铜的金属粉末和用于形成碳化物的金属粉末填入在带孔金属基板中的孔内；对金刚石颗粒和金属粉末的混合物进行压紧以使金刚石颗粒和金属粉末以均匀密度分布；对压紧的混合物进行加热以形成金属-金刚石复合件，其中碳化物包覆金刚石颗粒的表面，并且通过容许包含作为主要成份的铜和/或银的金属渗透到粉末的间隙中，将金属-金刚石复合件和金属基板接合在一起形成一基板；在基板的顶面上设置一安装空间以安装一半导体芯片；在基板的相对侧设置是通孔或槽的螺钉安装部；及组装该基板，在基板的顶面上放置一框架以围绕安装空间并且在该框架的侧面或顶面具有一用于输入/输出端的接合部，以及将一输入/输出端与接合部连接。
根据本发明的又一方案，提供一种制造用于放置半导体芯片的封装件的方法，包括：对金刚石颗粒、包含作为主要成份的铜和/或银的金属粉末和用于形成碳化物的金属粉末进行模压，以形成一临时模制体，其中金刚石颗粒和金属粉末以均匀密度分布；将临时模制体填入带孔金属基板中的孔内；使包含作为主要成份的铜和/或银的金属渗透临时模制体以形成金属-金刚石复合件，其中碳化物包覆金刚石颗粒的表面，并且将金属-金刚石复合件和金属基板接合在一起以形成一基板；在基板的顶面上设置一安装半导体芯片的安装空间；在基板的相对侧设置是通孔或槽的螺钉安装部；及组装该基板，在基板的顶面上放置一框架以围绕所述安装空间并且在该框架的侧面或顶面具有一用于输入/输出端的接合部，以及将一输入/输出端与接合部连接。
所述临时模制体被夹在主要成份为铜和/或银的金属粉末的模制体之间，并且然后通过加热使主要成份为铜和/或银的金属渗透所述临时模制体。
在一实施例中，半导体封装件能够坚实地结合在外部电路上，并且即使在半导体芯片工作期间产生的热量非常大时，该热量也能通过形成一镀金层而被有效传递到散热器上，该镀金层是稳定的材料，因潮气而产生的老化等问题也能够被限制，而且放置在半导体封装件内的半导体芯片能够长期正常和稳定地工作。
对于包括金属和金属-金刚石复合件的基板，由于包括从Cu、Fe、Mo、W、Ni、Co和Cr中选取的至少一种元素的金属或金属合金作为所述金属，其原材料的费用要比整个基板全部使用金属-金刚石复合件少许多。而且，也能够应用通常被采用的、可以加工外形的金属机加工。通过省略由于引入金刚石引起的特殊机加工步骤，机加工的费用下降及机加工的时间缩短，因此能够降低封装件的费用。
在本发明的封装件中，由于由金属和金属-金刚石复合件组成的基板的金属的热膨胀系数等于或大于金属-金刚石复合件的热膨胀系数，即使当使用金焊料将半导体芯片接合到基板的安装空间时温度上升并且在安装后温度下降，在基板的金属和金属-金刚石复合件之间的交界面上不会出现裂缝。
而且，根据本发明的封装件，由于使用钎焊方法将包含金属和金属-金刚石复合件的基板的金属部分与金属-金刚石复合件接合起来，能够获得坚实地接合。
在本发明的封装件中，由于用于接合金属-金刚石复合件到包括金属和金属-金刚石复合件的基板上的方法是通过金属的扩散而完成的，因此能够获得坚实地接合。并且，诸如靠近交界面端部的热膨胀系数、热导率等特性是金属和金属-金刚石复合件的中间特性。能够缓解与在半导体芯片安装过程、热冲击、温度循环测试等等中由于温度的升降导致温度变化相关的热应力的集中。
对于本发明的封装件，用于结合金属-金刚石复合件到包括金属和金属-金刚石复合件的基板上的方法可以是通过紧密配合结合(tight-fit bonding)的牢固性接合。
在本发明的所述封装件中，由于金刚石颗粒的平均粒径为10到700μm，所以金属-金刚石复合件能够提供中等的热膨胀系数。当该直径小于10μm时，由于大量的金刚石颗粒在从基板的顶部表面到其底部表面的热传导通道上排成一列，并且还导致布置在颗粒间的金属层增加，因此不能得到充分的热导率。同样，当该直径大于700μm时，在基板厚度约为1.4mm时，只能包括一个或两个金刚石颗粒，所述金属-金刚石复合件的热膨胀系数与金刚石的热膨胀系数接近，这意味着与所安装的半导体芯片的热膨胀系数的差别太大。
而且，在本发明的封装件中，通过使在金属-金刚石复合件的中心处的金刚石颗粒的平均粒径为50到700μm而在周边处的金刚石颗粒的平均粒径为10到60μm，可以提高热导率并降低对金属模的损害。就是说，通过在中心处安排较大的金刚石颗粒可以提高热导率。同样通过在周围安排较小的金刚石颗粒，可以减少在制造金属-金刚石复合件的工艺中对金属模的损害，且能够降低在基板的顶面和底面附近的表面粗糙度。
而且，本发明提供了一种半导体器件，该半导体器件包括：本发明的用于放置半导体芯片的封装件；一个半导体芯片，它安装和固定在所述安装空间并且与所述输入/输出端电连接；及一个与所述框架上表面结合的盖，因此可以提供应用所述半导体封装件的高可靠半导体器件。
附图说明
图1表示本发明用于放置半导体芯片的封装件的一个例子的透视图；
图2表示在图1中用于放置半导体芯片的封装件的顶视图和剖面图；
图3表示在图1中用于放置半导体芯片的封装件的部件分解的顶视图；
图4表示金属-金刚石复合件的放大剖视图；
图5表示本发明中金属-金刚石复合件的制造方法的一个示例；
图6表示根据本发明的金属-金刚石复合件制造方法的一个示例；
图7表示当在基板中设置一锥形孔时在基板和金属-金刚石复合件之间的接合状态；
图8表示金属和金属-金刚石复合件之间的接合状态。
具体实施方式
下面将对根据本发明的、用于放置半导体芯片的封装件进行详细描述。图1到图3表示本发明的半导体封装件实施例的一个例子。图1表示半导体封装件的透视图，图2表示半导体封装件的基板的顶视图和剖面图，和图3表示半导体封装件的部件分解的顶视图。
在图1到图3中，1表示一个半导体芯片，它被安装并固定在由基板2的金属-金刚石复合件形成的一个区段2d上。2表示所述基板，3表示一个框架，及4表示一个与框架3的接点3a连接的输入/输出端，所述用于放置半导体芯片的容器主要由基板2、框架3、和输入/输出端4组成。在基板2中，2a表示金属部分，2b表示螺钉安装部，2c表示所述半导体芯片安装空间和2d表示金属-金刚石复合件。
而且，图4表示金属-金刚石复合件的放大剖视图，所述金属-金刚石复合件包括金刚石颗粒d、金属碳化物m、和主要成份为铜和/或银的金属n。在金属-金刚石复合件的表面上优选淀积一镀金层(n层)。
基本上由铜和/或银组成的金属渗透到金属-金刚石复合件中，结果是，本发明使用的金属-金刚石复合件的热膨胀系数为5～10×10-6/℃。由于铜和/或银的特性的优点，其热膨胀系数为17～20×10-6/℃，热导率不低于390W/m·K，弹性模量不低于80GPa，且熔点不低于900℃，因此使用铜和/或银作为渗透金属-金刚石复合件的金属。从制造和半导体封装件的特性的观点来看，铜和/或银的这些特点是优选的。
特别要说明的是，对热膨胀系数是最为关心的，如果经由金属碳化物结合起来的金刚石颗粒的基体中渗透了适量的、主要成份为铜和/或银的金属，金属-金刚石复合件的热膨胀系数不会升高到使它与半导体芯片的热膨胀系数相差过大的程度。而且，由于铜和银的热导率非常高，因此具有传导在半导体芯片工作时产生的热量的优点。
而且，由于主要成份为铜和/或银的金属的熔点非常高，即使当用银钎焊材料或熔点为780℃或更高的另一种钎焊材料组装半导体封装件时，半导体封装件也不会熔化。还有，在金刚石颗粒经由金属碳化物结合的基体内部可以总是稳定的。另一方面，当使用在上述温度下熔化的金属时，所述金属有时会熔化并从基板和框架的端面流出，并且因此这种金属不适合用作半导体封装件的材料。
用金属-金刚石复合件组成基板的部分的方法包括：如涉及在一个设置于基板中的孔内装配一个预制金属-金刚石复合件的方法，或在设置于基板中的孔内生产金属-金刚石复合件的方法。虽然下面大致表示了制造示例的概要，但是根据本发明制造金属-金刚石复合件的方法并不限制于下述的制造示例。
(制造示例A)
该制造示例基于图5(a)到5(f)进行说明。
首先，如图5(a)所示，将金刚石颗粒2填塞在一容器1内。接着，放置一个金属块3以使其与金刚石颗粒2接触，如图5(b)所示。金属块3是一合金，它包含由4a至6a族之中选取的至少一种元素(用作金属碳化物的金属成份)和由Ag、Cu、Au、Al、Mg和Zn中选取的至少一种元素。该金属碳化物的金属成份除了是Ti之外，优选地是Zr、Hf。形成碳化物的金属的数量较小对于热特性是较好的。但是，如果所述的量太小，其影响力就不够。因此，形成碳化物的金属的数量优选使得在金刚石颗粒表面上形成的碳化物反应层的厚度为0.01～1.0μm。
下面，如图5(c)所示，金属块3被加热到其熔化，并且当熔化的金属4渗透到金刚石颗粒2之间时，在熔化的金属4内包含的Ti与金刚石2发生反应，结果在金刚石颗粒2的表面上形成一金属碳化物5，如图5(d)所示。
此后，在真空下加热所述材料，因而金属4被蒸发直到在金刚石颗粒之间产生间隙。如图5(e)所示，在金刚石颗粒2之间打开间隙，并且形成金刚石2、金属碳化物5和部分金属4存留下来的状态。
下面，为了填充金刚石颗粒2之间的间隙，一包含从Ag、Cu、Au、Al、Mg和Zn当中选取的至少一种元素的金属的金属块被放入容器中，且然后保持在低压下并将该金属加热至熔化，且如图5(f)所示，熔化的金属渗透到金刚石颗粒2之间的间隙内以将它们填充。在已经渗透到间隙的金属6固化后，移去所述容器，因此得到一金属-金刚石复合件。
(制造示例B)
首先，制备一混合粉末，它包括：金刚石颗粒，包含从Ag、Cu、Au、Al、Mg和Zn中选取的一种或多种元素的金属1的粉末，及包含从4a、5a和6a族之中选择的一种或多种元素的金属2的粉末。或者，制备一包括金刚石颗粒和金属1和金属2的合金粉末的混合粉末。所述混合粉末被压模成形(pressure-molded)以获得一个混合粉末模制体。另一方面，包含从Ag、Cu、Au、Al、Mg和Zn当中选取的一种或多种元素的金属3的粉末也被压模成形以获得一个金属粉末模制体。该金属粉末模制体放在混合粉末模制体的上面，并且在非氧化气氛下，两个模制体在彼此保持接触时被加热到金属3的熔点或更高，以便在金刚石颗粒表面形成金属2的碳化物，并且熔化的金属3在一无负载状态下渗透到金刚石颗粒之间的间隙内以形成一个致密体，因此获得所述金属-金刚石复合件。
这里，金属1和金属3并不一定是纯的物质，而可以是主要成份为Ag、Cu、Au、Al、Mg和Zn中任意一种的金属。金属2也不必是纯物质，可以由主要成份为由4a、5a和6a族之中选择的一种元素的化合物来代替。金属1和金属3可以是相同金属或者可以是不同金属。
通过上述制造方法A和B得到的金属-金刚石复合件具有下面的结构，它包括：金刚石颗粒，它的表面由金属碳化物所覆盖；和主要成份为银和/或铜的金属，位于所述金刚石颗粒之间。在第一和第三实施例中所用的金属-金刚石复合件是通过制造方法B得到的。
而且，关于涉及到在设置于基板中的孔内制造金属-金刚石复合件的方法，虽然在实施例4至8中进行描述，但下面对该制造示例进行大概地描述。
(制造示例C)
首先，在设置于基板中的孔内填充一混合粉末，它包括：金刚石颗粒，包含从Ag、Cu、Au、Al、Mg和Zn选取的一种或多种元素的金属1的粉末，及包含由4a、5a和6a族之中选择的一种或多种元素的金属2的粉末，金刚石颗粒和金属粉末以压入的方式被压紧到孔内以形成均匀的密度。在这种情况下，包含从Ag、Cu、Au、Al、Mg和Zn当中选取的至少一种元素的金属3可以同时填充到所述孔内。此后，通过加热，金属1或金属1和金属3(如果金属3另外被填充)在非氧化气氛下渗透，以填充所述压紧粉末的间隙。并且同样，在金刚石颗粒的表面上形成金属2的碳化物，因此金属-金刚石复合件在孔内形成并与基板接合(join)。可以通过高压压制的方式将所述粉末模制在孔内。
(制造示例D)
下面对在设置于基板中的孔内制造金属-金刚石复合件的另一种方法进行描述。
首先，压模成形一混合粉末，该混合粉末包括：金刚石颗粒，包含从Ag、Cu、Au、Al、Mg和Zn中选取的一种或多种元素的金属1的粉末，及包含由4a、5a和6a族之中选择的一种或多种元素的金属2的粉末，因此得到一临时模制体，其中金刚石颗粒和金属粉末以均匀的密度分布。而且，单独制备一包含从Ag、Cu、Au、Al、Mg和Zn当中选取的一种或多种元素的金属3的粉末。
接着，按照金属3的粉末、临时模制体、金属3的粉末的顺序，将金属3的粉末和临时模制体填充到设置于基板中的孔内。然后在非氧化气氛下加热基板以使金属3渗透临时模制体，这样金属3填充到临时模制体内的间隙且在金刚石颗粒的表面形成金属2的碳化物，因此，金属-金刚石复合件形成在所述孔内并与基板接合。在这种条件下，也可以使用金属3粉末的压模成形体来代替金属3的粉末。可以用高压压制的方式成模所述临时模制体。
在图6中表示了该制造示例的概念视图。
图6(a)表示的情况是在作为基板的金属板中制造有一个非贯通孔，且图6(b)表示的情况是在金属板中制造有一个贯通孔。当形成一个贯通孔时，在孔的底部放置一个薄金属板。所述金刚石不必完全被机加工，如图所示，在薄金属板的上部和下部表面留下一金属层，这对降低费用是有好处的。当形成一个贯通孔时，由于金属基板可以被冲压成形因而能够降低费用。
当采用制造示例D时，在基板中设置的孔优选是如图7所示的锥形孔。通过将组成成份与金刚石临时模制体相同的粉末填塞入该孔与位于锥形孔中的金刚石临时模制体之间的空隙，可以改善由于孔和金属-金刚石复合件的生产精度产生的间隙所造成的接合缺陷。
在图8中表示了在金属-金刚石复合件和基板的金属部分之间的一接合部2e的接合状态。可使用的接合方法包括钎焊(brazing)、涉及金属扩散的方法、和紧密配合结合(tight-fit bonding)。
虽然在图1中，金属-金刚石复合件暴露在所述用于半导体芯片的安装空间内或在所述镀金层正下方的尽可能远的位置形成，但是一个仅由形成所述金属-金刚石复合件的金属所构成的层也可以靠近安装表面侧或下部表面侧。在这种情况下，与金属-金刚石复合件暴露的情况相比，改善了安装空间的表面粗糙度，并且因此具有补偿由于不暴露金刚石颗粒引起的热导率下降的效果。
而且，当半导体封装件经由一个螺钉安装部2b通过螺钉固定到一外部电路时，所述半导体封装件能够利用一金属或合金部件来牢固性固定。于是，所述半导体封装件能够经由基板的螺钉安装部通过螺钉被坚实地固定到一外部电路，并且在半导体芯片工作期间产生的热量能够从基板有效传递到散热器。
所述镀金层优选通过淀积的方式形成在基板2、框架3、和输入/输出端4的每个表面的至少一部分上。因为该镀金层承担抑制在使用环境下由氧化所导致的腐蚀的功能，所述镀金层优选覆盖金属-金刚石复合件表面暴露出来的铜和/或银表面、框架的输入/输出端的接合部、和输入/输出端的全部。而且，当半导体封装件电连接到一外部电路时，可以使用焊锡和铝线、金线、或金带进行引线键合或带式键合的连接。还有，镀金层作为所谓的热传导介质，用于横向传导在半导体芯片工作期间产生的热量。而且，镀金层作为所谓的提高可焊性介质，当用钎焊材料如金(Au)-锡(Sn)和银(Ag)钎焊材料组装一个用于接合基板和框架的部件时，用于提高钎焊材料的可焊性。
当使用氦(He)测试半导体封装件内部的气密性时，镀金层有效地防止部分氦被金属-金刚石复合件的空气孔捕获。因此，该镀金层能够胜任有关的测试。而且，由于在半导体芯片工作期间产生的热量经由接合(安装)了一半导体芯片的接合部(安装空间)沿镀金层传导，所述镀金层能够促使从整个半导体封装件的内部有效扩散到封装件的整个外部表面，并且然后扩散到散热片和大气中。
该镀金层的厚度优选为0.2μm到5μm。当小于0.2μm时，由于针孔等使其防止暴露在金属-金刚石复合件表面的铜和/或银被氧化的效果下降。而且当半导体芯片或输入/输出端通过钎焊材料如Au-Sn或Ag钎焊材料进行连接时，原材料的可焊性容易受损，镀金层作为热传导介质的功能下降，并且在半导体封装件的内部气密性实验中气密性出现不稳定性。另一方面，当镀金层的厚度超过5μm时，在金属-金刚石复合件和镀金层之间产生的热压力所导致的变形加大，这意味着镀金层容易剥落。这样的厚度也对费用的降低没有好处。
框架3在平面图上的形状基本是个正方形，环绕半导体芯片的框架3的四个侧壁的每个可以由单独的分立部件形成。即，即使当所述分立件通过钎焊材料如银钎焊材料接合在一起时，也能够如上所述地将半导体芯片工作时产生的热量有效地扩散出来。而且，所述分立件不限于四个，可以形成具有两个连续侧壁的框架，其中两个分立件由钎焊材料如银钎焊材料接合在一起；也可以是具有三个连续侧壁的U形框架，其中单个分立件利用钎焊材料与U形开口接合在一起；或一种框架，其中单个侧壁分成两个或多个侧壁并通过钎焊材料接合。
在框架的侧面或顶面设置用于输入/输出端的接合部3a，以承担保持半导体封装件内部气密性的功能及容许在半导体封装件和外部电路之间产生高频信号输入和输出的功能。框架3优选由陶瓷材料形成，并且根据如介电常数和热膨胀系数等的特性来适当选择陶瓷材料，如氧化铝(AL2O3)陶瓷或氮化铝(ALN)陶瓷材料。
输入/输出端的接合部3a形成有一金属化层，用于连接输入/输出端。所述输入/输出端包括如Fe-Ni合金或Fe-Ni-Co合金的金属且通过钎焊材料或焊锡来接合到形成于框架侧面或顶面上的接合部(金属化层)。
因此，本发明的半导体封装件提供一个基板2，该基板具有一其上安装有半导体芯片的安装空间2c和一个螺钉安装部2b、及一个框架3，所述框架3围绕安装空间并且在其一侧具有用于连接输入/输出端的接合部3a。基板2由一个金属部分2a、和一金属-金刚石复合件2d构成，在金属-金刚石复合件2d中，包括经由金属碳化物而结合的金刚石颗粒的基体被铜和/或银渗透。所述半导体封装件也包括输入/输出端4，它经由钎焊材料连接到接合部。所述金属-金刚石复合件的表面优选用金镀覆。
通过提供本发明的半导体封装件制造出一种作为产品的半导体器件，它包括：一半导体芯片，安装和固定在所述半导体封装件的安装空间内并与输入/输出端电连接；和一个盖，接合到所述框架的上表面并密封半导体芯片。
更具体地，用一粘结剂，如玻璃、树脂、钎焊材料等，将半导体芯片粘结在安装空间的上表面，且半导体芯片的电极通过键合引线与预定输入/输出端电连接。因此，通过玻璃、树脂、钎焊材料、缝焊等方法将所述盖接合到封装件的顶面，半导体芯片被密封地放置在包括基板、框架、和输入/输出端的半导体封装件内。通过将盖接合到半导体封装件的顶面，从而完成作为产品的半导体器件的制作。
本发明不限制于上述的实施例，在不脱离本发明目的的保护范围内，可以没有任何障碍地作出各种变化。例如，当在半导体封装件内放置的半导体芯片是一个用于无线通信的MMIC芯片等时，通过给半导体封装件附加一功率放大器件和一个制备有天线的基板来生产出所述半导体器件，所述天线是通过在一个AL2O3陶瓷基板等上进行厚膜金属化而形成的。
该无线半导体器件作为无线信号发送机，利用来自外部电路的高频信号使无线半导体芯片工作，如用功率放大器放大该信号，和通过天线发送出一无线信号，因此所述器件能够应用于大量的无线通信领域等。
下面将表现一些示例并且对本发明进行更详细地描述。
实施例1
制备好一金属-金刚石复合件，其被模制成12×4×1.5mm的大小，并且其包括：金刚石颗粒，平均粒径为60μm并由TiC包覆；及位于这些金刚石颗粒之间的银和铜和其合金，其热导率为500W/m·K或更高而热膨胀率约为6.5×10-6/K。制备一厚度为1.5mm的无氧高导热率的铜板，在其中以规律的间隔分别形成多个12.1×4.1mm的孔，且其热膨胀率大约为17.0×10-6/K。所述金属-金刚石复合件被插入所述无氧高热导率铜板中的孔内，并且通过银钎焊方法将它们接合在一起。此后将无氧高热导率铜板切割成尺寸为30×6mm并使所述金属-金刚石复合件在其中心。在铜板的两侧形成用于螺钉连接的通孔，直径为3.2mm(该部件叫做部件1)。为了作比较，制备一个尺寸为30×6×1.5mm的无氧高热导率的铜板，和在所述铜板部分的两侧形成直径为3.2mm的通孔，用于螺钉连接(该部件叫做部件2)。分别制备一特殊氧化铝陶瓷环部件(尺寸为17×6×0.5mm，在中心形成一13×4mm的孔，其整个下表面上形成一钨的厚膜并且在其上表面形成宽度为13mm、且分布在其长度方向上的中央的钨厚膜)，及一个由Fe-Ni-Co(商标名称为：Kovar)制造的输入/输出引线框。部件1和2和陶瓷环的钨厚膜部件镀Ni。将部件1和2、陶瓷环、和引线框用银钎焊材料结合在一起。整个结合体镀覆Ni/Au。一个LDMOS(Laterally Diffused Metal Oxide Silicon，横向扩散金属氧化物硅，如下面所述)型高功率晶体管用AuGe焊接在所述陶瓷环内，并经过带式键合与引线框形成连接，从而制造出所述半导体器件。
当晶体管在供应电能下工作时，使用部件1的器件的芯片表面温度比使用部件2的器件的芯片表面温度低了15℃或更多。而且，当进行长期耐久性试验时，该半导体芯片的寿命也增加20％或更多。
实施例2
制备好一种金属-金刚石复合件，其被模制成12×4×1.5mm的大小并且包括：平均粒径为60μm并由TiC包覆的金刚石颗粒，及位于这些金刚石颗粒之间的银和铜和其合金，该复合件的热导率为500W/m·K或更高而热膨胀率为大约6.5×10-6/K。制备一厚度为1.5mm的无氧高导热率的铜板，在其中以规律的间隔分别形成多个11.95×3.98mm的孔，且其热膨胀率大约为17.0×10-6/K。所述无氧高热导率铜板在无氧气氛下预先加热到500℃，将金属-金刚石复合件插入到处于热膨胀下的孔内，然后将铜板冷却，因此金属-金刚石复合件以紧密配合结合的方式被结合。此后将无氧高热导率铜板切割成尺寸为30×6mm并使金属-金刚石复合件在其中心，并在铜板的两侧形成用于螺钉连接的通孔，其直径为3.2mm。
与例1类似，利用一个氧化铝陶瓷环部件和一个Kovar(商标名)的输入/输出引线框完成封装形式。并且，一个LDMOS型高功率晶体管用AuGe焊接在陶瓷环内部，并经过带式键合与引线框连接，从而制造出半导体器件。
晶体管在供应电能下工作的结果是，半导体器件表现出与例1的用银钎焊使无氧高导热率铜板与金属-金刚石复合件结合的半导体器件相同的芯片表面温度。于是，在长期耐久性测试中，得到的半导体芯片的寿命的结果也相同。
实施例3
制备好一种金属-金刚石复合件，其被模制成12×4×1.4mm的大小并且包括：平均粒径为60μm并由TiC包覆的金刚石颗粒，及位于这些金刚石颗粒之间的银和铜和其合金，该复合件的热导率为500W/m.K或更高而热膨胀率为大约6.5×10-6/K。也制备一厚度为1.5mm的无氧高导热率的铜板，在其中以规律的间隔分别形成多个12.5×4.5mm的孔，且其热膨胀率大约为17.0×10-6/K。将制备的金属-金刚石复合件和组成金属-金刚石复合件的金属(银和铜)的粉末填充入无氧高热导率铜板中的孔内使其略高于铜板。所述铜板在无氧气氛下加热到约1000℃。于是金属粉末在无氧气氛下软化和熔化，与金属-金刚石复合件和无氧高热导率铜板的每一个接合，并且扩散，然后将无氧高热导率铜板中的孔完全填塞。在将表面抛光以去除高于基板的部分之后，将无氧高热导率铜板切割成尺寸为30×6mm使得金属-金刚石复合件在其中心，并在铜板的两侧形成用于螺钉连接的通孔，其直径为3.2mm。
与例1类似，利用一个氧化铝陶瓷环部件和一个Kovar(商标名)输入/输出引线框完成封装形式。并且，一个LDMOS型高功率晶体管用AuGe焊接在陶瓷环内部，并经过带式键合与引线框连接，从而制造出半导体器件。
晶体管在供应电能下工作的结果是，半导体器件表现出与例1的用银钎焊使无氧高导热率铜板与金属-金刚石复合件结合的半导体器件相同的芯片表面温度。于是，在长期耐久性测试中，得到的半导体芯片的寿命的结果也相同。
实施例4
制备一厚度为1.5mm的无氧高导热率的铜板，在其中以规律的间隔分别形成多个12.5×4.5mm的孔，铜板的热膨胀率大约为17.0×10-6/K。粒径为30至80μm数量级的金刚石颗粒、银粉末、铜粉末、和活性银钎焊材料(Ag-Cu-Ti)粉末被搅拌和混合，并随后充分填入无氧高热导率铜板中的孔内并且高出所述铜板。在铜板的外周边设置一个固定框架以使铜板在高压下不会因压力而延展变形。通过高压压制的方法从上部对铜板施压以使表面压力大约为800MPa，于是金刚石颗粒和金属粉末以均匀的密度压紧在铜板中的孔内。然后，使得包括银和铜的金属在无氧气氛下渗透到孔内，以填充金刚石颗粒和金属压紧后剩下的空气孔，并且同时利用Ti在金刚石颗粒周围形成碳化物(TiC)以增加与金属结合的坚实度。在经过表面抛光以去掉高于铜板的部分后，将无氧高热导率铜板切割成尺寸为30×6mm，并使金属-金刚石复合件在其中心，和在铜板的两侧形成用于螺钉连接的通孔，其直径为3.2mm。
与例1类似，利用一个氧化铝陶瓷环部件和一个Kovar(商标名)输入/输出引线框完成封装形式。并且，一个LDMOS型高功率晶体管用AuGe焊接在陶瓷环内部，并经过带式键合与引线框连接，从而制造出半导体器件。
晶体管在供应电能下工作的结果是，半导体器件表现出与例1的用银钎焊使无氧高导热率铜板与金属-金刚石复合件结合的半导体器件相同的芯片表面温度。于是，在长期耐久性测试中，得到的半导体芯片的寿命的结果也相同。
实施例5
制备一厚度为2mm的无氧高导热率的铜板，在其中以规律的间隔分别形成多个12.5×4.5mm、1.5mm深的孔，铜板的热膨胀率大约为17.0×10-6/K。粒径为30至80μm数量级的金刚石颗粒、银粉末、铜粉末、和活性银钎焊材料(Ag-Cu-Ti)粉末被搅拌和混合，并随后充分填入无氧高热导率铜板中的孔内并且高出所述铜板。在铜板的外周边设置一个固定框架以使铜板在加压下不会因压力而延展变形。通过高压压制的方法从上部对铜板施压以使表面压力大约为800MPa，于是金刚石颗粒和金属粉末以均匀的密度压紧在铜板中的孔内。然后，使得包括Ag和Cu的金属在无氧气氛下渗透到孔内，以填充金刚石颗粒和金属压紧后剩下的空气孔，并且同时利用Ti在金刚石颗粒周围形成碳化物(TiC)以增加与金属结合的坚实度。在经过表面抛光以去掉上表面的高出部分并且抛光相反一侧的表面以将厚度调整到1.5mm之后，将无氧高热导率铜板切割成尺寸为30×6mm，并使金属-金刚石复合件在其中心。在铜板的两侧形成用于螺钉连接的通孔，其直径为3.2mm。
与例1类似，利用一个氧化铝陶瓷环部件和一个Kovar(商标名)输入/输出引线框完成封装形式。并且，一个LDMOS型高功率晶体管用AuGe焊接在陶瓷环内部，并经过带式键合与引线框连接，从而制造出半导体器件。
晶体管在供应电能下工作的结果是，半导体器件表现出与例1的用银钎焊使无氧高导热率铜板与金属-金刚石复合件结合的半导体器件相同的芯片表面温度。于是，在长期耐久性测试中，得到的半导体芯片的寿命的结果也相同。
实施例6
制备一厚度为2mm的Kovar(商品名)板，在其中以规律的间隔分别形成多个12.5×4.5mm、1.4mm深的孔。粒径为10至60μm的金刚石颗粒、银粉末、铜粉末、和钛粉末被搅拌和混合。随后将该混合物填入一模具中并且在表面压力约为800MPa的条件下进行压模成形，以制备一尺寸为12.4×4.4×1.3mm的临时模制体，金刚石颗粒和金属粉末以均匀的密度分布在临时模制体中。也制备一种粉末，其中银粉末和铜粉末以分别为72wt％和28wt％的质量百分比混合。在制备的合金板中填入该粉末，然后填入临时模制体，之后再次填入更多的该粉末，接着将合金板放置在900℃左右的无氧气氛室中。于是在金刚石颗粒周围形成碳化物(TiC)，并且银和铜渗透到所述颗粒之间成为大致上共晶结构，从而实现与合金板的接合，因此获得了所述基板。在将基板的上表面和下表面抛光以得到1.5mm的厚度之后，将合金板部件切割成尺寸为30×6mm，并使金属-金刚石复合件在其中心。在基板的两侧形成用于螺钉连接的通孔，其直径为3.2mm。
与例1类似，利用一个氧化铝陶瓷环部件和一个Kovar(商标名)输入/输出引线框完成封装形式。并且，一个LDMOS型高功率晶体管用AuGe焊接在陶瓷环内部，并经过带式键合与引线框连接，从而制造出半导体器件。
晶体管在供应电能下工作的结果是，半导体器件表现出与例1的用银钎焊使无氧高导热率铜板与金属-金刚石复合件结合的半导体器件相同的芯片表面温度。于是，在长期耐久性测试中，得到的半导体芯片的寿命的结果也相同。
实施例7
制备一厚度为2mm的无氧高导热率铜板，在其中以规律的间隔分别形成多个底部面积为12.5×4.5mm、深1.4mm的锥形孔。粒径为10至60μm的金刚石颗粒、银粉末、铜粉末、和钛粉末被搅拌和混合。随后将该混合物填入一模具中并且在表面压力约为800MPa的条件下进行压模成形，以制备一尺寸为12.4×4.4×1.3mm的临时模制体，金刚石颗粒和金属粉末以均匀的密度分布在临时模制体中。也制备金属模制体，通过将银粉末和铜粉末以分别为72wt％和28wt％的质量百分比混合制成一种粉末，通过压模该粉末得到尺寸为12.4×4.4mm、厚度为0.5mm和2mm的所述金属模制体。将0.5mm厚的金属模制体填入制备的无氧高导热率铜板，接着在该铜板中填入由金刚石颗粒和金属粉末构成的临时模制体，然后填入2mm厚的金属模制体。所述粉末也被填入锥形部分，接着将铜板放置在900℃左右的无氧气氛室中。于是在金刚石颗粒周围形成碳化物(TiC)，并且银和铜渗透到所述颗粒之间成为大致上共晶结构，从而实现与无氧高导热率铜板的接合，因此获得了所述基板。在将铜板抛光至1.5mm的总厚度使得无氧高导热率铜板下表面约20μm保留下来之后，将铜板切割成尺寸为30×6mm，并使金属-金刚石复合件在其中心。在基板的两侧形成用于螺钉连接的通孔，其直径为3.2mm。
与例1类似，利用位于保留了无氧高导热率铜层一侧的氧化铝陶瓷环部件和一个Kovar(商标名)输入/输出引线框来完成封装形式。并且，一个LDMOS型高功率晶体管用AuGe焊接在陶瓷环内部，并经过带式键合与引线框连接，从而制造出半导体器件。
晶体管在供应电能下工作的结果是，半导体器件表现出与例1用银钎焊使无氧高导热率铜板与金属-金刚石复合件结合的半导体器件相同的芯片表面温度。于是，在长期耐久性测试中，得到的半导体芯片的寿命结果也相同。
实施例8
制备一厚度为2mm的无氧高导热率铜板，在其中以规律的间隔分别形成多个底部面积为12.5×4.5mm、深1.4mm的锥形孔。通过搅拌和混合粒径为10至60μm的金刚石颗粒、银粉末、铜粉末、和钛粉末制备出一种混合粉末(混合颗粒1)，并且通过搅拌和混合粒径为300至450μm的金刚石颗粒、银粉末、铜粉末、和钛粉末制备出一种混合粉末(混合颗粒2)。
首先，将混合颗粒1薄薄地填入一模具中，接着将5mm高、11×3mm大小的框架轻轻地放置在填充的混合颗粒1上。在混合颗粒1被填塞在模具和框架的外部之间的时候，将混合颗粒2填塞到内部。接着轻轻地移去框架并从上部再次填塞入混合颗粒1，其上的粉末在表面压力约为800MPa的条件下被压模成形，以制备出尺寸为12.4×4.4×1.3mm的临时模制体。金刚石颗粒和金属粉末以固定的密度分布在临时模制体中。也制备出金属模制体，通过将银粉末和铜粉末以分别为72wt％和28wt％的质量百分比混合来制成一种粉末，通过压模该粉末得到尺寸为12.4×4.4mm、厚度分别为0.5mm和2mm的所述金属模制体。将0.5mm厚的金属模制体、包含金刚石颗粒和金属粉末的临时模制体和2mm厚的金属模制体顺序填入制备的无氧高导热率铜板。所述粉末也被填入锥形部分，接着将基板放置在900℃左右的无氧气氛室中。在金刚石颗粒周围形成碳化物(TiC)，并且银和铜渗透到所述颗粒之间成为大致上共晶结构，因此获得了所述基板，从而实现与无氧高导热率铜板的接合。在将铜板抛光至1.5mm的总厚度使得无氧高导热率铜板下表面约20μm保留下来之后，将铜板切割成尺寸为30×6mm，并使金属-金刚石复合件在其中心。在铜板的两侧形成用于螺钉连接的通孔，其直径为3.2mm。
与例1类似，利用位于保留了无氧高导热率铜层一侧的氧化铝陶瓷环部件和一个Kovar(商标名)输入/输出引线框来完成封装形式。并且，一个LDMOS型高功率晶体管用AuGe焊接在陶瓷环内部，并经过带式键合与引线框连接，从而制造出半导体器件。
晶体管在供应电能下工作的结果是，半导体器件表现出与例1用银钎焊使无氧高导热率铜板与金属-金刚石复合件结合的半导体器件相同的芯片表面温度。于是，在长期耐久性测试中，得到的半导体芯片的寿命结果也相同。
本发明是一种半导体封装件，它具有：一个基板，其上表面设置一个用于安装半导体芯片的安装空间，且其相对的侧部设置有一个螺钉安装部(通孔或槽)；一个框架，被设置在基板的上表面以围绕所述安装空间，并且它的侧面或顶面具有一个用于输入/输出端的接合部；和一个输入/输出端，它与所述接合部相连，其中位于半导体芯片安装空间下面的基板的至少一部分包括一金属-金刚石复合件，该复合件是主要成份为铜和/或银的金属渗透基体(base matrix)而得到的产物，在所述基体中金刚石颗粒经由金属碳化物结合在一起，而包括螺钉安装部的基板的另一部分由金属组成。因此，所述半导体封装件能够用螺钉与一外部电路坚实地结合，并且在半导体芯片工作时所产生的热量能够在基板和框架内有效传递，然后通过外部电路的散热器发散到大气中，等等。
而且，由于本发明的半导体封装件的基板、框架、和输入/输出端表面的至少一部分镀覆金，可以抑制暴露在所述金属-金刚石复合件表面的铜和/或银氧化造成的腐蚀，并且因此内部密封的半导体芯片能够长期稳定地使用。
而且，通过将本发明的半导体封装件设置在本发明的半导体器件中，能够提供一种采用具有上述功能和效果的半导体封装件的高可靠半导体器件。所述半导体器件包括：一半导体芯片，安装和固定在所述半导体封装件的安装空间并且与其输入/输出端电连接；和一个盖，接合到所述框架的上表面。

Claims (14)

1.一种用于放置半导体芯片的封装件，包括：
一基板，其上表面设置有用于安装一半导体芯片的安装空间，且其相对侧设置有是一通孔或槽的螺钉安装部，并且在该安装空间下面的所述基板的至少一部分包括
一包括金刚石颗粒的金属-金刚石复合体，
一包覆该金刚石颗粒表面的金属碳化物，和
一包含银和/或铜作为主要成份并且通过渗透在该金刚石颗粒之间而留在该金刚石颗粒间的金属，及
其中，包括螺钉安装部的剩余部分由金属组成；
一框架，位于所述基板的上表面上以围绕所述安装空间，该框架具有在其侧面或顶面上的用于输入/输出端的接合部；和
一连接到所述接合部的输入/输出端。
2.根据权利要求1的用于放置半导体芯片的封装件，其中包括金属和金属-金刚石复合件的所述基板的至少一部分表面、和/或所述框架的一部分表面、和/或所述输入/输出端的一部分表面被镀金。
3.根据权利要求1或2的用于放置半导体芯片的封装件，其中所述基板中的金属，包括金属和金属-金刚石复合件中的金属，是从Cu、Fe、Mo、W、Ni、Co和Cr中选择的金属或包含从Cu、Fe、Mo、W、Ni、Co和Cr中选择的至少一种元素的金属合金。
4.根据权利要求1到3中任一权利要求的用于放置半导体芯片的封装件，其中包括该金属和该金属-金刚石复合件的所述基板的金属的热膨胀系数与所述金属-金刚石复合件的热膨胀系数相等或大于所述金属-金刚石复合件的热膨胀系数。
5.根据权利要求1到4中任一权利要求的用于放置半导体芯片的封装件，其中用来接合所述金属和所述金属-金刚石复合件的方法是钎焊。
6.根据权利要求1到4中任一权利要求的用于放置半导体芯片的封装件，其中用来接合所述金属和所述金属-金刚石复合件的方法是涉及金属扩散的方法。
7.根据权利要求1到4中任一权利要求的用于放置半导体芯片的封装件，其中用来接合所述金属和所述金属-金刚石复合件的方法是紧密配合结合(tight-fit bonding)。
8.根据权利要求1到7中任一权利要求的用于放置半导体芯片的封装件，其中所述金刚石颗粒的平均粒径为10到700μm。
9.根据权利要求1到8中任一权利要求的用于放置半导体芯片的封装件，其中在所述金属-金刚石复合件的中心处的所述金刚石颗粒的平均粒径为50到700μm，而在其周围为10到60μm。
10.一种半导体器件，包括：
根据权利要求1到9中任一权利要求的用于放置半导体芯片的封装件；
一安装和固定在所述安装空间的半导体芯片；和
一接合到所述框架顶面的盖。
11.一种制造用于放置半导体芯片的封装件的方法，包括：
将一金属-金刚石复合件插入到在带孔金属基板中的部分孔内，所述金属-金刚石复合件包括表面被覆有金属碳化物的金刚石颗粒和包含银和/或铜作为主要成份的金属，且所述金属通过在金刚石颗粒之间渗透而留在金刚石颗粒之间；和
将所述金属基板和所述金属-金刚石复合件接合在一起形成一基板；
在所述基板的顶面上设置一安装空间以便安装一半导体芯片；
在所述基板的相对侧设置是通孔或槽的螺钉安装部；及
组装该基板，在所述基板的顶面上放置一框架以围绕所述安装空间并且在该框架的侧面或顶面具有一用于输入/输出端的接合部，以及将一输入/输出端与所述接合部连接。
12.一种制造用于放置半导体芯片的封装件的方法，包括：
将金刚石颗粒、包含作为主要成份的银和/或铜的金属粉末和用于形成碳化物的金属粉末填入在带孔金属基板中的孔内；
对所述金刚石颗粒和所述金属粉末的混合物进行压紧以使所述金刚石颗粒和所述金属粉末以均匀密度分布；
对压紧的混合物进行加热以形成金属-金刚石复合件，其中碳化物包覆所述金刚石颗粒的表面，并且通过容许包含作为主要成份的铜和/或银的金属渗透到粉末的间隙中，将所述金属-金刚石复合件和所述金属基板接合在一起形成一基板；
在所述基板的顶面上设置一安装空间以安装一半导体芯片；
在所述基板的相对侧设置是通孔或槽的螺钉安装部；及
组装该基板，在所述基板的顶面上放置一框架以围绕所述安装空间并且在该框架的侧面或顶面具有一用于输入/输出端的接合部，以及将一输入/输出端与所述接合部连接。
13.一种制造用于放置半导体芯片的封装件的方法，包括：
对金刚石颗粒、包含作为主要成份的铜和/或银的金属粉末和用于形成碳化物的金属粉末进行模压，以形成一临时模制体，其中所述金刚石颗粒和所述金属粉末以均匀密度分布；
将该临时模制体填入带孔金属基板中的孔内；
使包含作为主要成份的铜和/或银的金属渗透所述临时模制体以形成碳化物包覆所述金刚石颗粒表面的金属-金刚石复合件，并且将所述金属-金刚石复合件和所述金属基板接合在一起以形成一基板；
在所述基板的顶面上设置一安装半导体芯片的安装空间；
在所述基板的相对侧设置是通孔或槽的螺钉安装部；及
组装该基板，在所述基板的顶面上放置一框架以围绕所述安装空间并且在该框架的侧面或顶面具有一用于输入/输出端的接合部，以及将一输入/输出端与所述接合部连接。
14.根据权利要求13的制造用于放置半导体芯片的封装件的方法，其中所述临时模制体被夹在包含作为主要成份的铜和/或银的金属粉末的模制体之间，并且然后通过加热使主要成份为铜和/或银的金属参透所述临时模制体。
CNA2003101206713A 2002-12-18 2003-12-18 用于放置半导体芯片的封装件及其制造方法和半导体器件 Pending CN1529357A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP366165/2002 2002-12-18
JP2002366165A JP2004200346A (ja) 2002-12-18 2002-12-18 半導体素子収納用パッケージ、その製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
CN1529357A true CN1529357A (zh) 2004-09-15

Family

ID=32376257

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003101206713A Pending CN1529357A (zh) 2002-12-18 2003-12-18 用于放置半导体芯片的封装件及其制造方法和半导体器件

Country Status (7)

Country Link
US (1) US20040119161A1 (zh)
EP (1) EP1432029A3 (zh)
JP (1) JP2004200346A (zh)
KR (1) KR20040054553A (zh)
CN (1) CN1529357A (zh)
CA (1) CA2452519A1 (zh)
TW (1) TW200421577A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106605297A (zh) * 2014-08-29 2017-04-26 罗伯特·博世有限公司 模块装置以及变速器控制模块
CN110594989A (zh) * 2018-06-13 2019-12-20 广东美的制冷设备有限公司 空调器和集成式空调控制器
CN110656259A (zh) * 2014-09-02 2020-01-07 联合材料公司 金刚石复合材料和散热部件
CN111742073A (zh) * 2018-02-21 2020-10-02 住友电气工业株式会社 复合材料和复合材料的制造方法
CN111937137A (zh) * 2018-04-06 2020-11-13 三菱电机株式会社 半导体装置
CN113196468A (zh) * 2018-12-19 2021-07-30 科锐 鲁棒的集成电路封装
CN113519050A (zh) * 2019-03-06 2021-10-19 株式会社电装 半导体装置
CN116667809A (zh) * 2023-07-27 2023-08-29 北京炬玄智能科技有限公司 内置晶振封装结构、半导体器件、封装工艺和生产方法
CN117139767A (zh) * 2023-10-27 2023-12-01 合肥先进封装陶瓷有限公司 一种陶瓷封壳体输送装置及其装配设备

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976004B1 (en) * 2005-12-28 2017-02-15 A.L.M.T. Corp. Semiconductor element mounting substrate, semiconductor device using the same, and process for producing semiconductor element mounting substrate
US7791188B2 (en) 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
AT11107U1 (de) * 2008-11-20 2010-04-15 Plansee Se Wärmesenke sowie verfahren zu deren herstellung
TWI398956B (zh) * 2009-03-10 2013-06-11 Kinik Co 具有鑽石材料之散熱結構及其製造方法
WO2011049479A1 (en) * 2009-10-21 2011-04-28 Andrey Mikhailovich Abyzov Composite material having high thermal conductivity and process of fabricating same
US9006086B2 (en) 2010-09-21 2015-04-14 Chien-Min Sung Stress regulated semiconductor devices and associated methods
US8778784B2 (en) 2010-09-21 2014-07-15 Ritedia Corporation Stress regulated semiconductor devices and associated methods
TWI464839B (zh) 2010-09-21 2014-12-11 Ritedia Corp 單層鑽石顆粒散熱器及其相關方法
EP2738802B1 (en) * 2011-07-28 2016-06-29 Denka Company Limited Heat dissipating component for semiconductor element
US9194189B2 (en) 2011-09-19 2015-11-24 Baker Hughes Incorporated Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element
US9117793B2 (en) 2012-06-29 2015-08-25 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
AT513520A1 (de) * 2012-10-24 2014-05-15 F & S Vermögensverwaltungs Gmbh Kühlvorrichtung Halbleiter-Bauelement
WO2015030699A2 (en) * 2013-06-28 2015-03-05 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
US20170092560A1 (en) * 2014-05-27 2017-03-30 Denka Company Limited Semiconductor package and method for manufacturing same
JP5807935B1 (ja) * 2014-10-09 2015-11-10 株式会社半導体熱研究所 放熱基板と、それを使用した半導体用モジュール
US20160373154A1 (en) * 2015-06-16 2016-12-22 Ii-Vi Incorporated Electronic Device Housing Utilizing A Metal Matrix Composite
US9728483B2 (en) * 2015-12-09 2017-08-08 Honeywell Federal Manufacturing & Technologies, Llc Method of forming an integrated circuit with heat-mitigating diamond-filled channels
US10910326B2 (en) * 2016-11-17 2021-02-02 Mitsubishi Electric Corporation Semiconductor package
US10658264B2 (en) 2017-09-01 2020-05-19 Analog Devices, Inc. Diamond-based heat spreading substrates for integrated circuit dies
EP3754038B1 (en) * 2018-02-14 2023-01-18 Sumitomo Electric Industries, Ltd. Composite member and method of manufacturing
US10424524B2 (en) * 2018-02-15 2019-09-24 Chengdu Eswin Sip Technology Co., Ltd. Multiple wafers fabrication technique on large carrier with warpage control stiffener
CN109825822A (zh) * 2019-02-26 2019-05-31 深圳市瑞世兴科技有限公司 一种金刚石/铜半导体封装材料表面加工方法
US20220186347A1 (en) * 2019-03-29 2022-06-16 Sumitomo Electric Industries, Ltd. Composite material
JP2023552133A (ja) * 2021-04-02 2023-12-14 イルジン ダイヤモンド カンパニー リミテッド 超硬ボディーに一体化された多結晶ダイアモンドチップを備える高平坦ボンディング工具

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129143A1 (de) * 1971-06-11 1972-12-21 Wesch, Ludwig, Prof Dr , 6900 Heidelberg Kunstbetonlaminat
US5126102A (en) * 1990-03-15 1992-06-30 Kabushiki Kaisha Toshiba Fabricating method of composite material
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP3617232B2 (ja) * 1997-02-06 2005-02-02 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法ならびにそれを用いた半導体パッケージ
US5920458A (en) * 1997-05-28 1999-07-06 Lucent Technologies Inc. Enhanced cooling of a heat dissipating circuit element
JP3893681B2 (ja) * 1997-08-19 2007-03-14 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法
US6335863B1 (en) * 1998-01-16 2002-01-01 Sumitomo Electric Industries, Ltd. Package for semiconductors, and semiconductor module that employs the package
US6211463B1 (en) * 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6758263B2 (en) * 2001-12-13 2004-07-06 Advanced Energy Technology Inc. Heat dissipating component using high conducting inserts
US6727117B1 (en) * 2002-11-07 2004-04-27 Kyocera America, Inc. Semiconductor substrate having copper/diamond composite material and method of making same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106605297A (zh) * 2014-08-29 2017-04-26 罗伯特·博世有限公司 模块装置以及变速器控制模块
CN114032413A (zh) * 2014-09-02 2022-02-11 联合材料公司 金刚石复合材料和散热部件
CN110656259A (zh) * 2014-09-02 2020-01-07 联合材料公司 金刚石复合材料和散热部件
CN111742073A (zh) * 2018-02-21 2020-10-02 住友电气工业株式会社 复合材料和复合材料的制造方法
CN111937137A (zh) * 2018-04-06 2020-11-13 三菱电机株式会社 半导体装置
CN110594989A (zh) * 2018-06-13 2019-12-20 广东美的制冷设备有限公司 空调器和集成式空调控制器
CN113196468A (zh) * 2018-12-19 2021-07-30 科锐 鲁棒的集成电路封装
CN113519050A (zh) * 2019-03-06 2021-10-19 株式会社电装 半导体装置
CN113519050B (zh) * 2019-03-06 2023-12-05 株式会社电装 半导体装置
CN116667809A (zh) * 2023-07-27 2023-08-29 北京炬玄智能科技有限公司 内置晶振封装结构、半导体器件、封装工艺和生产方法
CN116667809B (zh) * 2023-07-27 2023-09-29 北京炬玄智能科技有限公司 内置晶振封装结构、半导体器件、封装工艺和生产方法
CN117139767A (zh) * 2023-10-27 2023-12-01 合肥先进封装陶瓷有限公司 一种陶瓷封壳体输送装置及其装配设备
CN117139767B (zh) * 2023-10-27 2023-12-26 合肥先进封装陶瓷有限公司 一种陶瓷封壳体输送装置及其装配设备

Also Published As

Publication number Publication date
US20040119161A1 (en) 2004-06-24
TW200421577A (en) 2004-10-16
CA2452519A1 (en) 2004-06-18
KR20040054553A (ko) 2004-06-25
EP1432029A3 (en) 2004-08-04
EP1432029A2 (en) 2004-06-23
JP2004200346A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
CN1529357A (zh) 用于放置半导体芯片的封装件及其制造方法和半导体器件
US6917638B2 (en) Heat radiator for electronic device and method of making it
CN1236641C (zh) 高频组件
US6579623B2 (en) Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member
CN1717156A (zh) 电子部件的安装方法、半导体模块及半导体器件
EP1605523A1 (en) Semiconductor device
US20040183172A1 (en) Package for housing semiconductor chip, and semiconductor device
US20100270669A1 (en) Surface mount package with ceramic sidewalls
CN1093565C (zh) 复合材料及其应用
CN1463048A (zh) 热电模块封装
US8080872B2 (en) Surface mount package with high thermal conductivity
EP0482812B1 (en) Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
JP2003152145A (ja) 半導体放熱用基板とその製造方法及びパッケージ
CN1497716A (zh) 用于装载半导体芯片的封装及半导体器件
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
CN2789936Y (zh) 热电模块封装
JP4377769B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2002232058A (ja) 光半導体素子収納用パッケージ
KR100413848B1 (ko) 광모듈용 밀폐형 패키지
CN1197151C (zh) 半导体器件
US11929310B2 (en) Radio frequency packages containing substrates with coefficient of thermal expansion matched mount pads and associated fabrication methods
JPH04348062A (ja) 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
JP2005159251A (ja) 電子部品収納用パッケージおよび電子装置
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP2001085581A (ja) 半導体モジュール用基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: A.L.M.T. CORP.

Effective date: 20040924

Owner name: A.L.M.T. CORP.

Free format text: FORMER OWNER: SUMITOMO ELECTRIC INDUSTRIES CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040924

Address after: Tokyo, Japan, Japan

Applicant after: A.L.M.T. Corp.

Address before: Osaka Japan

Applicant before: Sumitomo Electric Industries, Ltd.

Co-applicant before: A.L.M.T. Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication