TW200421577A - Package for housing semiconductor chip, fabrication method thereof and semiconductor device - Google Patents

Package for housing semiconductor chip, fabrication method thereof and semiconductor device Download PDF

Info

Publication number
TW200421577A
TW200421577A TW092135332A TW92135332A TW200421577A TW 200421577 A TW200421577 A TW 200421577A TW 092135332 A TW092135332 A TW 092135332A TW 92135332 A TW92135332 A TW 92135332A TW 200421577 A TW200421577 A TW 200421577A
Authority
TW
Taiwan
Prior art keywords
metal
substrate
diamond
package
semiconductor wafer
Prior art date
Application number
TW092135332A
Other languages
English (en)
Inventor
Hirohisa Saito
Takashi Tsuno
Chihiro Kawai
Shinya Nishida
Motoyoshi Tanaka
Original Assignee
Sumitomo Electric Industries
Almt Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Almt Corp filed Critical Sumitomo Electric Industries
Publication of TW200421577A publication Critical patent/TW200421577A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

200421577 玖、發明說明： (一） 發明所屬之技術領域 本發明係關於一種用於容納半導體積體電路晶片之封 裝體，如1C和LSI，及場效電晶體（FET : Field Effect Transistor)或其他各種不同的半導體晶片，尤其是關於一種 用於容納用在高功率的半導體晶片，高頻電晶體和電信基 地台之電機/電子構件的功率放大器之封裝體，及關於採用 此用於容納半導體晶片之封裝體的半導體元件。 (二） 先前技術 一種用於容納半導體晶片之傳統封裝體的無線半導體 封裝體（以下簡稱半導體封裝體）之形成，係使熱擴散基板 放置在平行四邊形的金屬基板上，然後再將半導體晶片放 置在熱擴散基板的上面。 最近幾年，半導體晶片的輸出增加，應用的功率增加， 而且熱的產生量也不斷地增加。因此，對於金屬基板和散 熱基板，藉由採用高導熱材料，如Cu或Cu-W混合物材料 之方法’改善晶片冷卻之性能。尤其，考慮最新形式的封 裝體，藉由在一 Cu-W混合物合金基板上形成陶瓷壁，使 得此陶瓷壁包圍半導體晶片，然後將輸入/輸出端子放置在 此陶瓷壁上’這樣所製成之封裝體已成主流。 此種封裝體在日本專利公報第H4-65 544B中有介紹。 根據此文獻中之說明’在由銅-鎢和/或銅-鉬合成材料所組 成之導熱基板中’藉由使用銅含量等於或小於導熱基板質 量的3 0 %之合成材料，構成封裝體圍體之陶瓷不會受到傷 200421577 害。而且，藉由使用銅含量等於或小於質量的25%之合成 材料，即使當導熱基板和由陶瓷構成的圍體係藉由黃銅製 成的材料直接連接時，實際的使用也不會發生問題。 此外，日本專利公報第2 002- 1 2 1 63 9A報導一個當除了 控制材料中銅的含量之外，還藉由調整鐵的含量，保持導 熱性，用以最佳化楊氏係數之程序。因爲，在由銅-鎢和/或 銅-鉬合成材料所組成之導熱基板中，當銅含量小於質量的 2 5 %時，基板本身的硬度會增加。因此，在具有大量熱產生 晶片之封裝體的情形下，尤其，當封裝體的連接區域之間
I 沒有插入相當厚的黃銅製材料層或應力緩和層時，在應用 時，此層有時無法承受熱週期。 曰本專利公報第200 1 -2443 57A號介紹一種半導體容納 封裝體，其中當藉由將鑽石和/或鑽石塗著基板只直接應用 在半導體晶片放置空間之下，以同時可以確保高導熱性時， 可以有效地分配應力。 但是，在操作時所產生之熱的量，跟半導體晶片在最 近幾年之輸出漸漸增加有關，而且熱不會擴散。結果，半 導體晶片的可操作性就要打折，而且還有熱退化的問題。 對於解決此問題之方法，雖然也有考慮到在外部增加冷卻 設備，及增加尺寸，以提升導熱效率，但是在此情形下， 用於容納半導體封裝體之封入物的電功率消耗會增加，或 封入物擴大’其係表示偏差於小型化的趨勢，較輕的重量 和減少電功率消耗。 此外’採用鑽石和/或鑽石薄膜之封裝體，對於半導體 -8- 200421577 晶片局部所產生的熱擴散很有效。但是，未來，冷卻晶片 之效率可能不如熱產生的量，尤其是對於熱擴散（傳導）到 封裝體外部之系統，這是因爲該封裝體具有一種基板之導 熱性不如鑽石和配置鑽石薄膜基板之結構。此外，對於大 於半導體晶片之單晶鑽石或藉由化學氣相沉積法（CVD)所形 成之單晶/多晶鑽石，及藉由化學氣相沉積法所形成之鑽石 薄膜基板，綜合成本和關於將基板表面的形狀用機械加工 到允許半導體晶片放置在其上之程度的成本不能適當地裁 減，因此，根據經濟上的期望，其被限制在特殊的應用上。 這些問題不會只限制在上述之半導體封裝體，其也相 關於允許基板當作熱擴散板，和容許半導體積體電路晶片， 如1C和LSI，及FET或其他各種不同的半導體晶片之半導 體封裝體。 (三）發明內容 因此’本發明係考慮上述之問題完成，而其目的係要 提供一種用於容納半導體晶片之經濟型封裝體，其可以藉 由將半導體積體電路晶片，如IC和L S I，及各種不同的半 導體晶片，如FET，LD，LED和PD，尤其是高功率，高頻 電晶體’在操作時所產生的熱，有效地轉移到封裝放置基 板，而允許半導體晶片長期正常且穩定的操作。 經由本發明完整硏究之結果，當發現上述之問題可以 藉由增強基板而解決時，本發明就已完成，其中本發明之 架構如下： (1)一種用於容納半導體晶片之封裝體，包含： 200421577 基板，其上表面提供可以將半導體晶片放置在其上之 放置空間，而另一面則提供穿透孔或凹槽之螺絲底座部分， 而且至少一部分位在放置空間下方之基板，其包含： 含有鑽石顆粒之金屬-鑽石混合物， 覆蓋鑽石顆粒表面之金屬碳化物，及 ’含有銀和/或銅當作主要成份，且藉由滲透使位在鑽石 顆粒之間之金屬，而且 其中，其餘的部分還包含由金屬所組成之螺絲底座部 分； 在基板的上表面之上，以圍住放置空間之支架，該支 架側面或上面具有用於輸入/輸出端子之接合點；及 被連接到接合點之輸入/輸出端子。 (2) —種根據上述（1)，用於容納半導體晶片之封裝體， 其中至少包含金屬和金屬-鑽石混合物之該基板的部分表 面’且/或該支架的部分表面，且/或該輸入/輸出端子的部 分表面有電鍍-層金。 (3) —種根據上述（1)或（2)，用於容納半導體晶片之封 裝體，其中包含金屬和金屬-鑽石混合物之基板的金屬，至 少包含一個選擇自Cu，Fe，Mo，W，Ni，Co和Cr之金屬或金 屬合金。 (4) 一種根據上述（1)到（3)其中任何之—，用於容納半 導體晶片之封裝體，其中包含金屬和金屬-鑽石混合物之該 基板的金屬，其熱膨脹係數等於或大於金屬-鑽石混合物的 熱膨脹係數。 200421577 (5) —種根據上述（1)到（4)其中任何之一，用於容納半 導體晶片之封裝體，其中用以接合該金屬和該金屬-鑽石混 合物之方法係黃銅焊接法。 (6) —種根據上述（1)到（4)其中任何之一，用於容納半 導體晶片之封裝體，其中用以接合該金屬和該金屬-鑽石混 合物之方法，係一種跟金屬擴散有關之方法。 (7) —種根據上述（1)到（4)其中任何之一，用於容納半 導體晶片之封裝體，其中用以接合該金屬和該金屬-鑽石混 合物之方法，係一種緊密配合結合法。 (8) —種根據上述（1)到（7)其中任何之一，用於容納半 導體晶片之封裝體，其中鑽石顆粒的平均顆粒直徑爲1 0到 7 0 〇 # m 〇 (9) 一種根據上述（1)到（8)其中任何之一，用於容納半 導體晶片之封裝體，其中鑽石顆粒的平均顆粒直徑，在金 屬-鑽石混合物的中央爲50到700#m， 在其周圍爲10到60//m。 (10) —種半導體元件，包含： 根據上述（1)到（9)其中任何之一，用於容納半導體之封 裝體； 放置且固定在放置空間上之半導體晶片；及 與支架的上表面接合之封蓋。 (1 1) 一種用以容納半導體晶片之封裝體的製造方法， 包含： 將金屬-鑽石混合物塡入提供有孔洞之金屬基板的部分 200421577 孔洞之中，該金屬-鑽石混合物包含表面被金屬碳化物覆蓋 之鑽石顆粒，而金屬含有銀和/或銅當作主要成份，而且金 屬係藉滲透使位在鑽石顆粒之間；及 將金屬基板和金屬-鑽石混合物接合在一起，以形成基 扳； 提供放置空間’以放置半導體晶片在基板的上表面之 上； 在基板的另一面，提供具有穿透孔或凹槽之螺絲底座 部分；及 將基板，位在基板上表面之上，以圍住放置空間，且 在其側面或上面具有用於輸入/輸出端子之接合點的支架， 及連接到接合點的輸入/輸出端子組合起來。 (1 2) —種用以容納半導體晶片之封裝體的製造方法， 包含： 將鑽石顆粒，含有銅和/或銀當作主要成份之金屬粉 末，和用以形成碳化物之金屬粉末，塡入提供有孔洞之金 屬基板的孔洞之中； 封裝鑽石顆粒和金屬粉末的混合物，使鑽石顆粒和金 屬粉末以均勻的密度分佈； 將封裝的混合物加熱，以形成金屬-鑽石混合物，其中 碳化物覆蓋鑽石顆粒的表面，而且藉由允許將含有銅和/或 銀當作主要成份之金屬滲透進入粉末的空隙當中，將金屬_ 鑽石混合物和金屬基板接合在一起，以形成基板； 提供放置空間，以放置半導體晶片在基板的上表面之 -12- 200421577 上； 在基板的另一面，提供具有穿透孔或凹槽之螺絲底座 部分；及 將基板，位在基板上表面之上，以圍住放置空間，且 在其側面或上面具有用於輸入/輸出端子之接合點的支架， 及連接到接合點的輸入/輸出端子組合起來。 (1 3 ) —種用以容納半導體晶片之封裝體的製造方法， 包含： 將鑽合顆粒，含有銅和/或銀當作主要成份之金屬粉 末，和用以形成碳化物之金屬粉末壓模，以形成臨時性模 型體，其中鑽石顆粒和金屬粉末係以均勻的密度分佈； 將臨時性模型體塡入提供有孔洞之金屬基板的孔洞之 中； 允許含有酮和/或銀當作主要成份之金屬粉末滲透進入 該臨時性模型體，以形成碳化物覆蓋鑽石顆粒表面之金屬-鑽石混合物，而且將金屬-鑽石混合物和金屬基板接合在一 起，以得到一個基板； 提供放置空間，以放置半導體晶片在基板的上表面之 上； 在基板的另一面，提供具有穿透孔或凹槽之螺絲底座 部分；及 將基板，位在基板上表面之上，以圍住放置空間，且 在其側面或上面具有用於輸入/輸出端子之接合點的支架， 及連接到接合點的輸入/輸出端子組合起來。 200421577 (14)一種根據上述之（1 3)，用以容納半導體晶片之封裝 體的製造方法，其中，該臨時性模型體被夾在含有酮和/或 銀當作主要成分之金屬粉末的模型體之間，然後允許含有 酮和/或銀當作主要成份之金屬，藉由加熱滲透進入臨時性 模型體。 根據上述（1)和（2)之結構，半導體封裝體可以堅固地連 接到外部電路，而且，即使當半導體晶片在操作時所產生 之熱的量非常多時，熱可以很有效地轉移到散熱片，此外， 藉由形成金電鍍層，其中金係一種很穩定的材料，也可以 抑制對於濕度的退化，因此可以允許容納在半導體封裝體 中之半導體晶片長期正常且穩定的操作。 就包含金屬和金屬-鑽石混合物之基板而言，因爲使用 至少包含Cu，Fe, Mo，W，Ni，Co和Cr其中之一元素的金屬 或金屬合金當作金屬，所以比當整個模型體係金屬-鑽石混 合物時，更能達成原料成本的減少。此外，可以應用一般 常用之外部形成可操作性的金屬機械加工法。藉由省略鑽 石含有物所產生之特殊的機械加工步驟，可以減少機械加 工成本和縮短機械加工時間，然後可能可以減少封裝成本。 在本發明之封裝體中，因爲含有金屬和金屬-鑽石混合 物之基板的金屬，其熱膨脹係數等於或大於金屬-鑽石混合 物的熱膨脹係數，所以即使當藉由使用金焊接物接合半導 體晶片和基板的放置空間時，溫度上升，然後在放置之後， 溫度下降，基板的金屬和金屬-鑽石混合物之間的介面也不 會發生破裂。 200421577 此外，根據本發明之封裝體，因爲採 作接合含有金屬和金屬-鑽石混合物之基板 屬-鑽石混合物之方法，所以可以達成堅固i 在本發明之封裝體中，因爲接合金屬_ 有金屬和金屬-鑽石混合物之基板的金屬部 由金屬的擴散執行，所以可以達成堅固的 如’接近介面終端之熱膨脹係數，導熱性 金屬和金屬-鑽石混合物的特性之間。等於 片時溫度會上升和下降，熱衝擊，溫度循 成之溫度變異，也可以減緩熱應力的集中。 關於本發明之封裝體，接合金屬-鑽石 和金屬-鑽石混合物之基板的金屬部分之方 密配合結合法堅固的接合。 在本發明之封裝體中，因爲鑽石顆粒 爲10到700 #m，所以金屬-鑽石混合物能 脹係數。當此直徑小於1 0 // m時，因爲在 到下表面之導熱路徑上，許多的鑽石顆粒 位在顆粒之間的金屬層增加，所以不能得到 另一方面，當平均顆粒直徑大於700 // m時 約爲1 . 4 m m時，其只包含一個或兩個的鑽 屬-鑽石混合物的熱膨脹係數很接近鑽石的 此表示其和放置之半導體晶片的熱膨脹係數 此外，在本發明的封裝體中’藉由使名 物中央之鑽石顆粒的平均顆粒直徑爲5 0至 用黃酮接合法當 的金屬部分與金 的接合。 鑽石混合物與含 分之方法，係經 接合。而且，例 等特性，都介於 在焊接半導體晶 環測試等，所造 混合物含有金屬 法，允許藉由緊 的平均顆粒直徑 提供適當的熱膨 從基板的上表面 排成一行，而且 足夠的導熱性。 ，當基板的厚度 石顆粒，而且金 熱膨脹係數，因 :差異很大。 E金屬-鑽石混合 (1 7 0 0 // m，而在 200421577
周圍爲10到60 #m，提升.熱導性和減少對金屬模型體的傷 害。換言之，藉由將具有相當大直徑的鑽石顆粒配置在中 央，就可以提升熱導性。此外，藉由將具有相當小直徑的 鑽石顆粒配置在周圍，就可以減少金屬模型體在金屬-鑽石 混合物的製程中受到傷害，而且也可以減少在基板上表面 和下表面附近的表面粗糙度。此外，本發明之半導體元件 具有上述用於容納本發明之半導體晶片的封裝體；放置且 /固定在放置空間上，且電性連接到輸入/輸出端子之半導體 晶片；及與支架的上表面接合之封蓋，因此本發明可以提 供採甩半導體封裝體之高可靠度半導體元件。 (四）實施方式 下面將詳細說明根據本發明之用於容納半導體晶片的 封裝體。第1圖到第3圖爲本發明之半導體封裝體的實施 例。第1圖爲半導體封裝體之透視圖，第2圖爲半導體封 裝體之基板的上視圖和橫截面圖，而第3圖爲半導體封裝 體之零件的上視圖。
在第1圖到第3圖中，1是放置且固定在由基板2之金 屬-鑽石混合物所形成之區域2 d上之半導體晶片。2是基板， 3是支架，而4是連接到支架3的接合點3a之輸入/輸出端 子，用於容納半導體晶片之容器主要係由基板2，支架3， 和輸入/輸出端子4所構成的。在基板2中，2 a表示金屬部 分，2 b表示螺絲底座部分，2 c表示半導體晶片放置空間， 而2d則表示金屬-鑽石混合物。 此外’桌4圖爲金屬·鑽石混合物之放大截面圖，金屬 一 1 6 - 200421577 -鑽石混合物包含鑽石顆粒d，金屬碳化物m，和含有酮和/ 或銀當作主要成份之金屬η。金屬-鑽石混合物的表面最好 具有金電鍍層（η層）沉積在其上。金屬-鑽石混合物被滲入 主要成份爲銅和/或銀之金屬的結果，使藉由本發明所採用 之金屬-鑽石混合物的熱膨脹係數爲5到ιοχ ίο-6/。0。因爲 銅和/或銀之特性的優點，熱膨脹係數爲17到到20 X 10·6/ °C，導熱性不小於3 9 0 W/m . k，彈性係數不小於8 0 G P a，及 熔點不低於900 °C，所以使用銅和/或銀當作滲入金屬-鑽石 混合物之金屬。這些特性最好根據各製程及半導體封裝體 之特性。 詳而言之，關於熱膨脹係數，若鑽石顆粒係經由金屬 碳化物接合之基底模型，被適當體積而含有銅和/或銀當作 主要成份之金屬滲入，則金屬-鑽石混合物的熱膨脹係數， 不會增加到和半導體晶片的熱膨脹係數有很大差異之程 度。此外，因爲銅和銀的導熱性非常高，所以有能轉移半 導體晶片在操作時所產生之熱的優點。 此外，因爲主要成份爲銅和/或銀之金屬的熔點非常 局’所以即使虽其藉由銀頁銅製的材料或其他具有約7 8 0 °C 或更高熔點之黃銅製的材料組合時，半導體封裝體也不會 發生熔化。因此，在鑽石顆粒係經由金屬碳化物接合之模 型內部總是可以穩定。另一·方面，當使用在上述溫度熔化 之金屬時，金屬有時會熔化，且會脫離基板和支架的端面， 因此這種金屬不適當作用於半導體封裝體之材料。 例如’用以建構具有金屬-鑽石混合物之部分基板的方 - 1 7 - 200421577 法，包含將預製金屬-鑽石混合物塡入提供在基板內的孔洞 之中之方法，或在提供在基板內的孔洞之中，產生金屬-鑽 石混合物之方法。雖然下面會說明製造範例的大綱，但是 根據本發明之金屬-鑽石混合物的製造方法不限於或受限於 下面之製造範例。 (製造範例A) 此製造範例根據第5(a)圖到第5(f)圖說明。
首先，如第5(a)圖所示，將鑽石顆粒2裝入容器1之 中。然後提供一個金屬塊3，使與鑽石顆粒2接觸，如第5(b) 圖所示。金屬塊3係一至少含有一個選擇自4a價到6a價 之元素（當作金屬碳化物之金屬成份），和至少一個選擇自Ag，
Cu，Au，Al，Mg和Zn之元素的合金。金屬碳化物之金屬成 份，除了 Ti之外，最好是Zr*，Hf。根據熱特性，最好使用 較少量的金屬形成碳化物。但是，如果量太少，又不會有 效果。基於此原因，形成金屬碳化物之金屬的量，最好要 使形成在鑽石顆粒表面上之碳化物反應層的厚度爲0.0 1到 1 · 0 /z m 〇 其次，如第5c圖所示，將金屬塊3加熱，使其熔化， 然後當金屬熔液4滲入鑽石顆粒2之間時，含有Ti之金屬 熔液4與鑽石2反應的結果，使得在鑽石顆粒2的表面上 形成金屬碳化物5，如第5 ( d)圖所示。 之後，將該材料在真空中加熱，因此，會使金屬4蒸 發，直到鑽石顆粒之間產生空隙。如第5(e)圖所示，打開 鑽石顆粒2之間的空隙，其形成一個剩下鑽石2，金屬碳化 - 1 8 - 200421577 物5和部分金屬4之狀態。 之後，爲了塡滿鑽石顆粒2之間的空隙，將至少含有 一個選擇自Ag，Cu, Au，Al，Mg和Zn之金屬元素的金屬塊 放入容器中，然後保持在壓力減少和加熱之狀態下，使金 屬熔化，然後，如第5 (f)圖所示，滲入鑽石顆粒2之間的 空隙，以塡充空隙。在滲入空隙之金屬6凝固之後，移出 容器，因此可以得到一個金屬-鑽石混合物。 (製造範例B) 首先，先製備包含鑽石顆粒，由選擇自Ag，Cu，Au，A1， Mg和Zn其中之一或更多元素構成的金屬1之粉末，和由 選擇自第4a價，第5a價和第6a價其中之一或更多元素構 成的金屬2之粉末的混合粉末。或是，先製備包含鑽石顆 粒和金屬1與金屬2之合金粉末的混合粉末。將此混合粉 末壓模，以得到混合粉末模型體。另一方面，將由選擇自 Ag，Cu，Au，Al，Mg和Zn之一或更多元素構成的金屬3之 粉末壓模，以得到金屬粉末模型體。金屬粉未模型體係位 在混合粉末模型體上方，而且，在非可氧化環境中，當加 熱或超過金屬3的熔點時，兩個模型體保持彼此相互接觸， 使得金屬2的碳化物形成在鑽石顆粒的表面上，而且熔化 的金屬3則滲入位在鑽石顆粒之間的空隙，在沒有負載的 情形下，形成稠密的物體，因此，可以得到金屬-鑽石混合 物。 此處，金屬1和金屬3不需要是簡單的物質，而是Ag，Cu, Au，Al，Mg和Zn其中任何之一元素爲主要成份之金屬。金 一 1 9 - 200421577 屬2也不需要是簡單的物質，而是選擇自第4a價，第5a 價和第6a價之一元素爲主要成份之化合物。金屬1和金屬 3可以是相同的金屬，或是不同的金屬。 因此，藉由上述製造方法A和B所得到之金屬-鑽石混 合物，具有包含鑽石顆粒，表面被金屬碳化物覆蓋之結構， 及位在鑽石顆粒之間，主要成份爲銀和/或銅之金屬。用在 第一到第三範例中之金屬-鑽石混合物係以製造方法B生 產。 此外，對於在提供在基板內之孔洞中，製造金屬-鑽石 混合物之方法，雖然範例4到8有說明，但是此製造範例 的大網說明如下。 (製造範例C) 首先，先製作包含鑽石顆粒，由選擇自Ag，Cu，An，Al, Mg和Zn之一或更多元素構成的金屬1之粉末，和由選擇 自第4a價，第5a價和第6a價之一或更多元素構成的金屬 2之粉末的混合粉末，以塡入提供在基板內之孔洞中。_由 施壓將鑽石顆粒和金屬粉末封在孔洞內，以建構均勻的密 度。在此情形下，由至少一個選擇自 Ag，Cu，Au，Al，Mg 和Zn之元素所構成的金屬3可以同時製作，以塡入孔洞。 之後，透過加熱，允許金屬1，及在額外塡入金屬3之情形 下，金屬1和金屬3，在非可氧化的環境下滲入，以塡入封 入的粉末之空隙中。此外，金屬2的碳化物形成在鑽石顆 粒的表面上，金屬-鑽石混合物會形成在孔洞之中，且與基 板接合。藉由高壓施壓，粉末可以在孔洞中塑造。 - 20- 200421577 (製造範例D) 下面將說明在提供在基板內之孔洞中，製造金屬-鑽石 混合物之另一種方法。 首先，先壓模包含鑽石顆粒，由選擇自Ag，Cu，Au，Al， Mg和Zn之一或更多元素構成的金屬1之粉末，和由選擇 自第4a價，第5a價和第6a價之一或更多元素構成的金屬 2之粉末的混合粉末，因此可以得到臨時的模型體，其中鑽 石顆粒和金屬粉末係以很均勻的密度分佈。此外，分別製 備由選擇自Ag，Cu，Au，Al，Mg和Zn其中之一或更多元素 構成的金屬3粉末。 其次，以金屬3粉末，臨時性的模型體，金屬3粉末 之順序，將金屬3粉末和臨時性的模型體塡入提供在基板 內的孔洞之中。然後將基板在非可氧化環境中加熱，以允 許金屬3滲入臨時性的模型體，使得臨時性的模型體之空 隙被金屬3塡滿，然後在鑽石顆粒的表面上形成金屬2的 碳化物，因此會在孔洞之中形成金屬-鑽石混合物，而與基 板接合。在此情形下，也可以使用金屬粉末3的壓模體代 替金屬粉末3。臨時性的模型體可以藉由高壓施壓塑造。 此製造範例的槪念圖示於第6圖。 第6(a)圖爲在金屬板之基板上製作非穿透孔之案例 圖，而第6(b)圖爲在金屬板上製作穿透孔之案例圖。因此’ 當形成穿透孔時，金屬薄板係佈在孔洞的底部之上。藉由 保留在金屬薄板的上和下表面之上的金屬層，如圖所示’ 鑽石不需要完全機械加工，此有利於成本。當形成穿透孔 200421577 時，因爲可以藉由施壓形成金屬基板，所以可能可以降低 成本。 當採用製造範例D時，提供在基板內之孔洞最好是錐 形孔，如第7圖所示。藉由將組成和構成鑽石臨時性模型 體之粉末相同的粉末，封入孔洞和錐形孔洞中鑽石臨時性 模型體之間的空隙，接合由於孔洞的生產精密性所發生之 空隙的缺陷，而可以改善金屬-鑽石混合物。 位在基板的金屬-鑽石混合物和金屬部分之間的接合區 域2e之接合狀態示於第8圖。可引用的接合方法包含黃銅 接合法，金屬擴散法，和緊密配合連接法。 在第1圖中，雖然金屬-鑽石混合物係曝露在半導體晶 片的放置空間，或是直接形成在金電鍍層下方之位置，但 是只由形成金屬-鑽石混合物之金屬構成之金屬層的位置， 也可靠近放置面這一側，或是下面這一側。在此情形下， 比較金屬-鑽石混合物係曝露的之案例，可以改善放置空間 之表面粗糙度，因此，此具有可以補償因沒有曝露鑽石顆 粒而發生導熱性下降之效果。 此外，當半導體封裝體經由螺絲底座部分2b用螺絲固 定到外部電路時，半導體封裝體可以藉由金屬或金屬合金 零件的使用堅固地固定。然後，半導體封裝體可經由基板 的螺絲底座部分，用螺絲堅固地連接到外部電路，因此可 以將半導體晶片在操作時所產生的熱，有效地從基板轉移 到散熱片。金電鍍層最好是根據在基板2，支架3，和輸入 /輸出端子4各表面的至少一部分表面上之沉積所形成的。 -22- 200421577 因爲，此金電鍍層能提供抑制因使用環境之氧化所造成的 腐蝕之功能，所以金電鍍層最好覆蓋曝露在金屬-鑽石混合 物表面之銅和/或銀的整個表面，用於支架的輸入/輸出端子 之接合點，和輸入/輸出端子。此外，當半導體封裝體電性 連接到外部電路時，可能要使用焊接物和鋁線，金線，或 金帶作導線連接或導電帶連接。此外，金電鑛層具有所謂 導熱媒體之功能’用以橫向轉移半導體晶片在操作時所產 生的熱。此外，當用以接合基板和支架之物體，根據黃銅 焊接材料，如金（Au)-錫（Sn)和銀（Ag)的黃銅焊接材料組合 時’金電鍍層具有所謂改善可焊接性的媒體之功能，用以 提升黃酮焊接材料的可焊接性。 當使用氦氣（H e)測試半導體封裝體內部的氣密性時， 金電鍍層可以有效地防止部分的H e被金屬-鑽石混合物中 的空氣孔洞捕捉。因此，此金電鍍層對於檢驗非常適合。 此外，因爲半導體晶片在操作時所產生的熱，係經由接合（放 置）半導體晶片的接合部分（放置空間），沿著金電鍍層傳輸， 所以金電鍍層能夠從半導體封裝體的整個內部有效擴散到 封裝體的整個外表面，後後到散熱片和環境。 此金電鍍層的厚度最好是0 · 2到5 // m。當小於0.2 μ m 時，防止曝露在金屬-鑽石混合物表面之銅和/或銀被氧化的 效果，會因針狀孔洞等而打折。此外，當半導體晶片或輸 入/輸出端子係根據黃酮焊接材料，如Au-Sn或Ag焊接材 料連接時，原料的可焊接性容易受到傷害，所以金電鍍層 之導熱媒體功能也會打折，而且在對半導體封裝體內部作 200421577 氣密性測試時，氣密性會顯得不穩定。另一方面，當金β 鍍層的厚度超過5 // m時，因金屬-鑽石混合物和金屬電鑛 層之間產生的熱應力所造成的形變就會很大，意思是金胃 鍍層很容易分離。對成本而言，這樣的厚度也是缺點。 上視圖之形狀大致爲方形之支架3，其4個側壁圍繞著 個別的半導體晶片。換言之，即使當經由黃銅焊接材料， 如銀黃銅焊接材料，將個別的晶片接合在一起時，半導體 晶片在操作時所產生的熱可以有效地擴散，如上所述。比匕 外，單片的晶片數不限定爲4，有可能形成具有兩個連續側 壁之支架，其中兩個個別的晶片係藉由黃銅焊接材料，如 銀黃銅焊接材料接合，具有三個連續側壁之U形支架，其 中個別的晶片使用黃銅焊接材料接合成U形開口，或是一 個支架，其中單一側壁被分割成兩個或更多個使用黃銅焊 接材料接合之側壁。 輸入/輸出端子之接合點3 a係提供在支架的側面或上 面’用以提供保持半導體封裝體內部的氣密性之功能，和 允許高頻訊號在半導體封裝體和外部電路之間輸入和輸出 之功能。支架3最好是由陶瓷材料所製成的，而且陶瓷材 料’如氧化鋁（Al2〇3)陶瓷或氮化鋁（aiN)陶瓷材料，係根據 介電質常數和熱膨脹係數等特性作適當的選擇。 輸入/輸出端子之接合點3 a具有形成以連接輸入/輸出 端子之金屬化層。輸入/輸出端子係由金屬所構成的，如 Fe-Ni合金，或Fe-Ni-Co合金，且藉由黃銅焊接材料或焊 接物連接到形成在支架側面或上面之接合點（金屬化層）。 - 24 - 200421577 因此’本發明之半導體封裝體提供基板2,其具有可以 將半導體晶片放置在其上之放置空間2c和螺絲底座部分 2b，及支架3,其圍繞著放置空間，且具有用以連接輸入/ 輸出端子在其側面上之接合點3 a。基板2係由金屬部分2 a 和金屬-鑽石混合物2 d所構成的，其中包含經由金屬碳化 物接合的鑽石顆粒之模型被銅/或銀滲入。此半導體封裝體 也包含經由黃酮焊接材料連接到接合點之輸入/輸出端子 4。金屬-鑽石混合物的表面最好電鍍-層金。 成爲成品之半導體元件係藉由提供本發明之半導體封 裝體；放置且固定在半導體封裝體的放置空間上，然後電 性連接到輸入/輸出端子之半導體晶片；及接合到支架的上 表面且封入半導體晶片之封蓋製造。 尤其，半導體晶片係經由黏著物，如玻璃，樹脂，黃 銅焊接材 >斗等連接到放置空間的上表面，而半導體晶片的 電極經由連接導線電性連接到預定的輸入/輸出端子。之 後，將封蓋藉由玻璃，樹脂，黃酮焊接材料，接縫接合， 或類似方式接合到封裝體的上表面之結果，半導體晶片密 封地容納在包含基板，支架和輸入/輸出端子的半導體封裝 體之中。藉由將封蓋接合到半導體封裝體的上表面，完成 半導體元件而成爲成品。 本發明不限於或受限於上述之實施例，其不妨礙任何 一種在不脫離本發明之範圍內的修正變化。例如，在容納 在半導體封裝體之中的半導體晶片爲用於無線通訊之MMIC 晶片的案例中，或同樣的，半導體元件係藉由提供具有功 -25- 200421577 率放大器元件和藉由在A120 3陶瓷基板等上方之金屬化厚 膜，而具備有天線之基板的半導體封裝體而製造。 藉由使用來自外部電路的高頻訊號，操作無限半導體 晶片，使此無線半導體元件具有無線訊號傳輸器之功能， 例如，藉由功率放大器將此訊號放大，然後經由天線傳輸 無線訊號，因此，該元件可以在大量的無線通訊領域等之 中使用。 下面將更詳細的說明本發明之範例。
範例1
製備金屬-鑽石混合物，其塑造之尺寸爲1 2 X 4 X 1.5mm，而且其係由覆蓋TiC，平均顆粒直徑爲60#m之鑽 石顆粒，與位在這些鑽石顆粒之間的銀和銅及其合金所構 成的，其導熱性爲5 00 W/m.k或更高，而熱膨脹係數約爲6.5 X l(T6/k。製備厚度爲1.5mm不含氧之高導熱性銅板，其中 以規則的區間形成許多各爲1 2.1 X 4 · 1 mm之孔洞，而其熱 膨脹係數約爲17·0χ 10_6/k。將金屬-鑽石混合物插入無氧 之高導熱性銅板的孔洞之中，然後藉由銀黃銅焊接材料將 其接合。然後將無氧之高導熱性銅板切成30 X 6mm之尺寸， 使得金屬-鑽石混合物位在其中央。在銅板的兩側，形成用 於螺絲固定，具有3.2mm直徑之穿透孔（此部分稱爲部分 1)。爲了比較，也製備一個具有30x6x 1.5mm之尺寸的無 氧高導熱性銅部分，而且在銅部分的兩側，形成用於螺絲 固定，具有3.2mm直徑之穿透孔（此部分稱爲部分2)。然後 分別製備特殊的氧化鋁陶瓷環部分（尺寸爲17x 6x 0.5mm， - 2 6 - 200421577 而在中央之孔洞爲13x 4mm，在其整個下表面之上，形成 厚膜鎢，而在其上表面之上，形成具有寬度爲13mm，分佈 在其較長側的中間之厚膜鎢），及由Fe-Ni-Co(商標名：Kovar) 製成之輸入/輸出導線架。部分1和2與陶瓷環的厚膜鎢部 分電鍍-層Ni。部分1和2，陶瓷環，和導線架用銀黃銅焊 接材料接合在一起。將整個接合體電鍍Ni/Au。在陶瓷環之 中，使用Au Ge焊接LDMOS(橫向擴散式金屬氧化物矽， 如下）型高功率電晶體，然後經由導電帶連接，使其連接到 導線架，以製成半導體元件。 藉由供應電晶體相同電力操作的結果，使用部分1之 元件的晶片表面溫度，與使用部分2之元件相較，低1 5 °C 或更低。此外，當測試持久性時，此半導體晶片的壽命增 加20%或更多。 範例2 製備金屬-鑽石混合物，其塑造之尺寸爲12 X 4 X 1.5m‘m，而且其係由覆蓋TiC，平均顆粒直徑爲60//m之鑽 石顆粒，與位在這些鑽石顆粒之間的銀和銅及其合金所構 成的，其導熱性爲5 0 0 W/m.k或更高，而熱膨脹係數爲6.5 X l(T6/k。製備厚度爲1.5mm無氧之高導熱性銅板，其中以 規則的區間形成許多各爲1 1.95 x 3.9 8mm之孔洞，而其熱 膨脹係數約爲1 7.Ox 1 (T6/k。在不可氧化環境中，先將無氧 之高導熱性銅加熱到500 °C，將金屬-鑽石混合物插入在熱 膨脹下擴張的孔洞之中，冷卻銅板，因此已藉由緊密配合 連接法接合金屬-鑽石混合物。然後將無氧之高導熱性銅板 -27- 200421577 切成30 x 6 mm之尺寸，使得金屬-鑽石混合物位在其中央， 而且在銅板的兩側，形成用於螺絲固定，具有3.2mm直徑 之穿透孔。 類似於範例1，藉由使用氧化鋁陶瓷環部分和Kovat*(商 標名）輸入/輸出導線架，完成封裝體形式。然後，使用AuGe 將LDMOS型高功率電晶體焊接到陶瓷環內部。而且藉由導 電帶連接到導線架，因此製成半導體元件。藉由供應電晶 體相同電力操作的結果，半導體元件展現和範例1的半導 體元件相同的晶片表面溫度，在範例1中，無氧之高導熱 性銅和/金屬-鑽石混合物係藉由銀黃銅焊接材料接合。因 此，也是在持久性測試時，對於半導體晶片的壽命，可以 得到相同的結果。 範例3 製備金屬-鑽石混合物，其塑造之尺寸爲12 X 4 X 1 .4mm，而且其係由覆蓋TiC，平均顆粒直徑爲60 // m之鑽 石顆粒，與位在這些鑽石顆粒之間的銀和銅及其合金所構 成的，其導熱性爲5 0 0 W/m.k或更高，而熱膨脹係數6.5x l(T6/k。然後也要製備厚度爲1.5mm無氧之高導熱性銅板， 其中以規則的區間形成許多各爲1 2.5 X 4.5 mm之孔洞，而 其熱膨脹係數約爲17. 〇x l〇_6/k。將製備好的金屬-鑽石混 合物和構成金屬-鑽石混合物之金屬粉末（銀和銅），塡入位 在無氧高導熱性銅板中之孔洞中，以稍高於銅板。在不可 氧化環境中，將銅板加熱到約1 000 °c。因此，金屬粉末會 在不可氧化環境中軟化和熔化，金屬-鑽石混合物和無氧高 - 28- 200421577 導熱性銅會接合在一起，而且擴散’然後完全封入無氧高 導熱性銅板中之孔洞之中。在硏磨表面，以移除高於銅板 的部分之後’將無氧之高導熱性銅板形成30X 6mm之尺寸， 使得金屬-鑽石混合物位在中央，而且在銅板的兩側，形成 用於螺絲固定，具有3.2 m m直徑之穿透孔。
類似於範例1，藉由使用氧化鋁陶瓷環部分和Kovar(商 標名）輸入/輸出導線架’完成封裝體形式。然後，使用AuGe 將LDMOS型高功率電晶體焊接到陶瓷環內部，而且藉由導 電帶連接到導線架，因此製成半導體元件。藉由供應電晶 體相同電力操作的結果，半導體元件展現和範例1的半導 體元件相同的晶片表面溫度，在範例1中，無氧之高導熱 性銅和金屬-鑽石混合物係藉由銀黃銅焊接材料接合。因 此，也是在持久性測試時，對於半導體晶片的壽命，可以 得到相同的結果。 範例4
製備一具有1.5mm厚度之無氧高導熱銅板，其中以規 則的區間形成許多各爲1 2 · 5 X 4 · 5 nm之孔洞，而其熱膨脹係 數約爲17.〇χ 1 (T6/k。將具有顆粒直徑爲30到80 // m階次之 鑽石顆粒，銀粉，銅粉和活化的銀黃銅焊接材料（Ag-Cu-Ti) 粉末攪拌混合，然後使其適當地塡入在無氧高導熱性銅板 中之孔洞中，以高於銅板。沿著銅板外圍配置固定的支架， 使得銅板在加壓時，在壓力下不會擴張。藉由從上方施壓 銅板，高壓施壓使得表面壓力約爲80 OMPa，鑽石顆粒和金 屬粉末，以很均勻的密度，封入銅板的孔洞中。之後，允 - 29- 200421577
許由A g和C u所構成的金屬，在不可氧化環境下滲入到孔 洞中，以塡滿在封入鑽石顆粒和金屬時剩餘的空氣孔洞， 在此同時，使用T i在鑽石顆粒四周’形成碳化物（T i C)，以 增加金屬接合的堅固性。在硏磨表面’以移除高於銅板的 部分之後，將無氧高導熱性銅板切成30x 6nm之尺寸，使 得金屬-鑽石混合物位在中央，而且在銅板的兩側，形成用 於螺絲固定，具有3.2mm直徑之穿透孔。類似於範例1， 藉由使用氧化鋁陶瓷環部分和Kovar(商標名）輸入/輸出導 線架，完成封裝體形式。然後使用AuGe將LDMOS型高功 率電晶體焊接到陶瓷環內部，而且藉由導電帶連接到導線 架，因此製成半導體元件。
藉由供應電晶體相同電力操作的結果，半導體元件展 現和範例1的半導體元件相同的晶片表面溫度，在範例1 中，無氧之高導熱性銅和金屬-鑽石混合物係藉由銀黃銅焊 接材料接合。因此，也是在持久性測試時，對於半導體晶 片的壽命，可以得到相同的結果。 範例5 製備一具有2mm厚度之無氧高導熱銅板，其中以規則 的區間形成許多各爲1 2.5 X 4.5 m m，深1 . 5 m m之孔洞，而 其熱膨脹係數約爲17. 〇xl〇 _6/k。將具有顆粒直徑爲30到80 // m階次之鑽石顆粒，銀粉，銅粉和活化的銀黃銅焊接材 料（Ag-Cu-Ti)粉末攪拌混合，然後使其適當地塡入在無氧高 導熱性銅板中之孔洞中，以高於銅板。沿著銅板外圍配置 固定的支架，使得銅板在加壓時，在壓力下不會擴張。藉 -30- 200421577 由從上方施壓銅板，高壓施壓使得表面壓力約爲8 0 0 Μ P a， 鑽石顆粒和金屬粉末，以很均勻的密度，封入銅板的孔洞 中。之後，允許由A g和C u所構成的金屬，在不可氧化環 境下滲入到孔洞中，以塡滿在封入鑽石顆粒和金屬時剩餘 的空氣孔洞，在此同時，使用Ti，在鑽石顆粒四周，形成 碳化物（TiC)，以增金屬接合的堅固性。在硏磨表面，以移 除上表面局起的部分，和硏磨反面，以調整到1 . 5 m m的厚 度之後，將無氧高導熱銅板切成30 X 6 mm之尺寸，使得金 屬-鑽石混合物位在中央，而且在銅板的兩側，形成用於螺 絲固定，具有3.2mm直徑之穿透孔。類似於範例1，藉由 使用氧化鋁陶瓷器部分和Kovar(商標名）輸入/輸出導線架， 完成封裝體形式。然後，使用AuGe將LDMOS型高功率電 晶體焊接到陶瓷環內部，而且藉由導電帶連接到導線架， 因此製成半導體元件。 藉由供應電晶體相同電力操作的結果，半導體元件展 現和範例1的半導體元件相同的晶片表面溫度，在範例1 中，無氧之高導熱性銅和金屬-鑽石混合物係藉由銀黃銅焊 接材料接合。因此，也是在持久性測試時，對於半導體晶 片的壽命，可以得到相同的結果。 範例6 製備一具有2mm厚度之Kovar(商標名）板，其中以規 則的區間個別形成許多深1.4mm之12.5x 4.5mm的孔洞。 將具有顆粒直徑爲1 〇到60 // m之鑽石顆粒，銀粉，銅粉和 鈦粉攪拌混合。然後將合物塡入方塊物之中，並且在約爲 -31- 200421577 800MPa之表面壓力下壓模，以製備具有12.4x4.4x1.3mm 尺寸之臨時性模型體’其中鑽石顆粒和金屬粉末係以均勻 密度分佈。還要製備一種粉末，其係混合銀粉和銅粉，使 得重量百分比分別爲72 wt%和28 wt%。將粉末塡入已製備 好的合金板之中，接著塡入臨時性的模型體，然後再塡入 更多的粉末，之後將合金板放在約爲9 0 0 °C之不可氧化環境 腔體中。因此可以得到碳化物（TiC)圍繞著鑽石顆粒，及允 許銀和銅滲入顆粒之間成爲基本共熔結構的結果，所製成 之銅板，所以可以與合金板形成接合。在硏磨合金板的上 面和下面到1.5mm厚之後，將合金板部分切成30x 6mm之 尺寸，使得金屬-鑽石混合物位在中央。在合金板的兩側， 形成用於螺絲固定，具有3.2mm直徑之穿透孔。 類似於範例1，藉由使用氧化鋁陶瓷環部分和Kovar(商 標名）輸入/輸出導線架，完成封裝體形式。然後，使用AuGe 將LDMOS型高功率電晶體焊接到陶瓷環內部，而且藉由導 電帶連接到導線架，因此製成半導體元件。 藉由供應電晶體相同電力操作的結果，半導體元件展 現和範例1的半導體元件相同的晶片表面溫度，在範例1 中’無氧之高導熱性銅和金屬-鑽石混合物係藉由銀黃銅焊 接材料接合。因此，也是在持久性測試時，對於半導體晶 片的壽命，可以得到相同的結果。 範例7 製備一具有2mm厚度無氧高導熱銅板，其中以規則的 區間形成許多深1.4mm而底部爲12.5x 4.5mm之錐形孔洞。 -32 - 200421577 將具有顆粒直徑爲1 0到60 // m之鑽石顆粒，銀粉，銅粉和 鈦粉攬拌混合。然後將合物塡入方塊物之中，並且在約爲 800MPa之表面壓力下壓模，以製備具有12.4χ 4·4χ 1.3mm 尺寸之臨時性模型體，其中鑽石顆粒和金屬粉末係以均勻 密度分佈。還要製備一種金屬模型體，其係藉由壓模一種 混合重量百分比分別爲72 wt %和28 wt %之銀粉和銅粉所製 成的粉末，而得到尺寸爲12.4x4.4mm，而厚度爲 0.5mm 和2mm之金屬模型體。厚〇.5mm之金屬模型體塡入已製備 好的無氧高導熱性銅板，然後再塡入由鑽石顆粒和金屬粉 末所構成的臨時性模型體，然後再塡入厚2mm之金屬模型 體。此外，也將粉末塡入錐形部分，然後將銅板放在約爲900 °C之不可氧化環境腔體中。因此可以得到碳化物（TiC)圍繞 著鑽石顆粒，及允許銀和銅滲入顆粒之間成爲基本共熔結 構的結果，所製成之銅板，所以可以和無氧高導熱性銅板 接合。在硏磨銅板到總厚度爲1 · 5mm，使無氧高導熱性銅 板的下表面剩約20 /z m之後，將銅板切成30x 6mm之尺寸， 使得金屬-鑽石混合物位在中央。在銅板的兩側，形成用於 螺絲固定，具有3.2mm直徑之穿透孔。 類似於範例1，藉由使用在無氧高導熱性銅板剩餘側之 上之氧化鋁陶瓷環部分和Kovar(商標名）輸入/輸出導線架， 完成封裝體形式。然後，使用AuGe將LDMOS型高功率電 晶體焊接到陶瓷環內部，而且藉由導電帶連接到導線架， 因此製成半導體元件。 藉由供應電晶體相同電力操作的結果，半導體元件展 -33- 200421577 現和範例1的半導體元件相同的晶片表面溫度，在範例1 中，無氧之高導熱性銅和金屬-鑽石混合物係藉由銀黃銅焊 接材料接合。因此，也是在持久性測試時，對於半導體晶 片的壽命，可以得到相同的結果。 範例8 製備一具有2mm厚度無氧高導熱銅板，其中以規則的 區間形成許多深1.4 m m而底部爲1 2 · 5 X 4 · 5 m m之錐形孔洞。 製備藉由攪伴混合具有1 0到60 // m顆粒直徑之鑽石顆粒， 銀粉，銅粉和鈦粉，所製成之混合粉末（混合顆粒1 )，及藉 由攪拌混合具有3 00到450 /z m顆粒直徑之鑽石顆粒，銀粉， 銅粉，和鈦粉，所製成之混合粉末（混合顆粒2)。 首先，使混合顆粒1稀疏地塡入一個方塊物之中，然 後將5 mm高，1 1 X 3 mm的支架緩緩地放在塡入的混合顆粒 1之上。再將混合顆粒2封入內部，所以混合顆粒1係封在 方塊物和支架外側之間。然後緩緩地移出支架，及從上面 再封入混合顆粒1，於是在約爲80 OMPa之表面壓力下，將 粉末壓模’以製備一具有12.4x4.4x 1.3mm尺寸之臨時性 模型體。在臨時性模型體之中，鑽石顆粒和金屬粉末係以 固定的密度分佈。還要製備一種金屬模型體，其係藉由壓 模一種混合重量百分比分別爲72 wt%和28 wt%之銀粉和銅 粉所製成的粉，而得到尺寸爲12.4x4.4mm，而厚度爲〇.5mm 和2mm之模型體。厚〇.5mm之金屬模型體，含有鑽石顆粒 和金屬粉末之臨時性模型體，和厚2mm之金屬模型體依序 塡入已製備好的無氧高導熱性銅板。此外，也將粉末塡入 -34- 200421577 錐形部分，然後將銅板放在約爲900°C之不可氧化環境的腔 體中。因此可以得到碳化物（TiC)圍繞著鑽石顆粒，及允許 銀和銅滲入顆粒之間成爲基本共熔結構的結果，所製成之 銅板，所以可以和無氧高導熱性銅板接合。在硏磨銅板到 總厚度爲1 .5mm，使無氧高導熱性銅板的下表面剩約20 // m 之後，將銅板切成30 X 6 mm之尺寸，使得金屬-鑽石混合物 位在中央。在銅板的兩側，形成用於螺絲固定，具有3.2mm 直徑之穿透孔。 類似於範例1，藉由使用在無氧高導熱性銅板剩餘側之 上之氧化鋁陶瓷環部分和Kovar(商標名）輸入/輸出導線架， 完成封裝體形式。然後，使用AuGe將LDMOS型高功率電 晶體焊接到陶瓷環內部，而且藉由導電帶連接到導線架， 因此製成半導體元件。 藉由供應電晶體相同電力操作的結果，半導體元件展 現和範例1的半導體元件相同的晶片表面溫度，在範例1 中，無氧之高導熱性銅和金屬-鑽石混合物係藉由銀黃銅焊 接材料接合。因此，也是在持久性測試時，對於半導體晶 片的壽命，可以得到相同的結果。 本發明係關於一種半導體封裝體，其具有：基板，基 板的上表面提供可以將半導體晶片放置在其上之放置空 間-，而另.一面則提供具有穿透孔或凹槽之螺絲底座部分； 支架，其被提供在基板的上表面之上，以圍住放置空間， 而其側面或上面具有用於輸入/輸出端子之接合點；及輸入/ 輸出端子，其被連接到接合點，其中至少有一部分位在半 -35- 200421577 導體晶片放置空間下方之基板，包含滲入基底模型所製成 之金屬-鑽石混合物，其中鑽石顆粒係經由具有含銅和/或銀 之金屬當作主要成分之金屬碳化物接合，及含有由金屬所 構成之螺絲底座部分的其它部分。因此，半導體封裝體可 以藉由螺絲固定而堅固地連接到外部電路，而且半導體晶 片在操作時所產生的熱可以有效地轉移在基板和支架之 中，然後藉由外部電路的散熱片輻射到環境當中，等等。 此外，因爲本發明之封裝體至少有一部分的基板，支 架，和輸入/輸出端子之表面電鍍-層金，所以可以抑制曝露 在金屬-鑽石混合物表面之銅和/或銀因氧化所造成的腐蝕， 因此在此處所揭露之半導體晶片可以長期穩定地使用。 此外，藉由提供本發明之半導體封裝體；放置且固定 在半導體封裝體的放置空間上，然後電性連接到輸入/輸出 端子之半導體晶片；及接合支架的上表面之封蓋的本發明 半導體元件，其有可能提供採用具有上述功能和效果的半 導體封裝體之高可靠性半導體元件。 (五）圖式簡單說明 第1圖爲用以容納本發明的半導體晶片之封裝體範例 的放大圖； 第2圖爲用以容納第1圖的半導體晶片之封裝體的上 視圖和橫截面圖； 第3圖爲用以容納第1圖的半導體晶片之封裝體的零 件上視圖； 第4圖爲金屬-鑽石混合物的橫截面放大圖； - 3 6 - 200421577 第5圖爲本發明之金屬-鑽石混合物的製造方法範例； 第6圖爲根據本發明之金屬-鑽石混合物的製造方法範 例； 第7圖爲當在基板中提供錐形孔洞時，基板和金屬-鑽 石混合物之間的接合狀態；及 第8圖爲金屬和金屬-鑽石混合物之間的接合狀態。 元件符號說明 1 半導體晶片 2 基板 2 a 金屬部分 2b 螺絲底座部分 2 c 半導體晶片放置空間 2d 金屬-鑽石混合物 3 支架 3a 接合點 4 輸入/輸出端子 5 金屬碳化物

Claims (1)

  1. 200421577 拾、申請專利範圍： 1.一種用以容納半導體晶片之封裝體，包含： 基板’其上表面提供可以將半導體晶片放置在其上之 放置空間，而另一面提供穿透孔或凹槽之螺絲底座部分 ，而且至少有一部分位在放置空間下方之基板，其包含 含有鑽石顆粒之金屬-鑽石混合物， 覆蓋鑽石顆粒表面之金屬碳化物，及 含有銀/或銅當作主要成份，且藉由滲透使位在鑽石顆 粒之間之金屬，而且 其中，其餘的部分還包含由金屬所組成之螺絲底座部 分； 在基板的上表面之上，以圍住放置空間之支架，該支 架側面或上面具有用於輸入/輸出端子之接合點；及 被連接到接合點之輸入/輸出端子。 2 ·如申請專利範圍第1項，用以容納半導體晶片之封裝體 ，其中至少包含金屬和金屬-鑽石混合物之該基板的部分 表面，且/或該支架的部分表面，且/或該輸入/輸出端子 的部分表面有電鍍-層金。 3·如申請專利範圍第1項，用以容納半導體晶片之封裝體 ，其中包含金屬-鑽石混合物之基板的金屬，至少包含一 個選擇自Cu，Fe，Mo，W，Ni，Co和Cr之金屬或金屬合金 ο 4 ·如申請專利範圍第1項，用以容納半導體晶片之封裝體 - 38- 200421577 ，其中包含金屬和金屬-鑽石混合物之該基板的金屬，其 熱膨脹係數等於或大於金屬-鑽石混合物的熱膨脹係數。 5 ·如申請專利範圍第1項，用以容納半導體晶片之封裝體 ，其中用以接合該金屬和該金屬-鑽石混合物之方法係黃 銅焊接法。 6 ·如申請專利範圍第1項，用以容納半導體晶片之封裝體 ，其中用以接合該金屬和該金屬-鑽石混合物之方法，係 一種跟金屬擴散有關之方法。 7 .如申請專利範圍第1項，用以容納半導體晶片之封裝體 ，其中用以接合該金屬和該金屬-鑽石混合物之方法，係 一種緊密配合結合法。 8 .如申請專利範圍第1項，用以容納半導體晶片之封裝體 ，其中鑽石顆粒的平均顆粒直徑爲1〇到700 。 9 .如申請專利範圍第1項，用以容納半導體晶片之封裝體 ，其中鑽石顆粒的平均顆粒直徑，在金屬-鑽石混合物的 中央爲50到700#111，在其周圍爲10到60/zm。 10. —種半導體元件，包含： 如申請專利範圍第1項，用以容納半導體晶片之封裝 體； 放置且固定在放置空間上之半導體晶片；及 與支架的上表面接合之封蓋。 1 1. 一種用以容納半導體晶片之封裝體的製造方法，包含： 將金屬-鑽石混合物塡入提供有孔洞之金屬基板的部分 孔洞之中，該金屬-鑽石混合物包含表面被金屬碳化物覆 200421577 蓋之鑽石顆粒，而金屬含有銀/或銅當作主要成份，而且 金屬係藉滲透使位在鑽石顆粒之間；及 將金屬基板和金屬-鑽石混合物接合在一起，以形成基 板； 提洪放置空間’以放置半導體晶片在基板的上表面之 上； 在基板的力面’ ^供具有穿透孔或凹槽之螺絲底座 部分；及 將基板’位在基板上表面之上，以圍住放置空間，且 在其側或上面具有用於輸入/輸出端子之接合點的支架， 及連接到接合點的輸入/輸出端子組合起來。 1 2 · —種用以容納半導體晶片之封裝體的製造方法，包含： 將鑽石顆粒，含有銅/或銀當作主要成份之金屬粉末， 和用以形成碳化物之金屬粉末，塡入提供有孔洞之金屬 基板的孔洞之中， 封裝鑽石顆粒和金屬粉末的混合物，使鑽石顆粒和金 屬粉末以均勻的密度分佈； 將封裝的混合物加熱，以形成金屬-鑽石混合物，其中 碳化物覆蓋鑽石顆粒的表面，而且藉由允許將含有銅和/ 或銀當作主要成份之金屬滲透進入粉末的空隙當中，將 金屬-鑽石混合物和金屬基板接合在一起，以形成基板； 提供放置空間，以放置半導體晶片在基板的上表面之 上； 在基板的另一面，提供具有穿透孔或凹槽之螺絲底座 -40- 200421577 部分；及 將基板，位在基板上表面之上，以圍住放置空間，且 在其側面或上面具有用於輸入/輸出端子之接合點的支架 ，及連接到接合點的輸入/輸出端子組合起來。 1 3 ·—種用以容納半導體晶片之封裝體的製造方法，包含： 將鑽石顆粒，含有銅和/或銀當作主要成份之金屬粉末 ，和用以形成碳化物之金屬粉末壓模，以形成臨時性模 型體，其中鑽石顆粒和金屬粉末係以均勻的密度分佈； 將臨時性模型體塡入提供有孔洞之金屬基板的孔洞之 鲁 中； · 允許含有銅和/或銀當作主要成份之金屬粉末滲透進入 該臨時性模型體，以形成碳化物覆蓋鑽石顆粒表面之金 屬-鑽石混合物，而且將金屬-鑽石混合物和金屬基板接 合在一起，以得到一個基板； 提供放置空間，以放置半導體晶片在基板的上表面之 上； 在基板的另一面，提供具有穿透孔或凹槽之螺絲底座 部分；及 β 將基板，位在基板上表面之上，以圍住放置空間，且 在其側面或上面具有用於輸入/輸出端子之接合點的支架 ，及連接到接合點的輸入/輸出端子組合起來。 1 4·如申請專利範圍第丨3項，用以容納半導體晶片之封裝體 ，其中，臨時性模型體被夾在含有銅和/或銀當作主要成 份之金屬粉末的模型體之間，然後允許含有銅和/或銀當 作主要成份之金屬，藉由加熱滲透進入臨時性模型體。 -4 1-
TW092135332A 2002-12-18 2003-12-15 Package for housing semiconductor chip, fabrication method thereof and semiconductor device TW200421577A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002366165A JP2004200346A (ja) 2002-12-18 2002-12-18 半導体素子収納用パッケージ、その製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
TW200421577A true TW200421577A (en) 2004-10-16

Family

ID=32376257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092135332A TW200421577A (en) 2002-12-18 2003-12-15 Package for housing semiconductor chip, fabrication method thereof and semiconductor device

Country Status (7)

Country Link
US (1) US20040119161A1 (zh)
EP (1) EP1432029A3 (zh)
JP (1) JP2004200346A (zh)
KR (1) KR20040054553A (zh)
CN (1) CN1529357A (zh)
CA (1) CA2452519A1 (zh)
TW (1) TW200421577A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI843999B (zh) * 2021-04-02 2024-06-01 南韓商日進金剛石股份有限公司 包含統合在碳化物主體頂部的多晶鑽石尖端之高平整度接合工具及其製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976004B1 (en) * 2005-12-28 2017-02-15 A.L.M.T. Corp. Semiconductor element mounting substrate, semiconductor device using the same, and process for producing semiconductor element mounting substrate
US7791188B2 (en) 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
AT11107U1 (de) * 2008-11-20 2010-04-15 Plansee Se Wärmesenke sowie verfahren zu deren herstellung
TWI398956B (zh) * 2009-03-10 2013-06-11 Kinik Co 具有鑽石材料之散熱結構及其製造方法
WO2011049479A1 (en) * 2009-10-21 2011-04-28 Andrey Mikhailovich Abyzov Composite material having high thermal conductivity and process of fabricating same
US9006086B2 (en) 2010-09-21 2015-04-14 Chien-Min Sung Stress regulated semiconductor devices and associated methods
US8778784B2 (en) 2010-09-21 2014-07-15 Ritedia Corporation Stress regulated semiconductor devices and associated methods
TWI464839B (zh) 2010-09-21 2014-12-11 Ritedia Corp 單層鑽石顆粒散熱器及其相關方法
EP2738802B1 (en) * 2011-07-28 2016-06-29 Denka Company Limited Heat dissipating component for semiconductor element
US9194189B2 (en) 2011-09-19 2015-11-24 Baker Hughes Incorporated Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element
US9117793B2 (en) 2012-06-29 2015-08-25 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
AT513520A1 (de) * 2012-10-24 2014-05-15 F & S Vermögensverwaltungs Gmbh Kühlvorrichtung Halbleiter-Bauelement
WO2015030699A2 (en) * 2013-06-28 2015-03-05 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
US20170092560A1 (en) * 2014-05-27 2017-03-30 Denka Company Limited Semiconductor package and method for manufacturing same
DE102014217351A1 (de) * 2014-08-29 2016-03-03 Robert Bosch Gmbh Modulanordnung sowie Getriebesteuermodul
CN106795596A (zh) * 2014-09-02 2017-05-31 联合材料公司 金刚石复合材料和散热部件
JP5807935B1 (ja) * 2014-10-09 2015-11-10 株式会社半導体熱研究所 放熱基板と、それを使用した半導体用モジュール
US20160373154A1 (en) * 2015-06-16 2016-12-22 Ii-Vi Incorporated Electronic Device Housing Utilizing A Metal Matrix Composite
US9728483B2 (en) * 2015-12-09 2017-08-08 Honeywell Federal Manufacturing & Technologies, Llc Method of forming an integrated circuit with heat-mitigating diamond-filled channels
US10910326B2 (en) * 2016-11-17 2021-02-02 Mitsubishi Electric Corporation Semiconductor package
US10658264B2 (en) 2017-09-01 2020-05-19 Analog Devices, Inc. Diamond-based heat spreading substrates for integrated circuit dies
EP3754038B1 (en) * 2018-02-14 2023-01-18 Sumitomo Electric Industries, Ltd. Composite member and method of manufacturing
US10424524B2 (en) * 2018-02-15 2019-09-24 Chengdu Eswin Sip Technology Co., Ltd. Multiple wafers fabrication technique on large carrier with warpage control stiffener
CN111742073B (zh) * 2018-02-21 2022-08-02 住友电气工业株式会社 复合材料和复合材料的制造方法
DE112018007440T5 (de) * 2018-04-06 2020-12-17 Mitsubishi Electric Corporation Halbleitervorrichtung
CN110594989A (zh) * 2018-06-13 2019-12-20 广东美的制冷设备有限公司 空调器和集成式空调控制器
US10720379B2 (en) * 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package
CN109825822A (zh) * 2019-02-26 2019-05-31 深圳市瑞世兴科技有限公司 一种金刚石/铜半导体封装材料表面加工方法
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
US20220186347A1 (en) * 2019-03-29 2022-06-16 Sumitomo Electric Industries, Ltd. Composite material
CN116667809B (zh) * 2023-07-27 2023-09-29 北京炬玄智能科技有限公司 内置晶振封装结构、半导体器件、封装工艺和生产方法
CN117139767B (zh) * 2023-10-27 2023-12-26 合肥先进封装陶瓷有限公司 一种陶瓷封壳体输送装置及其装配设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129143A1 (de) * 1971-06-11 1972-12-21 Wesch, Ludwig, Prof Dr , 6900 Heidelberg Kunstbetonlaminat
US5126102A (en) * 1990-03-15 1992-06-30 Kabushiki Kaisha Toshiba Fabricating method of composite material
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP3617232B2 (ja) * 1997-02-06 2005-02-02 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法ならびにそれを用いた半導体パッケージ
US5920458A (en) * 1997-05-28 1999-07-06 Lucent Technologies Inc. Enhanced cooling of a heat dissipating circuit element
JP3893681B2 (ja) * 1997-08-19 2007-03-14 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法
US6335863B1 (en) * 1998-01-16 2002-01-01 Sumitomo Electric Industries, Ltd. Package for semiconductors, and semiconductor module that employs the package
US6211463B1 (en) * 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6758263B2 (en) * 2001-12-13 2004-07-06 Advanced Energy Technology Inc. Heat dissipating component using high conducting inserts
US6727117B1 (en) * 2002-11-07 2004-04-27 Kyocera America, Inc. Semiconductor substrate having copper/diamond composite material and method of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI843999B (zh) * 2021-04-02 2024-06-01 南韓商日進金剛石股份有限公司 包含統合在碳化物主體頂部的多晶鑽石尖端之高平整度接合工具及其製造方法

Also Published As

Publication number Publication date
US20040119161A1 (en) 2004-06-24
CA2452519A1 (en) 2004-06-18
CN1529357A (zh) 2004-09-15
KR20040054553A (ko) 2004-06-25
EP1432029A3 (en) 2004-08-04
EP1432029A2 (en) 2004-06-23
JP2004200346A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
TW200421577A (en) Package for housing semiconductor chip, fabrication method thereof and semiconductor device
US5886407A (en) Heat-dissipating package for microcircuit devices
US5972737A (en) Heat-dissipating package for microcircuit devices and process for manufacture
KR100745872B1 (ko) 구리/다이아몬드 복합체 물질을 갖는 반도체 기판 및 그의제조방법
US5481136A (en) Semiconductor element-mounting composite heat-sink base
US6238454B1 (en) Isotropic carbon/copper composites
JP3841633B2 (ja) 半導体レーザモジュール
US20040183172A1 (en) Package for housing semiconductor chip, and semiconductor device
US6737168B1 (en) Composite material and semiconductor device using the same
JPH06506321A (ja) 高熱伝導率の表装装置
EP0482812B1 (en) Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
JP2007500450A (ja) 複合材料及び電気回路又は電気モジュール
US20010003377A1 (en) Heat sink for a semiconductor device
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
KR100413848B1 (ko) 광모듈용 밀폐형 패키지
JP2003017761A (ja) 表面実装対応熱電変換モジュール及び熱電変換モジュール一体型パッケージ
CN1497716A (zh) 用于装载半导体芯片的封装及半导体器件
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
JPH04348062A (ja) 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
JP2003197803A (ja) 半導体パッケージ
JP2003188295A (ja) 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板
JP2003037204A (ja) 半導体素子収納用パッケージ
TW202324668A (zh) 含有具熱膨脹係數匹配安裝墊之基體之射頻封裝體及相關聯製造方法
JPH07297322A (ja) 複合セラミック基板及びその製造方法
JPH0465544B2 (zh)