JP2003188301A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003188301A
JP2003188301A JP2001386230A JP2001386230A JP2003188301A JP 2003188301 A JP2003188301 A JP 2003188301A JP 2001386230 A JP2001386230 A JP 2001386230A JP 2001386230 A JP2001386230 A JP 2001386230A JP 2003188301 A JP2003188301 A JP 2003188301A
Authority
JP
Japan
Prior art keywords
metal
semiconductor element
layer
carbon composite
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001386230A
Other languages
English (en)
Inventor
Yasuyoshi Kunimatsu
廉可 國松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001386230A priority Critical patent/JP2003188301A/ja
Publication of JP2003188301A publication Critical patent/JP2003188301A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 半導体素子が発する大量の熱を十分に基体の
下面側に伝達しきれず、半導体素子が熱で誤動作したり
熱破壊されるという問題があった。 【解決手段】 上面に半導体素子を載置する載置部を有
する板状の基体2が、一方向性炭素繊維lの集合体が内
部に分散された炭素質母材m中にAg,Ti,Cr,Z
rおよびWのうちの少なくとも一種を0.2〜10重量%な
らびにCuを90〜99.8重量%含有する金属成分nが含浸
されるとともに中央部に上下面を貫通する貫通穴2bが
形成された金属炭素複合体Aと、貫通穴2bに金属炭素
複合体Aの上下面に略面一となるように嵌着されたCu
板Zと、Cu板Zの上下面および金属炭素複合体Aの上
下面に順次積層されたステンレススチール層XおよびC
u層Yと、Cu層Yの表面および金属炭素複合体Aの側
面に被着された金属メッキ層bとを有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSIやFET
(Field Effect Transistor:電界効果型トランジスタ
ー)などの半導体素子を収容するための半導体素子収納
用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】従来の半導体素子収納用パッケージ(以
下、半導体パッケージという)を図3〜図5にそれぞれ
平面図、断面図および部分拡大断面図で示す(特開2000
−150746公報参照)。なお、この半導体パッケージは光
半導体パッケージとして用いられる場合もあるが、光半
導体パッケージに設けられる集光レンズとしての透光性
部材や光ファイバ固定部材などについては省略して以下
に説明する。
【0003】この半導体パッケージは、上面に半導体素
子101が載置される載置部102aを有する略四角形の基体
102と、基体102の上面に載置部102aを囲繞するように
銀ロウ等のロウ材で接合され、側部に貫通孔または切欠
き部から成る入出力端子の取付部103aが設けられた枠
体103と、取付部103aに嵌着された入出力端子105とを
有する。この入出力端子105は、メタライズ層105aが枠
体103の内外を導通するように形成されるとともに、外
部電気回路に接合されるリード端子106が枠体103外側の
メタライズ層105aに銀ロウなどのロウ材でロウ付けさ
れる。また、シールリング104は、ほぼ面一となる枠体1
03上面と入出力端子105の上面に銀ロウなどのロウ材で
接合され、半導体パッケージに蓋体(図示せず)をシー
ム熔接やロウ付けする際の接合媒体として機能する。
【0004】基体102は、その上面から下面にかけて一
方向に配列した一方向性炭素繊維を炭素で結合した一方
向性炭素繊維複合材料から成る。一方向性炭素繊維複合
材料は、横方向(一方向性炭素繊維の方向に垂直な方
向)の弾性率が極めて低く、かつ熱膨張係数が約7×10
-6/℃であり、その上下面にクロム(Cr)−鉄(F
e)合金層から成る第1層と、銅(Cu)から成る第2
層と、Fe−ニッケル(Ni)−コバルト(Co)合金
層から成る第3層との3層構造である金属層が被着され
ている。これにより、横方向の熱膨張係数を10×10-6
13×10-6/℃に調整している。
【0005】また、基体102の縦方向(一方向性炭素繊
維の方向)の弾性率は、一方向性炭素繊維の方向の弾性
率が非常に高いため高く、また縦方向の熱膨張係数は一
方向性炭素繊維の方向の熱膨張係数(殆ど0〜5×10-6
/℃程度)に近似したものとなる。また基体102は、縦
方向の熱伝導率が約300W/m・K以上と非常に高いの
に対し、横方向の熱伝導率は、それぞれの一方向性炭素
繊維の間に非常に多くの気孔が有るため約30W/m・K
以下と非常に低く、縦方向と横方向とで熱伝導率が大き
く異なっている。
【0006】このような基体102は、外部電気回路基板
のヒートシンク部にネジ止めされて密着固定されること
により、半導体素子101が作動時に発する熱を効率よく
ヒートシンク部に伝える所謂放熱板としても機能する。
【0007】そして、基体102を有する半導体パッケー
ジに半導体素子101を載置固定した後、半導体素子101と
メタライズ層105aとをボンディングワイヤで電気的に
接続し、蓋体により半導体素子101を気密に封止するこ
とにより、製品としての半導体装置となる。なお、半導
体素子101は外部電気回路から入力される電気信号によ
り作動する。
【0008】
【発明が解決しようとする課題】しかしながら、近年、
半導体素子101の発熱量が非常に大きい場合、その熱は
基体102上面の載置部102aからほぼ直下のみにしか伝わ
らないことから、熱は基体102と枠体103とからなる空所
(内部空間)に畜熱され易く、その結果、半導体素子10
1の作動性が劣化したり、半導体素子101が熱破壊される
といった問題点があった。
【0009】また、第1層のCr−Fe合金層は、その
Fe成分と、一方向性炭素繊維中のカーボン(C)およ
び第2層のCu層との相互拡散により接合されているた
め、これらの拡散層で、Cr−Fe合金層からカーボン
への熱伝達効率が劣化し、Cu層からCr−Fe合金層
への熱伝達効率が劣化していた。また、Cr−Fe合金
層自体の熱伝導率が15〜20W/m・K程度と非常に低
い。主にこれらの理由で、基体1の縦方向および横方向
の熱伝達効率が劣化していた。
【0010】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、IC,LSI等の半導体
集積回路素子やFET等の半導体素子の熱を効率よく半
導体パッケージの外部、例えば外部電気回路基板のヒー
トシンク部に伝え、半導体素子の作動時の温度を適正な
ものとし、半導体素子を長期に亘り正常かつ安定に作動
させることにある。
【0011】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上面に半導体素子を載置する載置部を有する板状
の基体と、該基体の上面に前記載置部を囲繞するように
接合され、側部に貫通孔または切欠き部から成る入出力
端子の取付部を有する枠体と、前記取付部に嵌着された
入出力端子とを具備した半導体素子収納用パッケージに
おいて、前記基体は、一方向性炭素繊維の集合体が内部
に分散された炭素質母材中に銀,チタン,クロム,ジル
コニウムおよびタングステンのうちの少なくとも一種を
0.2〜10重量%ならびに銅を90〜99.8重量%含有する金
属成分が含浸されているとともに中央部に上下面を貫通
する貫通穴が形成された金属炭素複合体と、前記貫通穴
に前記金属炭素複合体の上下面に略面一となるように嵌
着された銅板と、該銅板の上下面および前記金属炭素複
合体の上下面に順次積層されたステンレススチール層お
よび銅層と、該銅層の表面および前記金属炭素複合体の
側面に被着された金属メッキ層とを有していることを特
徴とする。
【0012】本発明は、上記の構成により、金属炭素複
合体が、炭素質母材と、一方向性炭素繊維の集合体と、
高温高圧下で含浸された銅を主成分とする金属成分とか
らなるため、その表面状態が非常に緻密になる。また、
Fe成分とC成分とは相互拡散することから、金属炭素
複合体の上下面にステンレススチール層を非常に強固に
接合でき、ステンレススチール層の熱膨張による歪みは
金属炭素複合体の熱膨張による歪みに近似するように抑
制される。さらに、Fe成分とCu成分とは相互拡散す
ることから、Cu板の上下面にステンレススチール層を
強固に接合できる。また、金属炭素複合体の上下面およ
び銅板の上下面に接合されるステンレススチール層は一
体的に形成される。従って、Cu板の熱膨張による歪み
は金属炭素複合体の熱膨張による歪みに近似するように
ステンレススチール層によって抑え込まれ、金属炭素複
合体の熱膨張係数に近似した半導体素子を、Cu板の上
面にステンレススチール層等を介して接合できる。その
結果、半導体素子の熱はCu板を介して効率良く外部に
放散される。
【0013】また、含浸された金属成分は金属炭素複合
体の側面に露出しており、NiメッキやCuメッキ等の
金属メッキ層を基体の側面に信頼性よく被着させること
ができる。このような側面に露出した金属成分により、
金属メッキ層と炭素繊維との接合における接合力の弱さ
が補強され、さらに基体の側面が緻密化されるため、炭
素繊維と接合する金属メッキ層の表面欠陥を極めて小さ
くできる。そのため、金属炭素複合体から金属メッキ層
が剥がれ難くなり金属成分の酸化を有効に防止できる。
【0014】本発明において、好ましくは、前記金属炭
素複合体および前記銅板の厚さが500〜1500μmであ
り、前記ステンレススチール層の厚さが5〜50μmであ
り、かつ前記銅層の厚さが200〜650μmであることを特
徴とする。
【0015】本発明は、上記の構成により、半導体素子
を基体に信頼性よくかつ強固に載置固定でき、また半導
体素子から基体への熱伝達効率が極めて良好となるとと
もに金属炭素複合体を基体の一部として用いているため
に基体の重さを小さくすることができる。さらに、熱伝
達媒体としてCu板を用いているため、半導体素子の接
地状態が強化され、半導体素子に入出力する高周波信号
の伝送損失が小さくなるとともに外部の電界の影響を極
めて小さくできる。
【0016】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されるととも
に入出力端子に電気的に接続された半導体素子と、枠体
の上面に取着された蓋体とを具備したことを特徴とす
る。
【0017】本発明は、上記の構成により、基体は主成
分としてCuが炭素質母材内に含浸されているとともに
ステンレススチール層やCu層が形成されているため、
基体を外部装置にネジ止めする際に発生する押圧力や圧
縮応力が基体の表面に加わった場合、基体が押圧力や圧
縮応力に対してつぶれ難くなる。従って、例えばマザー
ボード等の外部電気回路基板にネジ止めした際、基体が
厚さ方向に潰れることにより締め付けが緩くなって密着
固定が不十分となり、外部への熱放散性が損なわれると
いった不具合が解消される。
【0018】
【発明の実施の形態】本発明の半導体パッケージを以下
に詳細に説明する。図1,図2は本発明の半導体パッケ
ージについて実施の形態の一例を示すものであり、図1
は半導体パッケージの断面図、図2は図1における半導
体パッケージの基体の部分拡大断面図である。
【0019】図1において、Aは金属炭素複合体、Zは
金属炭素複合体Aの中央部に設けられた貫通穴2bに金
属炭素複合体Aの上下面に略面一となるように嵌着され
たCu板、aは金属炭素複合体Aの上下面およびCu板
Zの上下面に一体的に接合されたステンレススチール層
XおよびCu層Yから成る金属層、2は金属炭素複合体
A,Cu板Z,金属層aからなる基体である。また、3
は枠体、4はシールリング、5は入出力端子、7は蓋体
である。これら基体2、枠体3、シールリング4、入出
力端子5および蓋体7とで半導体素子1を内部に収容す
る容器が基本的に構成される。
【0020】また、図2において、lは一方向性炭素繊
維、mは炭素質母材、nは銀(Ag),チタン(T
i),クロム(Cr),ジルコニウム(Zr),タング
ステン(W)のうちの少なくとも一種を0.2〜10重量%
ならびにCuを90〜99.8重量%含有する金属成分、Aは
金属炭素複合体であり、金属成分nが含浸された炭素質
母材m内に一方向性炭素繊維lの集合体が分散されて成
る。また、Xはステンレススチール層、YはCu層、b
はNiメッキ層,Cuメッキ層等からなる金属メッキ層
であり、金属炭素複合体AおよびCu板Zの上下面にス
テンレススチール層XとCu層Yとが順次積層され、C
u層Yの表面および金属炭素複合体Aの側面に金属メッ
キ層bが被着されることにより、基体2が構成される。
【0021】一方向性炭素繊維l,炭素質母材mおよび
金属成分nから構成される金属炭素複合体Aは、例えば
以下の工程[1]〜[5]のようにして作製される。
【0022】[1]一方向性炭素繊維lの束を炭素で結合
したブロックを小さな一方向性の炭素繊維1からなる小
さな集合体に破砕し、破砕された一方向性炭素繊維lの
集合体を集めて固体のピッチあるいはコークス等の微粉
末を分散させたフェノール樹脂等の熱硬化性樹脂の溶液
中に浸す。なお、ブロックを破砕して得られる小塊の大
きさは、立方体のものに換算して一辺が約0.1〜1mm
程度である。
【0023】[2]これを乾燥させて所定の圧力を加える
とともに加熱して熱硬化性樹脂部分を硬化させる。
【0024】[3]不活性雰囲気中、高温で焼成すること
でフェノール樹脂とピッチあるいはコークスの微粉末を
炭化させて炭素質母材mとする。炭素質母材mは、それ
自体が200〜300W/m・Kの大きな熱伝導率を有し、半
導体素子1が発する熱の伝熱経路としても機能する。
【0025】[4]一方、溶融したCuの中にAg,T
i,Cr,Zr,Wから選ばれた少なくとも一種を0.2
〜10重量%ならびにCuを90〜99.8重量%含有する金属
成分n(液状体)を、炭素質母材m内に高温高圧のもと
で含浸させたブロックとなす。含浸された金属成分nは
塊状または薄板状であり、炭素質母材m内に分散される
こととなる。このブロックを板状に切り出して金属炭素
複合体Aとなる板を作製し、この板の寸法は、例えば厚
さが0.5〜1.5mm程度、平面視における縦×横の寸法が
100mm角程度である。
【0026】[5]この板を、中央部に貫通穴が形成され
た略四角形である所望の形状に加工して金属炭素複合体
Aを作製する。
【0027】本発明の基体2は、金属炭素複合体Aの貫
通穴2bにCu板Zが嵌着され、さらにCu板Zおよび
金属炭素複合体Aの上下面に接合するようにステンレス
スチール層XおよびCu層Yとが高温,高圧のもとでの
拡散接合によって接合されている。Cu板Zとステンレ
ススチール層とは、FeとCuとの相互拡散により接合
されるとともに、金属炭素複合体Aとステンレススチー
ル層XとはC成分とFe成分とが相互拡散することによ
り非常に強固に接合されている。また、金属層2aの表
面および金属炭素複合体Aの側面にはNiメッキ層,C
uメッキ層等の金属メッキ層bが形成される。
【0028】このような構成を有することにより、半導
体素子1の熱の大部分は、基体2の上面側のCu層Yお
よびステンレススチール層Xを介してCu板Zに伝えら
れ、次に速やかに下面側のステンレススチール層Xおよ
びCu層Yを介して外部電気回路基板のヒートシンク部
に伝達され外部に放散される。また、Cu層Yを横方向
に伝わった熱は、金属炭素複合体Aの内部の炭素質母材
mや一方向性炭素繊維lの集合体および金属成分nを介
してランダムな方向に伝達され、基体2の下面,側面の
金属メッキ層bを介して速やかに外部電気回路基板のヒ
ートシンク部に伝えられ外部に放散される。
【0029】また、基体2は金属成分nおよび金属層a
によってその剛性が高くなっている。その結果、Cu板
Zの熱膨張による歪みは金属炭素複合体Aの熱膨張によ
る歪みに近似するように抑え込まれており、金属炭素複
合体Aの熱膨張係数に近似した半導体素子1を、Cu板
Zの上面にステンレススチール層X等を介して接合でき
る。その結果、半導体素子1の熱はCu板Zを介して効
率良く外部に放散される。
【0030】具体的には、金属炭素複合体A(熱膨張係
数:7×10-6〜10×10-6/℃)の上下面に接合されたス
テンレススチール層X(熱膨張係数:11×10-6〜14×10
-6/℃)は、金属炭素複合体Aとの接合が非常に強固で
あるため、熱膨張による歪みが抑制され、金属炭素複合
体Aの熱歪みにほぼ近似したものとなる。また、ステン
レススチール層Xは、金属炭素複合体Aとステンレスス
チール層Xとの接合ほど強固ではないが、一体的にCu
板Zの上下面にも比較的強固に接合されているため、ス
テンレススチール層XとCu板Zとの熱膨張による歪み
は、金属炭素複合体Aの熱歪みにほぼ近似することにな
る。また、金属炭素複合体Aは、ステンレススチール層
X表面に拡散接合されるCu層Yの好ましい厚さが200
〜650μmと比較的薄いため、Cu層Yによる熱歪みの
影響を受け難い。従って、基体2は全体的に金属炭素複
合体Aの熱膨張係数にほぼ近似することとなり、その熱
膨張係数に近似した半導体素子1を強固に接合できる。
【0031】本発明において、金属炭素複合体Aおよび
Cu板Zの厚さは500〜1500μmが良く、500μm未満で
は高い剛性を有する金属炭素複合体Aを作製するのが困
難であり、1500μmを超えると、基体2に近接配置され
ている他の半導体装置や外部電気回路基板に高周波信号
を伝送する際に、金属炭素複合体Aの厚さが厚いため、
高周波信号がまわり込むことに起因するインダクタンス
が大きくなり、インサーションロス(挿入損失)が大き
くなるという問題が発生する。
【0032】また、ステンレススチール層Xの厚さは5
〜50μmが良く、5μm未満では高い剛性を有するステ
ンレススチール層Xの作製が非常に困難であり、50μm
を超えると、熱伝導率の比較的低いステンレススチール
層Xの厚さが厚くなることにより、半導体素子1の熱を
効率良く外部に放散し難い。また、この場合、金属炭素
複合体Aがステンレススチール層Xの熱膨張による熱歪
みを抑制するのが困難になり、基体2全体の熱膨張によ
る熱歪みを金属炭素複合体A、即ち半導体素子1の熱膨
張による熱歪みに近似させ難い。その結果、半導体素子
1が基体2から剥がれる等して、半導体素子1の熱を効
率良く外部に放散させ難くなる。
【0033】また、Cu層Yの厚さは200〜650μmが良
く、200μm未満では半導体素子1の熱を効率良く横方
向(載置部2aの面に平行方向)に伝える機能が損なわ
れる。即ち、Cu層Yは半導体素子1の熱を効率良く横
方向に伝える機能を有している。また、650μmを超え
ると、Cu層Yの熱膨張による熱歪みがステンレススチ
ール層Xや金属炭素複合体Aに及ぼす影響が大きくな
り、基体2全体の熱膨張による熱歪みが大きくなる。そ
の結果、半導体素子1が基体2から剥がれる等して半導
体素子1の熱を効率良く外部に放散させ難くなる。
【0034】また、金属炭素複合体Aは金属成分nが含
浸されていることにより、炭素質母材mの密着性が非常
に良好となる。そのため、半導体素子1の熱の一部は基
体2の内部を効率よく伝達し、外部電気回路基板のヒー
トシンク部に確実に伝達される。
【0035】なお、金属成分nがAgとCuから成る場
合、金属成分nと炭素質母材mとは、それらの間の濡れ
性が高いため密着性が非常に高くなる。また、金属成分
nがTi,Cr,Zr,Wのうちの少なくとも一種とC
uとからなる場合、金属成分nと炭素質母材mとは、そ
れらの間でTi,Cr,Zr,Wの炭素化合物が生成さ
れるため密着性が非常に高くなる。Ag,Ti,Cr,
Zr,Wのうちの少なくとも一種が0.2重量%未満の場
合、濡れ性が低下したり、またこれらの金属の炭素化合
物の生成が促進されないため、密着性が低下する。特
に、Ti,Cr,Zr,Wの場合には、Cu中に融解さ
れ難くなり、熱伝導性の低いTi,Cr,Zr,WがC
u中および/またはCu表面に分散されることとなり、
半導体素子1の熱は基体2の内部を効率よく伝達し難く
なる。
【0036】金属炭素複合体Aに対する金属成分nの含
有量は10〜20重量%がよい。10重量%未満になると、横
方向で所望の熱伝導率が得られず、20重量%を超える
と、基体2と半導体素子1との熱膨張係数差が大きくな
り、半導体素子1と基体2との接合部にクラックが発生
し易くなる。基体2と半導体素子1との熱膨張係数差を
考慮すると、より好ましくは15〜20重量%がよい。ま
た、金属成分nの含有量を10〜20重量%と好適な範囲と
することにより、金属炭素複合体Aの表面に現われる金
属成分nの表面積の割合は、金属炭素複合体Aの表面積
に対して約6〜10%となり、これにより金属メッキ層b
の被着強度が向上する。
【0037】また、熱膨張係数について、金属成分nを
炭素質母材m内に10〜20重量%程度の好適な含有量で含
浸させれば、金属炭素複合体Aの熱膨張係数が半導体素
子1と大幅に異なる程度に上昇することはない。また、
金属成分nのうち特にAgの場合は熱伝導率が非常に高
いため、半導体素子1の熱を伝えるのに有利である。ま
た、金属炭素複合体Aの弾性率は従来に比し高くなるた
め、金属成分nが基体2の両端部をネジで外部電気回路
基板に締め付けた際の補強材として機能し、基体2の破
損を有効に防止する。
【0038】また、金属成分nの融点は非常に高いた
め、半導体パッケージを融点が780℃程度以上の銀ロウ
等のロウ材で組立てても金属成分nが溶融することはな
く、常に炭素質母材m内を安定にしておくことができ
る。なお、ロウ付け時に溶融するような金属成分nの場
合は基体2の端面から流れ出すことがあり、半導体パッ
ケージとしては不適である。
【0039】Cu層Yの表面および金属炭素複合体Aの
側面に被着される金属メッキ層bは、Niメっき層やC
uメッキ層からなる。基体2の上下面における金属メッ
キ層bは、基体2上に枠体3を容易に接合させることを
可能とする。一方、基体2の側面における金属メッキ層
bは、側面に露出する金属成分nの酸化腐食を有効に防
止する。この金属メッキ層bの厚さは1〜30μmがよ
く、1μm未満の場合、その厚さのバラツキにより金属
メッキ層bが殆ど被着されない部位が発生することがあ
る。この場合、表面が酸化され易くなったり、枠体3の
接合強度が劣化するなどの不具合を招来する。一方、30
μmを超えると、Niメッキ層の場合は熱伝達効率が低
くなって半導体素子1の熱が速やかに放散されなくな
り、Cuメッキ層の場合は金属炭素複合体Aの側面との
熱膨張差により密着性が低下する。
【0040】また、金属層aは、半導体パッケージ内部
の気密性をヘリウム(He)を使用して検査する際、H
eが一方向性炭素繊維lの気孔中にトラップされるのを
有効に防止し、気密性検査に対して適確な判定が得られ
る。
【0041】基体2の上面には、側部に貫通孔または切
欠き部から成る入出力端子5の取付部3aを有する枠体
3が、載置部2aを囲繞するようにAgロウ等のロウ材
で接合される。この枠体3は、高周波信号が入出力され
る半導体素子1の周辺部を電磁的に遮蔽するため、Fe
−Ni−Co合金等の金属材料から成るのが一般的であ
るが、酸化アルミニウム(Al23)セラミックス,窒
化アルミニウム(AlN)セラミックス等のセラミック
スで形成してもよい。例えば、Fe−Ni−Co合金か
らなる場合、この合金のインゴットに圧延加工やプレス
加工等の金属加工を施すことにより所定形状に作製され
る。また、その表面には酸化腐食を有効に防止するため
に、0.5〜9μmのNi層や0.5〜5μmのAu層等の金
属層をメッキ法により被着させておくとよい。
【0042】枠体3の取付部3aには、その内周面に入
出力端子5がAgロウ等のロウ材を介して嵌着接合され
る。この入出力端子5は、絶縁性のセラミック基板に導
電性のメタライズ層5aが被着された平板部と、メタラ
イズ層5aを間に挟んで平板部の上面に接合された立壁
部とから成り、半導体パッケージ内部の気密性を保持す
るとともに半導体パッケージと外部電気回路との高周波
信号の入出力を行うものである。なお、セラミック基板
の材料は、誘電率や熱膨張係数等の特性に応じて、Al
23セラミックスやAlNセラミックス等のセラミック
ス材料から選択すれば良い。
【0043】入出力端子5は、セラミック基板と成る原
料粉末に適当なバインダー、溶剤等を添加混合してスラ
リー状と成し、このスラリーをドクターブレード法やカ
レンダーロール法等の成形方法によってセラミックグリ
ーンシートとし、次にセラミックグリーンシートに適当
な打ち抜き加工を施すとともに、メタライズ層5aとな
るW,モリブデン(Mo),マンガン(Mn)等の粉末
に有機溶剤、溶媒を添加混合して得た金属ペーストを、
従来周知のスクリーン印刷法により所望のパターン形状
に印刷塗布し、約1600℃の高温で同時焼成して作製され
る。
【0044】また、メタライズ層5aの上面には、入出
力端子5との接合を強固にするために熱膨張係数が入出
力端子5のセラミック基板に近似した部材から成るリー
ド端子(図示せず)がAgロウ等のロウ材で接合され
る。例えば、入出力端子5のセラミック基板がAl23
セラミックスから成る場合、リード端子はFe−Ni−
Co合金やFe−Ni合金から成る。
【0045】この入出力端子5が嵌着接合された枠体3
の上面には、蓋体7をシーム熔接やAu−錫(Sn)ロ
ウで接合するための接合媒体として機能する、Fe−N
i−Co合金,Fe−Ni合金等の金属から成るシール
リング4が、Agロウ等のロウ材で接合される。シール
リング4は、例えばFe−Ni−Co合金から成る場
合、この合金のインゴットに圧延加工やプレス加工等の
金属加工を施すことにより所定形状に作製される。ま
た、その表面には酸化腐食を有効に防止するために、0.
5〜9μmのNi層や0.5〜5μmのAu層等の金属層を
メッキ法により被着させておくと良い。このシールリン
グ4の上面には、Fe−Ni−Co合金,Fe−Ni合
金等から成る金属製の蓋体7、またはAl23セラミッ
クス,AlNセラミックス等から成るセラミックス製の
蓋体7が接合され、蓋体7により半導体素子1を半導体
パッケージ内部に気密に封止する。
【0046】このように、本発明の半導体パッケージ
は、上面に半導体素子1を載置する載置部2aを有する
略四角形の基体2と、基体2の上面に載置部2aを囲繞
するように接合され、側部に貫通孔または切欠き部から
成る入出力端子5の取付部3aを有する枠体3と、取付
部3aに嵌着された入出力端子5とを具備している。そ
して、基体2は、一方向性炭素繊維lの集合体が内部に
分散された炭素質母材m中にAg,Ti,Cr,Zrお
よびWのうちの少なくとも一種を0.2〜10重量%ならび
にCuを90〜99.8重量%含有する金属成分nが含浸され
ているとともに中央部に上下面を貫通する貫通穴2bが
形成された金属炭素複合体Aと、貫通穴2bに金属炭素
複合体Aの上下面に略面一となるように嵌着されたCu
板Zと、Cu板Zの上下面および金属炭素複合体Aの上
下面に順次積層されたステンレススチール層XおよびC
u層Zと、Cu層Zの表面および金属炭素複合体Aの側
面に被着される金属メッキ層bとを有している。
【0047】また、上記本発明の半導体パッケージと、
載置部2aに載置固定され入出力端子5に電気的に接続
された半導体素子1と、枠体3の上面に接合された蓋体
7とを具備することにより、製品としての半導体装置と
なる。この半導体装置は、具体的には、載置部2aに半
導体素子1をガラス,樹脂,ロウ材等の接着剤を介して
載置固定し、半導体素子1の電極をボンディングワイヤ
を介して所定のメタライズ層5aに電気的に接続し、し
かる後、シールリング4上面に蓋体7をガラス,樹脂,
ロウ材,シーム溶接等により接合することで、基体2,
枠体3,シールリング4,入出力端子5および蓋体7か
ら成る半導体装置の内部に半導体素子1を収納して成
る。この半導体装置は外部電気回路から供給される高周
波信号により半導体素子1を作動させる。
【0048】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更を行
うことは何等支障ない。例えば、半導体パッケージとし
て、枠体3の側部に光ファイバ接続用の筒状の固定部材
を設けることにより光信号を入出力できるようにし、光
半導体素子に光信号を入出力することにより、光半導体
素子を作動させる光半導体パッケージとしても良い。
【0049】
【発明の効果】本発明は、上面に半導体素子を載置する
載置部を有する板状の基体が、一方向性炭素繊維の集合
体が内部に分散された炭素質母材中に銀,チタン,クロ
ム,ジルコニウムおよびタングステンのうちの少なくと
も一種を0.2〜10重量%ならびに銅を90〜99.8重量%含
有する金属成分が含浸されているとともに中央部に上下
面を貫通する貫通穴が形成された金属炭素複合体と、貫
通穴に金属炭素複合体の上下面に略面一となるように嵌
着された銅板と、銅板の上下面および金属炭素複合体の
上下面に順次積層されたステンレススチール層および銅
層と、銅層の表面および金属炭素複合体の側面に被着さ
れた金属メッキ層とを有していることにより、IC,L
SI等の半導体集積回路素子やFET等の半導体素子の
熱を効率よく半導体パッケージの外部に伝え、半導体素
子の作動時の温度を適正なものとし、半導体素子を長期
に亘り正常かつ安定に作動させ得る。
【0050】本発明は、好ましくは金属炭素複合体およ
びCu板の厚さが500〜1500μmであり、ステンレスス
チール層の厚さが5〜50μmであり、かつCu層の厚さ
が200〜650μmであることにより、半導体素子の熱をよ
り良好に放散させ得る。
【0051】本発明の半導体装置は、本発明の半導体パ
ッケージと、載置部に載置固定され入出力端子に電気的
に接続された半導体素子と、枠体の上面に接合された蓋
体とを具備したことにより、上記本発明の半導体パッケ
ージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態
の例を示す断面図である。
【図2】図1の半導体パッケージにおける基体の部分拡
大断面図である。
【図3】従来の半導体パッケージの平面図である。
【図4】図3の半導体パッケージの断面図である。
【図5】図3の半導体パッケージにおける基体の部分拡
大断面図である。
【符号の説明】
1:半導体素子 2:基体 2a:載置部 2b:貫通穴 3:枠体 3a:取付部 5:入出力端子 7:蓋体 A:金属炭素複合体 l:一方向性炭素繊維 m:炭素質母材 n:金属成分 a:金属層 b:金属メッキ層 X:ステンレススチール層 Y:Cu層 Z:Cu板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/36 H01L 23/36 C 23/373 M

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上面に半導体素子を載置する載置部を有
    する板状の基体と、該基体の上面に前記載置部を囲繞す
    るように接合され、側部に貫通孔または切欠き部から成
    る入出力端子の取付部を有する枠体と、前記取付部に嵌
    着された入出力端子とを具備した半導体素子収納用パッ
    ケージにおいて、前記基体は、一方向性炭素繊維の集合
    体が内部に分散された炭素質母材中に銀,チタン,クロ
    ム,ジルコニウムおよびタングステンのうちの少なくと
    も一種を0.2〜10重量%ならびに銅を90〜99.8重量%含
    有する金属成分が含浸されているとともに中央部に上下
    面を貫通する貫通穴が形成された金属炭素複合体と、前
    記貫通穴に前記金属炭素複合体の上下面に略面一となる
    ように嵌着された銅板と、該銅板の上下面および前記金
    属炭素複合体の上下面に順次積層されたステンレススチ
    ール層および銅層と、該銅層の表面および前記金属炭素
    複合体の側面に被着された金属メッキ層とを有している
    ことを特徴とする半導体素子収納用パッケージ。
  2. 【請求項2】 前記金属炭素複合体および前記銅板の厚
    さが500〜1500μmであり、前記ステンレススチール層
    の厚さが5〜50μmであり、かつ前記銅層の厚さが200
    〜650μmであることを特徴とする請求項1記載の半導
    体素子収納用パッケージ。
  3. 【請求項3】 請求項1または請求項2記載の半導体素
    子収納用パッケージと、前記載置部に載置固定されると
    ともに前記入出力端子に電気的に接続された半導体素子
    と、前記枠体の上面に取着された蓋体とを具備したこと
    を特徴とする半導体装置。
JP2001386230A 2001-12-19 2001-12-19 半導体素子収納用パッケージおよび半導体装置 Pending JP2003188301A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001386230A JP2003188301A (ja) 2001-12-19 2001-12-19 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001386230A JP2003188301A (ja) 2001-12-19 2001-12-19 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2003188301A true JP2003188301A (ja) 2003-07-04

Family

ID=27595436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001386230A Pending JP2003188301A (ja) 2001-12-19 2001-12-19 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2003188301A (ja)

Similar Documents

Publication Publication Date Title
US20040183172A1 (en) Package for housing semiconductor chip, and semiconductor device
JP2004200346A (ja) 半導体素子収納用パッケージ、その製造方法及び半導体装置
JP2001313345A (ja) 半導体素子収納用パッケージ
JP3659336B2 (ja) 半導体素子収納用パッケージ
JP2003188301A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP3554304B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003133467A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2000183253A (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP2003243579A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4336016B2 (ja) 半導体素子収納用パッケージ
JP2003218440A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2000340716A (ja) 配線基板
JP2003046042A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP3457898B2 (ja) 光半導体素子収納用パッケージ
JP2003069127A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002246497A (ja) 半導体素子収納用パッケージ
JP2003197800A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3457901B2 (ja) 光半導体素子収納用パッケージ
JP3659300B2 (ja) 半導体素子収納用パッケージ
JP3652255B2 (ja) 半導体素子収納用パッケージ
JP2000183215A (ja) 半導体素子収納用パッケージ
JP2003060279A (ja) 光半導体素子収納用パッケージおよび光半導体装置