KR20040038055A - 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치 - Google Patents

저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치 Download PDF

Info

Publication number
KR20040038055A
KR20040038055A KR1020020066924A KR20020066924A KR20040038055A KR 20040038055 A KR20040038055 A KR 20040038055A KR 1020020066924 A KR1020020066924 A KR 1020020066924A KR 20020066924 A KR20020066924 A KR 20020066924A KR 20040038055 A KR20040038055 A KR 20040038055A
Authority
KR
South Korea
Prior art keywords
cell refresh
cell
power supply
voltage
refresh
Prior art date
Application number
KR1020020066924A
Other languages
English (en)
Other versions
KR100502659B1 (ko
Inventor
김용기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0066924A priority Critical patent/KR100502659B1/ko
Priority to TW092119417A priority patent/TWI310943B/zh
Priority to US10/625,172 priority patent/US6922369B2/en
Priority to CNB2003101044812A priority patent/CN100446122C/zh
Publication of KR20040038055A publication Critical patent/KR20040038055A/ko
Application granted granted Critical
Publication of KR100502659B1 publication Critical patent/KR100502659B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 저장된 데이터의 손실을 막기 위해 수행되는 셀프리프레쉬 동작시 소모되는 전력을 줄일 수 있는 메모리 장치을 제공하기 위한 것으로, 이를 위해 본 발명은 셀프리프레쉬 모드에 진입한 후, 일정한 시간간격마다 정해지는 셀프리프레쉬 구간에 내부에 저장된 데이터를 리프레쉬시키는 메모리 장치에 있어서, 외부에서 공급되는 전원전압 및 접지전압을 이용하여 내부회로에서 사용되는 다수의 내부전원전압을 공급하기 위한 전원공급부; 및 상기 셀프리프레쉬 모드에 인에이블되어, 상기 셀프리프레쉬 구간에 상기 전원공급부를 인에이블시키기 위한 저전력제어기를 구비하는 메모리 장치을 구비한다.

Description

저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치{Semiconductor Memory device with self- refresh device for reducing power}
본 발명은 다이나믹 랜덤 억세스(Dynimic Random Access) 메모리 장치(이하 메모리 장치)에 관한 것으로, 특히 셀프리프레쉬 동작시 전력을 줄일 수 있는 메모리 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 동적 메모리 장치(Dynamic RAM, 이하, 'DRAM'이라 함)와 정적 메모리 장치(StaticRAM, 이하, 'SRAM'이라 함)로 분류된다. 그 중에서 SRAM은 래치(latch)를 형성하는 4개의 트랜지스터로 기본 셀을 구현하기 때문에 전원이 제거되지 않는 한, 저장된 데이터는 손상없이 보존된다. 따라서 데이터를 재충전시키는 리프레쉬(REFRESH) 동작은 요구되지 않는다.
그러나, DRAM은 1개의 트랜지스터와 1개의 캐퍼시터로 기본 셀을 구성하고, 캐패시터에 데이터를 저장한다. 그런데 캐패시터 소자의 특성상 저장된 데이터를 나타내는 캐패시터의 전하는 시간이 지나감에 따라 감소한다. 따라서, DRAM은 정기적으로 메모리 셀 내의 데이터를 재충전하는 리프레쉬 동작이 요구된다.
리프레쉬 동작은 다음과 같은 일련의 과정을 통하여 수행된다. 일정 시간마다 순차적으로 행번지를 바꿔가면서 메모리 셀의 워드라인이 선택된다. 그리고 이워드라인에 대응하는 캐패시터에 저장된 전하는 감지 증폭수단에 의하여 증폭되어 다시 캐패시터에 저장된다. 이러한 일련의 리프레쉬 과정을 통하여 저장된 데이터가 손상없이 보존된다.
이전에는 리프레쉬에 필요한 명령어 및 어드레스등을 외부에 입력하는 방식으로 리프레쉬를 진행하였으나, 근래에 들어서는 제어의 간편화, 칩의 고속화등을 이유로 내부에서 리프레쉬에 필요한 명령어 및 어드레스등을 생성하여 리프레쉬를 진행하고 있다.
내부적으로 리프레쉬 어드레스를 생성하여 리프레쉬를 진행하는 방법으로는 오토(auto) 리프레쉬와 셀프(self) 리프레쉬등이 있다.
오토 리프메모리 장치에서는 외부로부터 리프레쉬 어드레스를 받는 대신 메모리 장치 칩에 내장된 리프레쉬 어드레스 카운터가 로우 어드레스를 발생시켜 리프레쉬를 수행하는 방식으로, 일명 CBR(CAS-Before-RAS) 리프레쉬라고 한다. 이는 /RAS 신호보다 /CAS 신호가 먼저 발생할 때, 외부에서 입력되는 어드레스를 무시하고 내부에서 발생된 어드레스를 이용하여 리프레쉬를 진행하는 방법이다.
셀프 리프레쉬 동작은 리프레쉬 동기신호로 사용되는 /RAS 신호마저도 메모리 장치 내부장치에서 발생시키고, /RAS 신호보다 /CAS 신호가 먼저 발생한 후, 일정한 조건이 되면 자체적으로 리프레쉬를 진행하는 방법이다.
한편, 셀프리프레쉬가 저전력에 가장 유리한 방법이지만 메모리 장치가 고집적화 되면서 셀프 리프레쉬를 수행하는 동안에 소비되는 전력도 점차 증가하게 되고, 이를 줄이는 방법이 여러모로 모색되고 있다.
도1은 종래기술에 의해 메모리 장치의 셀프리프레쉬에 관련된 블럭구성도이다.
도1을 참조하여 살펴보면, 리프레쉬에 관련된 메모리 장치는 외부에서 입력되는 다수의 제어신호(/RAS,/CAS,/WE,/CS,CKE,CLK 등)를 입력받아 메모리 장치의 상태(예컨대 저장, 판독, 리프레쉬상태)를 제어하는 메모리 장치상태제어부(80)와, 셀프리프레쉬 상태일때 메모리 장치상태제어부(80)에서 출력되는 셀프리프레쉬 진입신호(selfcom)을 입력받아 셀프리프레쉬 인에이블신호(selfref)를 출력하는 셀프리프레쉬 상태제어부(70)와, 셀프리프레쉬 인에이블신호(selfref)에 인에이블되어 기준주파수(예컨대 1MHz)의 클럭신호(ck)를 생성하는 발진기(60)와, 클럭신호(ck)를 분주하여 출력하는 주파수분주기(50)와, 주파수분주기(50)의 출력을 이용하여 셀프리프레쉬 동작을 시작하기 위한 타이밍을 나타내는 신호인 셀프리프레쉬 동작신호(selfreq)를 출력하는 셀프리프레쉬 동작 제어부(10)와, 셀프리프레쉬 동작신호(selfreq)를 입력받아 감지증폭기 인에이블신호(sg)를 출력하는 감지증폭기 제어부(90)와, 감지증폭기 인에이블신호(sg)를 입력받아 감지증폭기가 센싱, 증폭을 완료한 타이밍에 셀프리프레쉬 동작을 종료하기 위한 셀프리프레쉬 종료신호(sensdly)를 출력하는 셀프리프레쉬 종료 제어부(95)와, 다수의 단위셀을 구비하는 셀영역(40)과, 셀프리프레쉬 동작신호(selfreq) 및 셀프리프레쉬 종료신호(sensdly)에 의해 셀영역(40)의 리프레쉬 동작을 제어하는 셀영역제어부(20)와, 셀영역(40)과 셀영역제어부(40)로 전원을 공급하는 전원공급부(30)을 구비한다.
도2는 도1에 도시된 전원공급부의 내부 블럭도이다.
도2를 참조하여 살펴보면, 전원공급부(30)는 외부전원전압을 입력받아 제1 전압(VDD)를 내부회로로 공급하는 노멀전원 발생장치(31)과, 제2 전압(VPP)를 내부회로에 공급하는 고전압 발생장치(32)와, 제3 전압(VBB)를 셀영역에 공급하는 저전압발생장치(33)를 구비한다. 여기서 제1 전압(VDD)은 통상적으로 메모리 장치의 내부로 공급되는 전원전압이고, 제2 전압(VPP)은 오버드라이빙(over driving)등과 같은 고속의 동작을 필요로 하거나, 회로구성상 제1 전압(VDD)보다 높은 전압이 필요할 경우 사용되는 전압이다. 예컨대 제1 전압(VDD)을 2.5V로 하고, 제2 전압(VPP)은 3.3V로 되도록 설계할 수 있다. 제3 전압(VBB)은 모스트랜지스터 제조시 기판영역에 인가하기 위한 전압으로 접지전압보다 낮은 전압레벨을 가진다.
도3은 도1에 도시된 메모리 장치의 셀프리프레쉬 동작을 나타내는 파형도이다.
이하에서는 도1 내지 도3을 참조하여, 종래에 메모리 장치의 셀프리프레쉬 동작에 대해서 살펴본다.
먼저, 외부핀으로부터 라스신호(/RAS), 카스신호(/CAS) 및 각종 제어신호(/CS, /WE, CKE, CLK)등을 메모리 장치상태 제어부(80)에서 입력받아, 리프레쉬 상태를 진입하는 셀프리프레쉬 진입신호(selfcom)를 셀프리프레쉬 상태제어부(70)로 출력한다.
셀프리프레쉬 상태 제어부(70)은 클럭인에이블신호(CKE) 및 셀프리프레쉬 진입신호(selfcom)을 입력받아 셀프리프레쉬동안 인에이블되는 셀프리프레쉬 인에이블신호(selfref)를 출력한다. 클럭인에이블 신호(CKE)는 메모리 장치내부에 구비된클럭버퍼(미도시)를 인에이블하는 신호이고, 인에이블된 클럭버퍼에서 출력되는 클럭은 메모리 장치의 내부동작시 기준되는 클럭으로 사용되는 한편, 외부로 출력되는 데이터의 출력타이밍을 맞추는데 사용된다. 여기서는 클럭인에이블 신호(CKE)는 셀프리프레쉬 인에이블신호(selfref)의 인에이블되는 구간을 정하는데 사용된다.
이어서, 발진기(60)는 셀프리프레쉬 인에이블신호(selfref)에 의해 인에이블되어 셀프리프레쉬 구간동안 기준되는 기준클럭(ck)을 생성하고, 주파수분주기(50)는 기준클럭을 32분주한 클럭을 출력한다. 여기서는 기준클럭(ck)을 1MHz(주기 1us)로 생성되는 것으로 도시했으며, 32분주한 클럭은 셀프리프레쉬 구간 동안에 실제 셀프리프레쉬 동작을 시작하는 타이밍을 제공한다.
셀프리프레쉬 동작 제어부(10)는 32분주된 클럭을 이용하여 셀프리프레쉬 동작신호(selfreq)를 셀프리프레쉬 구간내의 일정한 시간마다 출력한다.
이어서, 셀영역 제어부(20)은 셀프리프레쉬 동작신호(selfreq)를 입력받아 셀영역의 리프레쉬 동작을 진행하게 된다. 여기서는 설명의 편의상 하나의 블럭으로 표시하였으나, 셀영역 제어부(20)는 메모리 장치에서의 컬럼디코더, 로우디코더등을 포함하는, 셀영역의 데이터를 저장하고 판독하기 위한 모든 제어블럭을 말한다.
감지증폭기 제어부(90)에서는 셀프리프레쉬 동작신호(selfreq)를 입력받아, 감지증폭기 제어신호(sg)를 출력한다. 감지증폭기 제어신호(sg)는 셀프리프레쉬 동작이 아닌 노멀 동작일 때에도 감지증폭기를 구동하는 신호이고, 이 때에는 도시되지 않았지만 다른 제어신호를 입력받아 생성된다.
이어서 셀프리프레쉬 동작종료 제어부(95)는 감지증폭기 제어신호(sg)를 입력받은 뒤 일정한 시간을 지연시킨 신호인 셀프리프레쉬 종료신호(sensdly)를 출력한다. 감지증폭기 제어신호(sg)는 셀영역(40)의 감지증폭기를 인에이블하기 위한 신호이다. 여기서의 일정한 시간은 감지증폭기가 인에이블되고, 리프레쉬하려고 하는 셀의 데이터신호에 대한 전위가 비트라인에 인가되고, 감지증폭기가 이를 감지, 증폭한 다음 다시 셀에 저장하기 충분한 시간을 말한다.
셀영역제어부(20)는 감지증폭기 구동신호(selfreq)를 입력받아 리프레쉬 동작을 진행하고, 셀프리프레쉬 종료신호(sensdly)를 입력받아 리프레쉬 동작을 종료한다. 오토리프레쉬 신호(aref)는 오토리프레쉬에 필요한 신호이며, 여기서는 셀프리프레쉬 구간에서 첫번째 셀프리프레쉬 동작을 수행하기 위한 신호로 사용된다.
따라서, 메모리 장치 내부적으로 보면, 셀프리프레쉬 인에이블신호(selfref)가 인에이블되는 구간 중에서 셀프리프레쉬 구동신호(selfreq)신호가 생성되는 순간부터 셀프리프레쉬 종료신호(sensdly)가 생성되는 순간까지 셀프리프레쉬 동작을 수행하는 것이다.
한편 메모리 장치은 외부에서 전원전압을 인가받아 제1 내지 제2 3전압(VDD,VPP,VBB)를 발생하여 셀영역 및 기타 내부회로로 공급하게 되는데, 도2에 도시된 노멀전원 발생장치(31)에서 생성되는 제1 전압(VDD)은 내부의 회로에서 주 전원전압으로 사용되고, 고전압발생장치(32)에서 생성되는 제2 전압(VPP)은 고속 동작이 필요한 부분에서 사용된다. 예컨대 워드라인에 인가되거나, 감지증폭기와 셀어레이를 연결해 주는 스위치의 턴온 전압으로 사용된다. 제3 전압(VBB)은 모스트랜지스터의 기판전압으로 사용된다. 또한 도시되지는 않았지만 디렘의 전원공급부(30)에는 접지전압을 공급하는 장치도 구비되어 있다.
상기와 같은 메모리 장치의 셀프리프레쉬의 동작시 소모되는 전력은 메모리 장치셀의 집적도가 증가하면서 따라서 증가하는 추세이다. 예컨대 65M 메모리 장치에서는 500μA정도, 128M에서는 700μA 정도, 256M 메모리 장치에서는 1500μA의 전류가 셀프리프레쉬 동작에 소모되며, 512M 메모리 장치에서는 2500μA 정도의 전류가 소모될 것으로 예견되고 있다.
따라서 셀프리프레쉬 동작이 메모리 장치의 소비전류에 상당부분을 차지하게 되는데, 이를 줄이기 위한 방법이 필요하다.
본 발명은 상기와 같은 문제를 해결하기 위해 제안된 것으로, 저장된 데이터의 손실을 막기 위해 수행되는 셀프리프레쉬 동작시 소모되는 전력을 줄일 수 있는 메모리 장치을 제공하는 것을 목적으로 한다.
도1은 종래기술에 의해 메모리 장치의 셀프리프레쉬에 관련된 블럭구성도.
도2는 도1에 도시된 전원공급부의 내부 블럭도.
도3은 도1에 도시된 메모리 장치의 셀프리프레쉬 동작을 나타내는 파형도.
도4는 본 발명의 바람직한 실시예에 따른 메모리 장치의 셀프리프레쉬 동작에 관련된 블럭구성도.
도5는 도4의 전원공급부를 나타내는 블럭구성도.
도6는 도5의 저전력제어기를 나타내는 회로도.
도7은 도5의 고전압 발생장치를 나타내는 회로도.
도8는 도7의 고전압 감지기를 나타내는 회로도.
도9은 도7의 고전압발생펌프를 나타내는 회로도.
도10은 도7의 발진기를 나타내는 회로도.
도11는 도4에 도시된 딜레이를 나타내는 회로도.
도12은 본 발명의 바람직한 실시예에 따른 메모리 장치의 셀프리프레쉬 동작을 나타내는 파형도.
도13 및 도14는 도7에 도시된 고전압발생장치에서 생성한 고전압이 사용되는 일예를 보여주는 블럭구성도.
상기의 목적을 달성하기 위해, 본 발명은 셀프리프레쉬 모드에 진입한 후, 일정한 시간간격마다 정해지는 셀프리프레쉬 구간에 내부에 저장된 데이터를 리프레쉬시키는 메모리 장치에 있어서, 외부에서 공급되는 전원전압 및 접지전압을 이용하여 내부회로에서 사용되는 다수의 내부전원전압을 공급하기 위한 전원공급부;및 상기 셀프리프레쉬 모드에 인에이블되어, 상기 셀프리프레쉬 구간에 상기 전원공급부를 인에이블시키기 위한 저전력제어기를 구비하는 메모리 장치을 제공한다.
또한 본 발명은 셀프리프레쉬 모드에 진입한 후, 일정한 시간간격마다 정해지는 셀프리프레쉬 구간에 내부에 저장된 데이터를 리프레쉬시키는 메모리 장치에 있어서,내부회로에 제1 전원전압을 공급하기 위한 노멀전원 발생장치; 상기 제1 전원전압보다 높은 전압레벨을 가지는 제2 전원전압을 출력하기 위한 고전압 발생장치; 및 상기 셀프리프레쉬 모드에 인에이블되어, 상기 셀프리프레쉬 구간에 상기 고전압 발생장치를 인에이블시키기 위한 저전력제어기를 구비하는 메모리 장치을 제공한다.
또한 본 발며은 메모리 장치의 구동방법에 있어서, 셀프리프레쉬 모드에 진입하는 단계; 및 상기 셀프리프레쉬 모드의 일정한 시간간격마다 제공되는 셀프리프레쉬 구간에 리프레쉬 동작을 수행하는 단계를 포함하며, 상기 셀프리프레쉬 모드시에는 상기 셀프리프레쉬구간 동안에만 내부전원을 공급하는 것을 특징으로 하는 메모리 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도4는 본 발명의 바람직한 실시예에 따른 셀프리프레쉬 동작에 관련된 메모리 장치의 블럭구성도이다.
도4를 참조하여 살펴보면, 셀프리프레쉬에 관련된 메모리 장치는 외부에서 입력되는 다수의 제어신호(/RAS,/CAS,/WE,/CS,CKE,CLK 등)를 입력받아 메모리 장치의 상태(예컨대 저장, 판독, 리프레쉬상태)를 제어하는 메모리 장치상태제어부(800)와, 셀프리프레쉬 상태일때 메모리 장치상태제어부(800)에서 출력되는 셀프리프레쉬 진입신호(selfcom)을 입력받아 셀프리프레쉬 인에이블신호(selfref)를 출력하는 셀프리프레쉬 상태제어부(700)와, 셀프리프레쉬 인에이블신호(selfref)에 인에이블되어 기준주파수(예컨대 1MHz)를 가지는 클럭신호(ck)를 생성하는 발진기(600)와, 클럭신호(ck)를 분주하여 출력하는 주파수분주기(500)와, 주파수분주기(500)의 출력을 이용하여 셀프리프레쉬 동작을 시작하는 타이밍을 나타내는 신호인 셀프리프레쉬 동작신호(selfreq)를 출력하는 셀프리프레쉬 동작 제어부(100)와, 셀프리프레쉬 동작신호(selfreq)를 입력받아 감지증폭기 인에이블신호(sg)를 출력하는 감지증폭기 제어부(900)와, 감지증폭기 인에이블신호(sg)를 입력받아 감지증폭기가 센싱, 증폭을 완료한 타이밍에 셀프리프레쉬 동작을 종료시키기 위한 셀프리프레쉬 종료신호(sensdly)를 출력하는 셀프리프레쉬 종료 제어부(950)와, 다수의 단위셀을 구비하는 셀영역(400)과, 셀프리프레쉬 동작신호(selfreq) 및 셀프리프레쉬 종료신호(sensdly)에 의해 셀영역(400)의 리프레쉬 동작을 제어하는 셀영역제어부(200)와, 셀영역(400)과 셀영역제어부(400)로 전원을 공급하는 전원공급부(300)을 구비한다.
도5는 도4의 전원공급부를 나타내는 블럭구성도이다.
도5를 참조하여 살펴보면, 전원공급부(300)는 외부전원전압을 입력받아 제1전압(VDD)를 내부회로로 공급하는 노멀전원 발생장치(310)과, 제2 전압(VPP)를 내부회로에 공급하는 고전압 발생장치(320)와, 제3 전압(VBB)를 셀영역에 공급하는 저전압발생장치(330)를 구비한다.
여기서 제1 전압(VDD)은 통상적으로 메모리 장치의 내부로 공급되는 전원전압이고, 제2 전압(VPP)은 오버드라이빙(over driving)등과 같은 고속의 동작을 필요로 하거나, 회로구성상 제1 전압(VDD)보다 높은 전압이 필요할 경우 사용되는 전압이다.
예컨대 제1 전압(VDD)을 2.5V로 하고, 제2 전압(VPP)은 3.3V로 되도록 설계할 수 있다. 제3 전압(VBB)은 모스트랜지스터 제조시 기판영역에 인가하기 위한 전압으로 통상 접지전압보다 낮은 전압레벨을 가진다.
도6는 도5의 저전력제어기를 나타내는 회로도이다.
도6을 참조하여 살펴보면, 일측으로는 상기 셀프리프레쉬 모드 동안에 인에이블되는 셀프리프레쉬 인에이블신호(selfref)를 입력받고, 타측으로는 상기 셀프리프레쉬 구간이 끝나는 타이밍에 인에이블되는 신호인 셀프리프레쉬 종료신호(sensedly)를 입력받는 제1 낸드게이트(N1)와, 일측으로는 각각 상기 제1 낸드게이트의 출력(N1)과, 상기 셀프리프레쉬 구간이 시작되는 타이밍에 인에이블되는 셀프리프레쉬 동작신호(selfreq)를 반전하여 입력받고, 타측으로는 서로의 출력을 각각 입력받는 제2 및 제3 낸드게이트(N2,N3)를 구비한다.
도7은 도5의 고전압 발생장치를 나타내는 회로도이다.
도7을 참조하여 살펴보면, 상기 셀프리프레쉬구간에 디스에이블되며, 상기제2 전원전압의 전압레벨을 감지하기 위한 고전압감지기(321)와, 고전압감지기(321)에서 감지된 결과에 제어되어 클럭신호를 생성하기 위한 발진기(322)와, 발진기(322)에서 생성된 클럭신호에 따라 고전압을 발생하기 위한 고전압 발생펌프(323)를 구비한다.
도8는 도7의 고전압 감지기를 나타내는 회로도이다.
도8을 참조하여 살펴보면, 고전압(VPP)과 접지전압에 직렬연결된 저항(R1,R2)와, 전원전압(VDD)에 일측이 연결되어 다이오드접속된 피모스트랜지스터(MP1)와, 전원전압(VDD)에 일측이 연결되며 피모스트랜지스터(MP1)의 게이트에 게이트 단자가 연결되어 전류미러를 형성하는 피모스트랜지스터(MP2)와, 일측이 피모스트랜지스터(MP1)의 타측에 연결되며, 게이트가 두 저항(R1,R2)의 연결노드(A)에 접속된 앤모스트내지스터(MN1)와, 일측이 피모스트랜지스터(MP2)의 타측에 연결되며 게이트로 감지하고자 하는 전압(Vcore)을 인가받는 앤모스트랜지스터(MN2)와, 앤모스트랜지스터(MN1,MN2)의 타측에 공통으로 일측이 연결되고, 타측은 접지전원(VDD)과 연결되며 게이트단이 전원전압(VDD)에 연결된 앤모스트랜지스터(MN3)와, 피모스트랜지스터(MP2)와 앤모스트내지스터(MN2)의 공통노드(B)에 연결된 인버터(IN1)와, 인버터(IN1)의 출력과 저전압제어기의 출력신호를 반전하여 입력받는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력을 반전하여 발진기(322)의 인에이블신호를 출력하는 인버터(IN2)를 구비한다.
도9은 도7의 고전압발생펌프를 나타내는 회로도이다.
도9를 참조하여 살펴보면, 고전압발생펌프(323)은 발진기의 출력신호를 버퍼링하여 출력하는 2개의 인버터(IN9,IN10)와, 전원전압에 연결된 다이오드(D1)와, 다이오드(D1)의 출력단과 인버터(IN10)의 출력단에 접속된 캐패시터(C1)과, 다이오드(D1)의 출력에 연결된 다이오드(D2)와, 다이오드(D2)의 출력에 연결된 캐패시터(C2)를 구비한다. 여기서 다이오드(D2)의 출력단에는 고전압(VPP)이 인가되고 있고, 캐패시터의 일측으로 출력되는 고전압(VPP)이 고전압감지기(321)와 내부회로로 출력하게 된다.
도10은 도7의 발진기를 나타내는 회로도이다.
도10을 참조하여 살펴보면, 발진기(323)은 고전압감지기에서 출력되는 발진기의 인에이블신호(ENABLE)를 일측으로 입력받는 낸드게이트(ND2)와, 낸드게이트의 출력을 반전하여 낸드게이트의 타측에 전달하는 인버터체인(IN4 ~ IN7)과, 인버터(IN7)의 출력을 반전하여 고전압 발생펌프로 출력하는 인버터(IN8)을 구비한다.
도11는 도4에 도시된 딜레이를 나타내는 회로도로서 직렬연결된 다수의 인버터(IN11 ~ IN19)를 구비하고 있다.
도12은 본 발명의 바람직한 실시예에 따른 메모리 장치의 셀프리프레쉬 동작을 나타내는 파형도이다.
이하에서는 도4 내지 도12를 참조하여 본 발명에 의한 메모리 장치의 셀프리프레쉬 동작에 대해 살펴본다.
먼저, 외부핀으로부터 라스신호(/RAS), 카스신호(/CAS) 및 각종 제어신호(/CS, /WE, CKE, CLK)등을 메모리 장치상태 제어부(800)에서 입력받아, 리프레쉬 상태를 진압하는 셀프리프레쉬 진입신호(selfcom)를 셀프리프레쉬 상태제어부(700)로 출력한다.
셀프리프레쉬 상태 제어부(700)은 클럭인에이블신호(CKE) 및 셀프리프레쉬 상태 진입신호(selfref)를 입력받아 셀프리프레쉬 모드 내내 인에이블되는 셀프리프레쉬 인에이블 신호(selfref)를 출력한다. 클럭인에이블 신호(CKE)는 메모리 장치내부에 구비된 클럭버퍼(미도시)를 인에이블하는 신호이고, 인에이블된 클럭버퍼에서 출력되는 클럭은 메모리 장치의 내부동작시 기준되는 클럭으로 사용되는 한편, 외부로 출력되는 데이터의 출력타이밍을 맞추는데 사용된다. 여기서 클럭인에이블 신호(CKE)는 셀프리프레쉬 모드를 진입하거나 해제하는데 사용된다.
이어서, 발진기(600)는 셀프리프레쉬 인에이블신호(selfref)에 의해 인에이블되어 셀프리프레쉬 모드에서 기준되는 기준클럭(ck)을 생성하고, 주파수분주기(500)는 기준클럭(ck)을 32분주한 클럭을 출력한다. 도12에서는 기준클럭(ck)을 1MHz(주기 1us)로 되는 것으로 도시했으며, 기준클럭(ck)을 32분주한 클럭은 셀프리프레쉬 구간 동안에 실제 셀프리프레쉬 동작을 수행하기 위한 타이밍을 제공하게 된다.
셀프리프레쉬 동작 제어부(100)는 32분주된 클럭을 이용하여 셀프리프레쉬 모드동안 일정한 시간마다 펄스형태로 셀프리프레쉬 동작신호(selfreq)를 출력한다.
이어서, 셀영역 제어부(200)은 셀프리프레쉬 동작신호(selfreq)를 입력받아 셀영역의 리프레쉬 동작을 진행하게 된다. 여기서는 설명의 편의상 하나의 블럭으로 표시하였으나, 셀영역 제어부(20)는 메모리 장치에서의 컬럼디코더, 로우디코더등을 포함하며, 셀영역의 데이터를 저장하고 판독하기 위한 모든 제어블럭을 말한다.
한편, 감지증폭기 제어부(900)에서는 셀프리프레쉬 동작신호(selfreq)를 입력받아, 감지증폭기 제어신호(sg)를 출력한다. 감지증폭기 제어신호(sg)는 셀영역의 감지증폭기를 인에이블시키는데 사용되는 신호이다. 또한, 감지증폭기 제어신호(sg)는 셀프리프레쉬 동작이 아닌 노멀 동작일 때에도 감지증폭기를 구동하는 신호이고, 이 때에는 도시되지 않았지만 다른 제어신호를 입력받아 생성된다.
이어서 셀프리프레쉬 동작종료 제어부(950)는 감지증폭기 제어신호(sg)를 입력받은 뒤 일정한 시간을 지연시킨 신호인 셀프리프레쉬 종료신호(sensdly)를 출력한다. 여기서의 일정한 시간은 감지증폭기가 인에이블되고, 리프레쉬하려고 하는 셀의 데이터신호에 대한 전위가 비트라인에 인가되고, 감지증폭기가 이를 감지, 증폭한 다음 다시 셀에 증폭된 데이터를 저장하기에 충분한 시간을 말한다.
결론적으로, 셀프리프레쉬 모드내에서 셀영역제어부(200)는 감지증폭기 구동신호(selfreq)를 입력받아 리프레쉬 동작을 진행하고, 셀프리프레쉬 종료신호(sensdly)를 입력받아 리프레쉬 동작을 종료한다.
도12에 도시된 오토리프레쉬 신호(aref)는 오토리프레쉬 동작에 필요한 신호이며, 도시되지 않았지만 메모리 장치상태제어부에서 생성되어 셀프리프레쉬 상태 제어부로 출력된다. 여기서는 셀프리프레쉬 모드로 진입한 후 셀영역제어부(200)로 출력되어 첫번째 셀프리프레쉬 동작을 수행하기 위한 신호로 사용된다.
이후의 셀프리프레쉬 모드내에서는 셀프리프레쉬 동작제어부(950)에서 출력하는 셀프리프레쉬 동작신호(selfreq)의 입력에 의해 셀영역제어부(200)에서 리프레쉬 동작을 수행하게 된다.
한편, 종래에 전원공급부는 셀프리프레쉬 모드내내 인에이블 상태를 유지하다가 셀프리프레쉬 동작을 수행할 때 전원을 셀영역 및 셀영역 제어부로 공급하였다.
그러나 본 발명에서는 셀프리프레쉬 인에이블 신호(selfref), 셀프리프레쉬 동작신호(selfreq) 및 셀프리프레쉬 종료신호(sensdly)를 입력받아 전원공급 인에이블신호(stop)를 출력하기 위한 저전력제어기(300')를 구비한다.
저전력제어기(300')에서 출력되는 전원공급 인에이블신호(stop)는 셀프리프레쉬 모드에 진입하게 되면, 일단 전원공급부(300)를 디스에이블시키고, 실제 셀프리스레쉬 동작이 수행되는 구간에만 전원공급부(300)를 인에이블시키기 위한 신호이다.
도12에 도시된 셀프리프레쉬 인에이블신호(selfref)가 인에이이블된 구간(하이인 구간), 즉 셀프리프레쉬 모드인 경우에, 전원공급 인에이블신호(stop)는 대체로 하이를 유지하고, 셀프리프레쉬 동작신호(selfreq)가 발생하고 셀프리프레쉬 종료신호(sensdly)가 발생하는 구간, 즉, 셀프리프레쉬 동작이 실제 수행되는 구간에서만 로우를 유지하게 된다.
한편, 저전력제어기에 생성되는 전원공급 인에이블신호(stop)는 실제 셀프리프레쉬 동작을 수행하도록하는 셀프리프레쉬 동작신호(selfreq)에 의해 제어를 받기 때문에, 셀영역제어부(200)에서 실제 셀프리프레쉬 동작을 수행하기 위해서 셀프리프레쉬 동작신호(selfreq)를 입력받고 나서, 전원이 공급되는 순간까지 대기하여야 하는 문제점이 생길 수 있다. 이를 해결하기 위해 셀프리프레쉬 동작신호(selfreq)가 출력되고 나서 전원공급 인에이블신호(stop)가 생성될 때 까지 셀프리프레쉬 동작신호(selfreq)를 소정시간 지연시킨후 셀영역제어부(200)로 출력하기 위한 딜레이(200')를 추가로 구비하였다.
도5에 도시된 전원공급부(300)의 고전압발생장치 및 저전압발생장치는 전원공급 인에이블 신호(stop)가 인에이블되는 구간(여기서는 로우인 구간)에서만 인에이블되어 전원(VPP,VBB)을 공급하게 된다. 노멀전원발생장치(310)는 전원공급 인에이블신호에 상관없이 내부로 일정하게 전원을 공급하게 되는데, 이는 내부회로의 안정적인 동작을 위해서 일정한 전원을 공급하기 위한 것이다.
고전압발생장치(320) 및 저전압발생장치(330)에서 출력하는 전압(VPP,VBB)은 실제 리프레쉬 동작이 수행되는 구간에서만 필요하기 때문에, 본 발명에서는 리프레쉬 모드에 진입하게 되면 일단 고전압발생장치(320) 및 저전압발생장치(330)를 디스에이블시키고, 실제 리프레쉬 동작이 수행되는 구간에만 인에이블시킨다. 이렇게 함으로서 셀프리프레쉬 동작모드에서 소비되는 전력을 크게 줄일 수 있게 된다.
고전압발생장치에서 생성되는 고전압(VPP)는 내부의 워드라인을 인에이블시키는 데 사용되거나, 감지증폭기부와 셀어레이간을 연결시키는 신호등으로 사용하게 된다.
도13 및 도14는 도7에 도시된 고전압발생장치에서 생성한 고전압이 사용되는일예를 보여주는 블럭구성도이다.
도13에는 셀영역의 단위셀이 도시되 있는데, 워드라인(WL)을 통해 하이인 신호가 입력되면 고전압이 워드라인에 인가되고 모스트랜지스터((M1)이 턴온되어 캐패시터(c1)에 저장된 데이터가 비트라인(BL)에 인가된다.
한편, 리프레쉬 동작이란 리프레쉬 하고자 하는 단위셀에 해당하는 워드라인에 전압을 인가하여 단위셀의 데이터를 비트라인에 인가하고, 이를 감지증폭기가 감지, 증폭한다음, 다시 상기의 단위셀에 저장하는 동작이다.
따라서 메모리 장치의 특성상 다수의 워드라인을 구비하고 있고, 다수의 워드라인에 인가된느 고전압(VPP)을 리프레쉬 모드 중에서 실제 리프레쉬 동작중에만 인가되도록하게 되게되면 상당한 소모전류를 절감할 수 있게 되는 것이다.
도14에는 2개의 셀어레이(55,59)와, 셀어레이(55,59)에 연결된 비트라인의 전위를 감지증폭하기 위한 감지증폭기부(57)와, 감지증폭기부와 셀어레이(55,59)를 연결 또는 분리하기 위한 스위칭트랜지스터(56,58)와, 스위칭트랜지스터(56,58)를 제어하기 위한 감지증폭기 연결제어부가 도시되어 있다.
고집적화된 메모리 장치에서는 보다 면적을 효율적으로 사용하기 위해 2개의 셀어레이(56,58) 사이에 감지증폭기부를 구비하고, 적절한 제어에 의해 감지증폭기부를 셀어레이와 연결 또는 분리하는 구조를 채택하고 있다. 이 때 셀어레이와 감지증폭기간의 연결 또는 분리를 담당하는 스위칭트랜지스터(56,58)의 게이트에 인가되는 전압으로 고전압(VPP)을 사용하고 있다. 이는 보다 고속으로 셀어레이와 감지증폭기부를 연결 또는 분리시키기 위한 것이다.
통상 메모리 장치에서는 다수의 감지증폭기부를 구비하고 있으며, 이로 인해 셀어레이와 감지증폭기부를 연결하기 위한 다수의 스위칭 트랜지스터를 구비하게 된다.
따라서 본 발명에서와 같이 셀프리프레쉬 모드 에서 실제 셀프리프레쉬 동작을 수행할 때에만 고전압(VPP)을 공급하게 되면 셀프리프레쉬 전체 동작의 소모전류를 크게 줄일 수 있게 된다.
전술한 두가지 경우 말고도, 고전압은 메모리 장치 내부에서 셀프리프레쉬 동작시 다양하게 공급되기 때문에 고전압(VPP) 발생장치를 적절하게 제함으로서 많은 셀프리프레쉬 소모전류를 줄일 수 있다. 특별히 본 발명의 실시예에서 고전압발생장치에 대해 설명한 것을 고전압발생장치를 제어함으로서 가장 큰 전류이익을 얻기 때문이다.
본 발명은 DDR 제품등의 고집적 메모리 장치에 활용하면 보다 큰 효과를 얻을 수 있으며, 통상 DDR 메모리는 셀프리프레쉬 탈출 직후 정상 동작진행시까지 200사이클의 여유시간이 존재하기 때문에 전원장치를 정상화할 수 있는 충분한 시간을 가지고 있다.
본 실시예에서는 셀프리프레쉬 모드에서 고전압발생장치와 저전압발생장치를 적절하게 제어하는 것에 대해 설명하였으나, 메모리 장치의 구조에 따라서 데이터를 유지하기 위한 기본전원을 공급하고, 리프레쉬 동작에 필요한 전원공급장치를 리프레쉬 모드로 진입하게 되면 일단 디스에이블시키고, 실제 리프레쉬 동작중에만 인에이블시키는 방법을 다양하게 응용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의해 메모리 장치에서 필수적인 동작인 셀프리프레쉬 동작에 대한 소모전류를 크게 줄일 수 있으며, 이로 인해 보다 고집적 메모리 장치을 생산할 수 있다.

Claims (6)

  1. 셀프리프레쉬 모드에 진입한 후, 일정한 시간간격마다 제공되는 셀프리프레쉬 구간에, 리프레쉬 동작을 수행하는 메모리 장치에 있어서,
    외부에서 공급되는 전원전압 및 접지전압을 이용하여 내부회로에서 사용되는 다수의 내부전원전압을 공급하기 위한 전원공급수단; 및
    상기 셀프리프레쉬 모드에 인에이블되어, 상기 셀프리프레쉬 구간 동안에 상기 전원공급수단을 인에이블시키기 위한 저전력제어기
    를 구비하는 메모리 장치
  2. 제 1 항에 있어서,
    상기 전원공급수단은,
    상기 전원전압보다 높은 전압레벨을 가지는 고전압을 내부회로로 공급하기 위한 고전압발생장치; 및
    상기 접지전압보다 낮은 전압레벨을 가지는 저전압을 내부회로로 공급하기 위한 저전압발생장치를 구비하는 것을 특징으로 하는 메모리 장치.
  3. 셀프리프레쉬 모드에 진입한 후, 일정한 시간간격마다 제공되는 셀프리프레쉬 구간에 내부에 저장된 데이터를 리프레쉬시키는 메모리 장치에 있어서,
    제1 전원전압을 공급하기 위한 노멀전원 발생수단;
    상기 제1 전원전압보다 높은 전압레벨을 가지는 제2 전원전압을 출력하기 위한 고전압 발생수단; 및
    상기 셀프리프레쉬 모드시 인에이블되어, 상기 셀프리프레쉬 구간 동안에 상기 고전압 발생수단을 인에이블시키기 위한 저전력제어수단
    를 구비하는 메모리 장치.
  4. 제 3 항에 있어서,
    저전력 제어수단은,
    일측으로는 상기 셀프리프레쉬 모드 동안에 인에이블되는 셀프리프레쉬 인에이블신호를 입력받고, 타측으로는 상기 셀프리프레쉬 구간이 끝나는 타이밍에 인에이블되는 셀프리프레쉬 종료신호를 입력받는 제1 낸드게이트; 및
    일측으로는 각각 상기 제1 낸드게이트의 출력과, 상기 셀프리프레쉬 구간이 시작되는 타이밍에 인에이블되는 셀프리프레쉬 동작신호를 반전하여 입력받고, 타측으로는 서로의 출력을 각각 입력받는 제2 및 제3 낸드게이트를 구비하는 것을 특징으로 하는 메모리 장치.
  5. 제 3 항에 있어서,
    상기 고전압발생수단은,
    상기 셀프리프레쉬구간에 디스에이블되며, 상기 제2 전원전압의 전압레벨을 감지하기 위한 고전압감지기;
    상기 고전압감지기에서 감지된 결과에 제어되어 클럭신호를 생성하기 위한 발진기; 및
    상기 클럭신호에 제어되어 고전압을 발생하는 고전압 발생펌프를 구비하는 것을 특징으로 하는 메모리 장치.
  6. 메모리 장치의 구동방법에 있어서,
    셀프리프레쉬 모드에 진입하는 단계; 및
    상기 셀프리프레쉬 모드의 일정한 시간간격마다 제공되는 셀프리프레쉬 구간에 리프레쉬 동작을 수행하는 단계
    를 포함하며, 상기 셀프리프레쉬 모드시에는 상기 셀프리프레쉬구간 동안에만 내부전원이 공급되도록 제어하는 것을 특징으로 하는 메모리 장치의 구동방법.
KR10-2002-0066924A 2002-10-31 2002-10-31 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치 KR100502659B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0066924A KR100502659B1 (ko) 2002-10-31 2002-10-31 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
TW092119417A TWI310943B (en) 2002-10-31 2003-07-16 Semiconductor memory device with self-refresh device for reducing power consumption and operation method thereof
US10/625,172 US6922369B2 (en) 2002-10-31 2003-07-22 Semiconductor memory device with self-refresh device for reducing power consumption
CNB2003101044812A CN100446122C (zh) 2002-10-31 2003-10-30 具有自行更新装置以减少功率耗损的半导体存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0066924A KR100502659B1 (ko) 2002-10-31 2002-10-31 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20040038055A true KR20040038055A (ko) 2004-05-08
KR100502659B1 KR100502659B1 (ko) 2005-07-22

Family

ID=32653095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0066924A KR100502659B1 (ko) 2002-10-31 2002-10-31 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US6922369B2 (ko)
KR (1) KR100502659B1 (ko)
CN (1) CN100446122C (ko)
TW (1) TWI310943B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170000964U (ko) 2015-09-04 2017-03-14 대우조선해양 주식회사 선박용 크레인의 받침대
KR20170001391U (ko) 2015-10-08 2017-04-18 대우조선해양 주식회사 격벽과 관통 덕트의 결합 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574489B1 (ko) * 2004-04-12 2006-04-27 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생회로
US7369451B2 (en) * 2005-10-31 2008-05-06 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells
KR100738959B1 (ko) * 2006-02-09 2007-07-12 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 앰프 전원 공급 회로 및 방법
US7957213B2 (en) * 2006-02-09 2011-06-07 Hynix Semiconductor, Inc. Semiconductor memory apparatus
US7617404B2 (en) * 2006-03-28 2009-11-10 Advanced Micro Devices, Inc. In-band power management in a communication link
US7607031B2 (en) * 2006-03-28 2009-10-20 Advanced Micro Devices, Inc. Power management in a communication link
KR100718046B1 (ko) * 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
KR100780624B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
CN101296137B (zh) * 2007-08-28 2011-05-25 深圳市宏电技术股份有限公司 一种实现数据终端单元可控制定时工作的方法
WO2009076511A2 (en) * 2007-12-12 2009-06-18 Zmos Technology, Inc. Memory device with self-refresh operations
KR101092997B1 (ko) * 2009-12-14 2011-12-12 주식회사 하이닉스반도체 네거티브 내부전압 생성장치
TWI449042B (zh) * 2010-02-25 2014-08-11 Elite Semiconductor Esmt 半導體記憶元件之自我更新電路及其方法
KR101873526B1 (ko) 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
JP5728370B2 (ja) * 2011-11-21 2015-06-03 株式会社東芝 半導体記憶装置およびその駆動方法
CN104217746B (zh) * 2013-05-30 2017-04-12 华邦电子股份有限公司 参考存储胞的偏压产生器及偏压提供方法
KR20170030305A (ko) 2015-09-09 2017-03-17 삼성전자주식회사 메모리 장치의 리프레쉬 방법
US10242719B2 (en) 2016-04-08 2019-03-26 Samsung Electronics Co., Ltd. Power management of a memory device by dynamically changing supply voltage
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262784A (ja) 1988-08-29 1990-03-02 Nec Ic Microcomput Syst Ltd 半導体メモリ装置
JP3358248B2 (ja) * 1993-09-20 2002-12-16 富士通株式会社 ダイナミックｒａｍ
JPH07296581A (ja) * 1994-04-22 1995-11-10 Nec Kyushu Ltd 半導体記憶装置
KR0122107B1 (ko) * 1994-06-04 1997-12-05 김광호 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
JPH08297969A (ja) 1995-04-26 1996-11-12 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JP4036487B2 (ja) * 1995-08-18 2008-01-23 株式会社ルネサステクノロジ 半導体記憶装置、および半導体回路装置
JP3752288B2 (ja) * 1995-12-11 2006-03-08 株式会社ルネサステクノロジ 半導体記憶装置
US6392948B1 (en) * 1996-08-29 2002-05-21 Micron Technology, Inc. Semiconductor device with self refresh test mode
JPH1186548A (ja) * 1997-09-16 1999-03-30 Mitsubishi Electric Corp 半導体記憶装置
KR100265607B1 (ko) * 1997-12-29 2000-09-15 김영환 저전력 메모리 장치
KR100381966B1 (ko) * 1998-12-28 2004-03-22 주식회사 하이닉스반도체 반도체메모리장치및그구동방법
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP2001344971A (ja) * 2000-05-30 2001-12-14 Mitsubishi Electric Corp Ｄｒａｍ搭載半導体集積回路装置
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
CN100362592C (zh) * 2000-08-09 2008-01-16 富士通株式会社 半导体存储器件及其操作方法和使用该存储器的蜂窝电话
JP4216457B2 (ja) * 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
CN1357890A (zh) * 2000-12-05 2002-07-10 简篇 动态随机存取存储器结构及操作方法
JP2003068076A (ja) * 2001-08-27 2003-03-07 Elpida Memory Inc 半導体記憶装置の電力制御方法及び半導体記憶装置
KR100437610B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 정상 모드와 부분 어레이 셀프 리프레쉬 모드를 갖는저전력 반도체 메모리 장치
US6618314B1 (en) * 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
KR100415092B1 (ko) * 2002-05-13 2004-01-13 주식회사 하이닉스반도체 모드 레지스터를 갖는 반도체 메모리 장치 및 상기 반도체메모리 장치에서의 디프 파워 다운 모드의 제어 방법
US6741515B2 (en) * 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US6711093B1 (en) * 2002-08-29 2004-03-23 Micron Technology, Inc. Reducing digit equilibrate current during self-refresh mode
US6711082B1 (en) * 2002-11-18 2004-03-23 Infineon Technologies, Ag Method and implementation of an on-chip self refresh feature

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170000964U (ko) 2015-09-04 2017-03-14 대우조선해양 주식회사 선박용 크레인의 받침대
KR20170001391U (ko) 2015-10-08 2017-04-18 대우조선해양 주식회사 격벽과 관통 덕트의 결합 장치

Also Published As

Publication number Publication date
TW200406766A (en) 2004-05-01
CN1499527A (zh) 2004-05-26
US20040125680A1 (en) 2004-07-01
KR100502659B1 (ko) 2005-07-22
CN100446122C (zh) 2008-12-24
TWI310943B (en) 2009-06-11
US6922369B2 (en) 2005-07-26

Similar Documents

Publication Publication Date Title
KR100502659B1 (ko) 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US6597614B2 (en) Self refresh circuit for semiconductor memory device
KR100355226B1 (ko) 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US20070091703A1 (en) Semiconductor memory
US7251170B2 (en) Peripheral voltage generator
US7203119B2 (en) Semiconductor memory device
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
US6906976B2 (en) Auto refresh control circuit of semiconductor memory device
US6236605B1 (en) Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US6542426B2 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
US7936633B2 (en) Circuit and method of generating voltage of semiconductor memory apparatus
US6657920B2 (en) Circuit for generating internal address in semiconductor memory device
KR100282383B1 (ko) 디스터브 테스트 모드 및 셀프 리프레쉬 모드에서 기판 전압의절대값을 낮게 할 수 있는 반도체 기억 장치
US6894942B2 (en) Refresh control circuit and method for semiconductor memory device
US7545687B2 (en) Semiconductor memory device
KR0170894B1 (ko) 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR100413484B1 (ko) 반도체 메모리 장치의 리프레쉬 회로
KR100761403B1 (ko) 메모리장치의 비트라인 이퀄라이징 회로 및 비트라인이퀄라이징 방법.
JP2002260383A (ja) 半導体記憶装置
KR100781854B1 (ko) 반도체 메모리 장치
JPH1064259A (ja) 半導体記憶装置
KR940008714B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 감지장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 14