KR20030088433A - 로듐이 풍부한 산소 장벽 - Google Patents

로듐이 풍부한 산소 장벽 Download PDF

Info

Publication number
KR20030088433A
KR20030088433A KR10-2003-7010896A KR20037010896A KR20030088433A KR 20030088433 A KR20030088433 A KR 20030088433A KR 20037010896 A KR20037010896 A KR 20037010896A KR 20030088433 A KR20030088433 A KR 20030088433A
Authority
KR
South Korea
Prior art keywords
rhodium
capacitor
layer
rich
depositing
Prior art date
Application number
KR10-2003-7010896A
Other languages
English (en)
Other versions
KR100610303B1 (ko
Inventor
하이닝 양
댄 길리
거트 에스. 샌듀
하워드 로데스
마크 비소카이
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20030088433A publication Critical patent/KR20030088433A/ko
Application granted granted Critical
Publication of KR100610303B1 publication Critical patent/KR100610303B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wrappers (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

집적회로용 커패시터를 제조하기 위한 구조물 및 방법이 개시된다. 커패시터는 로듐이 풍부한 구조물(24)과, 로듐이 풍부한 구조물(24)과 직접 접촉하고 있는 로듐 산화물층(26), 로듐 산화물층(26)과 직접 접촉하고 있는 커패시터 절연막(30) 및 커패시터 위의 상부전극(40)을 포함한다. 로듐이 풍부한 구조물(24)은 로듐 합금을 포함할 수 있으며 커패시터 절연막(30)은 바람직하게 높은 유전상수를 갖는다.

Description

로듐이 풍부한 산소 장벽{RHODIUM-RICH OXYGEN BARRIERS}
발명의 배경
발명의 분야
본 발명은 높은 유전상수(dielectric constants)를 가지는 절연물질에 대해 우수하고 신뢰할 만하며 견고한 접촉을 가지는 전극 구조물, 및, 특히 이러한 전극 구조물 및 높은 유전상수 물질을 가지는 미소전자(microelectronic) 장치 내에 커패시터(capacitors)를 형성하는 것에 관한 것이다.
관련 기술에 대한 설명
커패시터는 집적회로 설계, 특히 디램(DRAMs: dynamic random access memories)과 같은 고밀도 메모리 칩들에 있어서 매우 중요한 장치이다.
정전용량(capacitance)은 절연체와 접촉하고 있는 전극의 면적 및 절연물질의 유전상수 모두에 비례한다. 하나의 칩 상에 형성하는 장치의 수를 증가시키려는 시도가 장치들을 더욱 작게 만들 필요성을 가지도록 함에 따라, 커패시터를 제조하는 방식이 변화해 왔다. 칩 상에서 넓은 표면적을 사용하지 않으면서 전극 접촉 면적을 증가시키려는 방법에 있어서의 문제점들은 커패시터의 형태(topography)를 변화시키는 것으로써 그 해결이 시도되어 왔다. 하나가 다른 것의 상부 위에 있는 평면 층들로 구성된 장치로 된 이전의 "평평한 샌드위치" 구조는, 다른 어떤것들 보다도, "컨테이너(container)"와 "스터드(stud)" 구조로 대체되었다.
컨테이너 커패시터는 절연물질 층 내 구멍(hole) 또는 비아(via) 내부에 형성된다. 커패시터를 형성하는 층으로 된 구조물은, 층들이 다른 층의 상부 위에 하나씩 증착됨에 따라, 비아의 형태와 일치하게 된다. 따라서, 전극 접촉 면적은 콘테이너의 원통형 측면과 원형 바닥부 모두를 포함한다. 일부 설계에서는, 외부 원통형 표면 또한 사용할 수 있도록 제조될 수도 있다. 또다른 커패시터는 비아의 원형 상부 개구부의 크기에만 해당하는 칩 표면적("발자국(footprint)")을 사용한다.
유사하게, 커패시터는 스터드(stud) 구조로 제조될 수도 있는데, 여기서 전극 물질 기둥은 일련의 증착, 사진석판술(photolithography), 및 에치 공정들을 통해 제조되며, 부가의 커패시터 층들이 상기 기둥의 외부 표면 형태와 일치되면서 기둥 위로 증착된다. 역시, 커패시터에 의해 차지되는 칩의 표면적은, 기둥의 원통형 측표면 뿐만 아니라 상부 부분까지 포함하는 전체 전극/절연막 접촉 면적, 즉 효과적인 커패시터 표면적에 비해 작다.
작은 면적으로부터 더 큰 정전용량을 얻기 위한 또 하나의 방법은 높은 유전상수(k)를 가지는, 소위 HDCs 라고 불리는 바륨 스트론튬 티타네이트(BST: barium strontium titanate) 또는 탄탈륨 산화물(Ta2O5: tantalum oxide)과 같은 절연물질을 사용하는 것이다. 이들 물질에 있어서의 어려움은, 상기 물질들은 고온 처리 동안 산소를 잃는 경향이 있는데, 이것은 그들의 절연 특성에 있어 바람직하지 않은 변화를 일으키며 또한 주변 물질들을 산화시킬 수도 있다. 또한, 이들 물질을 형성하는 대부분의 공정은 하부에 있는 폴리실리콘 플러그와 같은 집적 회로의 도전성 소자들을 부식시킬 수 있는 매우 산화적인 분위기와 연관된다.
따라서, 높은 절연물질의 사용에 적합한, 집적회로 내에서 커패시터를 형성하기 위한 물질 및 공정이 요구된다. 이들 HDC's 로부터의 산소 확산에 대한 장벽이 되고 또한 커패시터 전극에 필요한 전기 전도 특성도 가지는 물질을 사용하는 것이 유리할 것이다.
발명의 요약
본 발명의 한 측면에 따르면, 집적회로 내에 커패시터가 제공된다. 그 커패시터는 로듐이 풍부한 구조물, 상기 로듐이 풍부한 구조물과 직접 접촉하고 있는 로듐 산화물 층, 상기 로듐 산화물 층과 직접 접촉하고 있는 커패시터용 절연막, 및 상기 커패시터용 절연막 위의 상부전극을 포함한다. 설명적 실시예에서, 커패시터는 스터드 또는 컨테이너 형태를 가질 수 있고, 로듐이 풍부한 구조물 내에 귀금속 합금을 포함할 수 있으며, 바람직하게 커패시터용 절연막을 위한 고 유전상수 물질을 채용할 수 있다.
본 발명의 다른 측면에 따르면, 일련의 층들로 구성된, 반도체 장치용 전극이 제공된다. 상기 전극은 귀금속을 포함하는 첫 번째 층, 및 50 원자 퍼센트 이상의 로듐을 갖는 두 번째 층을 포함한다.
본 발명의 또 다른 측면에 따르면, 집적회로를 제조하는 방법을 제공한다.상기 방법은 로듐이 풍부한 층을 증착하고, 그 위에 유전물질을 증착하는 것을 포함한다. 유전물질은 약 5 이상의 유전상수를 가진다.
도면의 간단한 설명
이들 및 본 발명의 다른 측면들은 아래 상세한 설명 및 첨부되는 도면을 참조하여 당 분야의 기술자들에게 금방 인식될 것이며, 상기 설명 및 도면은 설명을 위한 것이지 본 발명을 제한하기 위한 것이 아니다. 여기서,
도1은 바람직한 실시예에 따라 구성된 커패시터 구조물의 개략적인 단면도이다.
도2는 본 발명의 바람직한 방법을 실행하기 위한 단계들을 나타내는 흐름도이다.
도3은 본 발명의 한 실시예에 따라 제조된, 예시적인 5층 구조를 갖는 스터드(stud) 커패시터의 단면도이다.
도4는 본 발명의 한 실시예에 따른 5층 구조를 갖는 컨테이너 커패시터의 단면도이다.
도5는 본 발명의 한 실시예에 따라 제조된 3층 구조를 갖는 스터드 커패시터의 개략적인 단면도이다.
바람직한 실시예의 상세한 설명
높은 유전상수 커패시터에 대하여 설명하지만, 당 분야의 기술자들은 다른 전기 장치들에 대하여 여기 개시된 원리 및 장점들을 금방 응용할 수 있음을 발견할 것이다. 전극은 휘발성 물질 근처에서, 또는 매우 높은 산화성 분위기에서 처리될 때, 특별한 용도를 갖는다.
바륨 스트론튬 티타네이트(BST), 탄탈륨 옥사이드(Ta2O5), 하프늄 옥사이드(HfO2), 지르코늄 옥사이드(ZrO2), 하프늄 실리케이트(HfO2-SiO2), 지르코늄 실리케이트(ZrO2-SiO2), 알루미나(Al2O3) 또는 니오븀 옥사이드(Nb2O3)와 같은 HDC(고 유전상수) 물질을 집적회로용 커패시터에서 사용하는 것이 매우 바람직한데, 그것은 이들이 낮은 유전상수를 가지는 물질 보다 큰 정전 밀도를 제공하고, 따라서 보다 작은 표면적에 대하여 더 큰 정전용량을 생성할 수 있기 때문이다. 불행하게도, 이들 물질은 이어지는 고온 처리 과정 동안 산소를 잃어버리는 경향이 있는데, 이것은 커패시터를 통한 전류 누출, 및 증착, 결함제거(curing) 동안, 그리고 집적회로의 제작 과정 전체를 통하여 주변 물질들의 산화를 야기할 수 있다.
HDC 물질과 접촉하고 있는 전도성 전극 층들은 완전한 커패시터 구조물을 제조하는데 필요한 또 다른 부품들이다. 하부전극은 HDC 물질과 기판 사이에서 우수한 전기적 접촉을 유지할 수 있어야 하고, 또한 일반적으로 600℃ 이상의 온도에서 이루어지는 HDC 의 증착 및 열처리(annealing) 동안의 매우 산화적인 환경에 견딜 수 있어야 한다. 백금과 같은 일부 귀금속은 산소에 대해서는 비반응성이나 그들을 통해 산소가 확산되는 것을 허용하는데, 이것은 하부에 있는 접촉 플러그 및 실리콘 기판과 같은 부근 물질들의 산화를 유도할 수 있다. 산화는, 물론, 이들 소자의 전도성을 파괴하거나 저하시킬 수 있다.
본 발명의 바람직한 실시예는 높은 로듐(Rh) 함량을 가지는 커패시터 전극 구조물을 채용하는데, 이것은 산소 확산 장벽 및 전도체로서도 작용한다. Rh-함유층은 순수한 Rh 금속 또는 높은 수준의 Rh을 함유하는 합금을 포함할 수 있다. 아래 설명될 바와 같은 여러 가지 방법으로 이루어질 수 있는 이 전극의 제작 후에는, Rh-함유 구조물은 이어지는 고온 처리 단계들을 HDC의 열화 없이, 주변 물질들을 산화시키지 않고, 그리고 전극의 도전 특성을 잃지 않으면서 수행할 수 있도록 한다. 설명되는 전극은 절연막과 직접 접촉하고 있는 적어도 하나의 얇은 RhOx 계면 층을 포함한다. 나아가, 로듐 산화물은 Rh 또는 Rh 합금 전극 구조물의 그레인(grain) 경계를 따라 바람직하게 형성될 수 있고, 따라서 산소에 대해 정상적으로는 빠른 확산 경로를 차단할 수 있다.
도1을 참조하면, 바람직한 실시예에 따라 제조된 커패시터(10)가 개략적으로 도시되어 있다. 다이어그램은 비례에 맞게 그려진 것이 아니다. 커패시터(10)는 하부에 있는 회로 부품들로의 도전 통로를 형성하는 콘택(12) 위로 형성되어 있다. 이 콘택(12)은 바람직한 실시예에서 폴리실리콘 플러그를 포함하며, 더 바람직하게, 그 표면 상에 얇은 티타늄 질화물 층과 같은 도전성 확산 장벽(14)을 포함한다. 콘택(12)은 전형적으로 절연층(16)을 통하여 반도체 기판(도시하지 않음) 내 트랜지스터의 활성 면적까지 연장한다. 기판은 일반적으로 장치가 형성되는 반도체 물질의 최하 수준을 포함할 수 있다. 예시적인 기판은 단결정 실리콘 웨이퍼들, 에피택셜(epitaxial) 실리콘 층들, 갈륨 아르세나이드(gallium arsenide) 및 다른 III-V 물질 층들을 포함한다.
커패시터(10)는 다수의 도전층을 포함하는 제 1, 또는 하부전극(20)을 포함한다. 상기 층들 중 적어도 하나가 로듐이 풍부한, 예컨대, 약 50 원자 퍼센트 이상의 로듐을 함유하는 층이다. 로듐이 풍부한 층은, 바람직하게, 약 60 원자 퍼센트 이상, 더 바람직하게 약 70 원자 퍼센트 내지 90 원자 퍼센트 사이의 로듐을 포함한다.
설명된 하부전극(20)은 제 1 또는 구조적 도전층(22)을 포함하는데, 이것은 귀금속, 금속 합금, 금속 화합물, 폴리실리콘 또는 이들의 조합(예컨대, 폴리실리콘 위의 티타늄 질화물)을 포함할 수 있다. 도3-5의 예로부터 알 수 있는 바와 같이, 구조층(22)은 커패시터(10)의 기본 형태를 정의할 수 있다. 그러나, 당 분야의 기술자들은 로듐이 풍부한 구조물(24)로써 직접 커패시터 형태를 정의하기 위하여 상기 제 1 층을 생략할 수도 있음을 금방 이해할 것이다.
설명된 하부전극(20)은 상기 제 1 도전층(22) 위에 놓이는 로듐이 풍부한 구조물(24)을 보여준다. 그 구조물(24)은 하나 또는 그 이상의 로듐이 풍부한 층들을 포함할 수 있다. 바람직한 실시예들은 "순수한"(>96%) 로듐; 바람직하게 귀금속에 의한 로듐-풍부 합금; 및 귀금속에 의한 로듐-풍부 합금 위로의 순수한 로듐의 이중층(bilayer)을 포함한다. 여기 사용된 것과 같이, 귀금속은 루테늄, 팔라듐, 오스뮴, 이리듐, 플래티눔(백금), 은 및 금을 포함한다. 로듐-풍부 합금에서 백금이 가장 바람직하다. 이중층에 있어서는, 비교적 두꺼운 순수한 로듐층이 합금 위에 놓인다면 합금 내에 소량의 로듐이 존재하는 경우에도 구조물(24)이 로듐이 풍부할 수 있다는 것을 금방 이해할 수 있다 하더라도, 합금은 바람직하게 로듐이 풍부하다.
보여지는 바와 같이, 하부전극(20)은 또한 로듐이 풍부한 구조물(24) 바로 위에 형성된 로듐 산화물(RhOx) 층(26)을 포함한다. 아래 도2에 대한 설명으로부터 알 수 있을 것인 바와 같이, 로듐 산화물 층(26)은 높은 k 절연막 증착 및 결함 제거 공정 동안 자연적으로 형성되는 얇은 계면 층을 포함할 수 있으나, 더 바람직하게는 증착 또는 성장된 층을 포함한다. 더욱 바람직하게, 로듐 산화물 층(26)은 화학양론적 Rh2O3를 포함한다.
도시된 절연층(30)은 높은 유전상수 k를 가지는 물질이다. 여기서 사용되는 것과 같은, HDCs로 알려진 높은 유전상수 물질들은 그 유전상수가 5 이상, 더 바람직하게는 10 이상, 가장 바람직하게는 20 이상인 물질들을 포함한다. 이러한 기준을 만족시키는 바람직한 물질로는 바륨 스트론튬 티타네이트(BST), 탄탈륨 옥사이드(Ta2O5), 하프늄 옥사이드(HfO2), 지르코늄 옥사이드(ZrO2), 하프늄 실리케이트(HfO2-SiO2), 지르코늄 실리케이트(ZrO2-SiO2), 알루미나(Al2O3) 및 니오븀 옥사이드(Nb2O3)를 포함한다.
커패시터(10)는 역시 다수의 도전 층들을 가지는 제 2 또는 상부전극(40)을 포함한다. 로듐 산화물 층(RhOx)(42)은 하부전극(20)에서의 RhOx 층(26)과 유사하다. 이 상부전극 RhOx 층(42)은, 로듐이 풍부한 층(44)의 증착에 이어 HDC 층의 결함제거가 실행될 때 또는 집적회로의 다른 연속적인 열처리 과정 동안, 얇은 계면 층으로서 형성될 수 있다.
다른 배치에서는, RhOx 층(42)은 순수 로듐으로 된 얇은 막의 증착, 및 그 후 그것을 충분히 산화시킴으로써 형성될 수 있다. 더 바람직하게, RhOx 층(42)은 화학적 증기 증착에 의하여 HDC 층 바로 위로 증착된다. 가장 바람직하게, 결과되는 산화물은 화학양론적 Rh2O3를 포함한다.
설명한 상부전극에 RhOx 층을 덧까는 것은, 하부전극에서의 로듐이 풍부한 구조물(24)과 유사한, 로듐이 풍부한 구조물(44)로 된다. 이 구조물(44)은 하나 또는 그 이상의 로듐이 풍부한 층을 포함할 수 있다. 구조물(24)에 대하여 설명한 바와 같이, 바람직한 실시예들은 "순수한"(>96%) 로듐; 바람직하게 귀금속에 의한 로듐이 풍부한 합금; 및 로듐이 풍부한 귀금속 합금 위로의 순수한 로듐의 이중층을 포함한다. 역시, 백금이 로듐이 풍부한 합금에서 가장 바람직하다. 당 분야에서 알려진 바와 같이, 상부전극은 그 후 각각의 개별적인 셀(cell) 또는 각 어레이(array) 중 어느 하나로 패턴화될 수 있다.
커패시터는 도2의 흐름도에 대체로 나타난 방법에 따라 제작된다. 많은 구조 중 임의의 것으로서 원하는 커패시터의 형태가 형성될 수 있으나(200), 바람직하게는, 도1에서 논의한 바와 같이, 구조층(22)을 성형함으로써 형성될 수 있다. 도1에 나타낸 바와 같이 장치가 평평한 층들로 구성되는 평평한 샌드위치 구조, 접혀 쌓이거나 협곡(trench)같은 구조, 및 울퉁불퉁한 표면을 가진 구조 등 다양한 가능성을 포함한다. 이들 예는 본 발명의 실시예를 설명할 때 도움이 되기 위하여 여기서 언급된 것이며 당 분야에서 통상의 지식을 가진 자에 의하여 사용될 수 있는 다른 구조들을 배제하기 위한 것이 아니다.
커패시터 형태에 대한 바람직한 실시예는 컨테이너 및 스터드 구조를 포함한다. 컨테이너 구조는 절연물질 층 내에 형성된 구멍 안에 형성된다. 예를 들어, 도1에 나타난 구조적 도전층(22)은 구멍의 모양과 일치하도록 증착될 수 있고, 커패시터를 포함한 다른 구조물들이, 이하 설명하는 바와 같이, 구멍 내에서 이 층 위로 형성된다. 스터드 구조는 구조층(22)이 물질의 기둥을 형성할 때 얻어질 수 있고, 그 결과 나타나는 커패시터 구조는 그 기둥 위로 형성된다. 당업자는 이들 초기 구멍 및 기둥 구조물을 형성하는 것과 관련되는 공정들에 익숙할 것이며, 이들은 증착, 사진석판술 및 에치 단계들을 포함한다.
계속하여 도2를 참조하면, 로듐이 풍부한 구조물이 위로 증착되어 커패시터 형태에 맞추어진다(220). 바람직한 실시예에서, 그 구조물은 화학적 증기 증착(CVD: chemical vapor deposition), 더 바람직하게는 금속 유기 화학 증기 증착(MOCVD: metal organic chemical vapor deposition)에 의해 형성된다. 도1을 참조하여 위에서 설명한 바와 같이, 로듐이 풍부한 구조물은 하나 또는 그 이상의 로듐이 풍부한 층들을 포함할 수 있고, "로듐이 풍부한"이라는 말은 순수한 로듐, 즉, 96 원자 퍼센트 이상의 로듐, 또는 로듐 함량이 적어도 50 원자 퍼센트 이상, 바람직하게 60 원자 퍼센트 이상, 및 더 바람직하게 70 원자 퍼센트 내지 90 원자 퍼센트 사이인 로듐이 풍부한 귀금속 합금을 의미할 수 있다.
CVD 또는 MOCVD 에 의하여 순수한 Rh 층을 형성하기 위해 사용되는 전구체가스는 Rh2(μ-Cl)2(CO)4, Rh( 5-C5H5)(CO)2, Rh( 5-C5H5)(1.5-COD), Rh( 3-알릴)(CO)2, Rh( 3-알릴)3및 ((PF3)2RhCl2)2를 포함한 많은 휘발성 로듐 화합물로부터 선택될 수 있다. 다른 알려지고 앞으로 개발될 휘발성 로듐 화합물들 또한 채용될 수 있다. 바람직한 실시예에서는, Rh( 5-C5H5)(CO)2가 사용된다. 증착 온도는 바람직하게 약 200℃ 내지 550℃ 사이, 더 바람직하게 250℃ 내지 500℃ 사이이다. 바람직한 운반 가스는 헬륨 및 아르곤이다. 당 분야의 기술자들은 실험 작업의 전 과정을 통하여 각 전구체 가스에 대하여 증착 조건이 최적화되어야 한다는 것을 이해할 수 있을 것이다. 진공 하에 유기 급원 가스들로 증착된 막이 탄소 및 산소에 의하여 상당히 오염될 수 있다 하더라도, 전구체 가스가 수소와 조합될 때, 증착되는 로듐 막의 순도는 90% 이상, 그리고 98% 까지도 될 수 있다.
또다른 배치에서 로듐이 풍부한 합금이 MOCVD에 의해 증착될 때, 층을 형성하기 위해 사용되는 가스들은 순수한 요소들을 형성하는 가스들의 조합이다. 가장 바람직한 로듐이 풍부한 합금은 Rh-Pt 이다. 백금에 대한 예시적인 전구체 가스는 메틸-사이클로펜타디에닐플래티눔(IV)-트리메틸(MeCpPt(Me)3)이다. 이 가스는 증착된 막 내에서 바람직한 합금 조성물을 생성하기 위한 비율로 로듐 전구체 가스와 조합된다. Rh 전구체 가스의 유속은 바람직하게 약 15 sccm 내지 100 sccm 사이이다. Pt 전구체 가스에 대해서는, 유속은 바람직하게 약 5 sccm 내지 200 sccm 사이이다. 증착실 내 압력은 약 1 Torr 내지 80 Torr 사이이다. Rh-Pt에 대한MOCVD 온도는 300℃ 내지 500℃ 사이, 더 바람직하게, 약 350℃ 내지 460℃ 사이이다. 바람직한 산화 가스는 약 100 sccm 내지 1500 sccm 사이의 유속을 가지는 아산화질소(nitrous oxide: N2O)이다. NO, O2, O3또는 H2O와 같은 다른 산화성 가스들 또한 약 100 sccm 내지 1500 sccm 사이의 유속으로 사용될 수 있다.
로듐 산화물은 로듐이 풍부한 구조물 바로 위로 형성된다(230). 한 실시예에서, RhOx는 로듐이 풍부한 층의 일부를 산화시킴으로써 형성된다. 산화는 O, O2, NO, N2O 또는 H2O 와 같은 산소 함유 분위기 및 바람직하게 약 300℃ 내지 800℃ 사이, 더 바람직하게 약 400℃ 내지 700℃ 사이의 온도에서 수행된다. 챔버 내 압력은 약 1 Torr 내지 660 Torr 사이이고, 산화는 약 0.5 분 내지 3.0 분 사이 동안 진행된다.
또다른 배치에서, 로듐 산화물 구조물은, 바람직하게, 약 10 sccm 내지 100 sccm 사이의 유속을 가지는 Rh( 5-C5H5)(CO)2전구체 가스, 50 sccm 내지 1500 sccm 사이에서의 산화제(예컨대 N2O), 및 약 1 Torr 내지 80 Torr 사이의 압력을 사용하여 화학적 증기 증착에 의하여 직접 형성할 수 있다. 증착 온도는 200℃ 내지 550℃, 더 바람직하게 300℃ 내지 500℃ 사이이다. 바람직한 실시예에서, 그레인 크기(grain size)를 증가시키고 막의 탄소 함량을 감소시키기 위하여, 막은 이어 바람직하게 약 350℃ 내지 460℃ 사이에서 약 0.5 분 내지 2.0 분 동안 열처리된다.
형성의 양성적 단계가 없는 경우에도, 일반적으로, 로듐이 풍부한 구조물 위로 높은 k 절연층(HDC)인 일부 로듐 산화물이, 이어지는 증착 및 열처리(240) 동안, 계면에서 형성될 수 있다(230).
HDC 층은 높은 유전상수를 가지는 임의의 물질로 형성될 수 있지만, 바람직하게 바륨 스트론튬 티타네이트를 포함한다. 일반적으로 바륨 스트론튬 티타네이트(BST)는 산소 분위기와 함께 화학적 증기 증착실 내로 도입되는 바륨, 스트론튬 및 티타늄을 함유하는 휘발성 반응물들에 의해 형성될 수 있다. 하나의 예시적인 공정은 처리실 내의 매우 높은 산화성 분위기 하에서 반응되는 테트라메틸 헵탄디오네이트(tetramethyl heptanedionate: thd)를 포함하는 유기금속 전구체를 사용한다. 이러한 예시적 전구체 군은 Ti(이소프로프록시)2(thd)2또는 Ti(O-i-Pr)2(thd)2중 하나와 함께 Ba(thd)2및 Sr(thd)2를 포함한다. 바람직하게, 화학적 증기 증착은 약 500℃ 내지 800℃, 더 바람직하게 600℃ 내지 700℃의 온도 범위에서 일어난다. 또다른 예시적 공정은 DPM이 비스(디피발로일메타네이토) (bis(dipivaloylmethanato))이고 tet가 테트라글라임(tetraglyme)인 Ba(DPM)2(tet), Sr(DPM)2(tet) 및 Ti(O-i-C3H7)4를 포함하는 전구체들을 사용한다. 바람직하게, 이 증착은 약 400℃ 내지 약 700℃ 의 온도 범위에서 일어난다. BST 층은 이어 약 400℃ 내지 650℃ 사이, 더 바람직하게 약 550℃의 산소 함유 대기 중에서 열처리된다. 예시적인 열처리 분위기는 약 50 Torr 내지 660 Torr, 더 바람직하게 약 660 Torr의 압력에 있는 O2및 N2O의 혼합물을 포함한다.
다르게는, 탄탈륨 옥사이드(Ta2O5)가 HDC 층으로서 작용할 수 있다. 탄탈륨 옥사이드는 약 350℃ 내지 550℃, 더 바람직하게 약 430℃ 내지 500℃ 사이의 온도에서 헬륨 가스에 의하여 운반되는 Ta(OC2H5)5가스를 사용하는 화학적 증기 증착에 의하여 증착될 수 있다. 산소 가스의 유속은 약 100 sccm 내지 1500 sccm 사이이고, 챔버 압력은 약 1 Torr 내지 20 Torr 사이이다. Ta2O5는 O2또는 O3분위기 하 자외선 중에서 400℃ 내지 500℃에서 약 30 초 내지 10 분 사이, 바람직하게 약 3 분 동안 열처리된다. 또는, Ta2O5층은 산소 또는 증기 분위기에서 700℃ 내지 850℃, 바람직하게는 약 750℃에서 10분 내지 2 시간 동안, 더 바람직하게 약 1 시간 동안 열처리될 수 있다.
HCD 증착(240)에 이어, 상부 로듐 산화물이 바람직하게 HDC 층 바로 위로 형성된다(250). 한 실시예에서, 로듐 산화물 구조물은 단계 (230)에 대하여 위에서 설명한 바와 같이, 화학적 증기 증착에 의해 직접 형성될 수 있다. 다르게는, 약 1nm 내지 10nm 사이, 더 바람직하게 약 2nm 내지 5nm 사이의 두께를 가지는 Rh 금속 층이 HDC 층 위로 증착된다. 이 층은 그 후, 첫 번째 로듐 산화물 형성(230)에 대한 한 가능성에 대하여 설명한 바와 같이 완전히 산화된다. 종료된 산화물 층은 최초 로듐 금속 층의 약 2 배 정도의 두께를 가진다.
상부 로듐이 풍부한 구조물이 로듐 산화물 위로 증착된다(260). 이 증착(260)은 단계 (220)에 대하여 앞에서 설명한 것과 동일한 방법을 채용할 수 있다.
본 발명의 바람직한 실시예에 따라 제조되는 예시적 구조물들이 도 3-5에 나타나 있다.
비율에 맞게 그린 것이 아닌 도3을 참조하여, 예시적인 스터드 커패시터를 이해할 수 있다. 실리콘 기판(100)의 일부가 절연 덧층(112)과 함께 나타나 있다. 절연층(112)에는, 폴리실리콘(114)으로 채워져 있고 얇은 티타늄 나이트라이드 (TiN) 또는 티타늄 실리콘 나이트라이드(TiSixNy) 확산 장벽층(116)으로 덮여 있는 콘택 구멍이 있다. 바람직하게, 확산 장벽층의 두께는 약 40nm 내지 200nm 사이이다. 커패시터 구조물은 맨 처음 Pt 기둥(118), 이어 Rh가 풍부한 Rh-Pt 합금층(120), HDC층(122), 또 하나의 Rh가 풍부한 Rh-Pt 합금층(124), 및 마지막으로 또 하나의 Pt층(126)에 의하여 형성된다. Pt 기둥(118)의 직경은 바람직하게 약 50nm 내지 1000nm 사이, 더 바람직하게 약 50nm 내지 500nm 사이이다. 각 Rh가 풍부한 층(120, 124)의 두께는 바람직하게 약 20nm 내지 100nm 사이, 더 바람직하게 약 20nm 내지 50nm 사이이다. HDC층(122)의 두께는 BST에 대하여 바람직하게 약 8nm 내지 40nm 사이, 그리고 Ta2O5에 대하여 약 3nm 내지 20nm 사이이다. Pt층(126)은 약 10nm 내지 100nm 사이, 더 바람직하게 약 20nm 내지 50nm 사이의 두께를 가진다.
비슷하게, 예시적인 컨테이너 커패시터가 비율에 맞게 그려진 것이 아닌 도4에 나타나 있다. 여기서도, 실리콘 기판(100) 및 확산 장벽층(116)으로 덮여 있는 폴리실리콘 플러그(114)가 있다. 플러그(114)는 절연층(112) 내 콘택 구멍 안에형성되어 있다. 컨테이너 구멍은 두꺼운 절연층(13) 내에 형성되었다. 컨테이너 구멍의 직경은 최신의 DRAM 회로 설계에 있어 바람직하게 약 50nm 내지 1000nm 사이, 더 바람직하게 약 50nm 내지 500nm 사이이다. 커패시터 구조물은 컨테이너의 모양과 일치하는 Rh층(132)으로 형성된다. Rh층(132)의 두께는 바람직하게 약 20nm 내지 100nm 사이, 더 바람직하게 약 20nm 내지 50nm 사이이다. 이것은 RhOx(134), HDC층(136) 및 또 하나의 RhOx층(138)에 의하여 덮여 있다. 각 RhOx 층의 두께는 바람직하게 약 1.0nm 내지 20.0nm 사이, 더 바람직하게 약 5.0nm 내지 10.0nm 사이이다. HDC층(136)의 두께는 바람직하게 BST에 대하여는 약 10nm 내지 40nm 사이이고 Ta2O5에 대해서는 약 3nm 내지 20nm 사이이다. 나머지 개구부는 Rh(140)로 채워진다.
또다른 예시적인 스터드 커패시터가, 비율에 맞게 그려진 것이 아닌 도5에 나타나 있다. 하부 구조물들은 도3 및 4에 대하여 위에서 설명한 것과 같다. 커패시터 구조물은 HDC층(152) 및 상부전극을 포함하는 Rh층(154)에 의해 덮여 있는 스터드 모양으로 된 Rh 하부전극(150)을 포함한다. 스터드의 직경은 바람직하게 약 50nm 내지 1000nm 사이, 더 바람직하게 약 50nm 내지 500nm 사이이다. HDC층(152)의 두께는 바람직하게 BST에 대하여 약 10nm 내지 40nm 사이이고 Ta2O5에 대해서는 약 3nm 내지 20nm 사이이다. Rh 상부층은 바람직하게 약 20nm 내지 100nm 사이, 더 바람직하게 약 20nm 내지 50nm 사이이다. 로듐 산화물의 얇은 계면 층은 Rh 층들(150, 154)과 HDC층(152)의 경계에서 형성된다.
유리하게, 바람직한 실시예들은 집적회로 내 커패시터의 제조를 위한 높은 유전상수 물질들의 사용에 적합한 물질 및 공정들을 제공한다. 로듐은 전극, 특히 HDC에 접해 있는 전극으로서 매우 유용하다. 로듐은 또한 훌륭한 산소 확산 장벽이며, 따라서 HDC로부터 산소가 외부로 확산하는 것을 막을 수 있고, 그리하여 집적회로 내 인접 물질들을 산화의 해로운 영향으로부터 보호한다. 또한, HDC 물질로부터의 산소의 손실은 그들의 절연 특성에 있어 바람직하지 않은 변화를 낳는다. 산소가 확산되어 나올 수 없으므로 HDC 층 내부에 갇히고, 그리하여 그것의 절연 특성이 보존된다.
이들 구조물을 형성하기 위한 많은 공정이 매우 산화적인 분위기와 연관되며, HDC/Rh 계면에서 로듐의 일부 산화가 일어난다. 그러나, 로듐 및 로듐 산화물 모두가 우수한 전기 전도성을 가지므로, 그 전극은 여전히 전도성을 유지한다. 로듐이 풍부한 구조물과 HDCs 사이의 계면에서의 로듐 산화물은 또한 확산 장벽으로도 작용한다. HDC 물질들과 로듐으로 형성된 커패시터는 시간이 지나도 잘 열화되지 않는다.
선행 기술에서, 루테늄 옥사이드(RuOx)가 전극 물질로 사용되어 왔으나, 그것은 강한 산화제이고, 또한 주변 물질들을 산화시키는 경향이 있다. 백금 또한 사용되어 왔다. 백금은 산화되지는 않지만 산소 확산에 대하여 효과적인 장벽을 형성하지는 않는다. 따라서, 산소는 백금을 통하여 확산하여 주변 물질들과 반응할 수 있다. 높은 로듐 함량을 가지는 전극이 이러한 문제점을 극복할 수 있다.
지금까지의 발명이 특정 바람직한 실시예에 대하여 설명되었지만, 다른 실시예들도 지금까지 개시한 것에 비추어 당 분야에 통상의 지식을 가진 자들에게 분명할 것이다. 예를 들어, 바람직한 실시예가 스터드와 컨테이너 구조에 대하여 설명하였지만, 당업자는 여기 개시된 원리를 더 간단하거나 더 복잡한 커패시터 설계에 응용할 수 있음을 발견할 것이다. 따라서, 본 발명은 바람직한 실시예에 대한 설명에 의하여 제한되는 것이 아니며, 첨부된 청구범위를 참고하여서만 제한될 수 있다.

Claims (54)

  1. 로듐이 풍부한 구조물과;
    로듐이 풍부한 구조물과 직접 접촉하고 있는 로듐 산화물 층과;
    로듐 산화물 층과 직접 접촉하고 있는 커패시터 절연막; 및
    커패시터 절연막 위의 상부전극을 포함하여 구성되는 집적회로 내 커패시터.
  2. 제 1 항에 있어서, 상부전극은 제 2의 로듐이 풍부한 구조물을 포함하는 커패시터.
  3. 제 2 항에 있어서, 상부전극은 순수한 로듐 층을 포함하는 커패시터.
  4. 제 2 항에 있어서, 제 2의 로듐이 풍부한 구조물은 귀금속 합금층을 포함하는 커패시터.
  5. 제 4 항에 있어서, 귀금속 합금층은 약 50 원자 퍼센트 이상의 Rh를 함유하는 Rh-Pt 합금을 포함하는 커패시터.
  6. 제 2 항에 있어서, 상부전극은 상부전극의 제 2의 로듐이 풍부한 구조물과 절연막 사이에 제 2의 로듐 산화물 층을 포함하는 커패시터.
  7. 제 6 항에 있어서, 각 로듐 산화물 층은 1nm 내지 20nm 두께인 커패시터.
  8. 제 2 항에 있어서, 각 로듐이 풍부한 구조물은 20nm 내지 100nm 사이의 두께인 커패시터.
  9. 제 1 항에 있어서, 커패시터가 컨테이너 모양으로 형성된 커패시터.
  10. 제 1 항에 있어서, 커패시터가 스터드 모양으로 형성된 커패시터.
  11. 제 1 항에 있어서, 커패시터 절연막이 약 5 이상의 유전상수를 갖는 물질을 포함하는 커패시터.
  12. 제 1 항에 있어서, 커패시터 절연막이 약 10 이상의 유전상수를 갖는 물질을 포함하는 커패시터.
  13. 제 1 항에 있어서, 커패시터 절연막이 약 20 이상의 유전상수를 갖는 물질을 포함하는 커패시터.
  14. 제 1 항에 있어서, 커패시터 절연막이 바륨 스트론튬 티타네이트(BST)를 포함하는 커패시터.
  15. 제 14 항에 있어서, BST 두께가 8nm 내지 40nm 사이인 커패시터.
  16. 제 1 항에 있어서, 커패시터 절연막이 탄탈륨 옥사이드(Ta2O5)를 포함하는 커패시터.
  17. 제 16 항에 있어서, Ta2O5의 두께가 3nm 내지 20nm 사이인 커패시터.
  18. 귀금속을 포함하는 제 1 층; 및
    50 원자 퍼센트 이상의 로듐을 함유하는 제 2 층을 포함하는 일련의 층들로 이루어지는 반도체 장치용 전극.
  19. 제 18 항에 있어서, 제 1 층의 두께가 20nm 내지 100nm 사이인 전극.
  20. 제 18 항에 있어서, 제 1 층이 Pt를 포함하는 전극.
  21. 제 20 항에 있어서, 제 1 층이 Rh를 더 포함하는 전극.
  22. 제 21 항에 있어서, Rh를 포함하는 층이 최소 70%의 Rh를 함유하는 Rh-Pt 합금으로 이루어지는 전극.
  23. 약 5 이상의 유전상수를 갖는 절연층; 및
    상기 절연층과 접촉하며 로듐이 풍부한 구조물을 포함하는 전극을 포함하여 구성되는 집적회로 커패시터.
  24. 제 23 항에 있어서, 폴리실리콘 플러그를 통하여 하부에 있는 반도체 기판과 전기적으로 접촉하도록 형성된 집적회로 커패시터.
  25. 로듐이 풍부한 층을 증착하고;
    상기 로듐이 풍부한 층 위로 약 5 이상의 유전상수를 갖는 물질을 증착하는 것을 포함하여 구성되는 집적회로의 제조 방법.
  26. 제 25 항에 있어서, 절연막 위로 제 2의 로듐이 풍부한 층을 증착하는 것을 더 포함하여 구성되는 방법.
  27. 제 26 항에 있어서, 로듐이 풍부한 각 층들이 또다른 귀금속과 Rh의 합금을 포함하는 방법.
  28. 제 26 항에 있어서, 로듐이 풍부한 각 층들이 약 96% 이상의 Rh로 된 방법.
  29. 제 25 항에 있어서, 절연층을 증착하기 전에 로듐이 풍부한 층 바로 위로 RhOx를 증착하는 것을 더 포함하여 구성되는 방법.
  30. 제 25 항에 있어서, 로듐이 풍부한 층을 증착하기 전에 절연막 바로 위로 RhOx를 증착하는 것을 더 포함하여 구성되는 방법.
  31. 원하는 커패시터 모양을 형성하고;
    상기 커패시터 모양에 일치하도록 로듐이 풍부한 구조물을 형성하고;
    상기 로듐이 풍부한 구조물 바로 위로 로듐 산화물을 형성하고;
    높은 유전상수(HDC)를 가지는 절연물질의 층을 로듐 산화물 바로 위로 증착하고;
    상기 HDC 바로 위로 로듐 산화물을 형성하고; 그리고
    로듐이 풍부한 구조물을 형성하는 것을 포함하여 구성되는 집적회로용 커패시터의 제조방법.
  32. 제 31 항에 있어서, 로듐이 풍부한 구조물은 약 96% 이상의 Rh로 이루어지는 방법.
  33. 제 31 항에 있어서, 로듐이 풍부한 구조물을 형성하는 것은 화학적 증기 증착을 포함하는 방법.
  34. 제 33 항에 있어서, 로듐이 풍부한 구조물을 형성하는 것은 금속 유기 화학 증기 증착(MOCVD)을 포함하는 방법.
  35. 제 34 항에 있어서, MOCVD에 사용되는 전구체 가스들은 Rh( 5-C5H5)(CO)2및 N2O인 방법.
  36. 제 35 항에 있어서, 증착 온도는 200℃ 내지 550℃ 사이인 방법.
  37. 제 31 항에 있어서, 로듐이 풍부한 구조물은 또다른 귀금속과 Rh의 합금을 포함하는 방법.
  38. 제 31 항에 있어서, 로듐이 풍부한 구조물 바로 위로 로듐 산화물을 형성하는 것은 로듐이 풍부한 구조물의 상부를 산화시키는 것을 포함하는 방법.
  39. 제 31 항에 있어서, HDC 바로 위로 로듐 산화물을 형성하는 것은, 먼저 얇은 Rh 금속층을 증착하고 그 후 전체 Rh 층을 산화시키는 것을 포함하는 방법.
  40. 제 39 항에 있어서, 산화는 O, O2, NO, N2O 및 H2O로 구성되는 군으로부터 선택되는 산소 함유 분위기에 Rh 층을 노출시키는 것을 포함하는 방법.
  41. 제 40 항에 있어서, 산화는 300℃ 내지 800℃의 온도에서 수행되는 방법.
  42. 제 31 항에 있어서, 로듐 산화물을 형성하는 것은 화학적 증기 증착을 포함하는 방법.
  43. 제 42 항에 있어서, 화학적 증기 증착에 Rh( 5-C5H5)(CO)2가스가 사용되는 방법.
  44. 제 43 항에 있어서, 화학적 증기 증착은 200℃ 내지 550℃ 사이에서 수행되는 방법.
  45. 제 31 항에 있어서, 절연물질 층을 증착하는 것은 DPM이 비스(디피발로일메타네이토)이고 tet가 테트라글라임인 Ba(DPM)2(tet), Sr(DPM)2(tet) 및 Ti(O-i-C3H7)4전구체들을 사용하는 바륨 스트론튬 티타네이트(BST)의 화학적 증기 증착을포함하는 방법.
  46. 제 45 항에 있어서, 화학적 증기 증착은 약 400℃ 내지 700℃ 사이에서 수행되고, BST는 이어 400℃ 내지 650℃ 사이의 산소 분위기에서 열처리되는 방법.
  47. 제 31 항에 있어서, 절연물질 층을 증착하는 것은 thd가 테트라메틸 헵탄디오네이트인 Ba(thd)2및 Sr(thd)2전구체를 Ti(이소프로프록시)2(thd)2또는 Ti(O-i-Pr)2(thd)2와 함께 사용하는 바륨 스트론튬 티타네이트(BST)의 화학적 증기 증착을 포함하는 방법.
  48. 제 47 항에 있어서, 화학적 증기 증착은 약 500℃ 내지 800℃ 사이에서 수행되고, BST는 이어 약 400℃ 내지 650℃의 산소 분위기에서 열처리되는 방법.
  49. 제 31 항에 있어서, 절연물질 층을 증착하는 것은 바륨 스트론튬 티타네이트(BST)를 형성하기 위하여 Ar 및 O2의 혼합물 내에서 Ba0.5Sr0.5TiO3타겟을 rf 마그네트론 스퍼터링하는 것을 포함하는 방법.
  50. 제 49 항에 있어서, BST를 N2분위기에서 고속 열처리기(RTP: rapid thermal processor)를 사용하여 약 1 분 동안 열처리하는 것을 더 포함하는 방법.
  51. 제 31 항에 있어서, 절연물질 층을 증착하는 것은 헬륨에 의해 운반되는 Ta(OC2H5)5가스를 사용하여 탄탈륨 옥사이드(TaOx)를 형성하기 위한 화학적 증기 증착을 포함하는 방법.
  52. 제 51 항에 있어서, 화학적 증기 증착이 약 350℃ 내지 550℃ 사이에서 수행되는 방법.
  53. 제 52 항에 있어서, TaOx를 400℃ 내지 500℃의 O2또는 O3분위기에서 자외선으로 30초 내지 10분 동안 열처리하는 것을 더 포함하는 방법.
  54. 제 52 항에 있어서, TaOx를 700℃ 내지 850℃의 산소 또는 증기 분위기에서 10분 내지 2시간 동안 열처리하는 것을 더 포함하는 방법.
KR1020037010896A 2001-02-20 2002-02-11 로듐이 풍부한 산소 장벽 KR100610303B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/789,335 US6518610B2 (en) 2001-02-20 2001-02-20 Rhodium-rich oxygen barriers
US09/789,335 2001-02-20
PCT/US2002/004090 WO2002067302A2 (en) 2001-02-20 2002-02-11 Rhodium-rich oxygen barriers

Publications (2)

Publication Number Publication Date
KR20030088433A true KR20030088433A (ko) 2003-11-19
KR100610303B1 KR100610303B1 (ko) 2006-08-09

Family

ID=25147325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037010896A KR100610303B1 (ko) 2001-02-20 2002-02-11 로듐이 풍부한 산소 장벽

Country Status (8)

Country Link
US (4) US6518610B2 (ko)
EP (1) EP1368822B1 (ko)
JP (1) JP4399521B2 (ko)
KR (1) KR100610303B1 (ko)
CN (1) CN100373543C (ko)
AT (1) ATE346377T1 (ko)
DE (1) DE60216241T2 (ko)
WO (1) WO2002067302A2 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US20030025148A1 (en) * 2001-05-04 2003-02-06 Jung-Yu Hsieh Structure of a flash memory
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US20030036242A1 (en) * 2001-08-16 2003-02-20 Haining Yang Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US8026161B2 (en) * 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
JP2004146748A (ja) * 2002-10-28 2004-05-20 Alps Electric Co Ltd 薄膜キャパシタ素子
JP4641702B2 (ja) * 2002-11-20 2011-03-02 ソニー株式会社 強誘電体型不揮発性半導体メモリ及びその製造方法
KR100469158B1 (ko) * 2002-12-30 2005-02-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
JP4563655B2 (ja) * 2003-04-23 2010-10-13 株式会社日立製作所 半導体装置及びその製造方法
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US6940705B2 (en) * 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7078742B2 (en) 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US8513634B2 (en) * 2003-12-17 2013-08-20 Samsung Electronics Co., Ltd. Nonvolatile data storage, semicoductor memory device including nonvolatile data storage and method of forming the same
KR100552704B1 (ko) * 2003-12-17 2006-02-20 삼성전자주식회사 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
US20060228855A1 (en) * 2005-03-29 2006-10-12 Intel Corporation Capacitor with co-planar electrodes
US7687409B2 (en) * 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
DE102005057255B4 (de) * 2005-12-01 2007-09-20 Infineon Technologies Ag Speicherkondensator und Verfahren zum Herstellen eines solchen Speicherkondensators
US7405154B2 (en) * 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
FR2915315B1 (fr) * 2007-04-19 2009-06-26 St Microelectronics Crolles 2 Procede de fabrication d'un condensateur a stabilite elevee et condensateur correspondant.
US20090085085A1 (en) * 2007-10-01 2009-04-02 James Chyi Lai Dram cell with capacitor in the metal layer
US7943961B2 (en) * 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US7808051B2 (en) * 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US8809827B1 (en) * 2013-03-13 2014-08-19 International Business Machines Corporation Thermally assisted MRAM with multilayer strap and top contact for low thermal conductivity
US9515251B2 (en) 2014-04-09 2016-12-06 International Business Machines Corporation Structure for thermally assisted MRAM
US10079235B2 (en) 2016-08-31 2018-09-18 Micron Technology, Inc. Memory cells and memory arrays
CN109219883B (zh) * 2016-08-31 2023-03-21 美光科技公司 存储器胞元和存储器阵列
US10056386B2 (en) 2016-08-31 2018-08-21 Micron Technology, Inc. Memory cells and memory arrays
US11211384B2 (en) 2017-01-12 2021-12-28 Micron Technology, Inc. Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
CN110753962A (zh) 2017-08-29 2020-02-04 美光科技公司 存储器电路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
US5622893A (en) 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5504041A (en) 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5566045A (en) 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
KR100416733B1 (ko) * 1995-03-20 2004-07-05 삼성전자주식회사 강유전성캐패시터
US5874364A (en) 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5989338A (en) 1995-11-22 1999-11-23 Micron Technology, Inc. Method for depositing cell nitride with improved step coverage using MOCVD in a wafer deposition system
US5945767A (en) 1996-11-22 1999-08-31 Westlund; Fred G. Electrical device and method of making electrical device, and method of converting energy
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
JP3452763B2 (ja) 1996-12-06 2003-09-29 シャープ株式会社 半導体記憶装置および半導体記憶装置の製造方法
US5844318A (en) 1997-02-18 1998-12-01 Micron Technology, Inc. Aluminum film for semiconductive devices
US6188097B1 (en) 1997-07-02 2001-02-13 Micron Technology, Inc. Rough electrode (high surface area) from Ti and TiN
KR100269310B1 (ko) * 1997-09-29 2000-10-16 윤종용 도전성확산장벽층을사용하는반도체장치제조방법
JP3319994B2 (ja) 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6232174B1 (en) * 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
JP2000091539A (ja) 1998-07-16 2000-03-31 Fujitsu Ltd 半導体装置及びその製造方法
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6297527B1 (en) 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
US6281543B1 (en) 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
US7253076B1 (en) 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6482736B1 (en) 2000-06-08 2002-11-19 Micron Technology, Inc. Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers

Also Published As

Publication number Publication date
CN1518758A (zh) 2004-08-04
US6518610B2 (en) 2003-02-11
WO2002067302A3 (en) 2003-10-16
DE60216241T2 (de) 2007-04-19
US20030102501A1 (en) 2003-06-05
KR100610303B1 (ko) 2006-08-09
WO2002067302A8 (en) 2004-06-03
DE60216241D1 (de) 2007-01-04
EP1368822B1 (en) 2006-11-22
US20020190303A1 (en) 2002-12-19
EP1368822A2 (en) 2003-12-10
US20020113260A1 (en) 2002-08-22
JP2004532512A (ja) 2004-10-21
ATE346377T1 (de) 2006-12-15
US6740554B2 (en) 2004-05-25
CN100373543C (zh) 2008-03-05
US20040212002A1 (en) 2004-10-28
JP4399521B2 (ja) 2010-01-20
US6781175B2 (en) 2004-08-24
WO2002067302A2 (en) 2002-08-29
US7038263B2 (en) 2006-05-02

Similar Documents

Publication Publication Date Title
KR100610303B1 (ko) 로듐이 풍부한 산소 장벽
JP5490829B2 (ja) 拡散バリアー層及びその製造方法
JP4719358B2 (ja) キャパシターの製造方法
US6830983B2 (en) Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide
US6596602B2 (en) Method of fabricating a high dielectric constant metal oxide capacity insulator film using atomic layer CVD
US20050227431A1 (en) Memory device with platinum-rhodium stack as an oxygen barrier
KR100235949B1 (ko) 반도체 소자의 캐패시터 제조 방법
JPH08167701A (ja) 半導体構造体
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
KR101932588B1 (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
KR20040030959A (ko) 금속 포함 물질과 커패시터 전극의 형성 방법 그리고커패시터 구조
KR20030042106A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100503961B1 (ko) 커패시터 제조 방법
KR100504942B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100673203B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100376257B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
KR100387262B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100376987B1 (ko) 반도체소자의 캐패시터 제조방법
JP2008311268A (ja) 半導体装置の製造方法
KR20040020172A (ko) 콘택 플러그의 산화를 방지할 수 있는 하부 전극을 갖는반도체 메모리 소자 및 그 제조방법
KR20020032696A (ko) 반도체 소자의 커패시터 제조 방법
KR20020013276A (ko) 귀금속층을 포함하는 상부전극을 가진 반도체 장치의커패시터 형성방법
KR20040060083A (ko) 금속 산화물 하부전극을 구비하는 반도체 소자의 캐패시터형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee