CN100373543C - 富铑的氧隔绝层 - Google Patents

富铑的氧隔绝层 Download PDF

Info

Publication number
CN100373543C
CN100373543C CNB028049187A CN02804918A CN100373543C CN 100373543 C CN100373543 C CN 100373543C CN B028049187 A CNB028049187 A CN B028049187A CN 02804918 A CN02804918 A CN 02804918A CN 100373543 C CN100373543 C CN 100373543C
Authority
CN
China
Prior art keywords
rhodium
layer
capacitor
rich
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028049187A
Other languages
English (en)
Other versions
CN1518758A (zh
Inventor
杨海宁
D·贾丽
G·S·桑德郝
H·罗德斯
M·维绍肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai Management Co
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1518758A publication Critical patent/CN1518758A/zh
Application granted granted Critical
Publication of CN100373543C publication Critical patent/CN100373543C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wrappers (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了用于形成集成电路的电容器的结构和方法。该电容器包括富铑结构(24),与富铑结构(24)直接接触的氧化铑层(26),与氧化铑层(26)直接接触的电容器电介质(30)和在电容器之上的上电极(40)。该富铑结构(24)可包括铑合金且电容器电介质(30)优选具有高介电常数。

Description

富铑的氧隔绝层
技术领域
本发明涉及与具有高介电常数的绝缘体材料接触良好的,可靠的,稳定的电极结构,和,尤其是,涉及使用这些电极结构和高介电常数材料在微电子设备中形成电容器的方法。
发明背景
电容器是集成电路设计中的关键设备,尤其用于高密度内存芯片如动态随机存储内存(DRAMs)。
电容与接触电介质的电极面积和绝缘材料的介电常数成比例。因为增加单个芯片上的设备数目的倾向需要将设备制成越来越小,必需改变制造电容器的方式。如何增加电极接触面积而不使用芯片上的许多表面积的问题已经因为改变电容器的局部形态(topography)而产生。在以前的″平夹层″构型中,设备由相互堆放的平面层组成,这已让位于″容器″和″螺柱″构型,以及其它。
容器电容器在一层绝缘材料中的孔或通道内制成。构成电容器的层化结构在层相互堆积时适应该通道的形状。因此,电极接触面积包括容器的圆柱形侧表面和圆形底部。在一些设计中,外圆柱形表面也可利用。但电容器使用的芯片表面积(″印迹″)仅为通道的圆形上开口大小。
类似,电容器可制成螺柱构型,其中电极材料柱通过系列沉积,光平版印刷和刻蚀步骤而制成,并将其它的电容器层堆积在柱上,适应其外表面。同样,电容器所占据的芯片的表面积与包括柱的圆柱形侧表面,以及上部的总电极/电介质接触面积,或有效的电容器表面积相比较小。
由小面积得到更多电容的另一方式是使用具有与高介电常数(k)的电介质材料,所谓的HDCs,如钛酸锶钡(BST)或氧化钽(Ta2O5)。这些材料的问题在于,它们往往在高温处理过程中损失氧,造成其电介质性能的不理想的改变并可氧化附近的材料。另外,大多数用于形成这些材料的工艺包括高度氧化环境,这可腐蚀集成电路的导电元件,如下方的多晶硅塞。
因此,需要与使用高电介质材料相容的用于形成集成电路中的电容器的工艺和材料。有利地使用一种作为这些HDC′s的氧扩散的隔绝层并另外具有电容器电极所需的导电率特性的材料。
发明内容
按照本发明的一个方面,在集成电路内提供了一种电容器。该电容器包括富铑结构,直接接触富铑结构的氧化铑层,直接接触氧化铑层的电容器电介质,和在电容器电介质之上的上电极。在所示实施方案中,电容器可具有螺柱(stud)或容器形状,可在富铑结构中包含贵金属合金和优选采用高介电常数材料以用于电容器电介质。
按照本发明的另一方面,提供了一种由系列层组成的用于半导体设备的电极。电极包括包括贵金属的第一层,所述第一层包含具有至少70%Rh的Rh-Pt合金,和具有超过50原子%铑的第二层。
根据其一个优选实施方案,上述第一层的厚度是20nm-100nm。
根据其另一个优选实施方案,上述第一层包含Pt。
根据其又一个优选实施方案,上述第一层进一步包含Rh。
按照本发明的另一方面,提供了一种制造集成电路的方法。该方法包括沉积含有Rh-Pt合金的富铑层,其中Rh-Pt合金含有至少70%Rh;和将介电常数大于约5的材料沉积在富铑层上。
根据其一个优选实施方案,上述方法进一步包括第二富铑层在电介质上的沉积。
根据其另一个优选实施方案,上述每个富铑层具有大于约96%的铑。
附图的简要描述
本领域熟练技术人员根据以下的详细描述和附图显然得出本发明的这些和其它方面,它们用于说明而非限定本发明,其中:
图1是按照优选实施方案构造的电容器结构的示意横截面图。
图2是流程图,显示用于实现本发明优选的方法的步骤。
图3是根据本发明一个实施方案构造的具有示例性五层结构的螺柱电容器的横截面。
图4是根据本发明一个实施方案构造的具有示例性五层结构的容器电容器的横截面图。
图5是根据本发明一个实施方案构造的具有示例性三层结构的螺柱电容器的横截面示意图。
具体实施方式
尽管根据高介电常数电容器说明,但熟练技术人员容易找到在此公开的原理和优点在其它电场合中的应用。该电极尤其可用于挥发性材料附近,或在高度氧化环境中处理时。
非常需要在集成电路的电容器中使用HDC(高介电常数)材料,如钛酸锶钡(BST),氧化钽(Ta2O5),氧化铪(HfO2),氧化锆(ZrO2),硅酸铪(HfO2-SiO2),硅酸锆(ZrO2-SiO2),矾土(Al2O3)或氧化铌(Nb2O3),因为它们与具有较低介电常数的材料相比提供较大的电容密度,因此较小的表面积产生更大的电容。遗憾的是,这些材料往往在随后的高温处理过程中损失氧,这可导致电容器的漏电流和导致周围材料在沉积,固化和整个制造集成电路的过程中的氧化。
与HDC材料接触的导电电极层是制备完全电容器结构所需的其它元件。底电极必须能够保持HDC材料和基材之间的良好的电接触并经受在通常温度大于600℃的沉积和退火HDC过程中的高度氧化环境。一些贵金属,如铂相对氧是非反应性的但能够使氧从中扩散,这可导致附近材料,如下方的接触塞和硅基材的氧化。当然,氧化可降低或破坏这些元件的导电率。
本发明的优选实施方案采用同时用作氧扩散隔绝层和导体的具有高铑(Rh)含量的电容器电极结构。含Rh的层可包含纯Rh金属或包含高含量Rh的合金。在如下所述可按照许多方式制造该电极之后,含Rh的结构使得有可能进行随后的高温工艺步骤而不破坏HDC,不氧化周围材料且不会损失电极的导电性能。所示电极至少包括直接接触电介质的RhOx的薄界面层。另外,氧化铑可优先沿着Rh或Rh合金电极结构的晶粒边界形成,因此阻断通常为氧的快速扩散通道的地方。
参照图1,示意地显示了按照优选的实施方案构造的电容器10。该图没有按比例画出。电容器10在构成至下方电路元件的导电通道的接触12上形成。该接触12在优选的实施方案中包括多晶硅塞和,更优选,在其表面上包括导电扩散隔绝层14,如薄氮化钛层。接触12通常通过绝缘层16延伸至半导体基材中的晶体管的活性区域(未示)。基材一般包括最低含量的其中形成设备的半导体材料。示例性基材包含单个晶体硅片,外延硅层,砷化镓和其它III-V材料层。
电容器10包括第一或底电极20,其中包括多个导电层。至少一层是富铑的,即,包含超过约50原子%的铑。富铑层优选具有大于约60原子%的铑,更优选约70原子%和90原子%的铑。
所示底电极20包括第一或结构导电层22,它可包含贵金属,金属合金,金属化合物,多晶硅或其组合(如,在多晶硅之上的氮化钛)。从图3-5的例子可以看出,结构层22可确定电容器10的基本形状。但熟练技术人员容易理解,第一层可以省略,这有利于直接用富铑结构24确定电容器形状。
所示底电极20具有在第一导电层22之上的富铑结构24。结构24可包括一个或多个富铑层。优选的实施例包括″纯″(>96%)铑;优选与贵金属的富铑合金;和纯铑在与贵金属的富铑合金之上的双层。本文所用的贵金属包括钌,钯,锇,铱,铂,银和金。铂是富铑合金中最优选的。在双层中,合金优选为富铑的,但可以理解,即使少量铑在合金中,如果相对厚的纯铑层覆盖在合金上,结构24可以是富铑的。
按照所示,底电极20还包括直接在富铑结构24上形成的氧化铑(RhOx)层26。根据以下对图2的讨论可以理解,氧化铑层26可包含在高k电介质沉积和固化过程中自然形成的薄界面层,但更优选包含沉积或生长层。更优选,氧化铑层26包含化学计量的Rh2O3
所示电介质层30是一种具有高介电常数k的材料。本文所用的称作HDCs的高介电常数材料包括其介电常数是大于5,更优选大于10和最优选大于20的材料。满足这些标准的优选的材料包括钛酸锶钡(BST),氧化钽(Ta2O5),氧化铪(HfO2),氧化锆(ZrO2),硅酸铪(HfO2-SiO2),硅酸锆(ZrO2-SiO2),矾土(Al2O3)和氧化铌(Nb2O3)。
电容器10包括第二或上电极40,它另外包括多个导电层。氧化铑层(RhOx)42类似于底电极20中的RhOx层26。该上电极RhOx层42可形成为薄界面层,如果HDC层的固化在沉积富铑层44之后或在其它随后对集成电路的热处理过程中进行。
在另一安排中,RhOx层42通过沉积纯铑的薄膜,并随后将它完全氧化而形成。更优选,RhOx层42通过化学蒸气沉积直接沉积在HDC层上。最优选,所得氧化物包含化学计量的Rh2O3
所示上电极中的RhOx层之上是富铑结构44,类似于底电极中的富铑结构24。结构44可包括一个或多个富铑层。如上对结构24所述,优选的例子包括″纯″(>96%)铑;优选与贵金属的富铑合金;和纯铑在富铑的贵金属合金之上的双层。同样,铂在富铑合金中是最优选的。本领域已知,上电极可随后图案化,用于单个的电池或应用每一排列。
电容器根据图2流程图中所述的方法制造。所需电容器形状可形成为任何构型,优选,如图1的讨论所述,成型为结构层22。各种可能性包括平夹层结构,其中设备如图1所示由平面层组成,折叠堆积或沟结构和具有粗糙表面的结构。这些例子在此用于帮助说明本发明的实施方案且不排除本领域普通技术人员可以使用的其它构型。
用于电容器形状的优选的实施方案包括容器和螺柱结构。容器结构在已在一层绝缘材料中形成的孔内制造。
例如,图1所示的结构导电层22可被沉积以适应孔的形状,并将包含电容器的其它结构在该层之上在孔内形成,以下进行讨论。如果结构层22形成材料柱,并随后在该柱上形成电容器结构,那么得到螺柱结构。熟练技术人员熟悉形成这些起始孔和柱结构所涉及的步骤,包括沉积,光平版印刷和刻蚀步骤。
继续参照图2,富铑结构被沉积并适应电容器形状220。在优选实施方案中,结构通过化学蒸气沉积(CVD),更优选金属有机化学蒸气沉积(MOCVD)而形成。如上针对图1的讨论,富铑结构可包括一个或多个富铑层且术语富铑的可以指纯铑,即,超过96原子%的铑,或富铑的贵金属合金,其中铑含量是至少50原子%,优选大于60原子%,和,更优选70原子%和90原子%。
通过CVD或MOCVD用于形成纯Rh层的前体气体可选自许多挥发性铑化合物,包括Rh2(μ-Cl)2(CO)4,Rh(η5-C5H5)(CO)2,Rh(η5-C5H5)(1.5-COD),Rh(η3-烯丙基)(CO)2,Rh(η3-烯丙基)3和((PF3)2RhCl2)2。也可使用其它已知的和尚未开发的挥发性铑化合物。在优选的实施方案中,使用Rh(η5-C5H5)(CO)2。沉积温度优选为约200℃-550℃,更优选,250℃-500℃。优选的载体气体是氦和氩。本领域熟练技术人员可以理解,沉积条件必须为了前体气体通过实验进行优化。尽管在真空下使用有机源气体沉积的膜可明显被碳和氧所污染,如果前体气体与氢结合使用,沉积铑膜的纯度可大于90%,和甚至高达98%。
如果富铑合金通过MOCVD以另一排列而沉积,用于形成该层的气体是构成纯元素的气体的组合。最优选的富铑合金是Rh-Pt。用于铂的示例性前体气体是甲基环戊二烯基铂(IV)-三甲基(MeCpPt(Me)3)。该气体与铑前体气体结合,其比例使得在沉积膜中得到所需合金组成。Rh前体气体的流速优选为约15sccm-100sccm。对于Pt前体气体,流速优选为约5sccm-200sccm。沉积腔中的压力是约1Torr-80Torr。用于Rh-Pt的MOCVD温度是300℃-500℃,更优选,350℃-460℃。优选的氧化气体是一氧化二氮(N2O),流速在约100sccm和1500sccm之间。其它氧化气体,如NO,O2,O3或H2O也可以流速约100sccm-1500sccm使用。
氧化铑直接在富铑结构上形成230。在一个实施方案中,RhOx通过氧化一部分富铑层而形成。氧化在含氧气氛,如O,O2,NO,N2O或H2O中和在优选约300℃-800℃,更优选,约400℃-700℃的温度下进行。腔中的压力是约1Torr-660Torr,和氧化进行约0.5min-3.0min。
在另一排列中,氧化铑结构可直接通过化学蒸气沉积,优选使用流速约10sccm-100sccm的前体气体Rh(η5-C5H5)(CO)2,50sccm-1500sccm的氧化剂(如,N2O),和约1Torr-80Torr的压力而形成。沉积温度在200℃和550℃和,更优选,300℃和500℃之间。在优选的实施方案,膜随后在优选约350℃-460℃下退火约0.5分钟-2.0分钟以增加晶粒尺寸并降低膜的碳含量。
即使不存在确定的形成步骤,一般一些氧化铑在界面上在随后在富铑结构之上沉积和退火(240)高k电介质层(HDC)的过程中形成(230)。
HDC层可由具有高介电常数,但优选包含钛酸锶钡的任何材料形成。一般钛酸锶钡(BST)可用与氧环境一起被引入化学蒸气沉积腔的包含钡,锶和钛的挥发性反应物形成。一种示例性工艺在工艺腔内使用有机金属前体,其中引入在高度氧化环境中反应的四甲基庚烷二酮化物(tetramethylheptanedionate,简称thd)。这组示例性前体包括Ba(thd)2和Sr(thd)2与Ti(异丙酰氧基)2(thd)2或Ti(O-i-Pr)2(thd)2。优选化学蒸气沉积在温度范围约500℃-800℃,更优选,600℃-700℃内发生。另一示例性工艺使用包含Ba(DFM)2(tet),Sr(DPM)2(tet)和Ti(O-i-C3H7)4的前体,其中DPM是二(二叔戊酰基甲烷根合(dipivaloylmethanato))和tet是四甘醇二甲醚(tetraglyme)。
优选该沉积在温度范围约400℃-约700℃内发生。BST层随后在400℃-650℃,更优选在约550℃下,在含氧气氛中退火。示例性退火气氛包括O2和N2O在压力50Torr-660Torr,更优选在约660Torr下的混合物。
另外,氧化钽(Ta2O5)可用作HDC层。氧化钽可通过化学蒸气沉积使用由氦气所携带的Ta(OC2H5)5气体在温度约350℃-550℃,更优选约430℃-500℃下沉积。氧气体的流速是约100sccm-1500sccm,和腔压力是约1Torr-20Torr。Ta2O5在400℃-500℃下在紫外光中在O2或O3气氛中退火约30秒-10分钟,优选约3分钟。另外,Ta2O5层可在700℃-850℃,优选约750℃下在氧或蒸汽气氛中退火10分钟-2小时,更优选约1小时。
在HDC沉积240之后,上氧化铑优选直接在HDC层上形成(250)。在一个实施方案中,氧化铑结构可直接通过化学蒸气沉积而形成,正如以上对步骤230的讨论。另外,将具有厚度约1nm-10nm,更优选约2nm-5nm的Rh金属层沉积到HDC层上。该层随后完全氧化,描述为第一氧化铑形成230的一种可能性。最终的氧化物层的厚度约为起始铑金属层的2倍。
将上富铑结构沉积260在氧化铑上。该沉积260 可采用较早在步骤220时所讨论的相同方法。
根据本发明优选的实施方案制造的示例性结构在图3-5中说明。
示例性螺柱电容器可参考没有按比例画出的图3进行理解。一部分硅基材100与绝缘覆盖层112一起示出。在绝缘层112中有一个接触孔,它填充有多晶硅114并覆盖有薄氮化钛(TiN)或氮化钛硅(TiSixNy)扩散隔绝层116。优选扩散隔绝层的厚度是约40nm-200nm。电容器结构形成具有Pt118的起始柱,随后是富Rh的Rh-Pt合金120层,HDC122层,另一富Rh的Rh-Pt合金层124,和最后另一Pt层126。Pt柱118的直径优选为约50nm-1000nm,更优选约50nm-500nm。每个富Rh的层120,124的厚度优选为约20nm-100nm,更优选20nm-50nm。HDC层122的厚度优选为约8nm-40nm(对于BST)和约3nm-20nm(Ta2O5)。Pt层126具有厚度约10nm-100nm,更优选约20nm-50nm。
类似地,示例性容器电容器在没有按比例画出的图4中说明。同样,有硅基材100和覆盖以扩散隔绝层116的多晶硅塞114。塞114在绝缘层112中的接触孔中形成。容器孔已在厚绝缘层130中形成。容器孔的直径优选为约50nm-1000nm,更优选约50nm-500nm(对于已有技术DRAM电路设计)。电容器结构形成有适应容器形状的Rh层132。Rh层132的厚度优选为约20nm-100mn,更优选约20nm-50nm。它覆盖有RhOx134,HDC层136和另一RhOx层138。每个RhOx层的厚度优选为约1.0nm-20.0nm,更优选约5.0nm-10.0nm。HDC层136的厚度优选为约10nm-40nm(对于BST)和约3nm-20nm(对于Ta2O5)。剩余的开口填充以Rh140。
另一示例性螺柱电容器在没有按比例画出的图5中说明。下方的结构如上对图3和4的描述。电容器结构包括螺柱形状的Rh底电极150,它覆盖有HDC层152,并随后覆盖一层包含上电极154的Rh。螺柱的直径优选为约50nm-1000nm,更优选约50nm-500nm。HDC层152的厚度优选为约10nm-40nm(对于BST)和约3nm-20nm(对于Ta2O5)。Rh上层优选为约20nm-100nm,更优选约20nm-50nm。氧化铑的薄界面层在Rh层150,154和HDC层152的边界上形成。
有利地,优选的实施方案提供了与使用高电介质材料制造集成电路中的电容器相容的工艺和材料。铑非常可用作电极,尤其邻近HDC的电极。铑还是一种良好的氧扩散隔绝层并因此防止氧从HDC向外扩散,这样保护集成电路中的附近材料不受氧化的有害影响。另外,HDC材料的氧损失造成在其电介质性能的不理想的改变。因为氧不能扩散出来,它被束缚在HDC层内,这样保持其电介质性能。
形成这些结构的许多工艺包括高度氧化环境,且在HDC/Rh界面上存在一些铑氧化。但因为铑和氧化铑都具有良好的导电率,电极保持导电。在富含铑结构和HDC之间的界面上的氧化铑还用作扩散隔绝层。使用HDC材料和铑形成的电容器往往随着时间而变质。
在已有技术中,氧化钌(RuOx)已用作电极材料,但它是一种强氧化剂,且往往氧化周围的材料。铂也已经使用。铂不氧化,但不形成对氧扩散的有效的隔绝层。因此,氧可扩散通过铂并与周围材料反应。包含高铑含量的电极可克服这些问题。
尽管前述发明已根据某些优选实施方案描述,但本领域普通技术人员根据本文的公开内容显然得出其它实施方案。例如,尽管优选实施方案描述了螺柱和容器构型,但熟练技术人员可将本文所公开的原理应用于更简单的或更复杂的电容器设计。因此,本发明无意于受优选的实施方案内容的限制,而是意味着仅根据所附权利要求书进行限定。

Claims (45)

1.一种在集成电路内的电容器,包含:
与一部分基材组件接触的第一导电层,其中用于第一导电层的材料选
自贵金属,金属合金,金属化合物,多晶硅或其组合;
与第一导电层接触的富铑结构,其中富铑结构是20nm-100nm厚;
直接接触富铑结构的氧化铑层,其中氧化铑层是1nm-20nm厚;
直接接触氧化铑层的电容器电介质;和
在电容器电介质之上的上电极,其中上电极包含第二富铑结构,其中
第二富铑结构包含贵金属合金层,其中贵金属合金层包含一种包含超过50原子%Rh的Rh-Pt合金。
2.权利要求1的电容器,其中上电极包含位于电介质和上电极的第二富铑结构之间的第二氧化铑层。
3.权利要求2的电容器,其中第二氧化铑层是1nm-20nm厚。
4.权利要求1的电容器,其中第二富铑结构是20nm-100nm厚。
5.权利要求1的电容器,其中电容器形成为容器形状。
6.权利要求1的电容器,其中电容器形成为螺柱形状。
7.权利要求1的电容器,其中电容器电介质包含介电常数大于5的材料。
8.权利要求1的电容器,其中电容器电介质包含介电常数大于10的材料。
9.权利要求1的电容器,其中电容器电介质包含介电常数大于20的材料。
10.权利要求1的电容器,其中电容器电介质包含钛酸锶钡BST。
11.权利要求10的电容器,其中BST厚度是8nm-40nm。
12.权利要求1的电容器,其中电容器电介质包含氧化钽Ta2O5
13.权利要求12的电容器,其中Ta2O5厚度是3nm-20nm。
14.一种用于半导体设备的电极,由包含以下的至少两层组成:
包含贵金属的第一层,所述第一层包含具有至少70%Rh的Rh-Pt合金;和
包含超过50原子%铑的第二层。
15.权利要求14的电极,其中第一层的厚度是20nm-100nm。
16.一种集成电路电容器,包含:
介电常数大于5的电介质层;和
与电介质层接触的电极,所述电极包含含有Rh-Pt合金的富铑结构,其中Rh-Pt合金含有至少70%Rh。
17.权利要求16的电容器,通过多晶硅塞与下方半导体基材电接触形成。
18.一种制造集成电路的方法,包括:
沉积含有Rh-Pt合金的富铑层,其中Rh-Pt合金含有至少70%Rh;和
将介电常数大于5的材料沉积在富铑层上。
19.权利要求18的方法,进一步包括第二富铑层在电介质上的沉积。
20.权利要求19的方法,其中第二富铑层包括Rh与另一贵金属的合金。
21.权利要求19的方法,其中第二富铑层具有大于96%的Rh。
22.权利要求18的方法,进一步包括在沉积电介质层之前RhOX直接在富铑层上的沉积。
23.权利要求19的方法,进一步包括在沉积第二富铑层之前RhOX直接在电介质上的沉积。
24.权利要求18的方法,还包括:
直接在富铑层上形成氧化铑;
直接在电介质材料上形成氧化铑;和
形成第二富铑层。
25.权利要求24的方法,其中富铑层的形成包括化学蒸气沉积。
26.权利要求25的方法,其中富铑层的形成包括金属有机化学蒸气沉积MOCVD。
27.权利要求26的方法,其中用于MOCVD的前体气体是Rh(η5-C5H5)(CO)2和N2O。
28.权利要求27的方法,其中沉积温度是200℃-550℃。
29.权利要求24的方法,其中氧化铑直接在富铑层上的形成包括氧化富铑层的上部分。
30.权利要求24的方法,其中氧化铑直接在电介质材料上的形成包括第一沉积薄层Rh金属和氧化整个Rh层。
31.权利要求30的方法,其中氧化包括,将Rh层暴露于选自O,O2,NO,N2O和H2O的含氧气氛。
32.权利要求31的方法,其中氧化在温度300℃-800℃下进行。
33.权利要求24的方法,其中氧化铑的形成包括化学蒸气沉积。
34.权利要求33的方法,其中Rh(η5-C5H5)(CO)2气体用于化学蒸气沉积。
35.权利要求34的方法,其中化学蒸气沉积在200℃-550℃下进行。
36.权利要求24的方法,其中沉积一层电介质材料包含使用前体Ba(DPM)2(tet),Sr(DPM)2(tet)和Ti(O-i-C3H7)4化学蒸气沉积钛酸锶钡BST,其中DPM是二(二叔戊酰基甲烷根合)和tet是四甘醇二甲醚。
37.权利要求36的方法,其中化学蒸气沉积在400℃-700℃下进行,且BST随后在400℃-650℃下在氧气氛中退火。
38.权利要求24的方法,其中电介质材料层的沉积包括,使用前体Ba(thd)2和Sr(thd)2与Ti(异丙酰氧基)2(thd)2或Ti(O-i-Pr)2(thd)2化学蒸气沉积钛酸锶钡BST,其中thd是四甲基庚烷二酮化物。
39.权利要求38的方法,其中化学蒸气沉积在500℃-800℃下进行,且BST是随后在400℃-650℃下在氧气氛中退火。
40.权利要求24的方法,其中电介质材料层的沉积包括,在Ar和O2的混合物中rf磁控管溅射Ba0.5Sr0.5TiO3靶以形成钛酸锶钡BST。
41.权利要求40的方法,进一步包括,将BST在N2环境中使用快速热处理器RTP退火1分钟。
42.权利要求24的方法,其中电介质材料层的沉积包括,使用由氦携带Ta(OC2H5)5气体化学蒸气沉积以形成氧化钽TaOx
43.权利要求42的方法,其中化学蒸气沉积在350℃-550℃下进行。
44.权利要求43的方法,进一步包括,将TaOx在400℃-500℃下在紫外光中在O2或O3气氛中退火30秒-10分钟。
45.权利要求43的方法,进一步包括,将TaOx在700℃-850℃下在氧或蒸汽气氛中退火10分钟-2小时。
CNB028049187A 2001-02-20 2002-02-11 富铑的氧隔绝层 Expired - Fee Related CN100373543C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/789,335 US6518610B2 (en) 2001-02-20 2001-02-20 Rhodium-rich oxygen barriers
US09/789,335 2001-02-20

Publications (2)

Publication Number Publication Date
CN1518758A CN1518758A (zh) 2004-08-04
CN100373543C true CN100373543C (zh) 2008-03-05

Family

ID=25147325

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028049187A Expired - Fee Related CN100373543C (zh) 2001-02-20 2002-02-11 富铑的氧隔绝层

Country Status (8)

Country Link
US (4) US6518610B2 (zh)
EP (1) EP1368822B1 (zh)
JP (1) JP4399521B2 (zh)
KR (1) KR100610303B1 (zh)
CN (1) CN100373543C (zh)
AT (1) ATE346377T1 (zh)
DE (1) DE60216241T2 (zh)
WO (1) WO2002067302A2 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US20030025148A1 (en) * 2001-05-04 2003-02-06 Jung-Yu Hsieh Structure of a flash memory
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US20030036242A1 (en) * 2001-08-16 2003-02-20 Haining Yang Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US8026161B2 (en) * 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
JP2004146748A (ja) * 2002-10-28 2004-05-20 Alps Electric Co Ltd 薄膜キャパシタ素子
JP4641702B2 (ja) * 2002-11-20 2011-03-02 ソニー株式会社 強誘電体型不揮発性半導体メモリ及びその製造方法
KR100469158B1 (ko) * 2002-12-30 2005-02-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
JP4563655B2 (ja) * 2003-04-23 2010-10-13 株式会社日立製作所 半導体装置及びその製造方法
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US6940705B2 (en) * 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7078742B2 (en) 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US8513634B2 (en) * 2003-12-17 2013-08-20 Samsung Electronics Co., Ltd. Nonvolatile data storage, semicoductor memory device including nonvolatile data storage and method of forming the same
KR100552704B1 (ko) * 2003-12-17 2006-02-20 삼성전자주식회사 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
US20060228855A1 (en) * 2005-03-29 2006-10-12 Intel Corporation Capacitor with co-planar electrodes
US7687409B2 (en) * 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
DE102005057255B4 (de) * 2005-12-01 2007-09-20 Infineon Technologies Ag Speicherkondensator und Verfahren zum Herstellen eines solchen Speicherkondensators
US7405154B2 (en) * 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
FR2915315B1 (fr) * 2007-04-19 2009-06-26 St Microelectronics Crolles 2 Procede de fabrication d'un condensateur a stabilite elevee et condensateur correspondant.
US20090085085A1 (en) * 2007-10-01 2009-04-02 James Chyi Lai Dram cell with capacitor in the metal layer
US7943961B2 (en) * 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US7808051B2 (en) * 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US8809827B1 (en) * 2013-03-13 2014-08-19 International Business Machines Corporation Thermally assisted MRAM with multilayer strap and top contact for low thermal conductivity
US9515251B2 (en) 2014-04-09 2016-12-06 International Business Machines Corporation Structure for thermally assisted MRAM
US10079235B2 (en) 2016-08-31 2018-09-18 Micron Technology, Inc. Memory cells and memory arrays
CN109219883B (zh) * 2016-08-31 2023-03-21 美光科技公司 存储器胞元和存储器阵列
US10056386B2 (en) 2016-08-31 2018-08-21 Micron Technology, Inc. Memory cells and memory arrays
US11211384B2 (en) 2017-01-12 2021-12-28 Micron Technology, Inc. Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
CN110753962A (zh) 2017-08-29 2020-02-04 美光科技公司 存储器电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751540A (en) * 1995-03-20 1998-05-12 Samsung Electronics Co., Ltd. Ferroelectric capacitor with rhodium electrodes
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
US5622893A (en) 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5504041A (en) 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5566045A (en) 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5874364A (en) 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5989338A (en) 1995-11-22 1999-11-23 Micron Technology, Inc. Method for depositing cell nitride with improved step coverage using MOCVD in a wafer deposition system
US5945767A (en) 1996-11-22 1999-08-31 Westlund; Fred G. Electrical device and method of making electrical device, and method of converting energy
JP3452763B2 (ja) 1996-12-06 2003-09-29 シャープ株式会社 半導体記憶装置および半導体記憶装置の製造方法
US5844318A (en) 1997-02-18 1998-12-01 Micron Technology, Inc. Aluminum film for semiconductive devices
US6188097B1 (en) 1997-07-02 2001-02-13 Micron Technology, Inc. Rough electrode (high surface area) from Ti and TiN
KR100269310B1 (ko) * 1997-09-29 2000-10-16 윤종용 도전성확산장벽층을사용하는반도체장치제조방법
JP3319994B2 (ja) 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6232174B1 (en) * 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
JP2000091539A (ja) 1998-07-16 2000-03-31 Fujitsu Ltd 半導体装置及びその製造方法
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6297527B1 (en) 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
US6281543B1 (en) 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
US7253076B1 (en) 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6482736B1 (en) 2000-06-08 2002-11-19 Micron Technology, Inc. Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751540A (en) * 1995-03-20 1998-05-12 Samsung Electronics Co., Ltd. Ferroelectric capacitor with rhodium electrodes
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors

Also Published As

Publication number Publication date
CN1518758A (zh) 2004-08-04
US6518610B2 (en) 2003-02-11
WO2002067302A3 (en) 2003-10-16
KR20030088433A (ko) 2003-11-19
DE60216241T2 (de) 2007-04-19
US20030102501A1 (en) 2003-06-05
KR100610303B1 (ko) 2006-08-09
WO2002067302A8 (en) 2004-06-03
DE60216241D1 (de) 2007-01-04
EP1368822B1 (en) 2006-11-22
US20020190303A1 (en) 2002-12-19
EP1368822A2 (en) 2003-12-10
US20020113260A1 (en) 2002-08-22
JP2004532512A (ja) 2004-10-21
ATE346377T1 (de) 2006-12-15
US6740554B2 (en) 2004-05-25
US20040212002A1 (en) 2004-10-28
JP4399521B2 (ja) 2010-01-20
US6781175B2 (en) 2004-08-24
WO2002067302A2 (en) 2002-08-29
US7038263B2 (en) 2006-05-02

Similar Documents

Publication Publication Date Title
CN100373543C (zh) 富铑的氧隔绝层
US6800521B2 (en) Process for the formation of RuSixOy-containing barrier layers for high-k dielectrics
US6764895B2 (en) Process for fabricating RuSixOy-containing adhesion layers
JP5490829B2 (ja) 拡散バリアー層及びその製造方法
JP4719358B2 (ja) キャパシターの製造方法
KR100451486B1 (ko) 거친 백금층 형성방법
US20040231587A1 (en) System for depositing a layered film
KR20090000431A (ko) 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법
KR101932588B1 (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
US20030011012A1 (en) Capacitor with oxygenated metal electrodes and high dielectric constant materials
JP2000077629A (ja) 拡散障壁が設けられた積層キャパシタ
KR20020055251A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MOSAID TECH INC

Free format text: FORMER OWNER: MICRON TECHNOLOGY, INC.

Effective date: 20101115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: IDAHO, USA TO: ONTARIO, CANADA

TR01 Transfer of patent right

Effective date of registration: 20101115

Address after: Ontario

Patentee after: Mosaid Tech Inc

Address before: Ada van

Patentee before: Micron Technology, INC.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Ontario

Patentee after: Mosaid Technologies Inc.

Address before: Ontario

Patentee before: Mosaid Tech Inc

C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP01 Change in the name or title of a patent holder

Address after: Ontario

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario

Patentee before: Mosaid Technologies Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305

Termination date: 20160211