KR20090000431A - 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법 - Google Patents
루테늄계 전극을 구비한 캐패시터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20090000431A KR20090000431A KR1020070064493A KR20070064493A KR20090000431A KR 20090000431 A KR20090000431 A KR 20090000431A KR 1020070064493 A KR1020070064493 A KR 1020070064493A KR 20070064493 A KR20070064493 A KR 20070064493A KR 20090000431 A KR20090000431 A KR 20090000431A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- ruthenium
- containing film
- tungsten
- tungsten nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000003990 capacitor Substances 0.000 title claims abstract description 18
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 60
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 54
- 239000010937 tungsten Substances 0.000 claims abstract description 54
- -1 tungsten nitride Chemical class 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000005137 deposition process Methods 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000010926 purge Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 150000003303 ruthenium Chemical class 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000000231 atomic layer deposition Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 125
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 19
- 239000007789 gas Substances 0.000 description 16
- 238000000151 deposition Methods 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XOSBQSGUNCVAIL-UHFFFAOYSA-N CC(=C[Ru]C1(C=CC=C1)CC)C=C(C)C Chemical compound CC(=C[Ru]C1(C=CC=C1)CC)C=C(C)C XOSBQSGUNCVAIL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 루테늄막과 같은 루테늄함유막의 식각을 위해 사용되는 하드마스크막에 의한 유전막의 환원을 방지할 수 있는 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터 제조 방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 유전막을 형성하는 단계; 상기 유전막 상에 루테늄함유막을 형성하는 단계; 상기 루테늄함유막 상에 텅스텐이 함유된 하드마스크패턴(텅스텐질화막)을 형성하는 단계; 및 상기 하드마스크패턴을 식각장벽으로 상기 루테늄함유막을 식각하여 상부전극을 형성하는 단계를 포함하고, 상술한 본 발명은 유전막의 환원을 억제할 수 있는 저온에서 증착 가능한 텅스텐질화막을 하드마스크로 사용하여 루테늄함유막을 식각하므로써 루테늄함유막 아래의 유전막의 누설전류특성을 크게 개선할 수 있는 효과가 있다.
캐패시터, 루테늄막, 환원, 티타늄질화막, 하드마스크, 텅스텐질화막
Description
도 1은 종래기술에 따른 캐패시터의 제조 방법을 간략히 도시한 도면.
도 2는 암모니아 가스에 노출된 ZrO2의 XPS 분석결과.
도 3은 본 발명의 실시예에 따른 텅스텐질화막의 증착방법을 도시한 도면.
도 4는 텅스텐질화막의 기판온도에 따른 성장률을 도시한 도면.
도 5a 및 도 5b는 본 발명의 실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 하부전극 22 : 유전막
23 : 루테늄함유막 24A : 텅스텐질화막패턴
본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 루테늄막을 전극으로 사용하는 캐패시터 제조 방법에 관한 것이다.
50nm급 이하의 초고집적 DRAM 소자의 개발을 위해서는 Al2O3, HfO2, 및 ZrO2보다 더 큰 유전상수를 가지는 ZrO2, TiO2 또는 Nb2O5와 같은 유전막의 개발이 요구되고 있으며, 이에 따라 전극물질도 Pt, Ru, Ir과 같은 귀금속(Noble metal) 물질의 도입이 요구되고 있다.
귀금속 물질은 일함수(work function)가 커서, 전극과 유전층 계면에 두 물질 고유의 일함수 차이에 인한 누설 전류 장벽층이 형성되어 누설 전류를 제어해줌으로 안정된 누설 전류 특성을 확보할 수 있는 유리한 점이 있다. 또한, 전극이 쉽게 산화되지 않고 산화되더라도 도전성을 유지할 수 있어, 유전층의 박막화를 통한 정전 용량 값의 증대를 가져오게 된다.
도 1은 종래기술에 따른 캐패시터의 제조 방법을 간략히 도시한 도면이다.
도 1에 도시된 바와 같이, 제1도전막(11) 상에 ZrO2, TiO2 또는 Nb2O5 중에서 선택된 유전막(12)을 형성한 후, 유전막(12) 상에 제2도전막(13)을 형성한다. 이후, 하드마스크막(14)을 이용하여 제2도전막(13)을 식각하므로써 상부전극을 형성한다.
도 1과 같은 종래기술은 상부전극으로 사용되는 제2도전막(13)은 루테늄막(Ru)과 같은 루테늄함유막으로 형성하며, 루테늄막의 식각을 위해 식각장벽, 즉 하드마스크막(14)으로는 티타늄질화막(TiN)을 사용하고 있다.
그러나, 종래기술은 도 2와 같이 티타늄질화막을 하드마스크막으로 사용할 때 루테늄막 아래의 유전막이 환원되어 캐패시터의 누설 전류 특성이 크게 열화되는 문제점이 있다.
티타늄질화막을 루테늄막 위에 형성할 경우 유전막이 환원되는 이유는, 티타늄질화막의 공정 조건이 500℃ 정도의 고온에서 암모니아(NH3)를 반응가스로 사용하기 때문이다. 즉, 암모니아(NH3)가 유전막(12)으로 사용되는 ZrO2 박막 위에 노출 될 경우 유전막(12)이 환원되어 유전막(12) 내부에 많은 전기적 결함들을 만들어내기 때문이다.
도 2는 암모니아 가스에 노출된 ZrO2의 XPS 분석결과이다. XPS(X-ray Photoelectron Spectroscopy)는 분석하고자 하는 시료에 X선을 조사하면 그 시료의 각각의 구성 원자들이 들어온 X선을 흡수하여 전자를 방출하게 되고, 이때, 튀어 나온 전자의 결합에너지에 의해 그 시료의 구성성분을 알 수 있는 검출 방법이다.
도 2를 참조하면, 500℃ 온도에서 암모니아가스에 노출된(도면부호 'NH3 Ann.', Ann은 어닐) ZrO2는 증착상태(As-dep)보다 피크가 낮아짐을 알 수 잇다. 이는 암모니아가스에 노출된 ZrO2는 전자의 결합에너지가 감소하여 환원되었음을 의미한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 루테늄막과 같은 루테늄함유막의 식각을 위해 사용되는 하드마스크막에 의한 유전막의 환원을 방지할 수 있는 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터는 하부전극; 상기 하부전극 상의 유전막; 및 상기 유전막 상에서 루테늄함유막과 텅스텐함유막의 이중구조를 갖는 상부전극을 포함하는 것을 특징으로 하고, 상기 루테늄함유막은 상기 유전막과 접촉하고, 상기 텅스텐함유막은 상기 루테늄함유막 상에 적층된 것을 특징으로 하며, 상기 루테늄함유막은 루테늄막(Ru) 또는 루테늄산화막(RuO2)을 포함하는 것을 특징으로 하고, 상기 텅스텐함유막은 텅스텐질화막(WN)을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 캐패시터 제조 방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 유전막을 형성하는 단계; 상기 유전막 상에 루테늄함유막을 형성하는 단계; 상기 루테늄함유막 상에 텅스텐이 함유된 하드마스크패턴을 형성하는 단계; 및 상기 하드마스크패턴을 식각장벽으로 상기 루테늄함유막을 식각하여 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 텅스텐질화막은 단원자증착공정으로 증착하는 것을 특징으로 하며, 상기 텅스텐질화막 증착 공정시 공정 온도를 200∼350℃ 영역에서 제어하는 것을 특징으로 하고, 상기 루테늄함유막은 루테늄막 또는 루테늄산화막을 포함하는 것을 특징으로 하며, 상기 루테늄함유막 형성시 공정 온도를 250∼350℃로 유지하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 루테늄함유막(또는 루테늄계 전극)의 식각시 텅스텐질화막(WN)을 식각장벽으로 사용하는 것을 기본 원리로 한다.
도 3은 본 발명의 실시예에 따른 텅스텐질화막의 증착방법을 도시한 도면으로서, 단원자증착공정의 가스 주입 순서도이다.
도 3을 참조하면, 텅스텐질화막의 단원자증착공정은 B2H6 가스 주입 단계, 퍼지(Purge), WF6 가스 주입 단계, 퍼지, 암모니아(NH3) 가스 주입 단계, 퍼지의 순서로 진행한다. 여기서, 퍼지 가스로는 Ar 또는 N2와 같은 비활성 가스를 사용할 수 있다.
도 4는 텅스텐질화막의 기판온도에 따른 성장률을 도시한 도면으로서, 단원자증착(ALD) 공정에 의해 텅스텐질화막을 증착할 경우 단원자증착공정의 온도가 275∼300℃ 정도로 매우 낮음을 알 수 있다.
티타늄질화막은 화학기상증착법(Chemical Vapor Deposition; CVD)에 의해 박 막을 형성하면 600℃ 이상의 고온이 요구되며 단원자 증착법에 박막을 형성하더라도 450℃ 이상의 고온이 요구된다.
또한, 티타늄질화막 공정은 반응가스인 암모니아(NH3)가 450℃ 이상의 고온에서 루테늄막 위에 노출되기 때문에 루테늄막 아래의 유전막이 환원에 의해 전기적 특성이 열화되지만, 텅스텐질화막의 경우는 티타늄질화막과 같이 암모니아(NH3)를 사용하더라도 증착 온도가 350℃ 이하의 저온이기 때문에 유전막에 영향을 주지 않는다.
즉, 텅스텐질화막을 루테늄막 위에 증착하면 루테늄막의 식각장벽으로 역할을 할 뿐만아니라 하부의 유전막의 특성을 열화시키지 않게 되어 캐패시터의 전기적 두께(Equivalent Oxide Thickness)를 낮출 수 있게 된다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 5a에 도시된 바와 같이, 하부전극(21)을 형성한다. 하부전극(21)은 소정 형상으로 패터닝되어 있다. 즉, 하부전극(21)은 평판, 콘케이브형 또는 실린더형태로 패터닝되어 있을 수 있다. 하부 전극(21)으로는 TiN, Ru, RuO2, Pt, Ir, IrO2, HfN 및 ZrN로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 조합이 사용될 수 있다. 하부 전극(21)으로 사용되는 물질을 형성하는 방법으로는 단원자증착법(ALD), 화학기상증착법(CVD), 전기화학도급법(Electro Plating) 또는 스퍼터링법을 사용할 수 있다. 이하, 하부전극(21)은 TiN으로 형성된 경우라 가정한다.
하부전극(21) 상에 유전막(22)을 형성한다. 유전막(22)은 ZrO2, HfO2, Al2O3, SrTiO3, (Ba,Sr)TiO3, TiO2, Nb2O5 및 Ta2O5 로 이루어진 그룹 중에서 선택된 어느 하나이거나, 이들을 조합한 적층막이거나 또는 이들의 합금막일 수 있다. 유전막(22)을 형성하는 방법으로는 단원자 증착법, 화학기상증착법 또는 스퍼터링법을 사용할 수 있다. 유전막(22)을 형성하기 위한 방법으로 단원자 증착법을 사용할 경우 산화원으로 O3, H2O 또는 O2 플라즈마를 사용할 수 있다. 이하, 유전막(22)은 ZrO2로 형성된 경우라 가정한다.
유전막(22) 상에 상부 전극으로 사용될 루테늄함유막(23)을 형성한다. 루테늄함유막(23)은 Ru 또는 RuO2이다. Ru 또는 RuO2와 같은 루테늄함유막(23)은 일함수(Work function)가 티타늄질화막(TiN)이나 텅스텐질화막(WN)보다 큰 물질이다.
루테늄함유막(23)으로 사용되는 Ru 및 RuO2 박막은 단원자증착법(Atomic Layer Deposition; ALD), 스퍼터링법 또는 화학 기상 증착법으로 형성한다. Ru 또는 RuO2 박막을 형성하기 위하여 단원자 증착법 및 화학기상증착법을 사용할 때 루테늄소스물질로는 Ru(Cp)2, Ru(MeCp)2, Ru(EtCp)2, Ru(Od)3 또는 DER((2,4-Dimethylpentadienyl)(Ethylcyclopentadienyl)Ruthenium))을 사용할 수 있다. 반응가스로는 O2, O3, O2 플라즈마, NH3 또는 H2를 사용할 수 있다. 그리고, 단원자 증착공정을 사용할 경우 공정 온도를 250∼350℃로 유지하여 하부의 유전막의 환원을 억제한다. 특히, NH3, H2을 반응가스로 사용할 경우 공정온도는 적어도 350℃ 이하(250∼350℃)가 되도록 설정한다.
그리고, Ru 또는 RuO2 박막을 형성할 때 박막의 두께를 100∼500Å으로 제어한다.
Ru 및 RuO2 박막은 티타늄질화막과 비교하여 일함수(Work Function)가 크기 때문에 ZrO2와 같은 유전막(22) 위에 형성되어 전극으로 사용되면 캐패시터의 누설전류를 낮게 유지하는 역할을 한다. 루테늄함유막(23)은 캐패시터의 전극으로 사용되므로, 루테늄계 전극이라고도 일컫는다.
이하, 루테늄함유막(23)은 루테늄막(Ru)이라 가정한다.
루테늄함유막(23) 상에 하드마스크막으로 사용될 텅스텐질화막(WN, 24)을 형성한다. 텅스텐질화막(24)은 Ru 또는 RuO2 박막을 식각할 때 식각장벽 역할을 하며, 텅스텐이 함유된 텅스텐함유막의 일종이다. 또한, 텅스텐질화막(24)은 전도성을 가지므로, 상부전극으로도 사용될 수 있다. 따라서, 상부전극은 루테늄함유막과 텅스텐질화막의 이중(Double) 구조가 될 수 있다.
텅스텐질화막(24)의 증착 공정은 스퍼터링법, 단원자증착법 또는 화학기상증착법을 이용할 수 있으며, 종황비가 큰 3차원 구조의 캐패시터를 형성할 경우에는 단원자 증착 공정이 효과적이다. 증착시 공정 온도는 암모니아(NH3)에 의한 유전막의 열화 특성을 억제하기 위하여 적어도 350℃ 이하(200∼350℃에서 제어)를 유지 하도록 한다. 350℃보다 높은 온도를 유지하게 되면 공정 가스인 암모니아(NH3)가 루테늄함유막(23)을 통과하여 하부의 유전막(22)을 환원시킬 수 있으므로 반드시 350℃ 이하를 유지하도록 한다.
바람직하게, 텅스텐질화막(24)은 단원자 증착법을 사용하여 증착한다. 단원자 증착법으로 텅스텐질화막(24)을 형성할 때 공정온도를 200∼350℃에서 제어한다. 텅스텐질화막의 두께를 100∼500Å로 한다.
아울러, 단원자 증착공정을 사용할 때 반응 가스로는 NH3를 사용할 수 있고, 소스가스로는 WF6 가스를 사용하며, WF6 가스의 흡착 반응을 촉진시키기 위하여 B2H6를 사용할 수 있다.
텅스텐질화막(24)을 형성하기 위한 방법으로 단원자 증착공정을 사용할 때 챔버내에 주입되는 가스의 순서는 도 3을 참조한다. 도 3을 다시 참조하면, B2H6 가스 주입, 퍼지(Purge), WF6 가스 주입, 퍼지, 암모니아 가스 주입, 퍼지의 순서로 진행한다. 여기서, 퍼지 가스로는 Ar 또는 N2와 같은 비활성 가스를 사용할 수 있다.
도 5b에 도시된 바와 같이, 텅스텐질화막패턴(24A)을 식각장벽으로 이용하여 루테늄함유막(23)을 식각한다. 이때, 도시되지 않은 포토레지스트패턴을 이용하여 텅스텐질화막을 식각하여 텅스텐질화막패턴(24A)을 형성하고 다시 텅스텐질화막패턴(24A)을 이용하여 하부의 루테늄함유막(23)을 식각한다. Ru 또는 RuO2와 같은 루 테늄함유막(23) 식각시 식각가스(25)는 O2 또는 Cl2 가스를 단독 또는 혼합하여 사용할 수 있다.
텅스텐질화막패턴(24A)은 전도성을 가지는 물질이므로, 루테늄함유막(23)과 함께 상부전극 역할을 할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 유전막의 환원을 억제할 수 있는 저온에서 증착 가능한 텅스텐질화막을 하드마스크로 사용하여 루테늄함유막을 식각하므로써 루테늄함유막 아래의 유전막의 누설전류특성을 크게 개선할 수 있는 효과가 있다.
또한, 루테늄함유막과 텅스텐질화막의 이중막을 상부전극으로 적용함에 따라 유전막의 누설전류 특성을 개선하여 50nm 급 이하의 DRAM 캐패시터의 형성을 가능하게 할 수 있는 효과가 있다.
Claims (17)
- 하부전극;상기 하부전극 상의 유전막; 및상기 유전막 상에서 루테늄함유막과 텅스텐함유막의 이중구조를 갖는 상부전극을 포함하는 캐패시터.
- 제1항에 있어서,상기 루테늄함유막은 상기 유전막과 접촉하고, 상기 텅스텐함유막은 상기 루테늄함유막 상에 적층된 캐패시터.
- 제1항 또는 제2항에 있어서,상기 루테늄함유막은 루테늄막(Ru) 또는 루테늄산화막(RuO2)을 포함하는 캐패시터.
- 제1항 또는 제2항에 있어서,상기 텅스텐함유막은 텅스텐질화막(WN)을 포함하는 캐패시터.
- 제1항에 있어서,상기 루테늄함유막과 텅스텐함유막은 각각 100∼500Å 두께인 캐패시터.
- 제1항에 있어서,상기 하부전극은, TiN, Ru, RuO2, Pt, Ir, IrO2, HfN 및 ZrN로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 조합을 포함하는 캐패시터.
- 제1항에 있어서,상기 유전막은, ZrO2, HfO2, Al2O3, SrTiO3, (Ba,Sr)TiO3, TiO2, Nb2O5 및 Ta2O5 로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 조합을 포함하는 캐패시터.
- 하부전극을 형성하는 단계;상기 하부전극 상에 유전막을 형성하는 단계;상기 유전막 상에 루테늄함유막을 형성하는 단계;상기 루테늄함유막 상에 텅스텐이 함유된 하드마스크패턴을 형성하는 단계; 및상기 하드마스크패턴을 식각장벽으로 상기 루테늄함유막을 식각하여 상부전극을 형성하는 단계를 포함하는 캐패시터 제조 방법.
- 제8항에 있어서,상기 하드마스크패턴을 형성하는 단계는,상기 루테늄함유막 상에 텅스텐함유막을 형성하는 단계; 및포토레지스트패턴을 식각장벽으로 하여 상기 텅스텐함유막을 식각하는 단계를 포함하는 캐패시터 제조 방법.
- 제9항에 있어서,상기 텅스텐함유막은 텅스텐질화막을 포함하는 캐패시터 제조 방법.
- 제10항에 있어서,상기 텅스텐질화막은 단원자증착공정으로 증착하는 캐패시터 제조 방법.
- 제10항에 있어서,상기 텅스텐질화막은 스퍼터링법 또는 화학기상증착법을 이용하여 증착하는 캐패시터 제조 방법.
- 제11항 또는 제12항에 있어서,상기 텅스텐질화막 증착 공정시 공정온도를 200∼350℃ 영역에서 제어하는 캐패시터 제조 방법.
- 제11항에 있어서,상기 텅스텐질화막의 단원자증착공정은,B2H6 주입단계, 퍼지, WF6 가스 주입단계, 퍼지, NH3 주입단계 및 퍼지의 순서로 진행하는 캐패시터 제조 방법.
- 제8항에 있어서,상기 루테늄함유막은,루테늄막 또는 루테늄산화막을 포함하는 캐패시터 제조 방법.
- 제15항에 있어서,상기 루테늄함유막은,단원자증착법, 스퍼터링법 또는 화학 기상 증착법으로 형성하는 캐패시터 제조 방법.
- 제16항에 있어서,상기 루테늄함유막 형성시, 공정 온도를 250∼350℃로 유지하는 캐패시터 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070064493A KR100883139B1 (ko) | 2007-06-28 | 2007-06-28 | 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법 |
| US11/965,733 US20090002917A1 (en) | 2007-06-28 | 2007-12-28 | Capacitor in semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070064493A KR100883139B1 (ko) | 2007-06-28 | 2007-06-28 | 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090000431A true KR20090000431A (ko) | 2009-01-07 |
| KR100883139B1 KR100883139B1 (ko) | 2009-02-10 |
Family
ID=40160136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070064493A KR100883139B1 (ko) | 2007-06-28 | 2007-06-28 | 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090002917A1 (ko) |
| KR (1) | KR100883139B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009529579A (ja) | 2006-03-10 | 2009-08-20 | アドバンスド テクノロジー マテリアルズ，インコーポレイテッド | チタネート、ランタネート及びタンタレート誘電体の膜の原子層堆積及び化学蒸着のための前駆体組成物 |
| TW200831694A (en) * | 2007-01-17 | 2008-08-01 | Advanced Tech Materials | Precursor compositions for ALD/CVD of group II ruthenate thin films |
| JP2012520943A (ja) * | 2009-03-17 | 2012-09-10 | アドバンスド テクノロジー マテリアルズ，インコーポレイテッド | ルテニウムを補助金属種と共に堆積させるための方法及び組成物 |
| US8633118B2 (en) * | 2012-02-01 | 2014-01-21 | Tokyo Electron Limited | Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging |
| US9443736B2 (en) | 2012-05-25 | 2016-09-13 | Entegris, Inc. | Silylene compositions and methods of use thereof |
| WO2014124056A1 (en) | 2013-02-08 | 2014-08-14 | Advanced Technology Materials, Inc. | Ald processes for low leakage current and low equivalent oxide thickness bitao films |
| CN105960691A (zh) * | 2014-02-07 | 2016-09-21 | 株式会社村田制作所 | 电容器 |
| KR102253595B1 (ko) | 2015-01-06 | 2021-05-20 | 삼성전자주식회사 | 캐패시터를 포함하는 반도체 소자 및 그 제조방법 |
| US10388721B2 (en) | 2017-01-24 | 2019-08-20 | International Business Machines Corporation | Conformal capacitor structure formed by a single process |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432767B2 (en) * | 1995-12-05 | 2002-08-13 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| TW468253B (en) * | 1997-01-13 | 2001-12-11 | Hitachi Ltd | Semiconductor memory device |
| US6420099B1 (en) * | 1999-08-02 | 2002-07-16 | Infineon Technologies Ag | Tungsten hard mask for dry etching aluminum-containing layers |
| TW490756B (en) * | 1999-08-31 | 2002-06-11 | Hitachi Ltd | Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components |
| JP5646798B2 (ja) * | 1999-11-11 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体集積回路装置の製造方法 |
| US7494927B2 (en) * | 2000-05-15 | 2009-02-24 | Asm International N.V. | Method of growing electrical conductors |
| US6461909B1 (en) * | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Process for fabricating RuSixOy-containing adhesion layers |
| US7005372B2 (en) * | 2003-01-21 | 2006-02-28 | Novellus Systems, Inc. | Deposition of tungsten nitride |
| JP2003224203A (ja) * | 2002-01-28 | 2003-08-08 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2004023078A (ja) * | 2002-06-20 | 2004-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR20060098643A (ko) * | 2005-03-03 | 2006-09-19 | 삼성전자주식회사 | 엠아이엠 캐패시터의 형성방법들 |
| US7192878B2 (en) * | 2005-05-09 | 2007-03-20 | United Microelectronics Corp. | Method for removing post-etch residue from wafer surface |
| KR100763559B1 (ko) * | 2006-07-18 | 2007-10-04 | 삼성전자주식회사 | 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법 |
-
2007
- 2007-06-28 KR KR1020070064493A patent/KR100883139B1/ko not_active IP Right Cessation
- 2007-12-28 US US11/965,733 patent/US20090002917A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100883139B1 (ko) | 2009-02-10 |
| US20090002917A1 (en) | 2009-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100883139B1 (ko) | 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법 | |
| CN100373543C (zh) | 富铑的氧隔绝层 | |
| KR100737192B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6875667B2 (en) | Method for forming capacitor | |
| US20060097305A1 (en) | Capacitor with zirconium oxide and method for fabricating the same | |
| US7825043B2 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100672766B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20130118095A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR101932588B1 (ko) | 반도체 메모리 소자의 커패시터 및 그 제조 방법 | |
| KR101892632B1 (ko) | 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 및 그 제조방법 | |
| US6773979B2 (en) | Method for fabricating semiconductor device | |
| KR102226125B1 (ko) | 전극막 제조 방법 및 이를 이용한 커패시터의 제조 방법 | |
| KR102308177B1 (ko) | 커패시터 및 이를 포함하는 메모리 소자 | |
| US7842581B2 (en) | Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers | |
| US7501291B2 (en) | Process for fabricating an integrated circuit including a capacitor with a copper electrode | |
| US11398483B2 (en) | Method of manufacturing electrode layer, method of manufacturing capacitor using the same, capacitor, and memory device including the same | |
| KR100761406B1 (ko) | 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법 | |
| KR19980060612A (ko) | 반도체의 캐패시터 제조방법 | |
| KR100859263B1 (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR20040059775A (ko) | 루테늄 하부전극을 구비한 캐패시터의 제조 방법 | |
| KR20080102626A (ko) | 캐패시터 및 그의 제조방법 | |
| KR20080098822A (ko) | 캐패시터 및 그 제조 방법 | |
| KR20020002083A (ko) | 강유전체 캐패시터의 제조 방법 | |
| JP2006210386A (ja) | 容量素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |