KR20030048958A - 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 - Google Patents
자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 Download PDFInfo
- Publication number
- KR20030048958A KR20030048958A KR1020010079014A KR20010079014A KR20030048958A KR 20030048958 A KR20030048958 A KR 20030048958A KR 1020010079014 A KR1020010079014 A KR 1020010079014A KR 20010079014 A KR20010079014 A KR 20010079014A KR 20030048958 A KR20030048958 A KR 20030048958A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- self
- sti
- hard mask
- mask layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims abstract description 48
- 210000002445 nipple Anatomy 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 24
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000000654 additive Substances 0.000 claims description 4
- 230000000996 additive effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000006227 byproduct Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법에 관한 것으로, STI 하드 마스크층의 패턴 형상이 포지티브 경사를 갖게 하여 STI 소자 분리막에 상에 네거티브 경사를 갖는 돌출부가 형성되도록 하고, 이 돌출부를 습식 식각으로 일정 두께 식각하여 형성되는 니플부는 상단부가 네거티브 경사를 갖고 하단부가 포지티브 경사를 가지므로, 결국 니플부 사이에 고립 형태로 형성되는 자기정렬 플로팅 게이트 패턴의 패턴 형상이 상단부에서 포지티브 경사를 갖고 하단부에서 네거티브 경사를 가지게 되어, 컨트롤 게이트 형성을 위한 식각 시에 컨트롤 게이트 잔류물이 남지 않으며, 플로팅 게이트 형성을 위한 자기정렬 식각 시에 플로팅 게이트 잔류물이 남지 않아 플래쉬 메모리의 신뢰성 및 수율을 향상시킬 수 있으며, 차세대 플래쉬 메모리 개발 및 양산을 가능하게 할 수 있는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법에 관하여 기술된다.
Description
본 발명은 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법에 관한 것으로, 특히 컨트롤 게이트와 플로팅 게이트를 형성하기 위한 식각 공정 시에 컨트롤 게이트 잔류물 및 플로팅 게이트 잔류물이 남지 않게 하여, 플래쉬 메모리의 신뢰성 및 수율을 향상시킬 수 있는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법에 관한 것이다.
일반적으로, 플래쉬 메모리는 플로팅 게이트, 유전체막 및 컨트롤 게이트를 기본 구조로 하고 있다. 반도체 소자가 고집적화 되어감에 따라 소자가 차지하는 면적은 점점 줄어들고, 이에 따라 제한된 면적에서 플로팅 게이트와 컨트롤 게이트 사이의 커플링 비(coupling ratio)를 증가시키면서 모든 셀의 커플링 비를 균일하게(uniform) 제어(control)하는 것이 필요하게 되었다.
플래쉬 메모리에서 커플링 비를 균일하게 제어하기 위해서는, STI(shallow trench isolation) 소자 분리막의 형성에 의해 정의(define)되는 액티브 영역(active region), 플로팅 게이트 마스크를 사용한 건식식각 공정과 컨트롤 게이트 형성시에 적용되는 자기정렬 식각(self aligned etch; SAE) 공정에 의해 형성되는 플로팅 게이트 및 컨트롤 게이트 마스크를 사용한 건식식각 공정에 의해 형성되는 컨트롤 게이트 각각의 임계치수(CD)의 공정상 편차를 고려해야 한다. 즉, 액티브 영역의 임계치수, 플로팅 게이트의 임계치수 및 컨트롤 게이트의 임계치수 각각의 공정상 편차에 의해 커플링 비의 편차가 발생되기 때문이다.
이러한 공정상 편차를 줄이기 위해 자기정렬 플로팅 게이트 형성 공정이 도입되고 있는데, 이를 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(11) 상에 패턴 형상(pattern profile)이 수직 형상(vertical profile)을 갖는 STI 하드 마스크층(shallow trench isolation hard mask layer; 100)을 형성한다. 수직 형상의 STI 하드 마스크층(100)을 이용한 트렌치 식각 공정으로 반도체 기판(11)의 일부분을 식각하여 트렌치를 형성하고, 트렌치를 포함한 전체구조 상에 HDP 산화막(high density plasma oxide film)을 두껍게 증착하고, HDP 산화막을 STI 하드 마스크층(100)이 노출되는 시점까지 식각하여, 트렌치 내부에는 STI 소자 분리막(12)이 형성되고, STI 소자 분리막(12)의 상부에는 STI 하드 마스크층(100)에 의해 높이 및 패턴 형상이 결정되는 돌출부(projecting part; P12)가 형성된다.
상기에서, 돌출부(12P)는 STI 하드 마스크층(100)에 의존하므로, 그 패턴 형상이 수직 형상이 된다.
도 1b를 참조하면, STI 하드 마스크층(100)을 제거한 후, HDP 산화막의 돌출부(12P)를 습식 식각을 통해 일정 두께 제거하므로, STI 소자 분리막(12) 상에서 임계치수가 축소(shrink)된 니플부(nipple part; 12N)가 형성된다.
상기에서, 니플부(12N)는 습식 식각 공정의 조건을 조절함에 따라 그 폭 및 두께를 조절할 수 있으며, 후속 자기정렬 플로팅 게이트 공정에 중요한 역할을 하며, 자기정렬 플로팅 게이트의 폭을 결정할 뿐만 아니라, 이웃하는 자기정렬 플로팅 게이트의 간격을 결정하게 된다. 그런데, HDP 산화막 습식 식각 공정의 특성상 가장자리 침식(edge erosion) 작용으로 HDP 산화막 상단부의 모난 부분의 식각이 먼저 진행되기 때문에 최종적으로 형성되는 니플부(12N)의 패턴 형상(pattern profile)은 포지티브 경사(positive slope)를 가지게 된다.
도 1c를 참조하면, STI 소자 분리막(12)의 형성에 의해 정의된 액티브 영역의 반도체 기판(11)의 표면에 터널 산화막(13)을 형성한다. 니플부(12N)를 갖는 STI 소자 분리막(12)을 포함한 전체 구조상에 폴리실리콘과 같은 도전성 물질을 두껍게 증착하고, 화학적 기계적 연마(CMP) 공정으로 증착된 도전층을 니플부(12N) 상단이 충분히 노출될 때까지 실시하여, 니플부(12N)에 의해 고립된 자기정렬 플로팅 게이트 패턴(14)을 형성한다.
상기에서, 자기정렬 플로팅 게이트 패턴(14)은 니플부(12N)에 의해 그 패턴 형상이 결정되는데, 니플부(12N)의 패턴 형상이 포지티브 경사를 가지기 때문에 자기정렬 플로팅 게이트 패턴(14)의 패턴 형상은 네거티브 경사를 가지게 된다.
도 1d를 참조하면, 자기정렬 플로팅 게이트 패턴(14) 사이의 니플부(12N)를 HDP 산화막 습식 식각 공정을 통해 제거하고, 이로 인하여 자기정렬 플로팅 게이트 패턴(14) 사이에 스페이스(space)가 만들어진다. 스페이스를 포함한 자기정렬 플로팅 게이트 패턴(14)의 표면을 따라 유전체막(150)을 형성한다. 유전체막(150) 상에폴리실리콘과 같은 도전성 물질을 증착한 후, 컨트롤 게이트 마스크를 사용한 식각 공정으로 도전성 물질을 패터닝하여 컨트롤 게이트(160)를 형성하고, 이어서 자기정렬 식각 공정으로 자기정렬 플로팅 게이트 패턴(14)의 노출된 부분을 식각하여 자기정렬 플로팅 게이트(140)를 형성한다.
자기정렬 플로팅 게이트를 갖는 플래쉬 메모리 제조 방법에서, 플래쉬 메모리의 전기적 특성 저하 및 신뢰성 저하를 방지하기 위하여, 컨트롤 게이트(160) 형성을 위한 식각 공정시 자기정렬 플로팅 게이트 패턴(14) 사이의 스페이스 부분에서 컨트롤 게이트 잔류물이 없어야 하고, 플로팅 게이트(140) 형성을 위한 자기정렬 식각 공정시 자기정렬 플로팅 게이트 패턴(14)이 식각되는 부분에서 플로팅 게이트 잔류물이 없어야 한다. 컨트롤 게이트 잔류물이 발생될 가능성이 있는 컨트롤 게이트 잔류부분은 도 1d에서 지시부호 "CR"로 나타내었고, 플로팅 게이트 잔류물이 발생될 가능성이 있는 플로팅 게이트 잔류부분은 도 1d에서 지시부호 "FR"로 나타내었다.
컨트롤 게이트 잔류부분(CR)에 컨트롤 게이트 잔류물이 발생되기 쉬운 환경은 상기한 종래 방법에 의해 형성되는 자기정렬 플로팅 게이트 패턴(14)과 같이 패턴 형상이 네거티브 경사를 가질 경우이다. 플로팅 게이트 잔류부분(FR)에 플로팅 게이트 잔류물이 발생되기 쉬운 환경은 자기정렬 플로팅 게이트 패턴(14)이 상기한 패턴 형상과 반대인 포지티브 경사를 가질 경우이다.
따라서, 상기한 종래 방법에서는 플로팅 게이트 잔류물이 발생되지 않지만컨트롤 게이트 잔류물이 발생될 확률이 매우 높아 차세대 플래쉬 메모리를 구현하기가 어렵다.
플로팅 게이트 잔류물 및 컨트롤 게이트 잔류물이 없는 플래쉬 메모리를 제조하기 위해서는 자기정렬 플로팅 게이트 패턴(14)의 패턴 형상이 포지티브 경사도 네거티브 경사도 아닌 수직(vertical)이 되도록 하는 것이 필수적이다. 그런데, 상기한 바와 같이, 자기정렬 플로팅 게이트(140)를 갖는 플래쉬 메모리 제조 공정에서는 STI 소자 분리막(12)의 임계치수를 축소(shrink)하기 위해 습식 식각으로 니플부(12N)를 형성해야 하기 때문에 자기정렬 플로팅 게이트 패턴(14)의 패턴 형상을 수직 형상으로 만들기가 쉽지 않을 뿐만 아니라 재현성이 어려워 자기정렬 플로팅 게이트 패턴(14)을 수직 형상으로 만들기 위한 공정을 적용하지 않고 있다.
따라서, 본 발명은 컨트롤 게이트와 플로팅 게이트를 형성하기 위한 식각 공정시에 컨트롤 게이트 잔류물 및 플로팅 게이트 잔류물이 남지 않게 하여, 플래쉬 메모리의 신뢰성 및 수율을 향상시킬 수 있으며, 차세대 플래쉬 메모리 개발 및 양산을 가능하게 할 뿐만 아니라, 재현성을 확보할 수 있는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법은 반도체 기판 상에 패턴 형상이 포지티브경사를 갖는 STI 하드 마스크층을 형성하는 단계; 상기 STI 하드 마스크층을 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계; 상기 트렌치를 포함한 상기 STI 하드 마스크층 상에 소자 분리용 절연막을 형성한 후, 상기 STI 하드 마스크층이 노출되는 시점까지 식각하여, 상기 트렌치 내부에는 STI 소자 분리막이 형성되고, 상기 STI 소자 분리막의 상부에는 돌출부가 형성되는 단계; 상기 STI 하드 마스크층을 제거한 후, 상기 돌출부를 습식 식각을 통해 일정 두께 제거하여 임계치수가 축소된 니플부를 형성하는 단계; 상기 반도체 기판에 터널 산화막을 형성하는 단계; 상기 니플부 사이의 상기 터널 산화막 상에 고립된 자기정렬 플로팅 게이트 패턴을 형성하고, 상기 플로팅 게이트는 상단부가 포지티브 경사를 갖고 하단부가 네거티브 경사를 갖는 단계; 상기 자기정렬 플로팅 게이트 패턴 사이의 상기 니플부를 제거하는 단계; 상기 자기정렬 플로팅 게이트 패턴의 표면을 따라 유전체막을 형성하는 단계; 및 상기 유전체막 상에 컨트롤 게이트용 도전성 물질을 증착한 후 식각 공정을 통해 컨트롤 게이트를 형성하고, 자기정렬 식각 공정으로 상기 자기정렬 플로팅 게이트 패턴의 노출된 부분을 식각하여 자기정렬 플로팅 게이트를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1d는 종래 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 반도체 기판12, 22: STI 소자 분리막
12P, 22P: 돌출부12N, 22N: 니플부
13, 23: 터널 산화막14, 24: 자기정렬 플로팅 게이트 패턴
140, 240: 자기정렬 플로팅 게이트150, 250: 유전체막
160, 260: 컨트롤 게이트100, 200: STI 하드 마스크층
FR: 플로팅 게이트 잔류부분CR: 컨트롤 게이트 잔류부분
L: 자기정렬 플로팅 게이트 패턴 하단부 (네거티브 경사)
T: 자기정렬 플로팅 게이트 패턴 상단부 (포지티브 경사)
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따라 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(21) 상에 패턴 형상(pattern profile)이 포지티브 경사(positive slope)를 갖는 STI 하드 마스크층(shallow trench isolation hard mask layer; 200)을 형성한다. 포지티브 경사의 STI 하드 마스크층(200)을 이용한 트렌치 식각 공정으로 반도체 기판(21)의 일부분을 식각하여 트렌치를 형성하고, 트렌치를 포함한 전체구조 상에 HDP 산화막(high density plasma oxide film)과 같은 소자 분리용 절연막을 두껍게 증착하고, 소자 분리용 절연막을 STI 하드 마스크층(200)이 노출되는 시점까지 식각하여, 트렌치 내부에는 STI 소자 분리막(22)이 형성되고, STI 소자 분리막(22)의 상부에는 STI 하드 마스크층(200)에 의해 높이 및 패턴 형상이 결정되는 돌출부(projecting part; P22)가 형성된다.
상기에서, 돌출부(22P)는 포지티브 경사를 갖는 STI 하드 마스크층(200)에 의존하므로, 그 패턴 형상이 네거티브 경사(negative slope)를 갖게 된다. STI 하드 마스크층(200)이 포지티브 경사를 갖게 하기 위하여, 건식 식각 공정시 식각 가스 화학제(etch gas chemistry), 바이어스 전력(bias power), 압력(pressure), 전체 가스 플로우 비(total gas flow rate) 등을 독립적으로 또는 동시에 조절하므로써, 식각시 포토레지스트의 사이드-월 어택(side-wall attack)을 유발하여 포지티브 경사를 갖게 할 수 있으며, 사이드-월 어택용 첨가 가스(additive gas)로 O2가스를 5sccm 이상, 바람직하게는 5 내지 100sccm, 더욱 바람직하게는 5 내지 50sccm의 범위로 사용한다. 또한, 건식 식각 공정시 식각 가스 화학제(etch gas chemistry), 바이어스 전력(bias power), 압력(pressure), 전체 가스 플로우비(total gas flow rate) 등을 독립적으로 또는 동시에 조절하므로써, 식각시 발생되는 부산물(by-product)인 폴리머(polymer)의 양을 증가시켜 포지티브 경사를 갖게 할 수 있으며, 이때 첨가 가스(additive gas)로 CHF3가스를 10sccm 이상, 바람직하게는 10 내지 150sccm, 더욱 바람직하게는 5 내지 70sccm의 범위로 사용한다.
도 2b를 참조하면, STI 하드 마스크층(200)을 제거한 후, 돌출부(22P)를 습식 식각을 통해 일정 두께 제거하므로, STI 소자 분리막(22) 상에서 임계치수가 축소(shrink)된 니플부(nipple part; 12N)가 형성된다.
상기에서, 니플부(22N)는 습식 식각 공정의 조건을 조절함에 따라 그 폭 및 두께를 조절할 수 있으며, 후속 자기정렬 플로팅 게이트 공정에 중요한 역할을 하며, 자기정렬 플로팅 게이트의 폭을 결정할 뿐만 아니라, 이웃하는 자기정렬 플로팅 게이트의 간격을 결정하게 된다. 니플부(22N)의 패턴 형상은 습식 식각에 의해 돌출부(22P)를 식각하여 형성되기 때문에 기본적으로 네거티브 경사를 갖지만, 습식 식각 공정의 특성상 등방성 식각(isotropic etch)이 진행되므로 니플부(22N)의 하단부가 포지티브 경사를 갖게된다. 따라서, 니플부(22N)의 전체 패턴 형상은 상단부가 네거티브 경사를 갖고 하단부가 포지티브 경사를 갖는다.
도 2c를 참조하면, STI 소자 분리막(22)의 형성에 의해 정의된 액티브 영역의 반도체 기판(21)의 표면에 터널 산화막(23)을 형성한다. 니플부(22N)를 갖는 STI 소자 분리막(22)을 포함한 전체 구조상에 폴리실리콘과 같은 도전성 물질을 두껍게 증착하고, 화학적 기계적 연마(CMP) 공정으로 증착된 도전층을 니플부(22N)상단이 충분히 노출될 때까지 실시하여, 니플부(22N)에 의해 고립된 자기정렬 플로팅 게이트 패턴(24)을 형성한다.
상기에서, 자기정렬 플로팅 게이트 패턴(24)은 니플부(22N)에 의해 그 패턴 형상이 결정되는데, 니플부(22N)의 패턴 형상이 상단부가 네거티브 경사를 갖고 하단부가 포지티브 경사를 가지기 때문에 자기정렬 플로팅 게이트 패턴(24)의 패턴 형상은 상단부(T)가 포지티브 경사를 갖고 하단부(L)가 네거티브 경사를 가지게 된다.
도 2d를 참조하면, 자기정렬 플로팅 게이트 패턴(24) 사이의 니플부(22N)를 HDP 산화막 습식 식각 공정을 통해 제거하고, 이로 인하여 자기정렬 플로팅 게이트 패턴(24) 사이에 스페이스(space)가 만들어진다. 스페이스를 포함한 자기정렬 플로팅 게이트 패턴(24)의 표면을 따라 유전체막(250)을 형성한다. 유전체막(250) 상에 폴리실리콘과 같은 도전성 물질을 증착한 후, 컨트롤 게이트 마스크를 사용한 식각 공정으로 도전성 물질을 패터닝하여 컨트롤 게이트(260)를 형성하고, 이어서 자기정렬 식각 공정으로 자기정렬 플로팅 게이트 패턴(24)의 노출된 부분을 식각하여 자기정렬 플로팅 게이트(240)를 형성한다.
상기한 본 발명의 방법에 따라 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리를 제조할 경우 컨트롤 게이트 잔류물 및 플로팅 게이트 잔류물이 발생되지 않는다. 이는 앞에서도 설명한 바와 같이, 컨트롤 게이트 잔류물이 발생되기 쉬운 환경은 자기정렬 플로팅 게이트 패턴의 패턴 형상이 네거티브 경사를 가질 경우인데,본 발명의 자기정렬 플로팅 게이트 패턴(24)은 그 상단부(T)가 포지티브 경사를 갖기 때문에 환경이 변했음을 알 수 있고, 이로 인하여 컨트롤 게이트 마스크를 사용한 식각 공정시에 스페이스 부분에서 컨트롤 게이트 잔류물이 발생되지 않는다. 또한, 플로팅 게이트 잔류물이 발생되기 쉬운 환경은 자기정렬 플로팅 게이트 패턴(24)의 패턴 형상이 포지티브 경사를 가질 경우인데, 본 발명의 자기정렬 플로팅 게이트 패턴(24)은 그 하단부(L)가 네거티브 경사를 갖고 있어 자기정렬 식각 공정시에 플로팅 게이트 잔류물이 발생되지 않는다.
상기한 바와 같이, 본 발명은 자기정렬 플로팅 게이트 패턴의 패턴 형상이 상단부에서 포지티브 경사를 갖고 하단부에서 네거티브 경사를 가지게 되므로써, 플래쉬 메모리 제조에서 커플링 비의 균일한 제어를 위해 도입한 자기정렬 플로팅 게이트 공정(self aligned floating gate process)에서 플로팅 게이트 잔류물 및 컨트롤 게이트 잔류물의 발생을 방지할 수 있어, 플래쉬 메모리의 신뢰성 및 수율을 향상시킬 수 있으며, 차세대 플래쉬 메모리 개발 및 양산을 가능하게 할 뿐만 아니라, 재현성을 확보할 수 있다.
Claims (9)
- 반도체 기판 상에 패턴 형상이 포지티브 경사를 갖는 STI 하드 마스크층을 형성하는 단계;상기 STI 하드 마스크층을 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계;상기 트렌치를 포함한 상기 STI 하드 마스크층 상에 소자 분리용 절연막을 형성한 후, 상기 STI 하드 마스크층이 노출되는 시점까지 식각하여, 상기 트렌치 내부에는 STI 소자 분리막이 형성되고, 상기 STI 소자 분리막의 상부에는 돌출부가 형성되는 단계;상기 STI 하드 마스크층을 제거한 후, 상기 돌출부를 습식 식각을 통해 일정 두께 제거하여 임계치수가 축소된 니플부를 형성하는 단계;상기 반도체 기판에 터널 산화막을 형성하는 단계;상기 니플부 사이의 상기 터널 산화막 상에 고립된 자기정렬 플로팅 게이트 패턴을 형성하고, 상기 플로팅 게이트는 상단부가 포지티브 경사를 갖고 하단부가 네거티브 경사를 갖는 단계;상기 자기정렬 플로팅 게이트 패턴 사이의 상기 니플부를 제거하는 단계;상기 자기정렬 플로팅 게이트 패턴의 표면을 따라 유전체막을 형성하는 단계; 및상기 유전체막 상에 컨트롤 게이트용 도전성 물질을 증착한 후 식각 공정을통해 컨트롤 게이트를 형성하고, 자기정렬 식각 공정으로 상기 자기정렬 플로팅 게이트 패턴의 노출된 부분을 식각하여 자기정렬 플로팅 게이트를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법.
- 제 1 항에 있어서,상기 STI 하드 마스크층은 건식 식각시 포토레지스트의 사이드-월 어택을 유발시켜 포지티브 경사를 갖게 하는 것을 특징으로 하는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법.
- 제 2 항에 있어서,상기 사이드-월 어택에 유리하도록 첨가 가스로 O2가스를 5 내지 100sccm의 범위로 사용하는 것을 특징으로 하는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법.
- 제 1 항에 있어서,상기 STI 하드 마스크층은 건식 식각시 발생되는 부산물인 폴리머의 양을 증가시켜 포지티브 경사를 갖게 하는 것을 특징으로 하는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법.
- 제 4 항에 있어서,상기 폴리머의 발생에 유리하도록 첨가 가스로 CHF3가스를 10 내지 150sccm의 범위로 사용하는 것을 특징으로 하는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법.
- 제 1 항에 있어서,상기 돌출부는 STI 하드 마스크층의 포지티브 경사에 의해 네거티브 경사를 갖는 것을 특징으로 하는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법.
- 제 1 항에 있어서,상기 니플부는 상단부가 네거티브 경사를 갖고 하단부가 포지티브 경사를 갖는 것을 특징으로 하는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법.
- 제 1 항에 있어서,상기 STI 소자 분리막 및 상기 니플부는 HDP 산화막과 같은 소자 분리용 절연막으로 형성하는 것을 특징으로 하는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법.
- 제 1 항에 있어서,상기 자기정렬 플로팅 게이트 패턴은 상기 니플부를 갖는 상기 STI 소자 분리막을 포함한 전체 구조상에 폴리실리콘과 같은 도전성 물질을 두껍게 증착하고, 화학적 기계적 연마(CMP) 공정으로 증착된 도전층을 상기 니플부 상단이 충분히 노출될 때까지 실시하여 형성하는 것을 특징으로 하는 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079014A KR100751666B1 (ko) | 2001-12-13 | 2001-12-13 | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079014A KR100751666B1 (ko) | 2001-12-13 | 2001-12-13 | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030048958A true KR20030048958A (ko) | 2003-06-25 |
| KR100751666B1 KR100751666B1 (ko) | 2007-08-23 |
Family
ID=29574792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010079014A KR100751666B1 (ko) | 2001-12-13 | 2001-12-13 | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100751666B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487532B1 (ko) * | 2002-07-29 | 2005-05-03 | 삼성전자주식회사 | 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법 |
| KR100691938B1 (ko) * | 2005-06-30 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| KR100784078B1 (ko) * | 2006-03-14 | 2007-12-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR100799059B1 (ko) * | 2005-07-25 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7348267B2 (en) | 2005-01-13 | 2008-03-25 | Samsung Electronics Co., Ltd. | Flash memory and method of fabricating the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3863283B2 (ja) * | 1998-03-17 | 2006-12-27 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100524914B1 (ko) * | 1998-11-30 | 2006-05-25 | 삼성전자주식회사 | 비휘발성 반도체 메모리소자 및 그 제조방법 |
| JP2001250871A (ja) * | 2000-03-08 | 2001-09-14 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR100341480B1 (ko) * | 2000-05-26 | 2002-06-21 | 윤종용 | 자기 정렬된 얕은 트렌치 소자 분리 방법 |
-
2001
- 2001-12-13 KR KR1020010079014A patent/KR100751666B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487532B1 (ko) * | 2002-07-29 | 2005-05-03 | 삼성전자주식회사 | 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법 |
| US7348267B2 (en) | 2005-01-13 | 2008-03-25 | Samsung Electronics Co., Ltd. | Flash memory and method of fabricating the same |
| KR100691938B1 (ko) * | 2005-06-30 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| KR100799059B1 (ko) * | 2005-07-25 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100784078B1 (ko) * | 2006-03-14 | 2007-12-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100751666B1 (ko) | 2007-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| CN105280635A (zh) | 半导体结构及其制造方法 | |
| KR20050013214A (ko) | 반도체 장치 제조 방법, 반도체 장치 및 비휘발성 메모리 | |
| KR100751666B1 (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| CN101236899A (zh) | 栅极的制造方法 | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100559994B1 (ko) | 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법 | |
| KR20030048957A (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR20050066879A (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| KR100552845B1 (ko) | 반도체 메모리 소자의 소자 분리 방법 및 이를 이용한플래쉬 메모리 소자의 제조 방법 | |
| KR100554835B1 (ko) | 플래시 소자의 제조 방법 | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| KR20030094940A (ko) | 반도체 소자의 제조방법 | |
| KR100555490B1 (ko) | 반도체소자의 트렌치 아이솔레이션 형성 방법 | |
| KR20080002037A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20070062735A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR20050031299A (ko) | 플래시 메모리의 컨트롤 게이트 제조방법 | |
| KR100992746B1 (ko) | 반도체소자 제조방법 | |
| KR100976684B1 (ko) | 반도체 메모리 소자의 콘택홀 형성 방법 | |
| KR20020075008A (ko) | 반도체 장치의 트렌치 트렌치 격리 구조 및 그 형성 방법 | |
| KR100302616B1 (ko) | 모스 트랜지스터 제조방법 | |
| US7262097B2 (en) | Method for forming floating gate in flash memory device | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR20100041308A (ko) | 반도체 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |