KR20030041081A - 반도체 칩의 제조 방법 - Google Patents

반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR20030041081A
KR20030041081A KR1020020070970A KR20020070970A KR20030041081A KR 20030041081 A KR20030041081 A KR 20030041081A KR 1020020070970 A KR1020020070970 A KR 1020020070970A KR 20020070970 A KR20020070970 A KR 20020070970A KR 20030041081 A KR20030041081 A KR 20030041081A
Authority
KR
South Korea
Prior art keywords
chip
compound
mold
chips
semiconductor chip
Prior art date
Application number
KR1020020070970A
Other languages
English (en)
Other versions
KR100557286B1 (ko
Inventor
헤들러해리
이르시글러롤랜드
바스퀘즈바바라
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20030041081A publication Critical patent/KR20030041081A/ko
Application granted granted Critical
Publication of KR100557286B1 publication Critical patent/KR100557286B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 웨이퍼 레벨 패키징를 구성하는 단 칩의 일면에 돌출된 콘택트 소자를 갖는 반도체 칩의 제조 방법을 제공한다. 콘택트 소자들이 제공된 칩 일면은 보호막을 형성하는 덮개 화합물로 코팅되고, 이로 인해 돌출된 콘택트 소자가 돌출하게 된다.

Description

반도체 칩의 제조 방법{PROCESS FOR PRODUCING A SEMICONDUCTOR CHIP}
본 발명은 콘택트 소자들이 하나의 칩 측면 상에 돌출하는 반도체 칩의 제조 방법에 관한 것이다.
웨이퍼 레벨 패키징은 특히 칩-크기 패키지, 칩의 크기의 구성요소를 제조하는 비용-효과적인 방법이다.
이들 구성요소는 회로 기판 또는 모듈 기판상에 플립-칩(flip-chip) 기술에 의해 바닥의 액티브한 측과 솔더되거나 접착적으로 결합되고, 추가적으로 하우징되지 않는다(기판상의 칩). 소위 "범프(bump)"라고 하는 사용된 콘택트 소자들은 이 경우에 칩의 접속 패드에 크로스-와이어링(cross-wiring)에 의해 접속되는, 단단한 범프(솔더 또는 금 범프(gold bump)) 또는 유연하고 탄성 폴리머 범프(유연한 범프(soft bump))이다.
웨이퍼 레벨 패키징의 내용 내에서, 분리된 칩들이 회로 기판 또는 모듈 기판에 끼워진 후에 노출되는 배면을 보호하기 위해, 웨이퍼를 절단하므로써 칩들이 분리되기 전에, 개별적인 칩들이 형성되는 웨이퍼의 배면을 코팅하는 것을 공지되어 있다.
이는 특히 회로 기판 또는 모듈 기판을 포퓰레이트(populating)할 때 칩들을 다룰 때 그리고 포퓰레이트된 회로 기판 또는 모듈 기판 자체의 취급 동안 장점이 되고 있다.
그러나, 때때로 콘택트 소자들이 제공된 그 칩 일면에서 벗겨진 칩에 손상이 발생하는데, 이 손상은 바람하지 않고 칩을 고장시킬 가능성이 있다.
본 발명은 상술한 단점을 제거하는 가능한 방법을 명시하는 문제에 기초하고 있다.
이 문제를 해결하기 위해, 초기에 언급된 공정에서, 본 발명은, 돌출된 콘택트 소자들을 돌출시켜 보호층을 형성하는 덮개 화합물(covering compound)로 코팅될 콘택트 소자들을 갖는 칩 일면을 제공한다.
본 발명에 따른 방법은 콘택트 소자들이 제공된 칩 일면을 코팅하는 것, 즉 코팅된 반도체 재료를 코팅으로부터 보호하는 보호층을 도포하는 것이다. 동시에, 칩과 회로 기판 또는 모듈 기판간에 신뢰성 있는 콘택트를 제공하기 위해, 이미 형성된 콘택트 소자들이 층 표면으로부터 충분히 돌출하도록, 보호층의 두께를 고려하여야 한다.
그러나, 이에 대한 방법으로서, 또한 보호층에 완전히 콘택트 소자를 내장한 다음, 적합한 방법(에칭, 레이징 등)에 의해 콘택트 소자들의 콘택트 점(contact point)을 노출시킬 수 있다.
특히 웨이퍼 레벨 패키징의 내용에서 이 코팅을 만드는 것, 즉 복수의 칩들이 화합물로서 동시에 코팅되는 것이다. 이와 같은 맥락에서, 웨이퍼 레벨 패키징은 두 가지 서로 다른 방법으로 수행될 수 있다.
먼저, 아직 분리되지 않았고 그 콘택트 소자들이 이미 만들어진 위에 칩들이 형성된 웨이퍼를 제조하는 것, 즉 "참된" 웨이퍼 레벨 패키징이 존재한다. 선택적으로, 또한 이하에 설명되는 바와 같이 적당히 정렬되고 따라서 인접하여 코팅될 그 구성 때문에 "의사-웨이퍼"를 형성하는 복수의 분리된 칩들의 가능성이 존재한다.
이 경우, 만일 분리들 칩들 또는 웨이퍼들이 코팅이 수행되기 전에 접착 캐리어, 특히 막에 정렬되면 용이하다. 따라서, 개별적인 칩들은 먼저 상호 임의의 소정 피치로 떨어져 칩들을 배치하거나 상호 바로 인접하여 칩들을 정렬시켜 그 위치에 캐리어에 의해 고정된다.
개별적인 칩들이 사용될 때, 특히 만일 선행하는 기능 테스트에서 테스트되고 기능을 제공하는 것으로 밝혀진 하나의 칩이 사용되면, "공지된 양호한 다이 웨이퍼"가 조립되고, 서비스가능한 칩들을 구비하여, 본 발명의 방법에 따라 제조된 반도체 칩이 실제로 기능하는 것으로 가정될 수 있다.
이에 따라 비-기능성 칩들은 이미 이전에 분리된다.
더욱이, 특히 콘택트 소자들을 실장하는 칩 측면 이외에 분리된 칩들의 경우에, 인접하는 측면 에지들이 또한 화합물로 코팅된다. 따라서, 이 경우에, 칩이 또한 화합물에 측면으로 형성되고, 측면 에지들이 또한 보호층으로 덮여진다.
이 경우, 특히 인접하는 측면 에지 쪽으로 칩 측면의 에지 영역에서 파괴의 위험성이 배제된다.
반도체 칩의 보호를 한층 개선하기 위해, 본 발명에 따르면, 분리된 칩의 경우에,칩의 배면이 적어도 일부 부분에, 주로 에지 영역에 화합물로 또한 부수적으로 코팅된다. 따라서, 만일 콘택트 소자를 실장하고 있는 칩 측면, 측면 에지 및 또한 칩 배면의 적어도 일부 부분이 코팅되면, 칩이 가장 가능성이 큰 정도로 내장되고, 포괄적인 에지 보호가 제공된다.
본 발명의 제1 실시예에 따르면, 개별적으로 분리된 칩들 또는 상부 몰드가 하부 몰드에 대해 칩을 누르는 몰드에 정렬될 웨이퍼에 실장된 칩들에 대해, 탄성 콘택트 소자를 약간 누르므로써, 후속하는 보호막을 위한 화합물이 몰드에 도입되어 경화되게 된다.
본 발명의 이와 같은 구성은, 탄성 콘택트 소자, 즉 예를 들어 캐리어 막에 접착되어 부착된 분리된 칩 위에 또는 예를 들어 아직 절단되지 않은 웨이퍼 위에 형성되는 탄성 콘택트 소자에 기초하고 있다. 분리된 칩들 - 실제로 분리된 구성 또는 캐리어 막을 갖는 "공지된 양호한 웨이퍼" 형태 - 또는 웨이퍼는, 한 절반의 몰드(mold half)가 다른 절반의 몰드에 대해 칩들 또는 웨이퍼를 누르는 몰드에 삽입된다.
이 결과, 탄성 콘택트 소자가 다소 압축되게 되고, 몇 μm 변형되게 된다. 이는 칩 측면과 반대쪽 절반의 몰드간의 거리가 탄성 콘택트 소자의 압축에 의해 다소 줄어들었다는 것을 의미한다. 이때 화합물은 몰드 내로 도입, 주로 주입되어, 칩 측면과 절반의 몰드 간의 영역에 분산된다. 다음에 화합물을 경화시키고, 몰드가 개방되며, 압축된 탄성 콘택트 소자가 해제된다. 이들은 팽창하고 경화된 보호막으로부터 돌출하는 본래 보다 큰 형태를 가정한다.
이에 대한 대체 방법으로서, 보호막의 화합물은, 웨이퍼가 몰드 내에 삽입되기 전에 몰드(예를 들어, 파우더, 페이스트(paste), 테블릿(tablet) 등의 형태로)로 이미 도입될 수 있다. 이 경우, 화합물은, 탄성 콘택트 소자를 갖는 웨이퍼가 압축되기 전에 용해된다.
비록 위에 설명된 본 발명이 탄성 콘택트 소자를 갖는 칩들에 대해서만 사용되었지만, 이하에 설명되는 본 발명은 탄성 콘택트 소자를 갖는 칩의 경우에 그리고 단단한 콘택트 소자를 갖는 칩의 경우에도 사용될 수 있다.
본 발명에 따르면, 칩 측면이 절반의 몰드로부터 다소 이격된 후, 몰드를 닫고 화합물이 도입되어 경화되는 방식으로, 웨이퍼에서 볼 수 있는 분리된 칩들 또는 칩들이 그 절반의 몰드가 돌출하는 콘택트 소자가 그 전면 영역과 맞물리는 함몰부를 갖는 몰드에 정렬되는 것이 제공된다. 이 함물부는 칩 상의 콘택트 소자의 일부와 대응하도록 정렬되어, 콘택트 소자가 또한 실제로 함몰부에서 맞물리게 된다.
이와 같은 구성으로 인해, 칩은 절반의 몰드의 표면에 대해 다소 낮춰지게되어, 화합물의 주입 및 경화 이후, 콘택트 소자들은 그 전면 영역이 공정에서 함몰부에 수용되는 경화된 보호막으로부터 돌출하게 된다.
몰드 내에 도입된 분리된 칩들의 측면 에지의 시뮬레이션 코팅의 경우, 만일 분리된 칩들이 캐리어 상에, 특히 막 상에 상호 떨어져 있도록 정렬된다. 초기에서 이미 설명한 바와 같이, "의사-웨이퍼"를 형성하기 위해 캐리어 상에 임의의 소정의 피치로 칩들을 정렬할 가능성이 존재한다. 만일 이격된 칩들을 갖는 이와 같은 배열이 몰드 내에 도입되면, 주입된 화합물은 칩 측면과 몰드 표면간의 영역뿐만 아니라 개별적인 칩들 간의 영역에 분산될 수 있다.
이와 같이, 칩들은, 보호막이 형성될 수 있도록 그 측면 에지의 영역에서 화합물에 내장된다.
마지막으로, 또한 칩의 배면이 화합물로 적어도 부분적으로 코팅될 수 있도록, 점들, 줄로 그 중심에서 칩 측면 상에 작용하는 구조화된 상부 몰드가 사용되면, 나머지 자유로운 칩 배면은 또한 화합물로 코팅된다. 따라서, 칩 배면과 연관된 절반의 몰드는, 보호막이 또한 만들어질 수 있도록, 주입된 화합물이 적어도 에지의 칩 배면을 덮는 방식으로 구조화된다.
모든 경우에, 분리되었지만 상호 이격되도록 분리된 칩들은, 소위 화합물에 의해 형성된 홀딩 프레임(holding frame)에 화합물에 의해 내장된다. 이때, 만일 이와 같이 주입-몰드된 칩 구성 또는 콘택트 소자가 제공된 칩 측면 상에 코팅된 웨이퍼만이 몰드로부터 제거되면, 이때 필요에 따라 캐리어의 제거 후에 칩들이 분리된다.
이는 홀딩 프레임을 형성하는 경화된 화합물을 분할하므로써 또는 절단 또는 레이저 절단 또는 웨이퍼-젯(wafer-jet) 절단 또는 그 혼합 형태와 같은 적당한 공정에 의해 웨이퍼를 분리하므로써 수행된다.
몰드 및 주입되거나 미리-계량된 화합물을 사용한 상기 설명한 공정 이외에, 화합물은 또한 프린팅 공정에서 칩 측면, 필요에 따라 측면 에지 및 적어도 부분적으로 칩 배면에 선택적으로 도포될 수 있다.
선택적으로, 디스펜싱 공정(dispensing process)에서 화합물의 도포가 또한 가능하다.
더욱이, 화합물로 코팅 이전 또는 이후에, 만일 필요에 따라 노출되는 정도까지 칩 배면이 부수적인 화합물로 코팅될 수 있다. 이 부수적인 배면 보호막은 상기 선정된 바와 같이 공정에 따른 코팅 이전에 제공될 수 있다. 그 후 본 발명에 따라 사용되는 대체 공정에 따라 만일 이것이 수행되면, 칩 배면은 완전히 블랭크(blank)일 수 있거나, 주로 에지에서 제1 화합물로 적어도 부분적으로 코팅될 수 있다.
즉, 이때 배면을 제2 화합물로 완전히 덮거나 또 다른 자유로운 칩 배면 영역을 덮을 가능성이 존재한다. 이 경우, 칩 배면의 코팅은 프린팅 공정, 디스펜싱 공정, 스퍼터링 공정(sputtering process) 또는 다른 주입-몰딩 공정에서 수행된다.
이 공정 이외에, 본 발명은 특히 단단하거나 탄성 콘택트 소자들이 한 칩 측면 상에서 돌출하는, 설명된 공정에 따라 제조되는 반도체 칩에 관한 것이다. 이반도체 칩은, 콘택트 소자가 제공된 칩 측면이 돌출하는 콘택트 소자가 돌출하는 보호막을 형성하는 덮개 화합물로 코팅된다는 사실에 의해 구별된다.
칩 측면 자체 이외에, 콘택트 소자를 갖는 칩 측면에 인접하는 측면 에지는 또한 화합물로 코팅될 수 있다. 또한, 칩 배면은 또한 적어도 일부 부분에서, 주로 보호막을 형성하는 에지 영역에서 화합물로 덮일 수 있다. 완전한 캡슐화를 위해, 노출될 필요가 있는 정도까지 칩 배면은 또한 다른 화합물로 코팅될 수 있다. 화합물 자체 및 필요에 따라 다른 화합물은 폴리에에 기초한 비전도성 화합물이다.
콘택트 소자를 실장하는 칩 측면을 코팅하는데 사용된 화합물은, 개별적인 콘택트 소자에서 칩의 콘택트 패드에 걸치는 크로스-와이어링 도체 트랙의 유연성이 크게 손상되지 않도록, 바람직하게 콘택트 소자(탄성 범프, 예를 들어 실리콘으로 된)에 잘 붙지 않고, 다소 콘택트 소자(주로 금)의 임의의 금속성 코팅에 잘 붙지 않는 것이어야 한다.
본 발명의 부수적인 장점, 특징 및 상세한 사항은 다음의 문장에서 설명되는 예시적인 실시예로부터 그리고 도면을 사용하여 명확할 것이다.
도 1 내지 7은 탄성 콘택트 소자를 압축하므로써 본 발명에 따른 제1 공정에 따른 반도체 칩의 제조를 도시하는 도면,
도 8 내지 10은 탄성 콘택트 소자를 압축하므로써 본 발명에 따른 제2 공정에 따른 반도체 칩의 제조를 도시하는 도면,
도 11 미 도 12는 본 발명에 따른 제3 공정에 따른 반도체 칩의 제조를 도시하는 도면,
도 13은 콘택트 소자의 면적에서 본 발명에 따른 반도체 칩의 부분 확대도, 및
도 14는 본 발명에 따른 반도체 칩의 다른 실시예를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1: 전면 웨이퍼2, 13, 20, 26: 칩
3, 14, 21, 27: 콘택트 소자4: 크로스-배선층
5: 캐리어6: 칩 구조
7, 8, 15, 16, 22, 23: 절반의 몰드
9: 배면10, 17, 18, 25, 29, 31: 화합물
11: 화합물 표면12, 19: 웨이퍼
24: 함몰부28; 표면
30: 반도체 칩32: 칩 배면
도 1은 도시된 예에서, 세 개의 칩(2)이 예로서 형성되어 있는 전단 웨이퍼(1)를 도시한다. 이들은 아직 분리되지 않았다.
웨이퍼(1)의 전단 측에서, 액티브한 칩(active chip) 측에서, 탄성 콘택트 소자(3)는 예를 들어, 프린팅 공정(printing process)에서 만들어지며, 칩 위의 콘택트 패드에 접속되게 하는 크로스-와이어링(cross-wiring) 층(4)을 갖는다.
유연한 탄성 콘택트 소자는 일반적으로 실리콘으로 구성되고 도전성 또는 비도전성일 수 있다.
콘택트 소자의 제조 후에, 그 서비스가능성에 관련하여 개별적인 칩을 테스트하기 위해 웨이퍼가 웨이퍼 레벨 테스트될 수 있다. 이 경우, 결함 있는 칩들이 검출될 수 있다.
도 2에서, 칩들은 예를 들어, 절단에 의해 전단 웨이퍼로부터 분리된다.
이때, 분리된 칩들로부터 (도 3 참조), 서비스 가능하게 테스트된 칩(2)은 여기서 자기 접착 표면을 갖는 캐리어 막, 캐리어(5)를 향해 가리키는 콘택트 소자를 갖는 캐리어(5)에 부착된다.
도면에 도시된 바와 같이, 칩들은 상호 거리를 두고 배열되는데, 이 거리는 실제의 웨이퍼 상에 만들어지는 피치보다 상당히 크다. 캐리어(5)를 거쳐 고정된 칩 배열은, 전체 칩 배열이 웨이퍼와 같이 취급되기 때문에 의사-웨이퍼(quasi-wafer)라고 할 수 있다.
이에 대한 대체 방법으로서, 절단 막 상에 펼쳐진 웨이퍼가 또한 사용될 수 있다. 이 경우, 막 위의 분리된 칩들은 막을 당김('끊어지도록 잡아당김(racking)')에 의해 분리될 수 있다.
도 4에 따른 단계에서, 다음에 이 칩 배열(6)은 하부 절반 몰드(7) 및 상부 절반의 몰드(8)를 구비하는 몰드에 정렬된다(여기서 그 상세한 것만이 도시됨).
칩의 배면(9)을 실장하고 있는 상부 절반 몰드(8)는 하부 절반 몰드(7)에 대해 다소 칩(2)을 눌러서, 콘택트 소자(3)가 약간 압축되게 된다. 변형의 수준은 몇 μm, 예를 들어 50μm이다. 선택으로서, 두 개의 절반 몰드간의 누설 방지 접속을 만들고 화합물(10)을 손실되는 것을 방지하기 위해, 상부 절반 몰드와 칩의 배면 사이에 막이 클램프될 수 있다.
다음에, 도 5에 도시된 바와 같이, 화합물(10)이 몰드 내에 주입되고, 콘택트 소자(3)를 실장하고 있는 액티브 칩 측면 및 칩(2) 간의 영역에 분산된다. 칩 배열(6)은, 화합물(10)이 완전히 또는 적어도 부분적으로 경화될 때까지 몰드에 남아 있는다.
다음에 몰드는 개방되고, 경화된 화합물(10)에 내장된 칩 배열(6)이 몰드로부터 제거된다. 경화된 화합물(10)은, 칩(2)이 내장되어 있는 일종의 홀딩 프레임(holding frame)을 형성한다. 도 6에 도시된 바와 같이, 콘택트 소자(3)는 로드로부터 해제되고 몰드로부터 제거된 후에 확장하고 그 본래 형태로 복귀하는데, 여기서 이들은 화합물(10)로부터 또는 화합물의 표면(11)으로부터 그 초기 변형의 정도로 돌출한다.
도 6을 참조하면, 캐리어(5)는, 콘택트 소자(3)의 확장에 기여할 수 있는 화합물의 표면(11)으로부터 다소 떨어져 있다.
만일 경화된 화합물(10)에 의해 형성된 홀딩 프레임이 충분히 안정하기 때문에 캐리어(5)가 벗겨져 버리면, 개별적인 칩(2)은 경화된 화합물(10)을 절단하거나 또는 커팅하므로써 분리될 수 있다.
도면에 도시된 바와 같이, 그 액티브한 칩 측면 위 및 그 측면 에지 모두에 콘택트 소자를 갖는 화합물에 칩이 내장되고, 그럼에도 콘택트 소자는 접촉이 칩 및 회로 기판 또는 모듈 기판간에 신뢰성 있게 만들어지기에 충분하게 계속 전방으로 돌출한다.
이 점에서, 몰드로부터 칩 배열이 제거된 후에, 보호 덮개로 측면을 실장하기 위해 부수적인 공정 단계에서 부수적인 화합물로 칩 배면(9)을 덮을 가능성이 존재한다. 이는 칩의 분리 이전에 용이하게 수행된다.
도 8 및 10은 위에 설명된 공정과 유사한 공정 변형, 그러나 최종적으로 처리된 전단 웨이퍼(12) 자체를 도시한다. 도시된 예에서, 복수의 칩(13)들이 형성되고 콘택트 소자(14)가 제공된 웨이퍼(12)가 두 개의 절반의 몰드(15, 16)를 구비하는 몰드 내에 놓이고, 콘택트 소자(14)는 함께 이동하는 절반의 몰드의 결과로 인해 다소 압축된다.
다음에 화합물(17)이 주입된다. 보호막을 형성하기 위해 예를 들어 프린팅 공정에서 경화된 화합물(17)로 구성되는 보호막으로 부수적인 화합물(18)이 칩 배면에 도포되는 방식으로, 액티브 면 상에 코팅된 웨이퍼(12)를 제거한 후에, 개별적인 칩(13)이 분리된다.
이 정도로 예로서 도시된 공정은, 다음에 돌출하는 보호막으로부터 돌출하도록 콘택트 소자들이 다소 압축된다는 점에서 도 1 내지 7에 따른 공정에 대응한다. 제1 실시예에서 분리된 칩들로부터 구별되어, 완전한 웨이퍼가 사용된다. 비록 도 1 내지 7에 따른 공정에서 액티브 칩 측면과 측면 에지 모두가 코팅에 의해 덮여질 수 있지만, 도 8 내지 10에 따른 공정에서는 액티브 면만이 코팅될 수 있다.
도 11은 본 발명에 따른 제3 공정 변형을 도시한다. 여기서, 전단에 처리되고 그 위에 보다 많은 수의 칩(20)이 형성된 웨이퍼(19)가 사용되는데, 이 칩(20)들은 콘택트 소자(21)가 이미 제공되어 있다.
다음에 웨이퍼(19)가 하부 및 상부 절반의 몰드(22, 23)를 갖는 몰드에 삽입되는데, 여기서, 하부 절반의 몰드는 도시된 예에서, 콘택트 소자(21)가 그 전면 팁 영역(tip region)과 맞물리는(도 12 참조) 함몰부(depressions)(24)를 갖는다.
몰드가 닫힌 후에, 화합물(25)가 삽입되고, 전면 칩 면과 몰드 표면간의 공간에 채워진다. 화합물이 경화된 후에, 웨이퍼(19)가 몰드로부터 제거되며, 콘택트 소자(21)는 주입 몰드 동안 그 부분이 함몰부(25)에 수용된 채 화합물(25)로부터 돌출한다. 여기서, 필요에 따라 배면 코팅의 선행하는 도포 다음에 칩의 분리가 이어서 수행된다.
본 발명에서, 본 공정 변형에서, 콘택트 소자(21)는 변형될 필요가 없기 때문에 탄성적일 수 있거나 또는 단단할 수 있다는 것을 알아야 한다.
도 13은 확대 상세도 형태의 칩(26)을 도시한다. 콘택트 소자(27)는 화합물(29)의 표면(28)으로부터 돌출한다는 것을 알 수 있다. 이 경우에 사용된 화합물은 콘택트 소자(27)에 부착되지 않고 실제로 단단하거나 탄성 콘택트 재료 또는 크로스-와이어링(cross-wiring)일 수 있어, 탄성 콘택트 소자(27)의 확장을 방해하지 않는다.
도 13에 도시된 바와 같이, 이상적인 경우에, 화합물(29)은 콘택트 소자(27)로부터 다소 분리되어 있다.
도 14는 본 발명에 따른 반도체 칩(30)의 다른 실시예를 도시한다. 반도체 칩(30)은 측면 에지의 영역에서 칩 전면측 위 그리고 에지에서 칩 배면 측 위 모두에 화합물(31)로 코팅되어 있다.
칩 배면측(32)은 코팅되지 않은 영역에 노출된다. 이는 예를 들어, 중심 영역에서만 칩 측면(32) 상에 놓이는 사용된 몰드에 의해 달성되고, 따라서 화합물(31)은 에지 측면 상의 칩 영역에서 칩 배면(32)을 덮을 수 있다.
마지막으로, 사용된 화합물은, 다소 유연하게 경화되는 화합물, 예를 들어 실리콘 또는 폴리우레탄 아크릴레이트에 기초한 폴리머 화합물일 수 있다.
더욱이, 다른 공정(예를 들어 스텐실(stenciling) 또는 스크린 프린팅 또는 디스펜싱 공정)이 또한 사용될 수 있다.
이상에서 본 바와 같이, 본 발명은 웨이퍼 레벨 패키징를 구성하는 단 칩의 일면에 돌출된 콘택트 소자를 갖는 반도체 칩의 제조 방법으로서, 콘택트 소자들이 제공된 칩 일면은 보호막을 형성하는 덮개 화합물로 코팅되어, 칩의 손상을 방지할 수 있는 것이다.

Claims (20)

  1. 웨이퍼 레벨 패키징(wafer level packaging)의 내용 내에서 콘택트 소자들이 한 칩 측면 상에서 돌출하는 반도체 칩의 제조 방법에 있어서,
    콘택트 소자가 제공된 칩 측면을 보호막을 형성하는 덮개 화합물(covering compound)로 코팅하여, 돌출하는 콘택트 소자가 돌출하게 되는 단계를 포함하는 것을 특징으로 하는 반도체 칩의 제조 방법.
  2. 제 1 항에 있어서, 복수의 칩들이 화합물로 동시에 코팅되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  3. 제 2 항에 있어서, 복수의 분리된 칩들 또는 복수의 칩들이 위에 형성된 웨이퍼를 사용하는 것을 특징으로 하는 반도체 칩의 제조 방법.
  4. 제 3 항에 있어서, 상기 분리된 칩들 및/또는 웨이퍼는 초기에 접착 캐리어, 특히 막 위에 정렬되어, 상기 코팅이 수행되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서, 분리된 칩의 경우에, 상기 콘택트 소자를 실장하는 칩 이외에, 인접하는 측면 에지가 또한 상기 화합물로 코팅되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  6. 제 3 항 내지 제 5 항 중의 어느 한 항에 있어서, 분리된 칩의 경우에, 칩 배면은 일부 부분에서, 주로 에지 영역에서 상기 화합물로 부수적으로 코팅되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  7. 상기 청구항 중의 어느 한 항에 있어서, 상기 분리된 칩들 또는 웨이퍼에서 볼 수 있는 칩들은 한 절반의 몰드가 다른 절반의 몰드에 대해 칩들을 누르는 몰드에 배열되어, 탄성 콘택트 소자를 약간 압축하고, 그 후 화합물이 상기 몰드 내에 도입되어 경화되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  8. 상기 청구항 중의 어느 한 항에 있어서, 상기 분리된 칩 또는 웨이퍼에서 볼 수 있는 칩들은, 칩 측면이 절반의 몰드로부터 다소 이격되는 방식으로, 상기 돌출하는 콘택트 소자들이 전면 영역과 맞물리는 함몰부를 한 절반의 몰드가 갖는 몰드에 배열되고, 그 후 몰드의 경화 후에 상기 화합물이 도입되고 경화되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  9. 제 5 항, 제 7 항 또는 제 9 항에 있어서, 측면 에지를 동시에 코팅하기 위해, 상기 분리된 칩들은 상기 캐리어, 특히 상기 막 위에 상호 이격되도록 배열되어 있는 것을 특징으로 하는 반도체 칩의 제조 방법.
  10. 제 6 항 및 제 7 항, 제 8 항 또는 제 9 항에 있어서, 점들에서만, 주로 그 중심에서 칩 배면에 대해 작용하는 구조화된 상부 몰드가 사용되어, 나머지 자유로운 칩 배면이 화합물로 코팅될 수 있게 되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  11. 제 7 항 내지 제 10 항 중의 어느 한 항에 있어서, 칩의 경화 및 몰드로부터 칩의 제거 이후에, 필요에 따라 캐리어의 제거 후에, 칩, 특히 막은 경화된 화합물 또는 웨이퍼를 분할하므로써 분리되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  12. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서, 프린팅 공정에서 필요에 따라 측면 에지 또는 적어도 부분적으로 칩 배면에, 화합물이 칩 전면에 도포되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  13. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서, 디스펜싱 공정(dispensing process)에서 필요에 따라 칩 에지 또는 적어도 부분적으로 칩 배면 측에, 화합물이 칩 전면에 도포되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  14. 상기 청구항 중의 어느 한 항에 있어서, 상기 화합물로의 코팅 이전 또는 이후에, 필요에 따라 여전히 노출되는 정도로, 칩 배면이 부수적인 화합물로 코팅되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  15. 제 14 항에 있어서, 상기 칩 배면의 코팅은 프린팅 공정, 디스펜싱 공정, 스퍼터링 공정(sputtering process) 또는 주입-몰딩 공정(injection-molding process)에서 도포되는 것을 특징으로 하는 반도체 칩의 제조 방법.
  16. 단단하거나 탄성 콘택트 소자들이 한 칩 측면 상에 돌출하는 반도체 칩, 특히 제1항 내지 제15항 중의 어느 한 항에 따른 공정에 따라 제조된 반도체 칩에 있어서,
    상기 콘택트 소자(3, 14, 21, 27)가 제공된 상기 칩 측면은, 보호막을 형성하는 덮개 화합물(10, 17, 25, 29)로 코팅되고, 이로부터 상기 돌출하는 콘택트 소자(3, 14, 21, 27)들이 돌출된 것을 특징으로 하는 반도체 칩.
  17. 제 16 항에 있어서, 상기 콘택트 소자(3, 27)를 갖는 상기 칩 측면에 인접하는 측면 에지가 또한 상기 화합물(10, 29, 31)로 코팅되어 있는 것을 특징으로 하는 반도체 칩.
  18. 제 16 항 또는 제 17 항에 있어서, 상기 칩 배면(32)은 적어도 일부의 부분에서, 주로 에지 영역에서 상기 화합물(31)로 코팅되어 있는 것을 특징으로 하는 반도체 칩.
  19. 제 16 항 내지 제 18 항 중의 어느 한 항에 있어서, 상기 칩 배면은 필요에 따라 노출되는 정도로 다른 화합물(18)로 코팅되는 것을 특징으로 하는 반도체 칩.
  20. 제 16 항 내지 제 19 항 중의 어느 한 항에 있어서, 상기 화합물(10, 17, 25, 29, 31) 및 필요에 따라 상기 다른 화합물(18)은 폴리머에 기초한 비도전성 화합물, 특히 실리콘 화합물 또는 폴리우레탄 아크릴레이트 화합물인 것을 특징으로 하는 반도체 칩.
KR1020020070970A 2001-11-16 2002-11-15 반도체 칩과 반도체 칩의 제조 방법 KR100557286B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10156386A DE10156386B4 (de) 2001-11-16 2001-11-16 Verfahren zum Herstellen eines Halbleiterchips
DE10156386.8 2001-11-16

Publications (2)

Publication Number Publication Date
KR20030041081A true KR20030041081A (ko) 2003-05-23
KR100557286B1 KR100557286B1 (ko) 2006-03-10

Family

ID=7706017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020070970A KR100557286B1 (ko) 2001-11-16 2002-11-15 반도체 칩과 반도체 칩의 제조 방법

Country Status (4)

Country Link
US (1) US6919232B2 (ko)
KR (1) KR100557286B1 (ko)
DE (1) DE10156386B4 (ko)
TW (1) TW569358B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612292B1 (ko) * 2005-03-22 2006-08-11 한국기계연구원 디스펜서를 이용한 대면적 스탬프의 제조방법과 이를이용한 복제몰드의 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
EP1704592A1 (en) * 2004-01-13 2006-09-27 Infineon Technologies AG Chip-sized filp-chip semiconductor package and method for making the same
US7010084B1 (en) * 2004-08-18 2006-03-07 Ge Medical Systems Global Technology Company, Llc Light detector, radiation detector and radiation tomography apparatus
DE102005026098B3 (de) 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
KR100876083B1 (ko) * 2007-06-18 2008-12-26 삼성전자주식회사 반도체 칩 패키지 및 이를 포함하는 반도체 패키지
US8258624B2 (en) * 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
TWI339865B (en) 2007-08-17 2011-04-01 Chipmos Technologies Inc A dice rearrangement package method
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
DE102010045056B4 (de) 2010-09-10 2015-03-19 Epcos Ag Verfahren zum Herstellen von Chip-Bauelementen
US8513098B2 (en) 2011-10-06 2013-08-20 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8524577B2 (en) * 2011-10-06 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US20140312495A1 (en) * 2013-04-23 2014-10-23 Lsi Corporation Fan out integrated circuit device packages on large panels
DE102013110733A1 (de) * 2013-09-27 2015-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
TW201616689A (zh) * 2014-06-25 2016-05-01 皇家飛利浦有限公司 經封裝之波長轉換發光裝置
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3630995A1 (de) * 1986-09-11 1988-03-17 Siemens Ag Verfahren zur herstellung waermebestaendiger strukturierter schichten
DE3736180A1 (de) * 1987-10-26 1989-05-03 Basf Ag Verfahren zum verschliessen und/oder abdichten von oeffnungen, hohl- oder zwischenraeumen bei auf formzylindern aufgebrachten druckplatten
JPH01179334A (ja) * 1988-01-05 1989-07-17 Citizen Watch Co Ltd 半導体素子の実装方法
DE4040822A1 (de) * 1990-12-20 1992-07-02 Bosch Gmbh Robert Duennschichtueberzug ueber chips
US5212387A (en) * 1992-01-27 1993-05-18 Charles H. Swan & Louis S. Pavloff, D.D. Ltd. Laser radiation barrier
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
DE4401588C2 (de) * 1994-01-20 2003-02-20 Gemplus Gmbh Verfahren zum Verkappen eines Chipkarten-Moduls und Chipkarten-Modul
JP3150253B2 (ja) * 1994-07-22 2001-03-26 三菱電機株式会社 半導体装置およびその製造方法並びに実装方法
DE4435120C2 (de) * 1994-09-30 2000-08-03 Siemens Ag Schutzschicht für Wafer und Verfahren zu deren Herstellung
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
JP3137322B2 (ja) 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
KR19990063586A (ko) * 1996-07-12 1999-07-26 아끼구사 나오유끼 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치 및 그 실장방법
DE19728992C2 (de) * 1997-07-07 2001-08-09 Siemens Components Pte Ltd Sem Gehäuse mit zumindest einen Halbleiterkörper
PL185790B1 (pl) * 1997-07-25 2003-07-31 Pojazdy Szynowe Pesa Bydgoszcz Element hamulcowy, zwłaszcza do pojazdów trakcyjnych
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
JP2000195901A (ja) * 1998-12-25 2000-07-14 Fujifilm Olin Co Ltd フリップチップ又はｃｓｐの絶縁膜の形成方法及び実装方法
JP3314757B2 (ja) * 1999-05-07 2002-08-12 日本電気株式会社 半導体回路装置の製造方法
JP2001222751A (ja) * 2000-02-14 2001-08-17 Toshiba Electric Appliance Co Ltd 自動販売機温度制御装置
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP2002270721A (ja) * 2001-03-12 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612292B1 (ko) * 2005-03-22 2006-08-11 한국기계연구원 디스펜서를 이용한 대면적 스탬프의 제조방법과 이를이용한 복제몰드의 제조방법

Also Published As

Publication number Publication date
DE10156386A1 (de) 2003-06-05
TW569358B (en) 2004-01-01
US20030094695A1 (en) 2003-05-22
DE10156386B4 (de) 2007-08-09
TW200301943A (en) 2003-07-16
KR100557286B1 (ko) 2006-03-10
US6919232B2 (en) 2005-07-19

Similar Documents

Publication Publication Date Title
KR100557286B1 (ko) 반도체 칩과 반도체 칩의 제조 방법
KR100443484B1 (ko) 반도체장치및그제조방법
US7476565B2 (en) Method for forming filling paste structure of WL package
KR20010085725A (ko) 반도체 장치 및 그 제조 방법
US20060172464A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
US20070182029A1 (en) Semiconductor component and method for producing semiconductor components
US8173488B2 (en) Electronic device and method of manufacturing same
CA2252833A1 (en) Molded flex circuit ball grid array and method of making
US6312972B1 (en) Pre-bond encapsulation of area array terminated chip and wafer scale packages
US6807064B2 (en) Electronic component with at least one semiconductor chip and method for producing the electronic component
US20070205519A1 (en) Stacked semiconductor device and device stacking method
JP3892359B2 (ja) 半導体チップの実装方法
JP2002141444A (ja) 半導体装置およびその製造方法
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
US7521276B2 (en) Compliant terminal mountings with vented spaces and methods
US20040043551A1 (en) Method of making a microelectronic assembly
CN111816571A (zh) 半导体封装方法
JP2004031510A (ja) 樹脂部材
JP4078760B2 (ja) チップ型電子部品の製造方法
US6716671B2 (en) Methods of making microelectronic assemblies using compressed resilient layer
US7514798B2 (en) Arrangement for the protection of three-dimensional structures on wafers
JP2004531071A (ja) 小型増幅器および信号処理装置を製造する方法
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100365054B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
JP2021158280A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130215

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140213

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee