KR20030040074A - 패턴 형성 방법 및 반도체 장치의 제조 방법 - Google Patents

패턴 형성 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20030040074A
KR20030040074A KR1020020069408A KR20020069408A KR20030040074A KR 20030040074 A KR20030040074 A KR 20030040074A KR 1020020069408 A KR1020020069408 A KR 1020020069408A KR 20020069408 A KR20020069408 A KR 20020069408A KR 20030040074 A KR20030040074 A KR 20030040074A
Authority
KR
South Korea
Prior art keywords
pattern
area
area density
electron beam
subfield
Prior art date
Application number
KR1020020069408A
Other languages
English (en)
Inventor
무라이후미오
후꾸다히로시
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030040074A publication Critical patent/KR20030040074A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31764—Dividing into sub-patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31769—Proximity effect correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

노광 패턴을 후방 산란, 쿨롱 효과, 프로세스 기인의 치수 오차의 각각의 영향 범위를 고려한 구분 영역으로 분할하고, 구분 영역 내의 패턴 면적 점유율(패턴 면적 밀도)을 보존해 두고, 패턴 변형량을 각각의 패턴 면적 밀도의 함수로서 구한 패턴으로 노광한다. 후방 산란, 쿨롱 효과, 프로세스 기인의 치수 오차 등의 복수의 요인에 의한 치수 오차를 보정한 마스크를 작성하는 것이 가능하게 되어, 고정밀도의 노광 패턴을 얻을 수 있다. 또한, 면적 밀도 맵을 이용함으로써 보정에 필요한 데이터 처리 시간을 대폭 단축할 수 있다.

Description

패턴 형성 방법 및 반도체 장치의 제조 방법{METHOD FOR FABRICATION OF PATTERNS AND SEMICONDUCTOR DEVICES}
본 발명은 전사용 마스크와 전자선을 이용한 미세한 패턴 형성 방법과 그것을 이용한 반도체 장치의 제조 방법에 관한 것이다.
전자선에 의한 패턴 형성법에서는, 레지스트막이 표면에 형성된 기판에 조사된 전자선이 기판 내에서 산란되어, 넓은 범위에 걸쳐 다시 패턴을 형성해야 할 레지스트막 쪽으로 되돌아 오기 때문에, 전자선의 퇴적 에너지가 근방에 있는 패턴의 치수나 배치에 의해 불균일한 분포가 되는 현상이 있다. 그 결과, 완성된 레지스트 치수는 설계 치수와 맞지 않는다. 이것은 근접 효과라는 것이다. 근접 효과가미치는 범위는 전자선의 가속 전압에 따라 다르지만 예를 들면 100㎸의 가속 전압으로 조사한 전자는 실리콘 기판 내에서 조사점으로부터 반경 30㎛ 이상의 범위에 걸쳐 영향을 주어, 패턴 치수를 변화시킨다. 따라서 고정밀도의 노광을 행하기 위해서는 근접 효과를 적절하게 보정할 필요가 있다.
또한, 전자선 묘화법은 소 패턴을 순차적으로 노광해 가기 때문에 처리량이 낮다는 문제가 있었지만, 최근 대면적 전사용 마스크를 이용하여 스루 풋을 크게 개선시킨 방식이 실용화되고 있다. 이 방식은 일반적으로 전자선 전사 리소그래피(Electron Projection Lithography : 이하 EPL라 함)라고 한다. 이 EPL에서는 일괄적으로 노광하는 범위를 서브필드라고 하지만, 이 서브필드는 약 250㎛2이다. 근접 효과가 미치는 범위는 상술한 예에서는 반경 30㎛정도이므로 패턴의 배치에 따라 서브필드 내에서의 근접 효과는 불균일하게 나타난다. 이 때문에 종래의 전사용 마스크를 이용하지 않는 전자선 직접 묘화법에서 일반적이었던 노광 패턴마다의 노광량을 변화시켜 최적의 패턴 치수를 얻고자 하는 방식을 사용할 수 없다.
EPL 방식으로의 근접 효과를 보정하는 방법 중 하나는 보조 노광법이다. 이 방법은 노광 패턴의 불균일성에 기초한 전자선의 후방 산란에 의한 퇴적 에너지 분포의 불균일성을 보조 노광에 의해 균일하게 하는 방식이다. 노광 패턴이 저밀도의 영역에서 후방 산란에 의한 영향이 적어지기 때문에 저밀도의 영역에 보조 노광을 행한다. 더 정확하게 말하면 노광 패턴과 흑백 반전된 패턴을 전자선의 흐려짐량을 거의 후방 산란의 범위와 동일하게 하여 적절한 노광량으로 노광함으로써 달성된다. 이 방법은 근접 효과를 위한 복잡한 계산을 필요로 하지 않는 점이 최대의 이점이다. 그러나 본래의 노광 패턴의 노광 외에 보조 노광을 실행할 필요가 있기 때문에, 보조 노광용 마스크가 필요해지며, 또한 두 번 노광을 하기 때문에 실질적인 처리량이 저하되는 문제가 있었다. 또한 보조 노광은 노광 패턴 이외의 영역에 노광을 행하게 되므로 패턴부와 비패턴부의 퇴적 에너지 콘트라스트의 저하를 초래한다는 문제도 있었다.
EPL 방식으로의 상이한 근접 효과 보정 방식으로서의 패턴 변형법이 있다. 이것은 근접 효과에 의해 노광 후에 패턴이 변형되는 것을 미리 예상하여 마스크 패턴을 변형시켜 두는 것이다. 노광 후 근접 효과에 의해 치수가 변화된 결과 완성 치수가 설계 치수로 되도록 마스크 패턴의 변형량을 설정하는 것이다. 이 방식에서는 일단 적정한 마스크를 작성하면, 노광 시에는 근접 효과를 고려하지 않고 노광을 실행할 수 있다는 이점이 있다. 또한 두 번 노광할 필요가 없으므로 처리량을 저하시키는 문제도 없다. 한편, 근접 효과에 의한 패턴 변형을 예측한 마스크 패턴의 변형량의 계산은 복잡하여 장시간의 계산기 처리를 필요로 하는 결점이 있었다. 이 때문에 예를 들면 Journal of Vacuum Science and Technology Vol.B9 pp. 3048-3053 No.6 Nov/Dec 1991)에 개시되어 있듯이 동일한 특징을 갖는 패턴을 그룹화하여 도형 변형량을 결정하는 소위 룰 베이스에 의한 보정법이 이용되었다. 또한 일본 특개평3-225816호 공보에는 패턴 면적 밀도 맵을 이용하여 노광량 보정에 의해 근접 효과를 보정하는 방법이 개시되어 있다. 마찬가지로 패턴 면적 밀도맵을 이용하여 도형 변형량을 결정하는 방식이 Japanese Journal of Applied Physics Vol. 37 pp.6767-6773 No.12B Dec. 1998)에 게재되어 있다.
그러나, 상기 종래법에는 이하와 같은 결점이 있었다. 우선 첫째 대면적을 일괄적으로 노광하는 방식에서는 다수의 전자가 전자 광학계에 체재하기 때문에 공간 전하에 의한 전자선의 흐려짐량이 변화하는 문제가 있다. 이것은 일반적으로 쿨롱 효과라고 한다. 상술한 서브필드 단위로 총 전류가 노광 패턴에 따라 다르기 때문에 쿨롱 효과에 의해 서브필드 단위로 흐려짐량이 다르다. 또한, 실제로는 쿨롱 효과는 서브필드 내에서도 반드시 일정하지 않고 패턴의 조밀함에 따라 국소적으로 흐려짐량이 변화하고 있다(여기서는 이것을 국소 쿨롱 효과라고 함). 종래 방식으로는 국소 쿨롱 효과까지 고려한 근접 효과 보정은 행해지고 있지 않았다.
둘째, 근접 효과의 보정에는 광학계의 수차와 쿨롱 효과로 결정되는 전자선의 흐려짐량과 후방 산란을 고려하여 패턴 변형량을 결정할 필요가 있지만 패턴 변형에 따라 다른 패턴에도 영향을 주게 되므로, 일반적으로는 연립 방정식의 해로서 서로 모순이 없는 변형량을 결정할 필요가 있다. 여기에는 오늘날의 복잡한 LSI 패턴에서는 많은 계산 시간을 필요로 하는 문제가 있었다.
또한, 연립 방정식을 푸는 대신에 패턴 변형에 수반하는 패턴 상호의 영향을 반복하여 연산에 의해 수속시키는 수단을 생각할 수 있다. 이 경우 패턴 변형량은 면적 밀도와 전자선의 흐려짐량의 함수로 표현되기 때문에 1원 방정식을 푸는 것으로 구해진다. 그러나 방정식의 해로서 변형량을 결정한 패턴 변형과 면적 계산을반복하게 되기 때문에 역시 계산 시간이 걸리는 것은 피할 수 없다.
셋째, 상보 분할, 서브필드 분할, 근접 효과 보정의 복잡한 패턴 연산을 방대한 LSI 데이터에 대하여 행할 필요가 있다. 통상, LSI의 레이아웃 데이터는 계층적인 데이터로서 처리됨으로써 그 데이터량은 수십분의 1 이하로 압축되어 있다. 그러나 상기 종래법에서는 서브필드마다 플랫화된 데이터에 대하여 이들 처리를 행하기 때문에, 상기 계층화의 효과를 활용할 수 없으며 처리 시간 및 데이터 핸들링 측면에서 큰 문제가 있었다.
본 발명의 목적은 EPL 방식의 전자선 노광법에 있어서, 전자선의 흐려짐을 포함시킨 전방 산란, 후방 산란, 쿨롱 효과 중 어디에도 대응 가능한 근접 효과 보정 방법과 이것을 이용한 패턴 형성 방법 및 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 EPL 방식의 전자선 노광법에 있어서, 복잡한 LSI 패턴에서도 고속이며 정밀한 근접 효과 보정을 가능하게 하는 처리에 의한 패턴 형성 방법을 제공하는 것에 있다.
본 발명의 또 다른 목적은 EPL 방식의 전자선 노광법에 있어서, 고속의 데이터 처리와 압축된 데이터의 취급에 의해 반도체 장치를 저비용으로 제조하는 방법을 제공하는 것에 있다.
도 1은 본 발명에 따른 패턴 형성 방법을 설명하기 위한 흐름도.
도 2는 본 발명에 따른 패턴 형성 방법에서, 특히 패턴 데이터를 복수의 상보 패턴으로 분할하여, 면적 밀도 맵을 구하는 방법을 설명하기 위한 도면.
도 3은 본 발명에 따른 패턴 형성 방법에서, 특히 면적 밀도 맵을 이용하여 패턴 치수의 변형을 행하는 방법을 설명하는 도면으로서, (a)는 서브필드, 국소 쿨롱 효과 및 후방 산란을 구하기 위한 면적 밀도 맵에 대한 각각의 구분 영역 사이즈 및 위치 표기법을 도시한 도면, (b)는 각 위치에서의 서브필드 전류, 국소 쿨롱 효과, 면적 밀도 및 그것에 대응하는 전자선의 흐려짐량, 후방 산란 에너지량을 도시한 도면, (c)는 라인 패턴 및 컨택트홀의 치수 변형량을 도시한 도면.
도 4는 본 발명에 따른 패턴 형성 방법에서, 특히 패턴 변형을 행하는 방법을 구체적인 패턴으로 설명하기 위한 도면.
도 5는 본 발명에 따른 패턴 형성 방법에서, 특히 전자선의 흐려짐량을 간편하게 구하는 방법을 설명하기 위한 도면으로, (a)는 서브필드 변경 가능한 영역을 도시한 도면, (b)는 쿨롱 효과에 대한 면적 밀도 맵을 도시한 개념도, (c)는 서브필드 전류값에 대한 서브필드 쿨롱 효과에 의한 전자선의 흐려짐을 도시한 도면,(d)는 서브필드내 국소 쿨롱 효과에 대한 면적 밀도 맵을 도시한 개념도, (e)는 전류값에 대한 국소적 쿨롱 효과에 의한 전자선의 흐려짐을 도시한 도면.
도 6은 본 발명에 따른 패턴 형성 방법에서, 특히 패턴 치수의 변화량을 간편하게 구하는 방법을 설명하기 위한 도면으로, (a)는 패턴 면적 밀도에 대한 규격화된 패턴 변형량을 도시한 도면, (b)는 규격화 패턴 치수에 대한 근사 다항식의 계수를 도시한 도면.
도 7은 본 발명에 따른 패턴 형성 방법을 LSI의 제1 배선층의 공정에 적용한 예를 도시한 도면으로서, (a)는 LSI 패턴을 서브필드로 분할했을 때의 개략 평면도, (b)는 구체적인 배선 패턴의 예를 도시한 평면도, (c) 서브필드 내에서의 면적 밀도 분포를 3차원 그래프로 도시한 도면, (d)는 패턴 위치에 대응하는 마스크 치수 변화량을 도시한 도면, (e)는 패턴 위치에 대한 레지스트 패턴 치수를 도시한 도면.
도 8은 본 발명에 따른 패턴 형성 방법에서, 특히 근접 효과의 보정 데이터 처리를 설명하기 위한 도면으로, (a)는 LSI 패턴 데이터의 구성을 도시한 개념도, (b)는 데이터 처리 흐름을 도시한 도면.
도 9는 본 발명에 따른 패턴 형성 방법을 LSI 제조에 적용한 예를 도시한 도면으로서, (a)는 LSI 패턴의 개략 평면도, (b)는 각종 패턴 형성 공정에서의 본원 발명에 따른 스텐실 마스크를 적용한 EPL 및 광 리소그래피의 분리 사용을 설명하기 위한 도면.
도 10은 본 발명에 따른 패턴 형성 방법에서, 특히 마스크 보정에 이용하는DA 시스템을 설명하기 위한 흐름도.
도 11은 본 발명의 다른 실시예에서 이용하는 보정 테이블의 작성 방법의 설명을 위한 모식도.
<도면의 주요 부분에 대한 부호의 설명>
101 : LSI 패턴 데이터의 입력 공정
102 : 서브필드 및 상보 패턴으로 분할하는 공정
103 : 기준 구분 영역으로 분할하는 공정
104 : 구분 영역 내의 개개의 패턴의 면적을 계산하여 적산하는 공정
105 : 면적 밀도 맵을 작성하는 공정
106 : 면적 밀도의 변화량이 규정값 이하인지 판정하는 공정
본원 명세서에 개시되는 발명 중, 대표적인 것의 개요는 이하와 같다.
노광 패턴을 후방 산란, 쿨롱 효과, 프로세스 기인의 치수 오차의 각각의 영향 범위를 고려한 구분 영역으로 분할하고, 구분 영역 내의 패턴 면적 점유율(패턴 면적 밀도)을 보존해 두고, 치수 보정에 필요한 패턴 변형량을 전자선의 편향 위치와 전자선의 전류 밀도로 정해지는 흐려짐량과 각각의 패턴 면적 밀도의 함수로 하여 패턴 치수·속성에 따라 결정하며, 전자선 노광시에는 상정한 전자선의 편향 위치와 전류 밀도와 대강 일치시켜 노광한다. 여기서 서브필드 전체 혹은 노광 패턴 전체의 구분 영역 내의 패턴 면적 밀도를 배열 형상 데이터로서 보존한 것을 면적 밀도 맵이라고 한다. 상기 이외에 레지스트의 현상 과정이나 후속하는 에칭 공정에서 국소적인 패턴의 조밀 의존성이 발생하는 경우에는, 그 영향 범위에 따른 구분 영역을 설정하고 그 구분 영역 내의 패턴 면적 밀도의 함수로서 패턴 변형량을 결정한다. 이들 서로 다른 크기의 복수의 구분 영역 내의 패턴 면적 밀도는 기준이 되는 구분 영역(가장 작은 구분 영역이 바람직함)을 설정해 두고, 패턴 데이터로부터 면적을 계산할 때는 기준 구분 영역 단위로 행하고, 다른 크기의 구분 영역의 면적 밀도는 이미 구한 기준 영역 내의 면적 밀도로부터 계산하는 것이 바람직하다. 그 이유는 최소의 구분 영역을 갖는 면적 밀도 맵으로부터, 보다 큰 사이즈의 구분 영역 내의 면적 밀도 맵을 작성하는 것은 단순한 사칙 연산으로도 가능하기 때문에, 직접 패턴 데이터로부터 면적을 계산하는 것보다도 훨씬 고속으로 계산할 수 있기 때문이다.
근접 효과나 쿨롱 효과 혹은 에칭 등의 프로세스의 영향은 특정한 영역 내에서만 패턴의 영향을 받는 것과 거리의 함수로서 다른 영역의 패턴의 영향을 받는 것이 있다. 예를 들면 쿨롱 효과는 서브필드 내에서만의 패턴의 영향을 받는 것이지만, 근접 효과는 특정한 구분 영역 내뿐만 아니라 주변 영역으로부터의 영향을 거리의 함수로서 받아, 상이한 서브필드의 패턴의 영향도 받게 된다. 이들 거리 의존의 영향은 상기 기준 구분 영역에서 구한 패턴 면적 밀도를, 예를 들면 근접 효과이면 퇴적 에너지의 분포 함수로 콘볼루션 적분, 또는 이것과 마찬가지의 처리를 행함으로써 취득할 수 있다.
EPL 방식의 전자선 노광 방식에서는 몇개의 이유에 의해 웨이퍼 위의 동일 영역에 복수의 마스크를 통과한 전자선을 중첩시켜 원하는 패턴을 노광하는 것이 있다. 그 이유 중 하나는, 전사용 마스크로서, 전자선이 통과할 수 있는 원하는 형상의 개공부를 갖는 스텐실 마스크를 이용한 경우, 1매의 마스크로는 실현할 수 없는 도우넛 형상의 패턴이나 기계적 강도가 약하기 때문에 2매로 분할할 필요가 있는 패턴이 존재하는 것이다. 다른 이유는 패턴 밀도가 매우 높은 패턴 데이터에서는 쿨롱 효과가 강하게 영향을 주어, 원하는 해상성을 얻을 수 없는 경우가 있어, 2매의 마스크로 분할하여 노광할 필요성이 생기기 때문이다. 이들 2매(혹은 필요에 따라 그 이상)의 마스크는 상보 마스크라고 한다. 상보 마스크를 이용한 노광에서, 쿨롱 효과는 개별 마스크에 의한 노광으로 영향을 받지만, 근접 효과는 상보 마스크 전체의 패턴의 영향을 받게 된다. 이 경우에는 상보 마스크마다의 면적 밀도 맵과 이들을 합성한 합성 면적 밀도 맵을 작성하여 각각의 영향을 고려하여 패턴 변형을 행함으로써 고정밀도의 패턴을 얻을 수 있게 된다.
또한, 패턴 변형에 수반하는 각 구분 영역의 패턴 면적 밀도의 변화를 상기 기준 구분 영역 내에서 재계산하고, 패턴 면적 밀도의 변화량이 미리 정해진 값 이하로 될 때까지 반복한다. 이 때, 면적 계산을 행하는 구분 영역 내에 각 패턴의 주변 길이를 보존해 둠으로써, 패턴 변형량(각 변의 시프트량)과 주변 길이로부터 패턴 면적의 변화량을 계산할 수 있다. 변형 후의 패턴으로부터 면적을 계산하여 그 변화량을 구하는 것은 시간이 걸리는 계산이 되지만, 주변 길이로부터 면적의 변화량을 계산하는 것은 수치 계산만으로 실행할 수 있기 때문에 반복 연산의 대폭적인 고속화를 실현할 수 있다.
또한, 계층적으로 설계된 레이아웃 데이터에 대해, 가능한 한 설계 계층 구조를 유지한 상태에서 상보 분할 또는 상보 분할과 근접 효과 보정을 행한다. 그를 위해서는, 서브필드 분할은 상보 분할을 행한 후에 행하는 것이 바람직하다.
<실시예1>
이하, 본 발명의 실시예를 도 1을 이용하여 설명한다. 도 1은 본 발명의 패턴 형성 방법의 흐름을 도시한 도면이다. 사각으로 둘러싸인 부분은 데이터 처리의 기능 블록이다. 우선 LSI 패턴 데이터(101)가 입력으로서 주어진다. 이어서 참조 부호 102로 나타낸 바와 같이 전자선 노광 장치로 정해지는 서브필드(전자선을 한번에 전사할 수 있는 최대의 크기를 갖는 영역에서 웨이퍼 위에서 환산할 때 대개 250㎛2) 단위로 패턴 데이터를 분할한다. 또한 LSI의 층에 의해서는 필요에 따라 상보 패턴으로 분할을 행한다. 이 서브필드 분할과 상보 패턴 분할의 처리 순서는 반대라도 무방하다. 이어서 패턴 데이터를 면적 밀도를 계산하는 단위가 되는 기준 구분 영역으로 분할하고(103), 각각의 구분 영역 내의 개개의 패턴의 면적을 계산하여 적산한다(104). 구분 영역의 면적에 차지하는 패턴 면적의 총합의 비율을 면적 밀도라고 한다. LSI 패턴 전체 혹은 서브필드 단위로 처리를 행하는 경우에는 서브필드 전체에서 각각의 기준 구분 영역에 대하여 면적 밀도를 계산하고 이것을 2차원의 배열 데이터로 한 것을 기준 면적 밀도 맵이라고 하여 보존해 둔다(105). 기준 구분 영역의 크기는 1∼10㎛ 정도가 바람직하며, 나중에 패턴 변형을 위해 이용하는 몇개의 면적 밀도 맵의 구분 영역보다 작은 것이 필요하다. 또한, 이 기준 구분 영역은 후술하는 국소 쿨롱 효과, 근접 효과, 프로세스 요인의 보정을 위한 구분 영역 중에서 가장 작은 구분 영역으로 대용하는 것도 가능하다.
처음에 기준 면적 밀도 맵이 작성된 경우에는 참조 부호 106으로 나타낸 판정 처리는 무조건 부정 처리로 진행된다. 이어서, 패턴의 치수 정밀도 열화를 초래하는 몇개의 요인마다 구분 영역의 크기가 서로 다른 몇개의 면적 밀도 맵을 작성한다(107). 본 실시예에서는 서브필드(SF) 전체의 쿨롱 효과(108), 국소 쿨롱 효과(109), 근접 효과(110), 에칭 등의 프로세스 요인(111)의 4 종류의 면적 밀도 맵을 작성한다. 각각의 구분 영역의 크기는 쿨롱 효과(108)에서 250㎛2, 국소 쿨롱 효과(109)에서 20㎛2, 근접 효과(110)에서 10㎛2, 프로세스 요인(111)에서 30㎛2로 하였다. 이들 4개의 구분 영역 내의 면적 밀도는 상술한 기준 면적 밀도 맵의 요소의 단순한 가산 평균 처리만으로 계산할 수 있기 때문에 고속 처리가 가능해진다. SF 쿨롱 효과(108)는 개별 서브필드 내의 패턴 면적율과 전자선의 전류 밀도만으로 쿨롱 효과가 결정되기 때문에, 기준 면적 밀도 맵으로부터 계산된 면적 밀도 맵을 그 상태로 보존한다. 한편, 그 밖의 3종류의 요인은 고려 대상의 구분 영역 내의 패턴뿐만 아니라 주변의 구분 영역의 패턴이라도 고려 대상의 패턴 치수에 대하여 거리에 의존한 영향을 준다. 그래서 각각의 영향 정도를 나타내는 분포 함수를 이용하여 주변 구분 영역 패턴의 영향 계산을 행한 결과를 각각의 면적 밀도 맵으로서 보존한다. 치수 보정에 필요한 패턴 변형량은 전자선의 흐려짐량에도 크게 의존하기 때문에, 전자선의 흐려짐량은 전자 광학계에서 정해지는 서브필드 편향 위치에서의 수차와 쿨롱 효과를 고려하여 결정한다. 상술한 복수의 면적 밀도 맵의 각 요소와 패턴의 변형량을 연관시킨 보정 테이블 혹은 근사식(112)을 이용하여 개개의 패턴의 변형을 행한다(113).
상술한 처리에 의해 패턴 변형을 행한 결과, 각 구분 영역 내의 패턴 면적 밀도는 변화하고, 따라서 패턴 변형량에 오차가 발생하게 된다. 이것을 보정하기 위해 변형 후의 패턴을 이용하여 다시 기준 구분 영역 내의 패턴 면적을 계산하고(104), 면적 밀도 맵을 재차 작성한다(105). 이어서, 가장 새로운 면적 밀도 맵의 각 요소와 하나 전에 작성한 면적 밀도 맵의 각 요소와의 차(변화량)가 미리 정한 규정값보다 큰지의 여부를 판정하여(106), 규정값보다 크면 상기한 처리를 반복한다. 만약 규정값 이하이면 패턴 변형의 처리는 종료하고, 다음 공정인 마스크용 패턴 데이터의 작성(114)으로 진행한다. 여기서는 전자 광학계의 축소 배율(예를 들면 1/4)에 맞춘 패턴 데이터의 확대 처리, 경면 반전 처리 등의 패턴 처리를 행하여 마스크 묘화기의 데이터 포맷에 맞춘 데이터 변환 처리를 행한다. 이어서, 상기 마스크 묘화 데이터를 이용하여 마스크 묘화·레지스트 현상 후, 기판 에칭 등의 마스크 가공 처리를 거쳐 EPL 마스크를 제작한다(115). 상기 EPL 마스크를 이용하여 전자선 노광을 실행할 때에는 서브필드 편향 위치와 전자선의 전류 밀도를 패턴 변형을 실시했을 때에 상정한 서브필드 편향 위치와 전류 밀도에 대강 일치시켜 행하여(116) 원하는 패턴 형성을 행한다.
<실시예2>
도 2 및 도 3은 상보 데이터에 분할을 행하는 경우의 처리의 상세 내용을 도시한 것이다. 도 2는 면적 밀도 맵을 구하기까지의 방법을 도시한 것이다. 칩 사이즈가 20㎜2인 LSI의 레이아웃 설계가 완료된 CAD 데이터(201)는 처음에 250㎛2의 서브필드(202)로 분할된다. 분할 후의 데이터는 SF1, 1∼SF80, 80의 6400개의 데이터가 된다. 이어서 각각의 서브필드를 2개의 상보 데이터(203, 204), 예를 들면 SF1, 1에서는 SF1, 1A와 SF1, 1B로 분할한다. 이것은 각각의 상보 데이터 내에서는 도넛 형상의 패턴을 포함하지 않도록, 또한 패턴의 긴변 치수/짧은 변 치수(어스펙트비)가 30을 초과하지 않는 크기로 분할하고 있다. 여기까지의 처리를 하나의 기능 블록으로 하여 중간 데이터 파일(205)로 출력하였다. 중간 데이터 파일의 형식은 이후의 처리에 이용하는 기능 블록과 정합으로 취할 수 있는 것이 좋다. 일반적으로 LSI 데이터의 수수에 이용되는 스트림 파일 형식이면 상이한 소프트웨어를 이용한 처리에도 범용성이 높다. 단, 상기한 처리와 이후의 처리를 연속하여 행하기 위해서는 소프트웨어 고유의 데이터 형식으로 보존하는 것이 처리 속도 향상면에서 바람직하다.
이어서 상기한 처리에서 서브필드 분할 및 상보 데이터 분할된 데이터는 근접 효과 등 보정 처리(쿨롱 효과, 근접 효과, 프로세스에 기인하는 치수 오차 보정 처리를 여기서는 근접 효과 등 보정 처리라고 약칭함)를 위한 컴퓨터 PC0(206)에 순차적으로 입력된다. PC0에는 PC1로부터 PC10의 10대의 컴퓨터(207)가 접속되어 있고 입력된 데이터를 서브필드 단위로 개별 컴퓨터에 분배한다. 개별 컴퓨터는 서브필드마다 상보 분할된 데이터를 5㎛2의 기준 구분 영역으로 분할하고, 각각의 기준 구분 영역 내의 패턴 면적 밀도를 계산하여 기준 면적 밀도 맵 sfi, j_a, sfi, j_b(208, 209)를 작성한다. 이어서 국소 쿨롱 효과의 보정을 위해 25㎛2의 구분 영역 C1을 설정한다. 국소 쿨롱 효과의 영향이 거리 x 벗어난 점에서 함수 f1(x)로 하여 C1 중심에서의 국소 쿨롱 효과 면적 밀도 맵의 요소 sfi, j_c1a(K, L), sfi, j_clb(K, L)은 수학식 1로 구한다.
또한 마찬가지로 하여 서브필드 전체에서의 쿨롱 효과는 250㎛2를 하나의 구분 영역으로 하여 패턴 면적 밀도를 계산하면 되므로 수학식 2로 구한다. 여기서 n은 서브필드 내의 기준 구분 영역의 x 방향 및 y 방향 개수이다. 개별 컴퓨터는 서브필드 단위를 취급하므로 sfi, j_c2a, sfi, j_c2b는 각각 하나의 값을 갖을 뿐이다.
이들 데이터를 컴퓨터 PC0(206)로 되돌려 LS1 칩 전체의 크기의 기준 면적 밀도 맵 MAP_A, MAP_B(210, 211)를 작성한다. 마찬가지로 국소 쿨롱 효과 보정용 면적 밀도 맵 MAP_C1A, MAP_C1B(212, 213)와 서브필드 쿨롱 효과 보정용 면적 밀도 맵 MAP_C2A, MAP_C2B(214, 215)를 작성한다.
한편 후방 산란은 서브필드를 초과하여 영향을 주기 때문에 LS1 칩 전체적으로 고려할 필요가 있다. 이를 위해 10㎛2의 구분 영역을 갖는 후방 산란 보정용 면적 밀도 맵 MAP_PROX(216)을 기준 면적 밀도 맵 MAP_A, MAP_B(210, 211)로부터 작성한다. MAP_PROX의 각 구분 영역 내의 요소는 우선 기준 면적 밀도 맵 MAP_A와 MAP_B에서의 LSI 칩 위의 동일한 위치의 각 요소를 수학식 3과 같이 가산한다.
이어서 주변 구분 영역으로부터의 영향을 받아들인다. 후방 산란의 분포 함수를 f2(x)라고 하면 후방 산란의 면적 밀도 맵의 요소는 수학식4로 구할 수 있다.
여기서 f2(x)는 가우스 분포라도 무방하며 근사가 가속하여 통상 수학식 5와 같이 기술된다.
여기서 βb는 점 입사의 전자선에 의한 후방 산란의 에너지 퇴적량이 입사점의 1/e이 되는 거리에서 후방 산란 계수라고 하는 것이다.
이어서 작성된 면적 밀도 맵을 이용하여 패턴 치수의 변형을 행하는 순서를 도 3을 이용하여 설명한다. 여기서는 프로세스 기인의 치수 오차는 무시할 수 있는 것으로 하고 서브필드 클롬 효과, 국소 쿨롱 효과, 후방 산란에 의한 근접 효과를 보정한다. 따라서 도 3의 (a)에 도시한 바와 같이 3 종류의 면적 밀도 맵을 사용한다. 또한 상보 패턴 중 하나에 대해서만 설명하지만 다른 것에 대해서도 마찬가지의 처리를 적용할 수 있다. 각각의 면적 밀도 맵의 배열을 서브필드 쿨롱 효과 맵에서는 (i, j), 국소 쿨롱 효과 맵에서는 (k, l), 후방 산란 맵에서는 (m, n)으로 표기한다. 근접 효과에 의한 치수 시프트는 전자선의 흐려짐(레지스트 내에서의 전방 산란을 포함함)과 후방 산란에 의해 발생한다. 따라서 본 실시예의 경우, 구분 영역의 사이즈가 가장 작은 후방 산란의 면적 밀도 맵의 단위마다 전자선의 흐려짐량과 후방 산란의 퇴적 에너지량을 구할 필요가 있다. 전자선의 흐려짐의 원인 중 하나는 전자 광학계에서 정해진 수차와 서브필드 단위의 쿨롱 효과이다. 광학계의 수차는 서브필드의 편향 중심으로부터의 좌표 (x, y)로 정해진다.또한 전자선의 전류 밀도를 ib라고 하면 서브필드 단위의 전류는 해당 서브필드의 면적 밀도 sfi, j_c2a를 이용하여 ib*sfi, j_c2a로 계산된다. 이 때의 전자선의 흐려짐량이 도 3의 (b)와 같이 βf1인 것으로 한다. 또한 (i, j) 서브필드 내에서의 국소 쿨롱 효과는 50㎛2내의 면적 밀도 sfi, j_cla(k, l)와 전자선 전류 밀도 ib로부터 ib*sfi, j_Cla(k, l)의 의존한 값 βf2로서 주어진다. 여기서 주의해야 할 것은 면적 밀도 sfi, j_cla(k, l)은 단순히 (k, l) 구분 영역 내에서만 결정한 면적 밀도가 아니라 주변 구분 영역의 영향으로 받아들인 면적 밀도라는 점이다. 또한 전자선의 흐려짐량 βf1, βf2는 각각의 전류와 광학계에 의해 정해지는 고유의 값이다. 국소 쿨롱 효과의 1구분 영역 내에서의 전자선의 총 흐려짐량을,
의 수학식 6으로부터 구한다. 전자선의 흐려짐량에는 0.1㎛ 정도 이하의 영역에서 영향을 미치게 하는 프로세스 상의 요인을 추가함으로써 그 영향을 보정할 수도 있다. 예를 들면 화학 증폭 레지스트의 산 확산의 영향은 전자선의 흐려짐과는 독립된 현상이기 때문에 수학식 6에 가산하여 등가적으로 전자선의 흐려짐이 증대한 것이라고 볼 수 있다. 이어서 후방 산란의 영향은 (m, n) 구분 영역 내의 면적 밀도 MAP_PROxi, j(m, n)과 전자선의 기판 재료로부터의 반사의 정도를 나타내는 n의 곱η*MAP_PROXi, j(m, n)에 비례한다. 여기서 η은 정확하게는 점 입사의 전자선이 전방 산란으로 레지스트에 퇴적하는 에너지를 1로 할 때에 기판으로부터의 후방 산란에 의해 레지스트에 퇴적하는 에너지의 값으로서 정의된다.
도 3의 (c)에 도시한 라인 패턴과 컨택트홀에 대하여 치수 변형량은 이하와 같이 구할 수 있다. 우선, 패턴 폭 W와 치수 변화량 Δw를 일반화하기 위해
전자선의 흐려짐량 βf으로 정규화하고, 다시 수학식의 간단화를 위해 후방 산란의 해당 구분 영역에서의 면적 밀도를 단순히 α로 나타낸다. 즉, 라인 패턴과 컨택트홀인 경우의 치수 변화량 Δw는 각각 이하 수학식 8로부터 구할 수 있다.
여기서 Es는 기준 에너지로, 예를 들면 1 : 1 라인/스페이스 패턴이 설계값대로 완성되는 노광량에서의 패턴 엣지에서의 퇴적 에너지를 나타내는 것이다.
각각의 구분 영역 내의 패턴에 대하여 패턴 변형량을 구하여, 패턴 변형을 실시한다. 다른 국소 쿨롱 효과 구분 영역 단위로 전자선의 흐려짐량이 다르고,다른 후방 산란 구분 영역마다 후방 산란의 레벨이 다르다. 따라서 동일한 후방 산란 구분 영역 내에서만 동일한 치수 패턴으로 동일한 패턴 변형량이 주어진다.
이하, 실시예1에서 설명한 바와 같이 패턴 변형에 수반하는 면적 밀도 맵의 변화를 반복 계산으로 수속시켜 최종적인 패턴 변형량을 결정한다.
본 실시예에서는 면적 밀도의 주변 영역의 취득 처리나 치수 변화량의 계산 방법 중 하나의 예를 나타낸 것으로, 계산 방법은 동등한 것이면 상술한 수학식에 한정되지는 않는다. 또, 복수의 컴퓨터를 사용한 병렬 계산으로의 예를 설명하였지만, 멀티 CPU를 갖는 컴퓨터를 사용한 병렬 계산도 동등하게 가능하고, 처리 데이터량에 따라서는 1대의 컴퓨터만으로 처리할 수 있다. 또한, 치수 변화량을 결정하기 위해 수학식 8의 방정식의 해를 이용했지만, 이것은 패턴 폭이나 면적 밀도에 따른 보정 테이블을 준비하여 테이블을 참조하여 필요한 치수 변화량 및 라인단의 시프트량을 구할 수도 있다.
<실시예3>
도 4는 또 다른 실시예를 도시한 것으로 패턴 변형에 수반하는 면적 밀도의 변화에 의한 오차를 수속 계산에 의해 저감하여, 한층 더 고속으로 수속 계산을 실행하는 방식에 대하여 설명한 것이다. 본 실시예에서는 기준 구분 영역 내의 패턴을 면적 밀도 맵을 이용하여 변형하는 공정만을 설명한다.
도 4에 도시한 크기 a의 기준 구분 영역(401) 내에 패턴(402∼406) 중 5개의 사각형 패턴이 존재하고 있다. 각각의 사각형 패턴의 짧은 변을 w1∼w5로 하고 긴 변을 h1∼h5(도면에 도시하지 않음)로 한다. 단 패턴(402, 403)은 변 s1을 공유하고 있으며, 패턴(405)은 인접하는 기준 구분 영역에 걸쳐 존재하고 있다. 패턴(405)이 기준 구분 영역의 경계선에서 절단되는 선을 가상적인 변 s2로서 정의한다. 이 때 패턴 변형을 실시하기 전의 기준 구분 영역 내의 면적 밀도 α0은 도 4에서 참조 부호 407로 나타내는 다음의 수학식9로 주어진다.
여기서 면적 밀도의 계산에서 패턴(405)은 가상 변 s2로 절단된 것으로서 취급한다. 또한 각 패턴마다의 주변 길이를 참조 부호 408에 보존한다. 이 때, 주변 길이의 계산에서는 공유 변 s1과 가상 변 s2는 제외한다. 실제의 면적 밀도의 초기값 α0과 주변 길이 li의 계산은 도형 연산에 의해 행한다. 이어서 패턴 변형에 수반하는 면적 밀도의 변화를 참조 부호 409로 나타낸 다음의 수학식 10에 의해 계산한다.
단, 제1회째의 계산에서는 면적 밀도의 변화량은 0이다. 이어서 개개의 기준 구분 영역에서 계산한 면적 밀도 맵을 기초로 실시예2에서 나타낸 것과 마찬가지로 전자선의 흐려짐량의 계산을 위한 면적 밀도 맵1(410)과 후방 산란량의 계산을 위한 면적 밀도 맵2(411)을 작성한다. 이들 복수의 면적 밀도 맵으로부터 각 구분 영역내의 개개의 패턴 변형량 △wi을 구한다(412). 이 때, 패턴 변형에 수반하는 패턴 면적 밀도의 변화는 도 4에서의 참조 부호 413과 같이 수학식11에 의해 구할 수 있다.
수학식 11에서는 변의 이동에 수반하는 패턴의 정점 부분에서의 약간의 면적의 변화를 무시하고 있지만, 더 정확하게는 패턴마다 정점의 수도 기준 구분 영역 내에서 보존해 두어 △wi 2/a2*(정점 수)를 수학식 11에 가산(굵게 하는 경우), 감산(가늘게 하는 경우)하는 것이 바람직하다. 패턴의 변형량은 패턴 변형을 행하기 전의 면적 밀도에 의해 결정하기 때문에, 수학식 11로 구한 면적 밀도의 변화가 큰 경우에는 패턴 변형량에 오차가 생기게 된다. 이 때문에 도 4에서 도시한 변형의 타당성의 판정을 수학식 12에 의해 행한다(414).
이 결과로 패턴 면적 밀도의 변화량이 미리 설정한 허용값보다 큰 경우, 즉 참조 부호 414에서 부정 판정인 경우에는 면적 밀도의 재계산(409), 면적 밀도 맵의 작성(410, 411), 패턴 변형량의 결정(412) 및 면적 밀도의 변화량(413)을 구한 후에 참조 부호 414의 판정을 재차 실행한다. 이것을 반복하여 참조 부호 414가 허용값이하가 된 단계(긍정 판정인 경우)에서 패턴 변형량을 적정값으로 결정하여 실제의 패턴 변형(415)을 행한다.
일반적으로는 패턴 변형량에 수반하는 패턴 면적의 변화는 패턴 변형을 실시한 후의 패턴에 대하여 면적을 계산하여 변형 전후에서의 면적 차를 계산할 필요가 있다. 이 경우에는 각 패턴의 변의 이동 처리를 행하고, 또한 그 결과의 패턴에 대하여 면적을 계산할 필요가 있기 때문에 처리 시간이 걸린다는 문제가 있다. 본 실시예에서는 각 패턴의 주변 길이를 보존해 둠으로써, 원래 패턴의 변의 이동 처리를 행하지 않고 패턴 변형에 수반하는 면적 밀도의 변화량을 직접 계산할 수 있게 되었다. 이 때문에 단순한 배열 수치의 계산만으로 패턴 변형량이 적정한지의 판정이 가능하다. 패턴 변형량이 적정한 것이 판명된 변형량에 대하여 실제 패턴의 변의 이동에 의한 변형을 행하면 되므로, 시간이 걸리는 패턴 처리는 한번만으로도 충분하다는 큰 이점이 있다.
<실시예4>
본 실시예에서는 몇개의 계산 처리를 피팅에 의해 구한 근사식에 의해 고속화하는 방법을 도 5 및 도 6을 이용하여 설명한다.
전자선의 흐려짐량은 전자 광학계의 수차와 쿨롱 효과에 의한 흐려짐에 의해 결정되는 것이 알려져 있다. 광학계의 수차는 전자선의 전류값과 편향 위치에 따라 다르기 때문에, 개개의 서브필드의 전자선 흐려짐량은 서브필드 편향 위치, 전자선의 전류 밀도, 서브필드 내의 개구 면적에 따라 각각 다르게 된다. 이 개개의 서브필드의 전자선 흐려짐량을 시뮬레이션에 의해 구하는 것은 많은 시간을 필요로한다.
본 실시예의 방법에서는 도 5의 (a)에 도시한 바와 같이 서브필드 편향 가능한 영역(501)에 복수의 대표점(502)을 설정한다. 이어서 서브필드 전류가 I1일 때, 대표점 P(x, y)에서의 전자선의 흐려짐을 시뮬레이션에 의해 구한다. 이것을 설정한 대표점 모두에 대하여 행한다. 또한 서브필드 전류가 I2일 때도 마찬가지로 하여 대표점에서의 전자선 흐려짐량을 시뮬레이션에 의해 구한다. 서브필드 전류가 I1일 때의 각 대표점의 위치(x, y)와 전자선 흐려짐량 βf0_I1의 관계를 다항식에 의해 피팅한다. 예를 들면 5차 다항식에 의해 근사하면 수학식 13에 도시한 바와 같은 형식으로 된다.
이것을 서브필드 전류가 I2인 경우에도 마찬가지로 행하여 전자선 흐려짐량 βf0_I2의 근사식을 구한다. 개별 서브필드((i, j) 위치로 함)의 흐려짐량을 구하기 위해서는 우선 편향 위치(x, y)에서의 βf0_I1또는 βf0_I2는 수학식 13에 좌표를 대입함으로써 구한다. (i, j) 서브필드의 면적 밀도는 도 5의 (b)의 면적 밀도 맵1(503)에 의해 구해지므로 이것을 α1(i, j)로 하고, 전자선의 전류 밀도를 ib로 하면 서브필드 전류는 α1(i, j)*ib로 된다. 전자선 흐려짐량이 도 5의 (c)에 도시한 바와 같이 서브필드 전류에 대하여 직선적이라고 하면 수학식 14를 이용하여 개별 서브필드의 전자선 흐려짐량을 구할 수 있다.
여기서는 간단하게 하기 위해 수학식14를 1차 다항식으로 피팅했지만, 시뮬레이션으로 구하는 흐려짐량을 또 다른 전류값으로 행하여 고차원의 다항식으로 피팅함으로써 보다 고정밀도의 근사를 할 수 있다.
이어서 서브필드 내에서 분포를 갖는 국소 쿨롱 효과에 대해서도 마찬가지로 도 5의 (d)의 면적 밀도 맵2(504)의 면적 밀도 α2(k, l)로부터
으로서 구할 수 있다. 단 여기서의 전자선 흐려짐량은 서브필드 내 전류 분포에 의한 전자선 흐려짐의 변화량으로 하여 미리 구해 둔다. 이에 따라 전자 광학계의 수차, 서브필드 쿨롱 효과, 서브필드 내 국소 쿨롱 효과의 모두를 고려한 전자선 흐려짐량 βf는 수학식16에 의해 구할 수 있다.
수학식 16의 βf에 의해 규격화한 패턴 치수 w와 규격화한 패턴 치수 변화량 Δw를 이용하면 수학식 8의 방정식은 수학식 17과 같이 된다.
수학식 17로부터 Δw를 구하는 것은 어렵지 않지만 LSI의 개개의 패턴에 대하여 실행하면 많은 시간이 필요해진다. 그래서 본 실시예에서는 수학식 17의 해를 다항식으로 근사하는 것을 행한다. 후방 산란에 의한 기판으로부터의 반사율인 η은 기판 재료가 동일하면 기본적으로는 일정하므로, 여기서는 실리콘 기판 위에 가속 전압 100㎸로 전자선 묘화한 경우를 가정하여 η=0.6로 한다. 규격화 패턴 치수 w를 파라미터로 하고 수학식17을 Δw에 대하여 푼 결과를 도시한 것이 도 6의 (a)이다. 면적 밀도 α와 패턴 변형량 Δw의 관계는 다음 3차의 다항식인 수학식18
로 매우 잘 피팅할 수 있다. 또한 규격화 패턴 치수가 커지면 패턴 치수에 상관없이 하나의 근사 곡선으로 수렴할 수 있는 것도 알았다. 또한 수학식18의 3차식의 각 항의 계수 a3, a2, a1, a0과 규격화 패턴 치수 w의 관계를 나타낸 것이 도 6의 (b)이다. 이 결과도 또한 약 0.8<w<3.2의 범위에서 3차 다항식에 의해 잘 표현될 수 있다. 3.2<w의 영역에서는 거의 일정한 값이다. 즉 패턴 치수에 의존하지 않는다고 할 수 있다.
도 6의 결과를 이용하면 개별 패턴마다 방정식을 풀 필요는 없으며 3차 다항식에 수치를 대입하는 것만으로 패턴 형상의 변화량을 구할 수 있어, 처리의 대폭적인 고속화가 가능해진다. 또 본 실시예에서는 라인 패턴에 대하여 설명했지만 홀 패턴이나 사각형 패턴에 대해서도 다항식 근사에 의해 마찬가지의 고속화가 가능하다. 또한, 전자 광학계의 수차, 서브필드 쿨롱 효과, 서브필드내 국소 쿨롱 효과의 모두를 고려한 전자선 흐려짐량을 수학식16의 합의 형태로 구했지만, 국소 쿨롱 효과에 의한 흐려짐의 기여분의 산출법에 의해서는 자승합의 형태로 구할 수도 있다.
<실시예5>
본 발명을 논리 LSI의 패턴 노광에 적용한 예를 도 7을 이용하여 설명한다. 도 7은 LSI의 제1 배선층의 제조 공정에 적용한 경우의 예이다. 도 7의 (a)는 LS1 패턴을 서브필드로 분할할 때의 일부분을 도시한 것으로, 참조 부호 701의 영역이 250㎛2로 분할된 하나의 서브필드 영역이다. 도 7의 (a)에서는 실제의 패턴 그 자체가 아니라 패턴군을 사각형으로 하여 도시하고 있다. 그 중 일부 영역(702 및 703)의 상세 패턴을 도 7의 (b)에 도시한다. 이 두개의 영역에서는 대부분의 패턴이 본 LSI 패턴의 최소 치수인 70㎚로 구성되어 있다. 패턴(704)은 배선이 70㎚의 등간격 라인/스페이스로 배치된 영역 중 하나의 패턴을 나타내며, 또한 패턴(705)은 밀도가 낮은 패턴 영역에서의 70㎚의 패턴을 도시한다.
본 실시예에서는 후방 산란에 의한 근접 효과 보정을 위한 구분 영역을 10㎛로 하여 면적 밀도 맵을 작성하였다(도면에는 도시하지 않음). 또한 서브필드 내의 국소 쿨롱 효과를 보정하기 위해 50㎛2의 구분 영역을 설정하고, 면적 밀도 맵을작성하였다. 이 중 서브필드(701)에 대하여 면적 밀도의 분포를 3차원 그래프로 표현한 것을 도 7의 (c)에 도시한다. 도면을 보기 쉽게 하기 위해 도 7의 (a)의 X, Y 방향과 도 7의 (c)에서는 반대로 되어 있는 것에 주의할 필요가 있다. 도 7의 (c)의 면적 밀도 맵의 작성시에 인접하는 구분 영역내 패턴의 영향을 받기 때문에 하기 수학식19와 같이 인접하는 9개의 구분 영역에서 웨이팅 평활화 처리를 행하고 있다.
여기서, α0, α1은 각각 평활화 전 및 평활화 후의 면적 밀도이다. 또한, g(l, m)는 가중 계수로,
의 값을 이용하였다.
근접 효과, 서브필드 쿨롱 효과 및 서브필드 내 국소 쿨롱 효과를 고려한 마스크 치수 변화량을 도 7의 (d)에 도시한다. 이 결과로부터 설계 치수가 70㎚이므로 패턴(704)은 52.5㎚, 패턴(705)은 110㎚이다. 4배 전사용 마스크로서, 각각 210㎚, 440㎚의 패턴을 형성하여 전자선 노광을 행한 결과 도 7의 (e)의 조건 A의 결과를 얻었다. 치수 측정의 재현성 ±2㎚의 범위에서 70㎚의 패턴을 얻을 수 있었다. 한편, 도 7의 (e)의 조건 B는 근접 효과와 서브필드 쿨롱 효과만을 고려한 것으로, 서브필드 내의 국소 쿨롱 효과를 무시하고 치수 보정을 행한 실험적인 결과이다. 이 경우에는 패턴 밀도가 약간 높은 패턴(704)에서 +5㎚의 치수 오차가 인정되었다. 이와 같이 3 종류의 면적 밀도 맵을 사용하여 마스크 패턴 치수를 변화시킴으로써 서브필드 내의 불균일한 패턴 배치에 의한 치수 오차를 고정밀도로 보정할 수 있게 되었다.
본 실시예에서는 배선 패턴과 같이 비교적 패턴 밀도가 높은 층에 대하여 설명했지만, 논리 LSI에서는 관통 홀 층(혹은 컨택트 홀 층)에서는 원래 패턴 면적 밀도가 낮아 서브필드 내의 국소 쿨롱 효과의 영향은 경미하기 때문에, 근접 효과와 서브필드 쿨롱 효과를 보정하는 처리를 행하면 된다. 또한 논리 LSI의 게이트층도 마찬가지로 약간 패턴 밀도가 낮기 때문에, 서브필드 내의 국소 쿨롱 효과를 무시할 수 있는 경우가 많다. 단 게이트 패턴에 요구되는 치수 정밀도는 일반적으로 LSI의 다른 층보다 엄격하기 때문에 요구 정밀도에 따라서는 역시 국소 쿨롱 효과의 보정이 필요해진다. 국소 쿨롱 효과의 보정의 필요성은 국소 면적 밀도의 허용 최대값을 설정해 두고, 이 허용값을 초과하는 구분 영역이 있는지의 여부로 판단하면 된다. 또한 상보 마스크로 분할할 필요가 있는 경우에는, 분할된 각각의 마스크 패턴 내에서의 면적 밀도로 판단할 필요가 있다.
<실시예6>
도 8은 LS1의 설계 단계에서 사용되는 계층적인 데이터 구조를 가능한 한 살린 형태로 근접 효과 등의 보정 데이터 처리를 행하는 방식에 대하여 설명한 것이다. 도 8의 (a)에 도시한 LSI 데이터의 최상위 계층의 셀 ABC(801)로 하고, 그 하위에 AA, BB, CC 등이 있다. 또한 AA 계층 아래에는 A, A 아래에는 a, b, c라는 계층 구조를 형성하고 있다.
이 계층 구조를 유지한 상태에서 데이터 처리하기 위해서는, 서브필드 분할은 가능한 한 처리의 후속 공정으로 행하는 것이 바람직하다. 이 때문에, 본 실시예에서는 도 8의 (b)와 같은 데이터 처리 흐름으로 하였다. 우선 상보 패턴 분할의 필요가 있는 경우에는 LSI 데이터 ABC(801)를 최초로 두개의 상보 패턴 ABC_1과 ABC_2로 분할한다. 본 실시예에서는 상보 패턴 분할을 위해 범용적인 LSI의 디자인 룰 체크(DRC)용 소프트웨어를 사용하였다. ABC_1과 ABC_2는 ABC의 대부분의 계층 구조가 유지되고 있다.
이어서 분할된 패턴 ABC_1 내의 셀 사이의 패턴에 중복이 있는 것에 대하여 일체화하여 중복을 제거한다. 그 후 10㎛의 기준 구분 영역을 설정하고 구분 영역 내의 패턴 면적을 계산하여 기준 면적 밀도 맵 MAP_B1을 작성한다. 또한 패턴 ABC_2에 대해서도 마찬가지로 처리하여 기준 면적 밀도 맵 MAP_B2를 작성한다. 기준 구분 영역의 크기를 후방 산란 보정용 구분 영역의 10㎛로 일치시켰기 때문에, 후방 산란 면적 밀도 맵 MAP_PRX는 MAP_B1과 MAP_B2의 맵의 동일 위치에서의 구분 영역의 면적 밀도의 값을 단순히 가산하는 것만으로, 작성이 가능하다.
이어서, 기준 면적 밀도 맵 MAP_B1을 바탕으로 구분 영역이 30㎛의 국소 쿨롱 효과 보정용 면적 밀도 맵 MAP_CL1 및 구분 영역이 250㎛의 서브필드 쿨롱 효과 보정용 면적 밀도 맵 MAP_SF1을 작성한다. 또한 다른 한쪽의 상보 패턴 대해서도마찬가지로 하여 면적 밀도 맵 MAP_CL2 및 MAP_SF2를 작성한다.
이어서 패턴 데이터 ABC_1(혹은 ABC_2)을 250㎛2의 서브필드 단위로 분할하는 경우에는 서브필드 내에서 계층이 폐쇄되어 있는 셀에 대해서는 그 형태 그대로 계층을 보존한다. 또한, 하위 계층의 셀이 서브필드 사이에 걸쳐 있는 경우에는 서브필드 내에서 계층이 폐쇄된 복수의 셀로서 다시 구성한다. 이와 같이 서브필드 내에 계층을 유지한 패턴 데이터 ABC_1_SF(혹은 ABC_2_SF)를 작성한다. 이들 패턴 데이터와 면적 밀도 맵MAP_PRX, MAP_CL1, MAP_SF1(혹은 MAP_CL2, MAP_SF2)에 의해 보정 연산 처리(802)를 행하기 위해서는 실시예1 내지 실시예5에서 설명한 방법이 이용된다. 보정 연산의 결과 상보 마스크용 데이터 ABC_M1과 ABC_M2가 만들어진다.
이 단계에서는 대부분의 계층은 전개되어 평평한 데이터 구조가 된다. 그 이유는 동일한 셀이라도 그 배치 위치에 따라 치수 보정량이 다르기 때문에 데이터 압축을 할 수 없게 되기 때문이다. 그러나, LSI 층에 의해서는 예를 들면 홀 패턴 혹은 LSI의 논리 게이트의 부분에서는 서브필드 내의 국소적인 패턴 밀도가 낮은 영역도 있어 서브필드 내의 영역에서 일정한 치수 보정량이 되어 계층을 유지할 수도 있다. 이 단계에서 패턴 데이터 ABC_M1 및 ABC_M2는 직접 마스크 묘화용 전자선 묘화 장치의 포맷으로 출력하면 효율적이다. 참조 부호 806의 데이터를 이용하여 작성된 전사용 상보 마스크에 의해 동일 위치의 서브필드는 웨이퍼 위의 동일 위치에 전사되도록 전자선 노광(807)이 실행된다.
이상과 같이 상보 패턴 데이터에의 분할을 서브필드 분할 전에 행함으로써 데이터의 계층 구조를 가능한 한 유지한 상태에서 데이터 처리를 할 수 있으므로 처리 속도의 고속화, 처리 데이터량의 저감에 효과가 있다. 물론 서브필드 분할 후 상보 패턴 분할을 행해도 데이터의 계층을 유지할 수는 있다. 이 때는 원래의 LSI 데이터의 구조에 의해서는 평평한 구조로 전개되는 셀이 많아지는 경우가 있을 수 있다.
상기한 데이터 처리에서 서브필드 사이즈는 250㎛2이므로 20㎜2의 LS1 칩에서는 6400개의 서브필드 데이터가 형성된다. 이 때 패턴 데이터 ABC_1_SF(혹은 ABC_2_SF)는 서로 다른 6400개의 파일로서 보존해도 되지만, 전체를 하나의 파일로서 서브필드 데이터를 6400개의 하위 계층의 셀로 해두면 데이터의 입출력시에 적합하다.
<실시예7>
이어서, 구체적인 반도체 집적 회로 장치의 제조 예를 설명한다. 여기서는, 예를 들면 게이트 어레이, 스탠더드 셀 등과 같은 세미커스텀 방식으로 제조되는 반도체 집적 회로 장치, 반도체 기판 위에 커스텀 I/O(Input/Output) 회로, 커스텀 논리 회로 또는 I/F(인터페이스) 제어 회로를 갖는 반도체 집적 회로 장치의 제조 방법에 본 발명을 적용하는 경우를 설명한다.
도 9의 (a)는 반도체 집적 회로 장치에서의 논리 소자의 일부를 도시한 평면도이다. 여기서는 2개의 nMISQn과, 2개의 pMISQp로 구성되어 있다. nMISQn은 반도체 기판에 형성된 p형 웰 영역 PW의 표면의 n형 반도체 영역(911n) 위에 형성되고, pMISQp는 n형 웰 영역 NW의 표면의 p형 반도체 영역(911p) 위에 형성되어 있다. 게이트 전극(912A)은 nMISQn 및 pMISQp에 공유되어 있다. 게이트 전극(912A)은 예를 들면 저저항 다결정 실리콘의 단체막, 저저항 다결정 실리콘막의 상부에 실리사이드력을 형성한 폴리사이드 구조, 저저항 다결정 실리콘막 위에 질화 텅스텐 등과 같은 배리어막을 통해 텅스텐 등과 같은 금속막을 퇴적하여 이루어지는 폴리 메탈 구조 혹은 절연막에 형성된 홈 내에 질화 티탄 등과 같은 배리어막을 퇴적하고, 다시 그 위에 구리 등과 같은 금속막을 매립함으로써 형성된 다마신 게이트 전극 구조로 구성되어 있다. 게이트 전극(912A) 하측의 반도체 기판 부분은 채널 영역이 된다.
배선(913A)은, 예를 들면 고전위(예를 들면 3.3V 또는 1.8V 정도)측의 전원 배선으로서, 컨택트홀 CNT를 통하여 2개의 pMISQp의 p형 반도체 영역(911p)과 전기적으로 접속되어 있다. 또한, 배선(913B)은 예를 들면 저전위(예를 들면 0V 정도)측의 전원 배선으로서, 컨택트홀 CNT를 통하여 하나의 nMISQn의 n형 반도체 영역(911n)과 전기적으로 접속되어 있다. 배선(913C)은, 2입력 NAND 게이트 회로의 입력 배선으로서, 컨택트홀 CNT를 통하여 게이트 전극(912A)의 광폭 부분에 접촉하여 전기적으로 접속되어 있다. 배선(913D)은 컨택트홀 CNT를 통하여 n형 반도체 영역(911n) 및 p형 반도체 영역(911p) 양방에 전기적으로 접속되어 있다. 배선(914A)은, 컨택트홀 CNT를 통하여 배선(913D)과 전기적으로 접속되어 있다.
여기서는, 도 9의 (a)의 회로를 제작하는 공정에서 본 발명의 패턴 형성 방법에 의한 전자선 전사 방식을 이용한 공정, 광 리소그래피를 이용한 공정을 구분하여 사용하는 것을 도 9의 (b)에 도시하였다. p형 혹은 n형의 웰 영역의 형성 공정에서는 미세한 치수를 필요로 하지 않기 때문에 통상의 광 리소그래피에 의해 패턴 형성을 행하였다. 소자 분리층의 형성에서는 기준 면적 밀도 맵 외에, 후방 산란 맵(MAP1), 서브필드 단위의 쿨롱 효과 맵(MAP2) 및 서브필드내 국소 쿨롱 효과 맵(MAP3)을 제작하여 이들의 오차 보정을 행한 2매의 상보 마스크를 사용하여 패턴 형성을 행하였다. 이어서 실리콘 기판을 에칭에 의해 홈 형성을 행한 후, 실리콘 산화막을 매립하고 CMP(Chemical Mechanical Polishing)에 의한 평탄화를 행하였다. 이어서 게이트 형성 공정에서는 상술한 MAP1, MAP2, MAP3 외에 드라이 에칭에서의 로딩 효과에 의한 치수 변동을 보정하기 위해 프로세스 맵(MAP4)을 이용하여 패턴 형상의 보정을 행하였다. 또한 쿨롱 효과를 저감시키기 위해 2매의 상보 마스크로 분할하여 전자선 노광 시에 중첩시킴으로써 소정의 패턴을 얻고 있다.
컨택트홀의 형성 공정에서는 상보 마스크에의 분할은 행하지 않고 MAP1 및 MAP2만을 사용한 패턴 변형을 행하였다. 이것은 후공정인 관통 홀(1)의 형성 공정에서도 동일하다. 금속 배선(1)의 공정에서는 비교적 패턴 밀도가 높은 영역이 있는 것과, 긴 배선도 있기 때문에 스텐실 마스크의 기계 강도 확보를 위해 2매의 상보 마스크로 분할하고 있다. 또한, 보정을 위한 패턴 변형에는 MAP1, MAP2 및 MAP3을 사용하였다. 이 후의 공정은 금속 배선(2), 관통 홀(2), 금속 배선(3), 관통 홀(3), 금속 배선(4), 관통 홀(4), 금속 배선(5), 관통 홀(5), 프로텍션 공정이 있지만, 이들은 모두 게이트 전극 패턴과 비교하여 패턴 치수가 커서, 광 리소그래피에 의해 패턴 형성하였다.
또한, 상기는 반도체 장치의 제조 방법에 관한 것이었지만, 특히 그것에 제한되지는 않는다. 예를 들면 액정 디스플레이 등, 에너지선을 조사함으로써 감응 기판 위에 패턴 전사를 행하는 것이면 마찬가지의 방법을 이용함으로써 응용 가능하다.
<실시예8>
본 실시예에서는, 마스크 보정에 이용하는 DA 시스템의 일례를 도 10을 이용하여 설명한다.
우선, 원하는 반도체 회로 패턴을 포함하는 설계 레이아웃 데이터를 입력하고, 이것을 필요에 따라 상보 마스크 패턴 데이터 P1, P2로 분할한다. 또, 이 때 더불어, 분할 변 도형 PD, 및 서브필드 경계선을 새롭게 도형 데이터로서 생성하는 것이 바람직하다. 단, 이 단계에서는 서브필드에의 데이터의 분할은 행하지 않는다. 상기 패턴 데이터에 대하여, 상기 실시예에 설명한 것과 거의 마찬가지의 방법에 의해 복수 종류의 구분 영역에 기초한 면적 밀도 맵(여기서는 후방 산란 맵 D1(x, y), 쿨롱 효과 맵 D2(x, y), 웨이퍼 프로세스 D3(x, y)을 이용함)을 생성한다. x, y는 레이아웃 패턴의 좌표이다.
이어서, 상기 설계 패턴 P, 또는 상보 마스크 패턴 P1, P2가 포함하는 패턴의 각 변을 적절하게 분할하고, 보정 대상 변 및 보정점을 추출하고, 번호를 붙인다. 보정점은 보정 변의 거의 중앙에 설정한다. 또한, 필요에 따라 각 보정 대상 변의 속성의 경우를 나눈다. 변이 속하는 패턴의 치수(전자선 투과부의 폭), 변의길이, 인접 패턴까지의 거리, 변의 패턴에서의 기능(긴 변, 라인단, 홀 등) 등에 따라, 모든 변이 분류된다. 이들 분류는, 현재 널리 행해지고 있는 광근접 효과 보정에서 이용되고 있는 도형 연산에 의한 도형 추출을 이용하였다. 또, 반드시 상기한 전 항목에 대하여 경우를 나눌 필요는 없다. 예를 들면, 패턴 치수와 변의 기능만의 분류로 충분한 정밀도를 얻을 수 있는 경우도 있다. 각 보정 대상 변(변 번호 i=1, 2, …)에 대하여, 보정점 좌표, 변의 길이, 변의 속성의 대응표를 기억 장치에 기억한다.
상기 제 i 보정점에서의 3 종류의 면적 밀도 D1i, D2i, D3i를, 상기 면적 밀도 맵 D1(x, y), D2(x, y), D3(x, y)으로부터 내삽 근사하여 산출한다. 여기서, D1i의 값은 패턴과 제i 보정점 좌표(xi, yi)를 중심으로 하는 제1 분포 함수 f1(x-xi, y-yi)의 콘볼루션 적분의 근사값, 즉 대략 상기 보정점을 중심으로 하는 반경 r1(후방 산란의 범위) 내의 후방 산란에 기여하는 패턴의 유효 면적 밀도를 나타내고 있다. 여기에, 함수 f1은 실시예2의 수학식 5에 나타낸 것과 마찬가지의 것이다. 마찬가지로, D2i, D3i는 각각 상기 보정점을 중심으로 하는 국소 쿨롱 효과 작용 범위, 및 웨이퍼 에칭 시 로딩 효과 작용 범위 내의 면적 밀도를 나타낸다.
이어서, 각 보정점에서의 보정량, 즉 보정 변의 이동량을 D1i, D2i, D3i로부터 결정한다. 여기서는, 보정 대상 변의 속성 및 D1, D2, D3에 따라 최적 보정량 PB를 미리 계산하고, 보정 룰 테이블로서 미리 준비해 두고, 각 보정점마다 상기 룰 테이블을 참조함으로써 보정량을 결정하였다. 룰 테이블의 생성 방법에 대해서는 나중에 설명한다. 또한, 보정에 수반하는 면적 변화량 dSi를, 보정 변마다 (대상 변의 길이 Li×보정량 PBi)에 의해 계산한다. 이렇게 구한 보정량, 또한 필요에 따라 면적 변화량과 보정점(보정 변)과의 대응표를 생성하여 기억 장치에 기억한다.
보정에 수반하는 면적 또는 면적 밀도의 변화량이 충분히 작은 경우에는, 상기패턴 데이터 상에서 각 보정 대상 변을 상기 보정량만큼 이동시킨다. 변 데이터의 이동은 통상의 도형 연산 처리에 의해 행한다. 변의 말단 처리 등에 대해서는, 통상의 광근접 효과 보정으로 행해지는 것과 마찬가지로 하여, 불필요한 요철이 생기지 않도록 적절하게 처리하는 것이 바람직하다.
각 보정 변 이동에 의한 면적 변화 dSi에 수반하는 각 면적 밀도 맵의 변화분 dDj(x, y) (j=1, 2, 3)은 다음과 같이 하여 계산할 수 있다. 단, 여기서는 상기 변화분은 연속 함수로서 표현된다.
(합은 모든 또는 (x, y) 근방의 보정점에 대하여 취함.)
보정 후의 각 보정점의 면적 밀도는,
에 의해 주어진다. 보정에 수반하는 면적 또는 면적 밀도의 변화량을 무시할 수 없는 경우에는, 상기 수학식에 의해 각 보정점으로 다시 계산한 복수의 면적 밀도를 이용하여, 재차 상기 보정 룰 테이블을 참조하여 보정량을 재설정한다. 이하상기 과정을 보정에 수반하는 면적 또는 면적 밀도의 변화량이 충분히 작아질 때까지 반복한다. 이렇게 하여 각 보정 대상 변의 보정량을 최종적으로 결정한 후, 도형 연산 처리에 의해 상기 패턴 데이터 상에서 각 보정 대상 변을 상기 보정량만큼 이동시킨다.
그 후, 서브필드 분할을 행한 후, 패턴 데이터를 EB 묘화 데이터로서 출력하고, 이것을 이용하여 전자선 투영 노광 장치용 스텐실 마스크를 묘화, 제작하고, 상기 스텐실 마스크를 이용하여 반도체 기판 위의 레지스트막을 전자선 노광, 현상하여 원하는 반도체 회로 패턴을 형성하였다. 또, 상기 스텐실 마스크를 전자선 묘화에 의해 작성할 때에도 마스크 묘화용 근접 효과 보정이 필요하다. 여기서는, 상기 마스크 묘화에서의 후방 산란 근접 효과 보정에 이용하는 면적 밀도 맵도 D1, D2, D3과 함께 상기 기준 면적 밀도 맵으로부터 작성하고, 이것에 기초하여 묘화를 행하였다. 이에 따라 보정대로의 치수를 갖는 마스크 패턴을 형성할 수 있었다.
본 실시예에 따르면, 패턴의 속성에 따른 최적 보정량을 도형 연산에 의한 패턴 분류 및 고속 테이블 참조에 의해 매우 신속하게 결정할 수 있다. 또한, 보정 대상 변의 위치에 따른 최적 보정량을 비교적 공간적으로 거친 면적 밀도 맵으로부터 고정밀도로 내삽 근사 가능하다. 또한, 각 변의 길이와 보정량으로부터 면적 밀도의 변화분을 간단히 계산할 수 있으므로, 실제로 도형 변형을 행하지 않고 최적 보정량의 수속 계산이 가능하다.
이어서, 상기 보정 테이블의 결정 방법에 대하여, 여기서는 간단하게 하기 위해 라인 패턴을 예로 들어(도 11을 이용하여) 설명한다. 폭 W의 라인 패턴 마스크를 투과한 전자선의 투과율 분포를 U(x)로 한다. 여기서는 U(x)로서 폭 W의 단순한 스텝 함수를 가정한다. 전자 빔의 패턴에 의존하지 않는 (쿨롱 효과를 제외한 전방 산란에 의한) 흐려짐의 분포 함수를 Bf(x), 쿨롱 효과에 의한 (패턴 면적 밀도에 의존하는) 흐려짐의 분포 함수를 Bc(x), 후방 산란에 의한 흐려짐 전자선 강도를 V로 하면, 웨이퍼 위의 전자선 강도 분포 I(x)는 거의 다음식으로 주어진다. (단 (* )는 콘볼루션 적분)
단, 여기서 상기 두개의 흐려짐을 각각 확대하여 βf, βc의 가우스 분포로 가정하였다. 분포 I(x)는 W, βf, βc, V의 함수인 것에 주의한다. 따라서, 여기서 현상 후의 레지스트 패턴의 엣지가 I(x)=Icrit로 되는 x=Xedge로 결정된다고 가정하면, Xedge도 W, βf, βc, V의 함수로 된다. 간단하게 하기 위해, β=(βf2+βc2)0.5로 하면 이하와 같다.
설계 라인 엣지 위치를 Xdesign으로 하면, 설계값으로부터의 편차는 Xedge-Xdesign으로 표시되므로, 이 편차를 보정하는데 필요한 최적 바이어스량(변의 이동량)PB는 다음식으로 구할 수 있다.
여기서 MEF는 소위 마스크 에러 요인이 되는 양으로, 마스크 치수 변화에 대한 실제 레지스트 치수 변화의 비율을 나타내며, 다음식으로 구한다(마스크 위의 치수는 웨이퍼 위에 축소되었을 때의 치수로 환산함)
이상으로부터,
상기 바이어스 PB를 다양한 W, β, V에 대하여 미리 계산하여 3차원 테이블화하였다. 본 실시예에서는 MEF를 상기 수학식으로 계산하여 바이어스 PB를 구하였지만, 간단하게 하기 위해
으로 근사해도 된다. 또한, 마찬가지의 테이블은 홀 패턴, 라인단에 대하여 작성해도 된다. 또한, 상기 I(x)에 대한 수학식 23에서의 U(x)를 다양하게 설정함으로써, 근방에 인접 패턴이 존재하는 경우의 효과를 받아들일 수 있다. 이와 같이 함으로써, 상기 보정점 추출에서 행한 변의 속성 분류에 따라 테이블을 구분하여 사용함으로써, 매우 고정밀도의 보정이 가능해진다.
<실시예9>
여기서는 보정점마다, 전자선 투영상을 간단하게 시뮬레이션하여 치수 변동량을 구하고, 이에 따라 바이어스 보정량을 산출하는 방법에 대하여 설명한다. 패턴의 미세화에 따라 개구 패턴 사이의 스페이스가 쿨롱 효과에 의한 빔 흐려짐량에 근접함에 따라, 쿨롱 효과에 의존하여 근방 패턴의 상황이 치수에 영향을 주게 되어, 이 효과를 보다 정확하게 고려할 필요가 생긴다. 이들 영향은 실시예8에서의 보정 테이블의 경우 분류(특히 변의 속성의 경우 분류)를 더 빈틈없이 행함으로써도 대응할 수 있지만, 보정 테이블이 방대해지는 문제점이 있다.
그래서, 본 실시예에서는 각 보정점마다 해당 보정점 근방에서 전자선 강도 분포의 시뮬레이션을 행하고, 보정 대상 엣지의 위치 어긋남을 구하여 그 최적 보정량을 계산하였다. 전자선 강도 분포 I(x, y)는 수학식 23의 U(x)를, 마스크의 개구 패턴의 2차원 분포 U(x, y)로 치환함으로써 계산된다. 여기서 β 및 V의 값은 실시예8과 마찬가지로 하여 복수의 면적 밀도 맵에 기초하여 보정점마다 계산한 값, 또는 해당 보정점이 속하는 각 맵의 구분 영역의 값을 이용한다.
또한, 레지스트 내의 산이나 크엔처의 확산의 영향이나, 현상 등에 관한 각종 공지된 계산 모델을 추가해도 된다. 시뮬레이션된 전자선 강도 분포로부터 최적 보정량을 구하는 방법에 대해서는, 소위 모델 베이스 혹은 시뮬레이션 베이스의 광근접 효과 보정으로서 널리 알려진 기술로 이용되고 있는 방법을 이용할 수 있다.
보정을 위해서는 I(x, y)를 전체 영역에서 계산할 필요는 없는데, 예를 들면 보정점(xi, yi)을 중심으로 하는 근방 3점 혹은 5점만이라도 충분하다. 본 실시예가, 종래 광 근접 효과 보정과 다른 것은 보정의 근원이 되는 투영상의 물리적 의미가 다른 것 외에, 투영상이 복수의 면적 밀도 맵에 의존하여, 동일 패턴이라도 노광 영역 내의 위치에 따라 다른 것에 있다.
이상과 같이, 본 발명에서는 복수의 오차 요인에 의한 영향을 패턴 면적 밀도 맵을 이용함으로써 고속 고정밀도로 보정하는 방식에 대하여 설명하였다. 실시예는 본 발명의 몇개의 예이며 이것에 제한되는 것은 아니다. 패턴의 치수 정밀도를 열화시키는 요인으로는 전자선을 전사할 때뿐만 아니라, 마스크를 제작하는 공정에서도 노광 방식, 기판 구조에 의해 오차를 발생시킬 가능성이 있다.
마스크 묘화에서 전자선 묘화를 이용하는 경우가 많기 때문에 이 단계에서도 근접 효과의 영향을 받게 된다. 그 경우에는 또 다른 면적 밀도 맵을 작성함으로써 보정할 수 있게 된다. 이 경우 전자선 전사 시의 축소 배율을 고려한 근접 효과 보정이 필요한 것은 물론이다.
또한 전자선의 노광 조명계에서는 광학 방식과 달리 플라이스 아이 렌즈(fly's eye lens)에 의한 조도 균일화를 행하는 것이 곤란하기 때문에, 전자선의 일괄된 노광 범위(서브필드) 내에서의 조도 균일성이 문제가 되는 경우가 있다. 이러한 경우에도 서브필드 내에서의 불균일성을 면적 밀도 맵과 동등한 2차원 맵을 작성하여 패턴 변형을 행할 수 있다.
이상 설명한 바와 같이, 본 발명의 방법에서는 노광 패턴을, 후방 산란, 쿨롱 효과, 프로세스 기인의 치수 오차의 각각의 영향 범위를 고려한 구분 영역으로 분할하여 복수의 면적 밀도 맵을 작성하고, 구분 영역 내의 각 패턴의 보정에 필요한 치수 변화량을 면적 밀도의 함수로서 결정함으로써 복수의 효과를 받아들인 마스크를 작성할 수 있게 된다. 그 결과, 종래 보정 처리가 곤란한 복수의 요인에 의한 치수 오차를 동시에 보정할 수 있다. 또한, 면적 밀도 맵을 이용함으로써 보정에 필요한 데이터 처리 시간을 대폭 단축할 수 있어 고정밀도의 노광 패턴을 얻을 수 있다.
또한 패턴 변형에 수반하는 패턴 면적의 변화를 패턴의 주변 길이로부터 계산함으로써 면적 밀도 맵의 재계산을 고속으로 행할 수 있기 때문에, 처리의 고속화가 한층 가능해진다.
또한, 각종 오차 요인에 의한 치수 오차를 보정할 때에 근사 함수를 이용함으로써 최적의 치수 변화량을 단순한 수치 대입에 의한 계산으로 구할 수 있기 때문에 고속 처리가 가능해진다.
또한, LSI 패턴의 계층 구조를 유지한 상태에서 연산을 행함으로써 취급하는 데이터량을 대폭 삭감시킬 수 있기 때문에, 사용하는 계산기가 능력이 낮은 것이라도 가능하게 되어, 고속 처리를 실현할 수 있다.
이들 처리의 고속화는 최적의 치수 변화량을 구할 때의 반복 연산에 있어서, 보다 정밀하게 실행할 수 있기 때문에, 금후 LSI에서 요구되는 엄격한 치수 정밀도를 만족시킬 수 있어 LSI의 성능 향상에 크게 공헌할 수 있는 것이다.

Claims (17)

  1. 패턴 형성 방법에 있어서,
    전자선을 한번에 노광할 수 있는 영역을 서브필드로 하고 상기 전자선의 편향에 의해 상기 서브필드를 피가공 기판 위의 소정 위치에 순차적으로 노광함으로써 소정 패턴을 형성하며,
    상기 소정 패턴의 전체 영역을 일정한 크기를 갖는 복수개의 제1 구분 영역으로 분할하고, 하나의 상기 제1 구분 영역에서의 상기 전자선이 투과하는 패턴 면적이 상기 하나의 제1 구분 영역 전체에서 차지하는 비율을 패턴 면적 밀도로 하여 상기 소정 패턴 영역 전체의 패턴 면적 밀도를 상기 제1 구분 영역 각각에 대응하여 구성하는 2차원의 배열 데이터로 하는 제1 면적 밀도 맵 작성 공정과,
    상기 제1 구분 영역의 몇개의 패턴 면적 밀도를 이용하여 계산한 값을 제2 구분 영역의 패턴 면적 밀도로 하는 제2 면적 밀도 맵을 작성하는 공정과,
    상기 서브필드를 노광할 때의 전자선의 편향 위치에서 정해지는 전자선의 흐려짐량을 상기 제1 또는 상기 제2 면적 밀도 맵과 상기 전자선의 전류 밀도에 의해 수정한 상기 전자선의 흐려짐량과, 상기 제1 및 상기 제2 면적 밀도 맵과는 다른 제3 면적 밀도 맵을 이용하여 상기 전자선의 상기 피가공 기판 내에서의 후방 산란의 영향을 고려함으로써, 전자선 노광·현상 후의 패턴 형상의 변화를 예측하여 패턴 변형을 실시한 전사용 마스크를 이용하여, 상기 서브필드를 노광할 때에 상정한 상기 서브필드의 편향 위치와 전류 밀도를 대강 일치시켜 노광하는 공정
    을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 패턴 변형의 변형량은, 전자선 노광에 의해 레지스트 내에 형성된 잠상의 현상 공정 혹은 현상 후의 레지스트 패턴을 이용하여 기판 가공을 행하는 공정에서의 치수 변화량을 가미한 패턴 변형량을 상기 제1, 제2 및 제3 면적 밀도 맵과는 또 다른 제4 면적 밀도 맵을 이용하여 미리 예측하고 수정한 것인 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 제2 구분 영역은 하나의 상기 서브필드 전체로서, 상기 전사용 마스크의 패턴 형성에 이용되는 패턴 데이터는, 상기 전자선의 흐려짐을 상기 하나의 서브필드 전체의 전류에 의존한 쿨롱 효과에 의한 상기 전자선의 흐려짐을 상기 하나의 서브필드의 면적 밀도와 상기 하나의 서브필드의 위치에서의 전자 광학계의 수차에 의해 예측하여 그 형상을 변형한 것을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제3항에 있어서,
    상기 하나의 서브필드의 위치에서의 상기 전자선의 흐려짐을, 상기 하나의 서브필드의 편향 중심으로부터의 거리와 상기 하나의 서브필드를 투과하는 전류값의 함수로 표시된 근사식을 이용하여 구하는 것을 특징으로 하는 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 패턴 데이터는, 상기 서브필드 내의 국소적인 전자선의 흐려짐의 분포를 상기 제2 면적 밀도 맵을 이용하여 예측하고 그 형상을 수정한 패턴인 것을 특징으로 하는 패턴 형성 방법.
  6. 제1항에 있어서,
    상기 면적 밀도 맵을 작성하는 공정에서, 상기 제2 면적 밀도 맵의 각 상기 제2 구분 영역 내의 요소는, 고려 대상의 제2 구분 영역 주변의 제2 구분 영역이 상기 제2 구분 영역에 끼치는 영향을 받아들여 구한 요소인 것을 특징으로 하는 패턴 형성 방법.
  7. 제1항에 있어서,
    패턴 형상을 수정한 것에 의한 상기 제1 면적 밀도 맵의 상기 제1 구분 영역 내의 패턴 면적 밀도의 변화량이 미리 정해진 값보다 큰 경우, 수정 후의 패턴 형상에 의해 작성된 면적 밀도 맵에 기초하여 패턴 형상의 수정을 행하는 것을 특징으로 하는 패턴 형성 방법.
  8. 제7항에 있어서,
    패턴 형상을 수정한 후 패턴 형상의 수정에 수반하는 각 패턴의 면적 변화량을 산출하고, 상기 면적 변화량으로부터 상기 제1 면적 밀도 맵의 상기 제1 구분 영역 내의 각 요소의 변화량을 구하며, 해당 요소의 변화량이 미리 정해진 값보다 큰 경우, 해당 요소의 변화량을 상기 제1 구분 영역에 가산함으로써 수정 면적 밀도 맵을 형성하고 그 수정 면적 밀도 맵을 기초로 패턴 형상의 수정을 행하는 것을 특징으로 하는 패턴 형성 방법.
  9. 제7항에 있어서,
    면적 밀도를 구하는 각 구분 영역 내의 각 패턴의 주변 길이를 보존하고, 패턴 형상의 수정량과 패턴의 주변 길이로부터 패턴 면적의 변화량을 계산하는 것을 특징으로 하는 패턴 형성 방법.
  10. 제1항에 있어서,
    패턴의 수정량을 상기 제3 면적 밀도 맵으로부터 계산되는 후방 산란의 레벨과 상기 제2 면적 밀도 맵 혹은 복수의 면적 밀도 맵으로부터 계산되는 전자선의 흐려짐량 및 수정 대상 패턴 변의 속성과 패턴 변형량을 연관시킨 보정 테이블 또는 근사식을 이용하여 결정하는 것을 특징으로 하는 패턴 형성 방법.
  11. 제1항에 있어서,
    상기 수정 대상 패턴 변의 속성은 긴 변 길이, 짧은 변 길이 또는 패턴 폭중 어느 하나를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  12. 제1항에 있어서,
    상기 소정의 패턴은 복수의 마스크를 통과한 전자선 노광의 중첩에 의해 형성되고, 각각의 상기 마스크에 대응한 패턴의 마스크별 면적 밀도 맵을 형성하는 공정과, 상기 마스크별 면적 밀도 맵의 동일 위치의 구분 영역 내 요소를 가산함으로써 합성 면적 밀도 맵을 형성하는 공정을 포함하며, 상기 전자선의 흐려짐의 산출에는 상기 마스크별 면적 밀도 맵을 이용하여, 상기 전자선의 후방 산란의 영향의 산출에는 상기 합성 면적 밀도 맵을 이용하는 것을 특징으로 하는 패턴 형성 방법.
  13. 제1항에 있어서,
    상기 소정의 패턴은 복수의 마스크를 통과한 전자선 노광의 중첩에 의해 형성되고, 각각의 상기 마스크에 대응한 패턴의 마스크별 면적 밀도 맵을 형성하는 공정과, 각각의 상기 마스크에 대응한 패턴이 일체가 된 패턴을 이용하여 일체 면적 밀도 맵을 형성하는 공정을 포함하고, 상기 전자선의 흐려짐의 산출에는 상기 마스크별 면적 밀도 맵을 이용하고, 상기 전자선의 후방 산란의 영향의 산출에는 상기 일체 면적 밀도 맵을 이용하는 것을 특징으로 하는 패턴 형성 방법.
  14. 반도체 장치의 제조 방법에 있어서,
    반도체 회로의 1층의 회로 패턴의 전체 영역 내에 제1 크기를 갖는 복수개의 제1 구분 영역을 설정하고, 해당 구분 영역 내의 패턴 면적을 계산하여 제1 면적 밀도 맵을 작성하는 공정과, 상기 제1 구분 영역과는 다른 제2 구분 영역을 설정하고 제2 구분 영역 내의 패턴 면적을 이미 구한 제1 면적 밀도 맵으로부터 계산하여 제2 면적 밀도 맵을 작성하는 공정과, 상기 제2 구분 영역과는 다른 제3 구분 영역을 설정하고 제3 구분 영역 내의 패턴 면적을 이미 구한 제1 면적 밀도 맵으로부터 계산하여 제3 면적 밀도 맵을 작성하는 공정과, 상기 제2 면적 밀도 맵을 이용하여 노광용 전자선의 후방 산란의 영향을 고려하고 또한 제3 면적 밀도 맵을 이용하여 상기 노광용 전자선의 흐려짐의 영향을 고려했을 때의 패턴 변형량을 미리 예측하여 패턴 형상을 수정하는 공정을 포함하는 공정에 의해 작성한 패턴 데이터를 이용하여 형성한 전자선 전사용 마스크를 이용하여, 레지스트가 도포된 반도체 기판에 전자선을 조사하여 원하는 회로 패턴을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 노광용 전자선을 한번에 노광할 수 있는 영역을 서브필드로 할 때, 1층의 회로 패턴을 서브필드 단위로 분할하고, 1 서브필드 내의 패턴을 복수의 상보 서브필드로 분할하는 공정을 포함하며, 상기 노광용 전자선의 후방 산란의 영향은, 1 서브필드 및 그 서브필드에 근접하는 서브필드 내의 전체의 패턴을 고려한 면적 밀도 맵을 사용하고, 상기 노광용 전자선의 흐려짐은 분할된 상보 서브필드 단위로작성된 면적 밀도 맵을 사용하여 산출한 것으로, 전자선 전사용 마스크는 서브필드 단위 및 상보 패턴 단위로 상이한 위치에 형성되어 있고, 상기 노광용 전자선의 조사시에는 동일 위치의 상보 서브필드를 상기 반도체 기판 위의 동일 위치에 중첩하여 노광하여 원하는 회로 패턴을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    반도체 장치의 패턴 데이터의 설계 단계에서 사용된 계층 구조 중 적어도 일부를 유지한 상태에서 해당 패턴 데이터를 상기 상보 패턴으로의 분할을 행한 후에, 상기 서브필드로의 분할 및 근접 효과 보정을 위한 상기 패턴 변형을 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제14항에 있어서,
    전자선을 한번에 노광할 수 있는 영역을 서브필드로 할 때, 1층의 회로 패턴을 복수의 상보 패턴으로 분할하고, 각각의 상보 패턴을 동일 분할 위치를 갖는 서브필드 단위로 분할하는 공정을 포함하며, 전자선의 후방 산란의 영향은 고려 대상 서브필드 및 그 서브필드에 근접하는 서브필드 내의 전체 상보 패턴을 고려한 면적 밀도 맵을 사용하고, 전자선의 흐려짐은 분할된 상보 서브필드 단위로 작성된 면적 밀도 맵을 사용하여 산출한 것으로, 전자선 전사용 마스크는 서브필드 단위 및 상보 패턴 단위로 상이한 위치에 형성되어 있으며, 전자선의 조사시에는 동일 위치의상보 서브필드를 상기 반도체 기판 위의 동일 위치에 중첩하여 노광하여 원하는 회로 패턴을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020020069408A 2001-11-15 2002-11-09 패턴 형성 방법 및 반도체 장치의 제조 방법 KR20030040074A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001349569A JP3686367B2 (ja) 2001-11-15 2001-11-15 パターン形成方法および半導体装置の製造方法
JPJP-P-2001-00349569 2001-11-15

Publications (1)

Publication Number Publication Date
KR20030040074A true KR20030040074A (ko) 2003-05-22

Family

ID=19162219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069408A KR20030040074A (ko) 2001-11-15 2002-11-09 패턴 형성 방법 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US6845497B2 (ko)
JP (1) JP3686367B2 (ko)
KR (1) KR20030040074A (ko)
TW (1) TWI233149B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110045305A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 반도체 소자를 위한 패턴의 보정 방법

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118060A (ja) * 2000-07-27 2002-04-19 Toshiba Corp 荷電ビーム露光装置、荷電ビーム露光方法、露光データ作成方法、露光データを作成するプログラムを記録したコンピュータ読取り可能な記録媒体、及び、露光データを記録したコンピュータ読取り可能な記録媒体
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
CN100380583C (zh) * 2002-03-26 2008-04-09 凸版印刷株式会社 电路图形的分割方法、型板掩模的制造方法、型板掩模及曝光方法
JP3871949B2 (ja) * 2002-03-27 2007-01-24 株式会社東芝 マスクデータ作成装置及びマスクデータ作成方法
JP3940310B2 (ja) * 2002-04-04 2007-07-04 株式会社日立ハイテクノロジーズ 電子ビーム描画方法及び描画装置、並びにこれを用いた半導体製造方法
JP4627964B2 (ja) * 2002-10-24 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7247574B2 (en) * 2003-01-14 2007-07-24 Asml Masktools B.V. Method and apparatus for providing optical proximity features to a reticle pattern for deep sub-wavelength optical lithography
JP4543614B2 (ja) * 2003-03-18 2010-09-15 凸版印刷株式会社 フォトマスクの製造方法および半導体集積回路の製造方法
US7240313B2 (en) * 2003-06-27 2007-07-03 Ttm Technologies, Inc. Method for analyzing material density variations on a multi-layer printed circuit board
JP4463589B2 (ja) * 2003-08-21 2010-05-19 富士通マイクロエレクトロニクス株式会社 荷電粒子ビーム露光における下層構造に基づく後方散乱強度の生成方法及びその方法を利用した半導体装置の製造方法
JP4488727B2 (ja) * 2003-12-17 2010-06-23 株式会社東芝 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
US7313769B1 (en) * 2004-03-01 2007-12-25 Advanced Micro Devices, Inc. Optimizing an integrated circuit layout by taking into consideration layout interactions as well as extra manufacturability margin
KR100844872B1 (ko) * 2004-03-31 2008-07-09 호야 가부시키가이샤 전자빔 묘화방법 및 리소그래피 마스크의 제조방법
WO2005109257A2 (en) * 2004-05-01 2005-11-17 Cadence Design Systems, Inc. Method and apparatus for designing integrated circuit layouts
EP1612835A1 (en) * 2004-06-29 2006-01-04 Leica Microsystems Lithography GmbH Method for Reducing the Fogging Effect
EP1612834A1 (en) * 2004-06-29 2006-01-04 Leica Microsystems Lithography GmbH A process for controlling the proximity effect correction
US7174526B2 (en) * 2004-07-30 2007-02-06 Lsi Logic Corporation Accurate density calculation with density views in layout databases
JP4657646B2 (ja) * 2004-07-30 2011-03-23 ソニー株式会社 マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム
JP4557682B2 (ja) 2004-11-09 2010-10-06 株式会社東芝 電子ビーム描画装置、偏向アンプ、及び電子ビーム描画方法
JP4649187B2 (ja) * 2004-12-07 2011-03-09 株式会社東芝 荷電ビーム描画データの作成方法、荷電ビーム描画方法および荷電ビーム描画装置
JP2006171113A (ja) * 2004-12-13 2006-06-29 Toshiba Corp マスクデータ作成装置、マスクデータ作成方法、露光マスク、半導体装置の製造方法及びマスクデータ作成プログラム
JP4551243B2 (ja) * 2005-02-25 2010-09-22 富士通セミコンダクター株式会社 露光データ生成装置および方法
JP4825450B2 (ja) * 2005-05-16 2011-11-30 株式会社東芝 パターン描画システム、荷電ビーム描画方法、及びフォトマスク製造方法
US7476879B2 (en) * 2005-09-30 2009-01-13 Applied Materials, Inc. Placement effects correction in raster pattern generator
KR100755667B1 (ko) * 2006-02-13 2007-09-05 삼성전자주식회사 패턴 밀도가 조절된 반도체 소자의 패턴 데이터 형성방법
JP5443548B2 (ja) * 2006-02-14 2014-03-19 株式会社ニューフレアテクノロジー パタン作成方法及び荷電粒子ビーム描画装置
JP5063071B2 (ja) * 2006-02-14 2012-10-31 株式会社ニューフレアテクノロジー パタン作成方法及び荷電粒子ビーム描画装置
JP4814651B2 (ja) * 2006-02-22 2011-11-16 富士通セミコンダクター株式会社 荷電粒子ビーム露光方法及びそれに用いられるプログラム
JP5261901B2 (ja) * 2006-08-28 2013-08-14 富士通セミコンダクター株式会社 電子ビーム露光データ作成方法及び電子ビーム露光方法
WO2008032387A1 (fr) * 2006-09-14 2008-03-20 Advantest Corporation Dispositif de mesure de dimension de motif et procédé de mesure de superficie de motif
JP2008071928A (ja) * 2006-09-14 2008-03-27 Nuflare Technology Inc 描画パターンのリサイズ方法及び荷電粒子ビーム描画方法
JP4378648B2 (ja) 2006-10-06 2009-12-09 エルピーダメモリ株式会社 照射パターンデータ作成方法、マスク製造方法、及び描画システム
JP4345804B2 (ja) * 2006-11-17 2009-10-14 ソニー株式会社 マスクパターン補正プログラムおよびマスクパターン補正システム
US20080178140A1 (en) * 2007-01-18 2008-07-24 United Microelectronics Corp. Method for correcting photomask pattern
JP5133087B2 (ja) * 2007-02-23 2013-01-30 株式会社ニューフレアテクノロジー 半導体装置の製造方法
US8239152B2 (en) 2007-02-27 2012-08-07 Canon Kabushiki Kaisha Information processing apparatus, information processing method, and computer program product
JP5127507B2 (ja) 2007-02-27 2013-01-23 キヤノン株式会社 情報処理装置、情報処理方法、プログラムおよび露光システム
JP5069052B2 (ja) * 2007-07-30 2012-11-07 日本電子株式会社 ドーズ補正方法及び荷電粒子ビーム描画装置
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
JP5205983B2 (ja) 2008-01-18 2013-06-05 富士通セミコンダクター株式会社 半導体装置のデータ作成方法、および電子線露光システム
JP5020849B2 (ja) * 2008-02-13 2012-09-05 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置、パターンの寸法誤差補正装置及びパターンの寸法誤差補正方法
JP5151748B2 (ja) * 2008-07-09 2013-02-27 富士通セミコンダクター株式会社 データ作成方法、データ作成装置、及びパターン描画方法
US7901850B2 (en) 2008-09-01 2011-03-08 D2S, Inc. Method and system for design of a reticle to be manufactured using variable shaped beam lithography
US20120219886A1 (en) 2011-02-28 2012-08-30 D2S, Inc. Method and system for forming patterns using charged particle beam lithography with variable pattern dosage
US9323140B2 (en) 2008-09-01 2016-04-26 D2S, Inc. Method and system for forming a pattern on a reticle using charged particle beam lithography
US8473875B2 (en) 2010-10-13 2013-06-25 D2S, Inc. Method and system for forming high accuracy patterns using charged particle beam lithography
US9341936B2 (en) 2008-09-01 2016-05-17 D2S, Inc. Method and system for forming a pattern on a reticle using charged particle beam lithography
US9448473B2 (en) 2009-08-26 2016-09-20 D2S, Inc. Method for fracturing and forming a pattern using shaped beam charged particle beam lithography
US9164372B2 (en) 2009-08-26 2015-10-20 D2S, Inc. Method and system for forming non-manhattan patterns using variable shaped beam lithography
JP5530688B2 (ja) * 2009-09-18 2014-06-25 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置およびその近接効果補正方法
FR2959026B1 (fr) * 2010-04-15 2012-06-01 Commissariat Energie Atomique Procede de lithographie a optimisation combinee de l'energie rayonnee et de la geometrie de dessin
JP5539148B2 (ja) * 2010-10-19 2014-07-02 キヤノン株式会社 レジストパターンの算出方法及び算出プログラム
US9612530B2 (en) 2011-02-28 2017-04-04 D2S, Inc. Method and system for design of enhanced edge slope patterns for charged particle beam lithography
US9057956B2 (en) 2011-02-28 2015-06-16 D2S, Inc. Method and system for design of enhanced edge slope patterns for charged particle beam lithography
WO2012148606A2 (en) 2011-04-26 2012-11-01 D2S, Inc. Method and system for forming non-manhattan patterns using variable shaped beam lithography
US9034542B2 (en) 2011-06-25 2015-05-19 D2S, Inc. Method and system for forming patterns with charged particle beam lithography
US8719739B2 (en) 2011-09-19 2014-05-06 D2S, Inc. Method and system for forming patterns using charged particle beam lithography
US8549453B2 (en) * 2012-01-31 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device feature density gradient verification
KR20150001834A (ko) 2012-04-18 2015-01-06 디2에스, 인코포레이티드 하전 입자 빔 리소그래피를 사용한 임계 치수 균일성을 위한 방법 및 시스템
US9343267B2 (en) 2012-04-18 2016-05-17 D2S, Inc. Method and system for dimensional uniformity using charged particle beam lithography
JP5986817B2 (ja) * 2012-06-15 2016-09-06 株式会社日立ハイテクノロジーズ オーバーレイ誤差測定装置、及びコンピュータープログラム
JP6018811B2 (ja) * 2012-06-19 2016-11-02 株式会社ニューフレアテクノロジー ドリフト補正方法および描画データの作成方法
JP6167663B2 (ja) * 2013-05-20 2017-07-26 大日本印刷株式会社 現像ローディング補正プログラム、計算機、描画システム、現像ローディング補正方法
FR3010197B1 (fr) * 2013-08-28 2015-09-18 Aselta Nanographics Procede de correction des effets de proximite electronique
US9529959B2 (en) * 2014-02-27 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for pattern correction in e-beam lithography
US9262578B2 (en) 2014-04-25 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
CN105044941B (zh) * 2015-08-03 2018-01-12 深圳市华星光电技术有限公司 光刻图形的尺寸检测方法
KR102418581B1 (ko) * 2015-10-21 2022-07-08 삼성전자주식회사 패턴 생성 방법 및 이를 수행하기 위한 패턴 발생기
JP6938165B2 (ja) * 2017-02-16 2021-09-22 株式会社荏原製作所 電子ビームの照射エリア調整方法および同調整システム
WO2018230476A1 (ja) * 2017-06-16 2018-12-20 大日本印刷株式会社 図形パターンの形状推定装置
JP6508496B2 (ja) * 2017-06-16 2019-05-08 大日本印刷株式会社 図形パターンの形状推定装置
WO2018235669A1 (ja) * 2017-06-19 2018-12-27 大日本印刷株式会社 図形パターンの形状補正装置および形状補正方法
CN116819906B (zh) * 2023-08-25 2023-11-28 深圳国微福芯技术有限公司 设计规则检查方法、光学临近修正方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186058A (ja) * 1995-12-28 1997-07-15 Sony Corp 電子線リソグラフィ技術における近接効果補正法
JPH09199389A (ja) * 1996-01-16 1997-07-31 Nec Corp 電子ビーム描画方法
KR19980080950A (ko) * 1997-03-31 1998-11-25 가네꼬히사시 전자빔을 사용하는 패턴 노광 방법
JP2000306827A (ja) * 1999-02-18 2000-11-02 Hitachi Ltd 荷電粒子線描画装置及びパターン形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512184B2 (ja) * 1990-01-31 1996-07-03 株式会社日立製作所 荷電粒子線描画装置及び描画方法
JP2647000B2 (ja) * 1994-05-25 1997-08-27 日本電気株式会社 電子ビームの露光方法
JPH10282635A (ja) * 1997-04-09 1998-10-23 Sony Corp パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置
JP4077933B2 (ja) * 1998-06-24 2008-04-23 キヤノン株式会社 マルチ電子ビーム露光方法及び装置、ならびにデバイス製造方法
JP2000089448A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd 露光用パターン表示・検査・修正方法
KR100297732B1 (ko) * 1999-06-21 2001-11-01 윤종용 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법
JP3394237B2 (ja) * 2000-08-10 2003-04-07 株式会社日立製作所 荷電粒子ビーム露光方法及び装置
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
US6721939B2 (en) * 2002-02-19 2004-04-13 Taiwan Semiconductor Manufacturing Co., Ltd Electron beam shot linearity monitoring

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186058A (ja) * 1995-12-28 1997-07-15 Sony Corp 電子線リソグラフィ技術における近接効果補正法
JPH09199389A (ja) * 1996-01-16 1997-07-31 Nec Corp 電子ビーム描画方法
KR19980080950A (ko) * 1997-03-31 1998-11-25 가네꼬히사시 전자빔을 사용하는 패턴 노광 방법
JP2000306827A (ja) * 1999-02-18 2000-11-02 Hitachi Ltd 荷電粒子線描画装置及びパターン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110045305A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 반도체 소자를 위한 패턴의 보정 방법
US8105737B2 (en) 2009-10-26 2012-01-31 Samsung Electronics Co., Ltd. Method of correcting patterns for semiconductor device
US8232029B2 (en) 2009-10-26 2012-07-31 Samsung Electronics Co., Ltd. Methods of fabricating a photomask and use thereof

Also Published As

Publication number Publication date
TWI233149B (en) 2005-05-21
JP2003151885A (ja) 2003-05-23
US20030093767A1 (en) 2003-05-15
JP3686367B2 (ja) 2005-08-24
US6845497B2 (en) 2005-01-18

Similar Documents

Publication Publication Date Title
KR20030040074A (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
KR101671322B1 (ko) 가변 성형 빔 리소그래피를 이용하여 레티클을 설계 및 제조하기 위한 방법
JP6001040B2 (ja) ２次元ドーズマップおよび荷電粒子ビームリソグラフィを用いたレチクルの設計および製造のための方法
TWI471744B (zh) 用於粒子束寫入裝置之鄰近效應及劑量校正的方法與系統
JP5133087B2 (ja) 半導体装置の製造方法
KR101690063B1 (ko) 반도체 소자를 제조하기 위한 방법 및 표면 상에 원형 패턴을 형성하고 분할하기 위한 방법
US20140007023A1 (en) Method for proximity correction
US20150082258A1 (en) Method for Forming Circular Patterns on a Surface
US20050221204A1 (en) Electron beam writing method and lithography mask manufacturing method
KR20010024117A (ko) 디자인 룰 체킹 시스템 및 방법
WO2000043839A9 (en) Hybrid aerial image simulation
KR20110021698A (ko) 하전 입자 빔 리소그래피에 의해 곡선 캐릭터들을 사용하여 패턴을 형성하고 분할하기 위한 방법
WO2013043406A1 (en) Method and system for optimization of an image on a substrate to be manufactured using optical lithography
KR20200028088A (ko) 반도체 소자의 레이아웃 패턴 분할 방법 및 이를 포함하는 광 근접 보정 방법
CN106469235A (zh) 集成电路方法以及集成电路设计系统
US6221539B1 (en) Mask pattern correction method and a recording medium which records a mask pattern correction program
TWI595325B (zh) 用於使用帶電粒子束微影術之尺寸均勻性的方法及系統
JP5792189B2 (ja) 複数の露光経路を利用して荷電粒子ビームリソグラフィを用いてパターンをフラクチャリングするための方法およびシステム
US6531251B2 (en) Proximity effect correction methods
WO2013073694A1 (ja) パターンを描画する方法及び装置
JP2005019426A (ja) パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application