KR20030026837A - 평균전압 산출회로를 갖는 번인장치 - Google Patents

평균전압 산출회로를 갖는 번인장치 Download PDF

Info

Publication number
KR20030026837A
KR20030026837A KR1020020050457A KR20020050457A KR20030026837A KR 20030026837 A KR20030026837 A KR 20030026837A KR 1020020050457 A KR1020020050457 A KR 1020020050457A KR 20020050457 A KR20020050457 A KR 20020050457A KR 20030026837 A KR20030026837 A KR 20030026837A
Authority
KR
South Korea
Prior art keywords
burn
test
circuit
voltage
average voltage
Prior art date
Application number
KR1020020050457A
Other languages
English (en)
Other versions
KR100500888B1 (ko
Inventor
하시모토오사무
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030026837A publication Critical patent/KR20030026837A/ko
Application granted granted Critical
Publication of KR100500888B1 publication Critical patent/KR100500888B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2849Environmental or reliability testing, e.g. burn-in or validation tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/003Measuring mean values of current or voltage during a given time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명에서의 번인장치(200)내의 기능 테스트회로(21)는, 번인보드(30)상에 실장되어, 정상적으로 동작하는 복수의 피검사장치 DUT를 특정한다. 평균전압 산출회로(26)는, 실장부(1)상에서 특정된 복수의 피검사장치에 인가된 시험전압 V에 대해서 평균전압 Vave을 산출한다. 전압보정회로(27)는, 평균전압 Vave을 받아, 장치전원발생회로(13)로부터 출력되는 설정전압 Vs를 제어하기 위한 제어신호 Vout를 출력한다. 이 때문에, 본 번인장치(200)는, 피검사장치 DUT에 인가하는 시험전압(V)을 높은 정밀도로 용이하게 설정할 수 있다.

Description

평균전압 산출회로를 갖는 번인장치{BURN-IN APPARATUS HAVING AVERAGE VOLTAGE CALCULATING CIRCUIT}
본 발명은 반도체 집적회로장치를 번인(burn-in) 테스트를 하기 위한 번인장치에 관한 것이다.
반도체 집적회로장치의 검사공정에서는 번인 테스트가 실시된다. 번인 테스트는, 양산한 반도체 집적회로장치 중에서 초기 불량이 될 가능성이 있는 반도체 집적회로장치를 출하 전에 미리 제거하는 것을 목적으로 한다.
도 4는 종래의 번인장치의 구성을 나타낸 개략적인 블록도이다.
도 4를 참조하여, 번인장치(100)는 본체(10)와 번인보드(11)를 포함한다. 본체(10)는, 장치 전원발생회로(12)를 포함한다. 장치 전원발생회로(12)는, 번인 테스트시, 번인보드(11)에 설정전압 Vs를 공급한다. 설정전압 Vs에 관해서는 후술한다. 번인보드(11)는, 검사대상이 되는 복수의 반도체 집적회로장치(이하, 반도체 집적회로장치를 피검사장치라고 함) DUT를 실장한다. 실장된 복수의 피검사장치 DUT 각각은, 보호저항소자 R1을 통해 장치 전원발생회로(12)와 접속된다.
번인 테스트 중에 복수의 피검사장치 DUT 중 몇 개가 파괴된 경우, 보호저항소자 R1은, 다른 복수의 피검사장치 DUT에 인가되는 전압이 파괴된 피검사장치 DUT에 의해 영향을 받는 것을 방지한다.
따라서, 번인장치(100)가 복수의 피검사장치 DUT 각각에, 시험전압 V를 인가시키는 경우, 장치 전원발생회로(12)로부터 출력되는 설정전압 Vs는 보호저항소자R1에 의한 전압강하를 고려하여 다음과 같이 설정된다.
Vs= V+iR
여기서, i는 피검사장치 DUT 각각의 소비 전류값이고, R은 보호저항소자 R1의 저항값이다.
그러나 피검사장치 DUT인 반도체집적회로장치의 종류와, 번인 테스트시의 시험속도였던 시험조건에 의해, 피검사장치의 소비 전류값 i는 다르게 된다. 그 결과, 설정전압 Vs는 피검사장치의 종류마다 및 시험조건마다 설정될 필요가 있었다.
종래의 번인장치(100)에서는, 설정전압 Vs의 설정은 수작업으로 이루어졌다. 그 결과, 빈번한 설정전압 Vs의 설정은, 작업부하를 크게 하였다.
또한, 피검사장치 DUT 각각의 제조 변동의 불규칙에 의해, 피검사장치 각각의 소비 전류값 i는 다른 값이 된다. 그 결과, 시험전압 V의 정밀도를 상승시키기 위해서는 작업부하가 증대되었다.
본 발명의 목적은 피검사장치에 인가하는 시험전압을 높은 정밀도로 용이하게 설정할 수 있는 번인장치를 제공하는 것이다.
도 1은 본 발명의 실시예에 있어서 번인장치의 구성을 나타낸 개략적인 블록도,
도 2는 도 1의 전압보정회로의 구성을 나타낸 회로도,
도 3은 도 1에 나타낸 번인장치(200)의 동작을 나타낸 순서도,
도 4는 종래의 번인장치의 구성을 나타낸 개략적인 블록도이다.
*도면의 주요 부분에 대한 부호의 설명*
1, 2 : 실장부10, 20 : 본체
11, 30 : 번인보드12, 13 : 장치 전원발생회로
21 : 기능 테스트회로22 : 타이밍 발생회로
23 : 패턴발생회로24 : 드라이버 및 비교기
25 : 테스트결과 처리회로26 : 평균전압 산출회로
27 : 전압보정회로28 : 제어회로
40 : 내부전원노드50 : 접지노드
60 : 정전류원100, 200 : 번인장치
본 발명에 따른 번인장치는, 번인보드와, 장치 전원발생회로와, 평균전압 산출회로와, 전압보정회로를 포함한다. 번인보드는, 복수의 피검사장치를 실장한다. 장치 전원발생회로는, 번인보드에 실장된 복수의 피검사장치에 번인 시험용의 시험전압을 공급한다. 평균전압 산출회로는, 피검사장치 각각에 공급되는 시험전압을 측정하여, 그 평균전압을 출력한다. 전압보정회로는, 평균전압에 따라서, 장치 전원발생회로를 제어하는 제어신호를 출력한다.
이에 따라, 번인장치는, 평균전압 산출회로에서 산출된 평균전압에 따라서, 시험전압을 설정할 수 있다.
바람직하게는, 전압보정회로는, 비교기를 포함한다. 비교기는 평균전압과, 소정의 전압을 받아 제어신호를 출력한다.
이에 따라, 번인장치는, 평균전압과 소정의 전압을 비교하여, 그 결과에 따라 장치 전원발생회로를 제어한다. 따라서, 장치 전원발생회로로부터 출력되는 시험전압의 정밀도를 상승시킬 수 있다.
더욱 바람직하게는, 번인장치는, 번인보드에 실장 되어있는 복수의 피검사장치를 검지하는 검지회로를 포함하고, 평균전압 산출회로는 검지회로에 의해 검지된 피검사장치 각각에 공급되는 시험전압을 측정하여, 그 평균전압을 출력한다.
이에 따라, 번인장치는, 번인보드에 실장 되어있는 피검사장치에 대해서 시험전압을 측정할 수 있다. 그 결과, 설정된 시험전압의 정밀도가 상승한다.
더욱 바람직하게는, 검지회로는, 복수의 피검사장치 중 동작 가능한 2이상의 피검사장치를 검지한다.
이에 따라, 번인장치는, 번인보드에 실장되어 있고, 또한 시험에 의해 파괴되지 않은 피검사장치를 검지할 수 있다. 그 결과, 보다 정밀도가 높은 시험전압을 설정할 수 있다.
바람직하게는, 검지회로는, 복수의 피검사장치에 기능 테스트를 실시하기 위한 기능 테스트 실시회로를 포함하고, 평균전압 산출회로는 기능 테스트에 응답한 평균전압을 출력한다.
이에 따라, 번인장치는 기능 테스트에 의해 번인보드에 실장되어 있는 피검사장치를 검지할 수 있다.
바람직하게는, 평균전압 산출회로는, 복수의 피검사장치 중, 2이상의 피검사장치 각각에 공급되는 시험전압을 측정하여, 그 평균전압을 출력한다.
이에 따라, 번인장치는 시험전압을 측정하기 위한 배선을 설치하는 데 필요한 면적을 감소할 수 있다.
[발명의 실시예]
이하, 발명의 실시예를 도면을 참조하여 자세히 설명한다. 이때, 도면에서, 동일 또는 상당부분에는 동일부호를 부착하여 그 설명은 반복하지 않는다.
도 1은 본 발명의 실시예에 있어서 번인장치의 구성을 나타낸 개략적인 블록도이다.
도 1을 참조하여, 번인장치(200)는, 본체(20)와 복수의 피검사장치를 실장하는 번인보드(30)를 포함한다.
번인보드(30)는, 복수의 피검사장치 DUT를 실장하는 실장부 1∼n(n은 자연수)을 포함한다.
실장부(1)는, m(m은 자연수)개의 피검사장치 DUT1∼DUTm을 실장할 수 있다. 실장된 각 피검사장치 DUT는, 보호저항소자 R1을 통해 본체(20)내의 장치 전원발생회로(13)에 결합된다. 또한, 실장부(1)에 실장된 복수의 피검사장치 DUT1∼DUTm 각각은, 본체(20)로부터 출력되는 테스트패턴신호를 받는다. 테스트패턴신호에 관해서는 후술한다. 이때, 실장부(1)는 복수의 피검사장치 DUT1∼DUTm을 실장하기 위한 복수의 소켓(도시하지 않음)을 포함한다.
또한, 실장부(1)상에 실장된 복수의 피검사장치 각각은, 본체(20)내의 평균전압 산출회로(26)에 결합된다. 평균전압 산출회로(26)에 대해서는 후술한다.
실장부 2∼n상에 실장되는 복수의 피검사장치는 평균전압 산출회로(26)와는 결합되지 않는다. 실장부 2∼n의 그 밖의 구성은, 실장부(1)와 동일하므로, 그 설명은 반복하지 않는다.
이상으로부터 번인보드(30)에 실장 가능한 피검사장치는 n×m개가 된다.
본체(20)는, 장치 전원발생회로(13), 기능 테스트회로(21), 평균전압 산출회로(26), 전압보정회로(27) 및 제어회로(28)를 포함한다.
기능 테스트회로(21)는, 번인보드(30)상에 실장된 복수의 피검사장치에 대하여 기능테스트를 실시한다. 기능 테스트회로(21)는, 타이밍 발생회로(22), 패턴발생회로(23), 드라이버 및 비교기(24) 및 테스트결과 처리회로(25)를 포함한다.
타이밍 발생회로(22)는, 기능 테스트시의 기본이 되는 기준신호를 출력한다. 타이밍 발생회로(22)로부터 출력되는 기준신호는, 기능 테스트시의 사이클 타임을결정한다.
패턴발생회로(23)는, 타이밍 발생회로(22)로부터 출력된 기준신호에 동기하여, 미리 설정된 테스트 패턴신호를 출력한다.
드라이버 및 비교기(24)는, 테스트 패턴신호를 번인보드(30)상에 실장된 복수의 피검사장치 DUT에 출력한다. 또한, 테스트 패턴신호를 받은 각 피검사장치 DUT로부터 출력된 신호를 받아 각 피검사장치가 정상적으로 동작했는지 아닌지의 여부를 판정하여, 판정결과를 테스트결과 처리회로(25)에 출력한다. 판정은, 번인보드(30)상에 실장된 복수의 피검사장치 각각을 특정하여, 각 피검사장치마다 행해진다.
테스트결과 처리회로(25)는, 드라이버 및 비교기(24)로부터 출력된 판정결과를 기억한다. 이 때, 테스트결과 처리회로(25)는, 각 피검사장치마다 그 판정결과를 기억한다.
평균전압 산출회로(26)는, 테스트결과 처리회로(25)에 기억된 판정결과를 받아, 실장부(1)상에 실장되어, 정상적으로 동작한 복수의 피검사장치에 인가된 시험전압 V를 측정하여, 그 측정결과의 평균전압 Vave을 산출한다. 평균전압 산출회로(26)는, 산출한 평균전압 Vave을 전압보정회로(27)에 출력한다.
도 2는 도 1의 전압보정회로의 구성을 나타낸 회로도이다.
도 2를 참조하여, 전압보정회로(27)는 비교기로 구성된다.
도 2를 참조하여, 전압보정회로(27)는, N채널 MOS트랜지스터 QN1, QN2와 P채널 MOS 트랜지스터 QP1, QP2를 포함한다. 트랜지스터 QP1 및 QP2의 소스는 함께 내부전원노드(40)에 접속된다. 또한, 트랜지스터 QP1 및 QP2의 게이트는, 서로 접속되어, 트랜지스터 QP1은 다이오드 접속된다.
트랜지스터 QN1의 드레인은 트랜지스터 QP1의 드레인에, 트랜지스터 QN2의 드레인은 트랜지스터 QP2의 드레인에 각각 접속된다. 트랜지스터 QN1 및 QN2의 소스는 함께 정전류원(60)에 접속된다. 트랜지스터 QN1의 게이트에는 참조전압 Vref이, 트랜지스터 QN2의 게이트에는 평균전압 Vave이 각각 입력되어, 트랜지스터 QP2와 트랜지스터 QN2의 접속점인 출력노드 A1로부터 제어신호 Vout가 출력된다.
여기서, 참조전압 Vref는 후술하는 제어회로(28)로부터 출력된다.
정전류원(60)은 접지노드(50)에 접속된다.
다시 도 1로 되돌아가서, 장치 전원발생회로(13)는, 번인보드(30)상에 실장된 복수의 피검사장치 DUT에 대하여 시험전압 V를 공급하기 위해서, 설정전압 Vs를 출력한다.
또한, 장치 전원발생회로(13)는, 제어신호 Vout를 받아 출력하는 시험전압 V의 값을 제어한다.
제어회로(28)는, 복수의 종류의 번인 테스트 프로그램을 기억하고 있다. 제어회로(28)는, 번인 테스트 프로그램을 선정하고, 번인 테스트시에 피검사장치 DUT에 인가하는 시험전위 V의 정보를 장치 전원발생회로(13)에 출력한다. 또한, 선정한 번인 테스트 프로그램에 따라 참조전압 Vref을 평균전압 보정회로(27)에 출력한다.
이상의 구성을 갖는 번인장치(200)의 동작에 대해서 설명한다.
도 3은 도 1에 나타낸 번인장치(200)의 동작을 나타낸 순서도이다.
도 3을 참조하여, 처음에 번인장치(200)내의 제어회로(28)가 테스트 NoT=1의 테스트를 선택한다(단계 S1). 여기서 테스트 NoT(T는 자연수)란, 번인장치(200)에서 행해지는 복수의 종류의 번인 테스트 각각에 부착한 번호이다. 번인장치(200)는 번인보드(30)에 실장된 복수의 피검사장치 DUT에 대하여, 테스트 No마다 번인 테스트를 실시한다. 이때, 테스트 NoT를 부착한 복수의 번인 테스트의 테스트 프로그램은, 도 1의 제어회로(28)내에 있는 하드디스크(도시하지 않음)에 기억되어 있다.
단계 S1에 있어서, 제어회로(28)는 테스트 No1에서 각 피검사장치 DUT에 인가하는 시험전압 V를 공급하도록 장치전원발생회로(13)에 지령한다. 시험전압 V는 테스트 No마다 미리 설정되어 있고, 각 테스트 No마다의 시험전압 V의 데이터는 제어회로(28)내에 있는 하드디스크에 미리 기억되어 있다.
계속해서, 번인장치(200)는, 번인보드(30)상의 복수의 피검사장치 DUT에 대하여 기능 테스트를 실시한다(단계 S2). 기능 테스트는 예를 들면, 마치(march) 패턴 테스트이다.
이 때, 기능 테스트회로(21)는, 테스트 패턴신호를 출력한다. 더욱이, 테스트 패턴신호를 받은 각 피검사장치 DUT로부터 출력된 신호를 사용하여, 각 피검사장치 DUT가 정상적으로 동작하였는지 여부를 판정하여, 그 판정결과를 기능 테스트회로(21)내의 테스트결과 처리회로(25)에 기억한다. 단계 S2의 동작에 의해, 번인장치(200)는, 번인보드(30)상에 실장되고, 파괴되지 않은 피검사장치 DUT를 특정할 수 있다.
다음에, 장치 전원발생회로(13)는, 각 피검사장치 DUT에 시험전압 V를 인가하기 위해서 설정전압 Vs를 출력한다. 번인장치(200)내의 평균전압 산출회로(26)는, 테스트결과 처리회로(25)내에 기억된 판정결과를 사용하여, 피검사장치 DUT에 실제로 인가되어 있는 시험전압 V를 측정한다(단계 S3).
구체적으로는, 평균전압 산출회로(26)는, 실장부(1)상의 복수의 피검사장치 DUT1∼DUTm의 판정결과를 테스트결과 처리회로(25)로부터 취득한다. 평균전압 산출회로(26)는, 취득한 판정결과로부터 실장부(1)상에 실장되고, 정상적인 동작을 한 복수의 피검사장치 DUT를 특정한다. 그리고, 평균전압 산출회로(26)는, 특정한 복수의 피검사장치 DUT에 인가되어 있는 시험전압 V를 측정한다.
다음에, 평균전압 산출회로(26)는, 단계 S3에서 측정한 시험전압의 평균전압 Vave를 산출한다(단계 S4). 평균전압 산출회로(26)는, 산출한 평균전압 Vave을 전압보정회로(27)로 출력한다.
다음에, 전압보정회로(27)는, 평균전압 Vave를 받아 제어신호 Vout를 출력한다(단계 S5). 이 때, 참조전압 Vref는 제어회로(28)로부터 출력되어 테스트 No마다 그 값은 다르다. 전압보정회로(27)는, 제어신호 Vout를 장치 전원발생회로(13)에 출력한다.
다음에, 장치 전원발생회로(13)는, 상기 받은 제어신호 Vout의 전압값이 허용범위내인지 아닌지를 판정한다(단계 S6). 제어신호 Vout의 허용범위값은 미리 장치 전원발생회로(13)내에 기억되어 있다.
판정의 결과, 상기 받은 제어신호 Vout가 허용범위라고 장치전원발생회로(13)가 판정하였을 때, 번인장치(200)는 테스트 No1의 번인 테스트를 실행한다(단계 S7).
시험 종료 후, 제어회로(28)는 테스트 NoT=2를 선택하여(단계 S8), 번인장치(200)는 다시 단계 S2로부터 동작을 개시한다.
한편, 단계 S6에서의 판정 결과, 상기 받은 제어신호 Vout가 허용범위를 초과하고 있다고 장치 전원발생회로(13)가 판정하였을 때, 장치 전원발생회로(13)는 제어신호 Vout에 따라서 설정전압 Vs를 보정한다(단계 S9). 장치 전원발생회로(13)에는, 제어신호 Vout에 따라 설정전압 Vs의 보정량이 미리 기억되어 있어, 장치 전원발생회로(13)는 상기 받은 제어신호 Vout에 의해 결정되는 보정량에 의거하여 설정전압 Vs를 보정한다.
단계 S9에서 설정전압 Vs를 보정한 후, 번인장치(200)의 동작은 다시 단계 S3으로 되돌아간다. 전압보정회로(27)로부터 출력되는 제어신호 Vout가 허용범위 내로 될 때까지, 단계 S9의 보정동작은 반복된다.
이번에 개시된 실시예는 모든 점에서 예시에 있어서 제한적인 것이 아니라고 해석되어야 한다. 본 발명의 범위는 상술한 실시예가 아니라 특허청구 범위에 의해서 정해져, 특허청구 범위와 균등한 의미 및 그 범위 내에서의 모든 변경이 포함되는 것을 의도하는 것이다.
본 발명에 의한 번인장치는, 피검사장치에 인가된 시험전압을 피검사장치마다 측정하여, 그 평균전압을 산출한다. 또한, 번인장치는 산출된 평균전압을 사용하여, 시험전압을 보정한다. 그 결과, 번인장치는, 피검사장치에 인가하는 전원전압을 높은 정밀도로 용이하게 설정할 수 있다.

Claims (3)

  1. 복수의 피검사장치 DUT1∼DUTnm를 실장 가능한 번인보드(30)와,
    상기 번인보드(30)에 실장된 상기 복수의 피검사장치 DUT1∼DUTnm에 번인 시험용 시험전압 V를 공급하는 장치 전원발생회로(13)와,
    상기 피검사장치 DUT1∼DUTnm 각각에 공급되는 상기 시험전압 V를 측정하여, 그 평균전압 Vave을 출력하는 평균전압 산출회로(26)와,
    상기 평균전압 V에 따라서 상기 장치 전원발생회로(13)를 제어하는 제어신호 Vout를 출력하는 전압보정회로(27)를 구비한 것을 특징으로 하는 번인장치(200).
  2. 제 1 항에 있어서,
    상기 번인장치(200)는, 상기 번인보드(30)에 실장되어 있는 상기 복수의 피검사장치 DUT1∼DUTnm를 검지하는 검지회로(21)를 포함하고,
    상기 평균전압 산출회로(26)는, 상기 검지회로(21)에 의해 검지된 상기 피검사장치 DUT1∼DUTnm 각각에 공급되는 상기 시험전압 V를 측정하여, 그 평균전압 Vave을 출력하는 것을 특징으로 하는 번인장치(200).
  3. 제 2 항에 있어서,
    상기 검지회로(21)는, 상기 복수의 피검사장치 DUT1∼DUTnm 중, 동작 가능한 2이상의 피검사장치 DUT1∼DUTnm를 검지하는 것을 특징으로 하는 번인장치(200).
KR10-2002-0050457A 2001-09-28 2002-08-26 평균전압산출회로를 갖는 번인장치 KR100500888B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001299604A JP2003107135A (ja) 2001-09-28 2001-09-28 バーンイン装置
JPJP-P-2001-00299604 2001-09-28

Publications (2)

Publication Number Publication Date
KR20030026837A true KR20030026837A (ko) 2003-04-03
KR100500888B1 KR100500888B1 (ko) 2005-07-14

Family

ID=19120336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0050457A KR100500888B1 (ko) 2001-09-28 2002-08-26 평균전압산출회로를 갖는 번인장치

Country Status (5)

Country Link
US (1) US6703854B2 (ko)
JP (1) JP2003107135A (ko)
KR (1) KR100500888B1 (ko)
DE (1) DE10235461A1 (ko)
TW (1) TW557530B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114879071A (zh) * 2022-05-17 2022-08-09 北京交通大学 一种基于平均电压的锂离子电池老化模式在线诊断方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
CN1330971C (zh) * 2003-06-20 2007-08-08 统宝光电股份有限公司 老化测试系统
US20060290366A1 (en) * 2005-06-28 2006-12-28 Intel Corporation Monitoring multiple electronic devices under test
KR100843353B1 (ko) * 2006-11-20 2008-07-03 안순태 번-인 장치
JP4802259B2 (ja) * 2009-03-23 2011-10-26 株式会社東芝 テスト装置、テスト方法および補正電圧算出装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
JPH06510122A (ja) * 1991-08-23 1994-11-10 エヌチップ インコーポレイテッド パッケージされていない集積回路のバーン・イン技術
JPH05281292A (ja) * 1992-03-30 1993-10-29 Ando Electric Co Ltd Ad回路を使用するicテスタ
US5389556A (en) * 1992-07-02 1995-02-14 Lsi Logic Corporation Individually powering-up unsingulated dies on a wafer
JPH0653299A (ja) 1992-07-31 1994-02-25 Tokyo Electron Yamanashi Kk バーンイン装置
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
JPH09205121A (ja) 1996-01-24 1997-08-05 Hitachi Ltd 検査方法および装置
JPH1172538A (ja) * 1997-08-29 1999-03-16 Ando Electric Co Ltd Ic試験装置、ic試験装置における測定方法及び記憶媒体
KR100244494B1 (ko) * 1997-09-19 2000-02-01 김영환 번인전압 제어회로
JP2000074986A (ja) * 1998-08-31 2000-03-14 Ando Electric Co Ltd デバイス試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114879071A (zh) * 2022-05-17 2022-08-09 北京交通大学 一种基于平均电压的锂离子电池老化模式在线诊断方法

Also Published As

Publication number Publication date
TW557530B (en) 2003-10-11
JP2003107135A (ja) 2003-04-09
US20030062918A1 (en) 2003-04-03
KR100500888B1 (ko) 2005-07-14
US6703854B2 (en) 2004-03-09
DE10235461A1 (de) 2003-04-17

Similar Documents

Publication Publication Date Title
EP0811850B1 (en) High resolution supply current test system
US9746520B2 (en) Systems and methods mitigating temperature dependence of circuitry in electronic devices
EP1865333A1 (en) Current measuring device, testing device, current measuring method and testing method
US5554928A (en) Manufacturing defect analyzer
EP1440328B1 (en) Method and apparatus for calibration and validation of high performance dut power supplies
US5970074A (en) Method and apparatus for measuring threshold characteristic of semiconductor integrated circuit
US10481204B2 (en) Methods and systems to measure a signal on an integrated circuit die
CN101473237A (zh) 具有测试结构的半导体器件以及半导体器件测试方法
KR100500888B1 (ko) 평균전압산출회로를 갖는 번인장치
CN112945418B (zh) 集成芯片的测温装置及测温方法
US9625520B2 (en) Latch-up test device and method for testing wafer under test
US20090243588A1 (en) Semiconductor device
JPH05133997A (ja) Ic試験装置の較正方法
Wan et al. Embedded instruments for enhancing dependability of analogue and mixed-signal IPs
US20100079163A1 (en) Measurement equipment, test system, and measurement method
JP3398755B2 (ja) Icテスタの電流測定装置
US6720788B2 (en) High resolution current measurement method
JPH1194919A (ja) 電子ユニットの検査方法
KR20010081625A (ko) 테스트 중인 반도체 디바이스를 이용한 반도체 테스트장치의 타이밍 파라메터 점검 및 보정 방법
JP2003248029A (ja) 半導体装置の試験方法
TW202124989A (zh) 電子元件測試裝置與方法
KR100492994B1 (ko) 논리 디바이스 테스트 장치 및 방법
KR19990048279A (ko) 전압측정에 의한 누설전류 검사방법 및 장치
Dorman Hardware Probing Interface and Test Robustness
JP2003344501A (ja) 半導体集積回路試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090623

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee