TW557530B - Burn-in apparatus - Google Patents

Burn-in apparatus Download PDF

Info

Publication number
TW557530B
TW557530B TW091118898A TW91118898A TW557530B TW 557530 B TW557530 B TW 557530B TW 091118898 A TW091118898 A TW 091118898A TW 91118898 A TW91118898 A TW 91118898A TW 557530 B TW557530 B TW 557530B
Authority
TW
Taiwan
Prior art keywords
test
voltage
circuit
aging test
devices
Prior art date
Application number
TW091118898A
Other languages
English (en)
Inventor
Osamu Hashimoto
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW557530B publication Critical patent/TW557530B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2849Environmental or reliability testing, e.g. burn-in or validation tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/003Measuring mean values of current or voltage during a given time interval

Description

557530 五、發明說明(1) [發明之背景] 曼領域 本会明有關於用來對丰導_ 之老化測試裝置。 肢電路裝置實施老化測試 技術之說日q 在半導體積體電路裝置之檢查步杂 老化測試之目的是在中皆a ^田 貝知有老化測试。 -^ , 疋在出知刖攸大罝生產之半導俨接辦雷路 置。 曰有初^不良之半導體積體電路裝 圖4是概略方塊圖,用夾矣 羽 造: …自知之老化測試裝置之構 11::化古測/式裝置1 〇°包含有本體1 〇和老化測試板 .本肢10包含有裝置電源產生電路12。 路1 2在老化測試時用來將执 “、 η。〜+ rv 將6又疋電壓VS供給到老化測試板 檢查f於後面說明。老化測試板11組裝有成為 :▲夕個半導體積體電路裝置(以下將半導體積體 電路裝置稱為被檢杳步詈)MT导肢積 々饭細笪裝置)DUT。被組裝之多個被檢查裝置 路12連接。’經由保護電阻元件以形成與裝置電源產生電 ί老化測試中,當多個被檢查裝置DUT中有數個被破壞 ί時’保濩電阻元件R1可以防止施加在其他之多個被 f 一哀置DUT之電壓,受到被破壞之被檢查裝置DUT之影 響。 因此’當老化測試裝置丨〇〇對多個被檢查裝置DUT之各 1 第5頁 C:\2D-CODE\9MO\91118898.ptd 557530 五、發明說明(2) '~ 個’施加試驗電壓V之情況時,考慮到從裝置電源產生電 路12輸出之設定電壓vs會由於保護電阻元件们而產生電壓 下降,所以以下述方式設定。
Vs=V+iR 此處之i是被檢查裝置DUT之各個之消耗電流值,r是保 護電阻元件R1之電阻值。 μ 但是,依照被檢查裝置DUT之半導體積體電路裝置之種 類,和老化測試時之試驗速度之試驗條件,被檢查裝置之 消耗電流值i會成為不同。其結果是需要對每一種之被檢 查裝置和試驗條件設定其設定電壓Vs。 # 在習知之老化測試裝置1〇〇中,設定電壓Vs之設定以手 工作業進行。其結果是頻繁之設定電壓v s之設定使作業負 另外,由於被檢查裝置DUT之各個之製造不規性,被檢 查裝置之各個之消耗電流值i成為不同之值。其結果是要 提高試驗電壓V之精確度時,會使作業負擔增大。 [發明之概要] 本發明之目的是提供老化 確度設定施加在被檢查裝置 本發明之老化測試裝置包 生電路,平均電壓算出電路 板組裝有多個被檢查裝置。 老化測試板之多個被檢查裝 驗電壓。平均電壓算出電路 測試裝置,可以很容易以高精 之试驗電壓。 含有老化測試板,裝置電源產 ,和電壓校正電路。老化測試 裝置電源產生電路對被組裝在 置’供給老化測試試驗用之試 測定供給到各個被檢查裝置之
557530 五、發明說明(3) 試驗電壓,藉以輸出其平均電壓。電壓校正 電塵’輸出用以控制裝置電源產生電路之控制信號:平均 利用此種方式,老化測試裝置依照平均電 算出之平均電壓,可以設定試驗電壓。 出電路所 最好使電愿校正電路包含右+ & $ 壓和指定之電歷,用來輸出控制信號。k ^盗接文平均電 利用此種方式’老化測試裝置使平均電壓和 · 進行,’依照其結果控制該裝置 ::屋 可:試驗-之精 組裝在老化測試板之多=:查包=檢 :來測定供給到檢測電路所;= 驗電壓,藉以輸出其平均電壓。 ㈣查裝置之试 利用此種方式’老化測試裝置 試板之被檢杳裝置之H疋被、,且裝在老化測 之試驗電壓:電壓。其結果是可以提高被設定 個^ :之ί:使檢測電路進行檢測多個被檢查裝置中之2 個以上之可動作之被檢查裝置。 < 直干之2
利用此種方式,去]卜、、目I 試板,而且夫^ μ i ΐ裝置可以檢測被組裝在老化測 以以更古< # &式驗破破壞之被檢查裝置。其結果是可 以更同之精確度設定試驗電壓。 疋 被πϊϊ:;路包含有功能測試實施電路,用來對多個 以回應功能測試之平均電壓t均電昼县出電路進行輸出用 c-\2D-〇〇DE\91-1〇\91118898.
Ptd 第7頁 557530 五、發明說明(4) 利用此種方式,老化測試裝置可以利用功能測試檢測被 組裝在老化測試板之被檢查裝置。 最好使平均電壓算出電路測定供給到多個被檢查裝置中 之2個以上之被檢查裝置之各個之試驗電壓,藉以輸出其 平均電壓。 利用此種方式,老化測試裝置可以減小用以測定試驗電 壓用之配線之設置所需要之面積。 本發明之老化測試裝置對每一個被檢查裝置,測定施加 在被檢查裝置之試驗電壓,算出其平均電壓。另外,老化 測試裝置使用所算出之平均電壓用來進行試驗電壓之校 正。其結果是老化測试裝置可以很容易以高精確度設定施 加在被檢查裝置之電源電壓。 下面經由聯合附圖之詳細說明當可對本發明之上述和其 他目的、特徵、觀念和優點更加明白。 [較佳實施形態之說明] 下面將參照圖面用來洋細的次》明本發明之實施形態。另 外在圖中之相同或相當之部份附加相同之元件編號,而不 再重複其說明。 圖1是概略方塊圖,用來表示本發明之實施形態之老化 測試裝置之構造。 參照圖1 ’老化」則試寰置2〇〇包含有本體20和用以組裝多 個被檢查裝置之老化測試板3 〇。
557530 五、發明說明(5) 組裝部1可以組裝m(m為自然數)個之被檢查裝置⑽以 DUTm。被組裝之各個被檢查裝置DUT經由保護電阻元件 R1,結合到本體2〇内之裝置電源產生電路13。另外,被組 裝在組裝部1之多個被檢查裝置DUT1 〜DUTm之各個,接受 從本體20輸出之測試型樣信號。測試型樣信號將於後面說 明。另外,組裝部1包含有多個插座(圖中未顯示)用來組 裝多個之被檢查裝置DUT1〜DUTm。 另外,被組裝在組裝部丨上之多個被檢查裝置之各個, 結合到本體20内之平均電壓算出電路26。 路26將於後面說明。 电芏开出電 被組^在組裝部2〜n上之多個被檢查裝置,未結合到 均電壓算出電路26。·裝部2〜η之其他構造因為與組裝部 1相同,所以不再重複其說明。 ^照以上之方式,可組裝在老化測試板3G之被檢查裝置 成為η X m個。 伞ί =2「Q,3有裝置電源產生電路13 ’功能測試電路21 ’ 平均電壓舁出電路26,電壓校正電路27,和控制電路28。 2 =試電路21對被組裝在老化賴板3q ;22 測試電路21包含有時序產生ΐ 處理電路25。 ’驅動器和比較器24 ’和測試結果 時序產生電路22用來輸出作為功能測試時之 信號。從時序產生電路22輸出之其進广土羊 試時之循環時^ ㈣之基μ#』來決^功能測
C:\2D-00DE\9M0\91118898.ptd $ 9頁 557530
型樣產生電路23,與輸出自時序產生電路2 2之基準信號 同步的,輸出預先設定之測試型樣信號。 驅動器和比較器24將測試型樣信號輸出到被組裝在老化 測試f30上之多個被檢查裝置DUT。然後,接受從各個被 檢查裝置DUT(接受到有測試型樣信號)輸出之信號,用來 判定各個被檢查裝置是否正常動作,將判定結果輸出到測 试結果處理電路2 5。指定被組裝在老化測試板3 〇上之多個 被檢查裝置之各個,對各個被檢查裝置進行判定。 測試結果處理電路25記憶從驅動器和比較器24輸出之判 定結果。這時,測試結果處理電路25記憶各個被檢查裝置 之判定結果。 一、 平均電壓算出電路2 6接受被記憶在測試結果處理電路2 5 之判定結果,對於組裝在組裝部丨上而且正常動作之多個 被檢查裝置,測定其被施加之試驗電壓,算出其測定結果 之平均電壓Vave。平均電壓算出電路26將所算出之平^電 壓Vave輸出到電壓校正電路27。 圖2是電路圖,用來表示圖丨中之電壓校正電路之構造。 參照圖2,電壓校正電路2 7由比較器構成。 謝參^圖2 ’ f壓校正電路27包含有N通道M0S電晶體㈣' QN2和P通道M0S電晶體QP1、Qp2。電晶體㈣和㈣之 均連接到内部電源節點40。另外,電晶體Qpi和㈣之閉極 互相連接,和電晶體QP1成為二極體連接。 之没極連接到電晶體QP1之波極,電晶體㈣ 之及極連接到電晶體QP2之汲極。電晶體qm和之源極
557530 五、發明說明(7) 均連接到定電流源60。在電晶體QN1之閘極被輸入有參考 電壓Vref,在電晶體QN2之閘極被輸入有平均電壓Vave,
從電晶體QP2和電晶體QN2之連接點之輸出節點A1輸出控 信號V 〇 u t。 I 此處之參考電壓Vref從後面所述之控制電路28輸出。 定電流源6 0連接到接地節點$ 〇。 · 再度的回到圖1,裝置電源產生電路13輸出設定電壓 Vs,用來對被組裝在老化測試板3〇上之 DUT供給試驗電壓v ^ 低枚—展置 另外’裝置電源產生電路13接受控制信號ν_ 制輸出之試驗電壓V之值。 役 控制,路28記憶多種之老化測試程式。控制電路2 老化測試程式,將老化測試時施加在被檢杳 驗電位V之資訊,輸出到裝置電源產生電路。置另之= 依照述定之老化測試程式之失去雷厭v ; 校正電路27。 ~式之參考電歷Vref輸出到平均電壓 作了面將說明具有以上之構造之老化測試裝置2〇〇之動 J3是流程圖,用來表示圖1所示之老化測試裝置200之 參照圖3 ’首先’老化測試2 測試Ν〇Τ=1之測試(步·驟k剌電路28述擇 s此 ^ •驟S1) 〇此處之測試NoT(丁為自麸鉍、 疋心附加在以老化測試裝置2〇〇進 為自:、夕數) 個之號碼。老化測試裝置 二老化測试之各 置」00對被組裝在老化測試板30之
C:\2D-OODE\91-10\91118898.ptd 第頁 557530 五、發明說明(8) 多個被檢查裝f_ 外,附加有測iN〇L广母一個測試No之老化測試。另 在圖1中之控制1電路二個老化測試之測試程式’被記憶 在牛碑ς1 内之硬碟(圖中未顯示)。 I v驟31 ’控制電路28對f f雷、、廣漆& Φ , 0义, 令,供給在測試N〇l#“^置電產生電路13發出指 V。對於每加料個被檢查裝则T之試驗電壓 碟。 貝枓,破預先記憶在控制電路28内之硬 查』置DUT老^匕:則1裝置2〇0對老化測試板30上之多個被檢 ;;測試。貫施功能測試(步驟S2)。該功能測試例如匹配 無=時’、功能測試電路2丨輸出測試型樣信號。然後, G 2樣信號之各個被檢查裝置謝輸出信號,使用 各個被檢查裝置,是否正常動作,將該 ^疋…果圮憶在功能測試電路21内之測試結果處理電路 二利用步驟S2之動作,老化測試裝置2〇〇可以指定被組 、在2化測試板30上,而且未被破壞之被檢查裝置DUT。 其次,裝置電源產生電路13輸出設定電壓Vs用來對各個 7檢查裝置DUT施加試驗電壓v。老化測試裝置2〇〇内之平 均電壓算出電路26,使用被記憶在測試結果處理電路託内 之判定結果,用來測定實際施加在被檢查裝置DUT之 電壓V(步驟S3)。 1實質上,平均電壓算出電路26從測試結果處理電路託取 传、、且裝1上之多個被檢查裝置J) ^ τ 1〜D U T m之判定結果。
557530 五、發明說明(9) Π麼算出電路26利用所取得之判定結果,用來指定被 ::m上」而且正常動作之多個被檢查裝置斯。 :、梦署m丨τ句電屋#出電路26測定施加到被指定之多個被檢 查裝置DUT之試驗電壓v。 口攸檢 綸’平均電壓算出電路26算出在步驟S3所測定到之試 ^;: = fVaVe(步驟⑷。平均電壓算㈣ 斤:出之千均電壓Vave輸出到電壓校正電路2了。 制f 交正電路27接受平均電壓Vave,用來輸出控 鈐Ψ,糾2 時’參考電壓Vref從控制電路28 2;將栌制疒:V , = ίN〇 ’其值成為不同。電壓校正電路 ,控心號Vout輸出到裝置電源產生電路13。 置電源產生電路13判定所接受到之控制H V〇Ut之電壓值是否扃交故0㈤^ / t 现 之容許範圍值被預先圮#步驟S6)。才空制信號V〇Ut 依照判定之結;;…
Voiit是在容許範圍之裝置產^接文到之控制信號 ο π n -l ^ ’原產生電路1 3時,老仆、、目丨丨岬驻 置2Μ就實行Νο1之老化測試(步驟S7)。 老化測5式裝 在試驗完成後,控制雷敗9 8、踩 ^ 'ΡιΙ ^ & w onn ^ ^ 違擇測試 N〇T = 2 (步驟S8 ), 老1匕t式裝置200再度的從步驟S2開始動作。私8) 另外一方面,步驟S6之判定結果,合 之控制信號V〇ut超過容許範圍 :j ^為疋所接受到 之校正(步糊。在;= = 進行設定機 制信號v〇ut對應之設定電壓v 己憶有與控 里裝置電源產生電 第13頁 C:\2D-00DE\9】-】0\9】118898.ptd 557530 五、發明說明(10) 路1 3根據依照所接受到之控制信號¥〇討決校正 行設定電壓Vs之校正。 進 20。在之步動驟設定電㈣之校正之後,老化測試裝置 200之動作再度的回到步驟5;^重 作,直至從電壓校正電路27輸出之 ^ 又動 許範圍内。 &制4號Vout成為在容 雖然上面已經詳細的說明了本 說明只作舉例之用而無意用來限_ :且瞭解者上述之 和範圍只由所附之申請專利範月’本發明之精神 卜2 組裝部 10、20 本體 11 〜30 老化測試板 12、13 裝置電源產生電路 21 功能測試電路 22 時序產生電路 23 圖案產生電路 24 驅動器和比較器 25 測試結果處理電路 26 平均電壓算出電路 27 電壓校正電路 28 控制電路 40 内部電源節點 50 接地節點 元件編號之訪jg m ° C:\2D-C0DE\9M0\91118898.ptd 第14頁 557530 五、發明說明(11) 6 0 定電流源 100 ' 2 00 老化測試裝置
C:\2D-OODE\9MO\91118898.ptd 第15頁 557530 圖式簡單說明 圖1是概略方塊圖,用來表示本發明之實施形態之老化 測試裝置之構造。 圖2是電路圖,用來表示圖1中之電壓校正電路之構造。 圖3是流程圖,用來表示圖1所示之老化測試裝置之動 作。 圖4是概略方塊圖,用來表示習知之老化測試裝置之構 造0
C:\2D-OODE\91-10\91118898.ptd 第16頁

Claims (1)

  1. 557530 六、申請專利範圍 L 一種老化測試裝置(2〇〇),其特徵是包含有: 測"式板(3〇),可以組裝多個之被檢查裝置(ΜΤ1〜 (νϋ電I源產生電路(13) ’用來將老化測試用之試驗電壓 杳組戈在上述老化測試板(30)之上述多個被檢 查 I 置(DUT1 〜DUTnm); 平均值(Vave)和之各個之上述試驗電壓(V),11以輸出其 用二)’依照上述之平均電壓(―),輸出 (V: 電源產生電路(13)之控制信號 it2之11 ί專:範圍第11頁之老化測試裝置(2〇0),其中上 r包含有比較器(27),用來接受上述 控制二=r定之電壓(v叫 3/口申請專利範圍第!項之老化測試裂置(2〇〇),立中 來=試裝置(2°°)更包含有檢測電路(⑴、,用 置(^Τ^υίη:述老化測試板(3°)之上述多個被檢查裝 電二:^算出電路(26)用來測定供給到上述檢測 )所檢測到之上述各個被檢查裝置(DUT1 之4上述,驗電壓⑺,藉以輸出其平均二二D Μ 4.如申請專利範圍第3項之老化測試其中上 第17頁 C:\2D-OODE\9MO\91118898.ptd 557530 六、申請專利範圍 電路(21)更檢測上述多個被檢查裝置⑽1〜 ΜΐιιπΟ。之可動作之2個以上之被檢查裝置(DUT1〜 5上專利範圍第4項之老化測試裝置(2〇〇),其中 , 欢/則電路(21)包含有功能測試實 ^ 來對上述之多個被檢查裝置實施功能測;…⑵)’用 測=壓算出電路(26)輸出用以回應上述之功能 /只J Λ之上述平均電壓(Vave)。 刀月b 述6之ΪΠΐίΓ第1項之老化測試裝置(㈣’其中上 多個被檢查裝置(二? 咖〜DUTnn0之各個之上述 置 均電壓(Vave)。 电HV)错以輸出其平 第18頁 C:\2D-C0DE\91-10\91118898.ptd
TW091118898A 2001-09-28 2002-08-21 Burn-in apparatus TW557530B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001299604A JP2003107135A (ja) 2001-09-28 2001-09-28 バーンイン装置

Publications (1)

Publication Number Publication Date
TW557530B true TW557530B (en) 2003-10-11

Family

ID=19120336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091118898A TW557530B (en) 2001-09-28 2002-08-21 Burn-in apparatus

Country Status (5)

Country Link
US (1) US6703854B2 (zh)
JP (1) JP2003107135A (zh)
KR (1) KR100500888B1 (zh)
DE (1) DE10235461A1 (zh)
TW (1) TW557530B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
CN1330971C (zh) * 2003-06-20 2007-08-08 统宝光电股份有限公司 老化测试系统
US20060290366A1 (en) * 2005-06-28 2006-12-28 Intel Corporation Monitoring multiple electronic devices under test
KR100843353B1 (ko) * 2006-11-20 2008-07-03 안순태 번-인 장치
JP4802259B2 (ja) * 2009-03-23 2011-10-26 株式会社東芝 テスト装置、テスト方法および補正電圧算出装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
WO1993004375A1 (en) * 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
JPH05281292A (ja) * 1992-03-30 1993-10-29 Ando Electric Co Ltd Ad回路を使用するicテスタ
US5389556A (en) * 1992-07-02 1995-02-14 Lsi Logic Corporation Individually powering-up unsingulated dies on a wafer
JPH0653299A (ja) 1992-07-31 1994-02-25 Tokyo Electron Yamanashi Kk バーンイン装置
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
JPH09205121A (ja) 1996-01-24 1997-08-05 Hitachi Ltd 検査方法および装置
JPH1172538A (ja) * 1997-08-29 1999-03-16 Ando Electric Co Ltd Ic試験装置、ic試験装置における測定方法及び記憶媒体
KR100244494B1 (ko) * 1997-09-19 2000-02-01 김영환 번인전압 제어회로
JP2000074986A (ja) * 1998-08-31 2000-03-14 Ando Electric Co Ltd デバイス試験装置

Also Published As

Publication number Publication date
US6703854B2 (en) 2004-03-09
JP2003107135A (ja) 2003-04-09
KR20030026837A (ko) 2003-04-03
US20030062918A1 (en) 2003-04-03
KR100500888B1 (ko) 2005-07-14
DE10235461A1 (de) 2003-04-17

Similar Documents

Publication Publication Date Title
US9140734B2 (en) Measuring apparatus and measuring method
US7746061B2 (en) Method of performing signal-measured calibration
JP3816975B2 (ja) 製造欠陥分析装置
US8275569B2 (en) Test apparatus and diagnosis method
JPH0316626B2 (zh)
TW557530B (en) Burn-in apparatus
US7609072B2 (en) Processing tantalum capacitors on assembled PWAs to yield low failure rate
CN104698283A (zh) 一种电阻检验方法
US10944259B2 (en) System and method for over voltage protection in both positive and negative polarities
CN101493497B (zh) 一种可提高测试效率的应力迁移测试方法
JP5313061B2 (ja) ワンシート検査装置及びその検査方法
JP2007165365A (ja) 半導体装置及びそのテスト方法
JP3194040B2 (ja) Icモジュール
CN110470931B (zh) 一种运算放大器辐射敏感参数的测量方法
JP3372488B2 (ja) 半導体cmos集積回路の試験装置
JP2972291B2 (ja) ダイオードの特性検査方法
JP2003172763A (ja) 半導体装置の検査装置及び検査方法
Tyulevin et al. Methods of the learning experiment of bipolar microcircuits
KR20210072871A (ko) 고 저항을 이용한 직류 저 전류계 교정장치
JP3157733B2 (ja) 集積回路内蔵大電力モノリシック半導体装置の検査方法
JPS6371669A (ja) 電子回路装置の検査方法
JPH04253351A (ja) 接触抵抗の測定方法
JP2008058073A (ja) 電子部品の抵抗値測定方法およびその装置
JPH07218580A (ja) デジタルicのインサーキットテスタによる足浮き及びブリッジ半田検出方法
JPH04109177A (ja) 半導体回路の電源短絡検査方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent