KR20020087537A - 반도체 소자의 격리막 형성 방법 - Google Patents
반도체 소자의 격리막 형성 방법 Download PDFInfo
- Publication number
- KR20020087537A KR20020087537A KR1020010026086A KR20010026086A KR20020087537A KR 20020087537 A KR20020087537 A KR 20020087537A KR 1020010026086 A KR1020010026086 A KR 1020010026086A KR 20010026086 A KR20010026086 A KR 20010026086A KR 20020087537 A KR20020087537 A KR 20020087537A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- forming
- pad
- buffer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 238000005498 polishing Methods 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 실리콘 기판위에 제조되는 고집적 소자 셀(cell)간의 격리막 형성에 관한 것으로, 본 발명은 따른 반도체 소자 격리막 형성 방법은 반도체 기판의 일면에 패드 산화막, 패드 질화막 및 버퍼 산화막을 순차적으로 형성하는 단계와, 상기 버퍼 산화막, 패드 질화막, 패드 산화막 및 반도체 기판을 순차적, 선택적으로 식각하여 상기 반도체 기판이 노출되도록 트랜치를 형성하는 단계와, 상기 식각된 기판의 전면에 일정한 두께를 가지는 갭-필 산화막을 형성하는 단계 및 상기 패드 질화막이 노출되도록 갭-필 산화막 및 버퍼 산화막을 순차적으로 연마하는 단계를 포함한다.
Description
본 발명은 실리콘 기판위에 제조되는 고집적 소자 셀(cell)간의 격리막 형성에 관한 것으로 특히 0.18㎛ 이하의 기술을 이용한 반도체 소자의 격리막의 형성시에 발생하는 디싱(dishing)현상을 방지하여 높은 신뢰도의 격리막을 형성하는 방법에 관한 것이다.
반도체 소자의 격리막을 형성하는 일반적인 종래의 방법에는 로코스 공정이 이용되었다. 도 1a 내지 도 1c는 로코스 공정을 이용한 종래의 격리막 형성 방법을 도시한 단면도이다. 도 1a 내지 도 1c를 참조하면, 먼저 기판(1) 상에패드산화막(2)을 약 100-700Å 정도의 두께로 성장시키고 패드산화막(2) 상에 실리콘 산화막(3)을 CVD 방법에 의해 약 1000-2000Å 정도의 두께로 형성시킨다.
그 다음에 통상의 마스킹 및 에치공정에 의해 질화막(3)을 선택적으로 제거하여 활성영역(a)과 비활성영역(b)을 한정(Define)한다. 그리고 감광제를 제거하고 질화막(3)의 제거된 부분에 적절한 양과 에너지로 불순물을 주입하고 이때 활성영역(a)에 남아있는 질화막(3)이 차단막으로 작용하므로 비활성영역(b)에만 이온이 주입되었다. 그 다음에 확산로(diffusion furnace)에서 수천 Å의 필드산화막(4)을 형성시키며 이때의 필드산화막(4)은 비활성영역(b)에서만 성장된다.
이러한 로코스 공정을 이용한 반도체 소자 격리 방법은 그 공정이 간단하고 재현성이 우수하다는 장점이 있으나 산화시 측면 확산으로 인해 새부리 형상(Bird beak)이 형성되어 활성영역의 면적이 축소되므로 고집적 반도체 소자, 예컨대 64MB급 이상의 DRAM소자에서 사용하기에는 적합하지 못하다는 문제점이 있다.
도 2a 내지 도 2d는 상기 문제점을 해결하기 위한 격리막 형성 방법을 도시한 단면도이다. 도 2a 내지 도 2d를 참조하면, 먼저 반도체 기판(10) 상에 패드 산화막(pad oxide layer)(20) 및 패드 질화막(pad nitride layer)(30)을 순차적으로 형성한 다음, 격리 영역을 정의하여 선택적으로 패터닝하여 트랜치(40)를 형성한다. 다음에 기판 전면에 고밀도 플라즈마(HDP) 방식의 CVD법을 이용하여 갭-필 산화막(gap-fill oxide layer)(50)을 형성한다. 그 다음에 화학적 기계적 연마법을 이용한 연마 공정으로 갭-필 산화막(50)을 트랜치(40)에만 남도록 연마하여 격리막을 형성한다. 이 경우 패드 질화막(30)의 연마율이 갭-필 산화막(50)의 연마율보다낮아 트랜치 내로 격리막의 중앙부분이 들어가게 되어 디싱(60)이 발생한다. 이러한 디싱은 반도체 소자의 평탄화 특성 및 격리막의 신뢰성을 저하시킨다는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위해 버퍼 산화막을 추가로 형성하여 디싱 현상이 발생하는 것을 방지하여 높은 신뢰도를 갖는 반도체 소자의 격리막 형성 방법을 제공하는 것을 그 목적으로 한다.
도 1a 내지 도 1c는 로코스 공정을 이용한 종래 기술에 의한 격리막 형성 방법을 도시한 단면도;
도 2a 내지 도 2d는 다른 종래 기술에 의한 격리막 형성방법을 도시한 단면도;
도 3a 내지 도 3e는 본 발명에 따른 격리막 형성 방법을 도시한 단면도.
본 발명에 따른 반도체 소자 격리막 형성 방법은 반도체 기판의 일면에 패드 산화막, 패드 질화막 및 버퍼 산화막을 순차적으로 형성하는 단계와, 상기 버퍼 산화막, 패드 질화막, 패드 산화막 및 반도체 기판을 순차적, 선택적으로 식각하여 상기 반도체 기판이 노출되도록 트랜치를 형성하는 단계와, 상기 식각된 기판의 전면에 일정한 두께를 가지는 갭-필 산화막을 형성하는 단계 및 상기 패드 질화막이 노출되도록 갭-필 산화막 및 버퍼 산화막을 순차적으로 연마하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3a 내지 도 3e는 본 발명에 따른 격리막 형성 방법에 의헤 제조된 반도체 소자를 도시한 단면도이다. 도 3a 및 도 3e를 참조하면, 먼저 반도체 기판(100) 상에 패드 산화막(200), 패드 질화막(300) 및 버퍼 산화막(buffer oxide layer)(400)을 순차적으로 형성한 다음(도 3a 참조), 격리 영역을 정의하여 선택적으로 패터닝하여 트랜치(500)를 형성한다(도 3b 참조). 여기서 패드 질화막(300) 대신 Si의 함량이 3 내지 30%인 Si-rich SiON을 사용할 수 있으며, 버퍼 산화막(400)은 패드 질화막(300)보다 연마 속도가 빠른 BPSG(Borophosphosilicate Glass) 또는 PSG(Phosphosilicate glass)를 CVD법을 이용하여 형성하고, 그 두께는 200 내지 1000Å이 바람직하다. 또한 버퍼 산화막(400) 대신 포토레지스트가 이용될 수 있다.
다음에는 기판 전면에 CVD법을 이용하여 4000 내지 8000Å의 두께를 가지는 갭-필 산화막(gap-fill oxide)(600)을 형성한다(도 3c 참조). 여기서 갭-필 산화막(600)은 고밀도 플라즈마(HDP) 산화막, PE-TEOS막 또는 O3-TEOS막이 이용될 수있다.
그 다음에 화학적 기계적 연마법을 이용한 연마 공정으로 버퍼 산화막(400)이 완전히 연마가 될 때까지 연마 공정을 수행한다. 연마 공정은 50 내지 300㎚의 실리카, 알루미나 연마제를 이용하며 pH 6 내지 pH 11에서 수행되며, 실리카 연마제 대신 세리아-베이스(ceria-base) 연마제를 이용할 수 있다. 이 때 버퍼 산화막(400)의 연마 속도가 패드 질화막(300)의 연마 속도보다 빠르므로 버퍼 산화막(400)이 먼저 연마되어 트랜치(500)의 상부에는 험프(hump)(700)가 형성된다(도 3d 참조).
계속하여 연마 공정을 수행하면 패드 질화막(300)의 연마속도보다 갭-필 산화막(600), 즉 험프(700)의 연마 속도가 훨씬 느리므로 험프(700)가 제거되고 디싱현상이 발생하지 않는 격리막이 형성된다(도 3e 참조).
본 발명에 의한 격리막 형성 방법은 갭-필 산화막에 비해 연마 속도가 빠른 버퍼 산화막을 이용하므로 격리막 형성시에 디싱 현상이 발생하지 않아 높은 신뢰도의 반도체 소자를 제조할 수 있다는 특징이 있다.
Claims (8)
- 반도체 기판의 일면에 패드 산화막, 패드 질화막 및 버퍼 산화막을 순차적으로 형성하는 단계;상기 버퍼 산화막, 패드 질화막, 패드 산화막 및 반도체 기판을 순차적, 선택적으로 식각하여 상기 반도체 기판이 노출되도록 트랜치를 형성하는 단계;상기 식각된 기판의 전면에 일정한 두께를 가지는 갭-필 산화막을 형성하는 단계; 및상기 패드 질화막이 노출되도록 갭-필 산화막 및 버퍼 산화막을 순차적으로 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 격리막 형성 방법.
- 제 1 항에 있어서,상기 패드 질화막은 Si-rich SiON으로 구성되는 것을 특징으로 하는 반도체 소자 격리막 형성 방법.
- 제 2 항에 있어서,상기 Si-rich SiON의 Si 함유량은 3 내지 30%인 것을 특징으로 하는 반도체 소자 격리막 형성 방법.
- 제 1 항에 있어서,상기 버퍼 산화막은 BPSG 또는 PSG로 구성되는 것을 특징으로 하는 반도체 소자 격리막 형성 방법.
- 제 1 항에 있어서,상기 버퍼 산화막의 두께는 200 내지 1000Å인 것을 특징으로 하는 반도체 소자 격리막 형성 방법.
- 제 1 항에 있어서,버퍼 산화막은 포토레지스트로 구성되는 것을 특징으로 하는 상기 반도체 소자 격리막 형성 방법.
- 제 1 항에 있어서,상기 갭-필 산화막은 고밀도 플라즈마 산화막, PE-TEOS막 또는 O3-TEOS막인 것을 특징으로 하는 반도체 소자 격리막 형성 방법.
- 제 1 항에 있어서,상기 연마에 사용되는 연마제는 50 내지 300㎚ 크기의 실리카 또는 CeO2-베이스 연마제 및 알루미나 연마제를 포함하며 pH는 6 내지 11의 범위인 것을 특징으로 하는 반도체 소자 격리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010026086A KR100781870B1 (ko) | 2001-05-14 | 2001-05-14 | 반도체 소자의 격리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010026086A KR100781870B1 (ko) | 2001-05-14 | 2001-05-14 | 반도체 소자의 격리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020087537A true KR20020087537A (ko) | 2002-11-23 |
| KR100781870B1 KR100781870B1 (ko) | 2007-12-05 |
Family
ID=27704733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010026086A KR100781870B1 (ko) | 2001-05-14 | 2001-05-14 | 반도체 소자의 격리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100781870B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
| KR100864935B1 (ko) * | 2007-08-28 | 2008-10-23 | 주식회사 동부하이텍 | 반도체 소자의 소자 격리막 형성 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0165343B1 (ko) * | 1995-12-05 | 1999-02-01 | 김광호 | 반도체장치의 소자분리방법 |
| KR980012246A (ko) * | 1996-07-19 | 1998-04-30 | 김광호 | 트렌치 소자 분리방법 |
| KR20000006595A (ko) * | 1998-09-22 | 2000-02-07 | 유현식 | 반도체소자 cmp용 금속산화물 슬러리의 제조방법 |
-
2001
- 2001-05-14 KR KR1020010026086A patent/KR100781870B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
| US7413959B2 (en) | 2002-08-07 | 2008-08-19 | Samsung Electronics Co., L.T.D. | Semiconductor device including a planarized surface and method thereof |
| KR100864935B1 (ko) * | 2007-08-28 | 2008-10-23 | 주식회사 동부하이텍 | 반도체 소자의 소자 격리막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100781870B1 (ko) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030013761A (ko) | 트렌치 소자분리 구조체 및 그 형성 방법 | |
| US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
| KR100252751B1 (ko) | 반도체 소자 제조 방법 | |
| US6537914B1 (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
| KR20010036818A (ko) | 티형 트렌치 소자분리막 형성방법 | |
| KR100781870B1 (ko) | 반도체 소자의 격리막 형성 방법 | |
| KR100444311B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR100242385B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100226729B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100492790B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR20010009416A (ko) | 박막의 질화막을 이용한 트렌치형 소자분리 방법 | |
| KR20080084293A (ko) | 반도체 소자의 제조방법 | |
| KR100451499B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100235951B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR19990086279A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100802240B1 (ko) | 역 선택비 슬러리를 이용한 반도체 소자의 소자분리 방법 | |
| KR100511903B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100545698B1 (ko) | 캐패시터의 콘택플러그 형성 방법 | |
| KR20030000489A (ko) | 반도체소자의 제조방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030000436A (ko) | 반도체 소자의 격리막 제조방법 | |
| KR20010005106A (ko) | 마스크 질화막의 손실을 방지할 수 있는 반도체 소자의 플러그형성방법 | |
| KR20000065984A (ko) | 반도체 장치의 트렌치 소자분리 방법 | |
| KR20060066390A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR19990055757A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |