KR20020079733A - 고상 캐패시터들 및 이들의 제조 방법 - Google Patents

고상 캐패시터들 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20020079733A
KR20020079733A KR1020027006235A KR20027006235A KR20020079733A KR 20020079733 A KR20020079733 A KR 20020079733A KR 1020027006235 A KR1020027006235 A KR 1020027006235A KR 20027006235 A KR20027006235 A KR 20027006235A KR 20020079733 A KR20020079733 A KR 20020079733A
Authority
KR
South Korea
Prior art keywords
platform
capacitor
substrate
bodies
anode
Prior art date
Application number
KR1020027006235A
Other languages
English (en)
Other versions
KR100675958B1 (ko
Inventor
헌팅톤데이비드
Original Assignee
에이브이엑스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이브이엑스 리미티드 filed Critical 에이브이엑스 리미티드
Publication of KR20020079733A publication Critical patent/KR20020079733A/ko
Application granted granted Critical
Publication of KR100675958B1 publication Critical patent/KR100675958B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 고상 캐패시터들의 분야에 관한 것이다. 본 발명은 개선된 캐패시터들 및 이러한 캐패시터들을 제조하는 개선된 방법들을 제공한다. 본 발명의 제 1 양상에 따르면, 전기적으로 전도성인 기판을 제공하는 단계와; 상기 기판의 표면 상에 판 작용 물질을 포함하는 다수의 다공성 몸체들을 형성하는 단계와, 여기서 상기 각 몸체들은 상기 기판의 말단에 상위 표면을 가지며; 상기 몸체들 상에 전기적인 절연층을 형성하는 단계와; 상기 몸체들 상에 형성된 상기 절연층 상에 전도성 캐소드층을 형성하는 단계와; 그리고 상기 기판을, 각각 몸체 및 기판 부분을 포함하는 캐패시터 부분들로 분할하는 단계를 포함하는 고상 캐패시터들의 제조 방법에 있어서, 상기 기판 말단의 각 몸체 부분의 단부 영역에는 상기 단부 영역의 나머지에 대하여 국부적으로 올려진 플랫폼이 제공되며, 상기 플랫폼은 최종적인 캐패시터에서 캐소드 단자 사이트를 제공하고, 상기 기판 부분은 애노드 사이트를 제공하는 것을 특징으로 한다.

Description

고상 캐패시터들 및 이들의 제조 방법{SOLID STATE CAPACITORS AND METHODS OF MANUFACTURING THEM}
미국 특허 제5,357,399호(샐리스버리)는 탄탈 기판으로 소결되는 다공성 탄탈층으로부터 다수의 캐패시터들을 동시에 제조하는 방법을 개시한다. 탄탈층은 기계 가공(machine)되어 각 캐패시터의 애노드 몸체 부분들을 형성한다. 이후, 처리된 애노드 몸체의 상부 단부들에 상부판(기판 리드)이 결합된다. 이 판은 리드(lid)를 형성하며, 이 리드는 기판/애노드 몸체/판의 샌드위치부를 기계 가공한 후, 각 캐패시터의 캐소드 단자가 된다. 영국 특허 출원 제9824442.9호는 샐리스버리에 의해 개시된 방법의 변형된 형태로서, 여기에서는 각 캐패시터의 캐소드 단자로서의 기판 리드의 필요성을 없앰으로써, 제조되는 캐패시터들의 체적 효율성을 최적화하여, 특정한 용량성 체적을 증가시킬 수 있게 된다.
상기 인용된 방법들은 매우 작지만 상당히 효율적인 캐패시터들을 제조할 수 있게 한다. 그러나, 전자 회로 기판 설계에 있어서 구성 요소들을 최소화하고 회로 기판들의 조립을 용이하게 하기 위해서는, 개선된 체적 효율성 및 회로 기판 상에서의 감소된 구성 요소의 영역들(windows)(또는 풋프린트)를 갖는 캐패시터들이 요구된다. 어떠한 경우들에 있어서, 1mm 이하의 두께를 갖는 회로 기판 상에서 낮은 프로파일을 갖는 캐패시터들을 제조하는 방법이 특별히 요구된다.
본 발명은 고상 캐패시터들의 분야에 관한 것으로서, 특히 분말로 형성된 판 작용 금속(powder-formed valve action metal)이 캐패시터의 상당한 다공성의 애노드 몸체(body) 부분을 형성하고, 전기적으로 절연성인 유전체층이 애노드 몸체의 다공성 구조를 통하여 형성되며, 전도성 캐소드층이 유전체층 상에 형성되어 캐소드 단자에 전기적으로 연결되고, 애노드 몸체가 애노드 단자에 전기적으로 연결되는 타입의 캐패시터들에 관한 것이다.
도 1A는 본 발명에 따른 기판 부분의 측면도이다.
도 1B는 캡슐화 이후의 기판 부분의 측면도이다.
도 2는 도 1에 도시된 기판 부분의 작은 영역의 투시도이다.
도 3A, 3B 및 4A, 4B는 본 발명에 따라 제조된 미완성된 캐패시터 및 완성된 캐패시터를 도시한다.
도 5A, 5B, 5C 및 5D는 각각 본 발명의 일 실시예에 따라 완성된 캐패시터의 하부도, 상부도, 측면도 및 단면도이다.
도 6A, 6B, 6C 및 6D는 각각 본 발명의 다른 실시예에 따라 완성된 캐패시터의 하부도, 상부도, 측면도 및 단면도이다.
도 7A 내지 7C는 본 발명의 제 2 실시예에 따른 공정 하에서의 기판의 평면도들이다.
도 8은 도 7의 방법에 의해 형성된 캐패시터의 단면도이다.
도 9A 및 9B는 본 발명의 제 3 실시예에 따른 공정이 수행되고 있는 기판의 한쪽 측면의 단면도들이다.
도 10A 내지 10D는 공정 순서 동안 도 9의 기판의 평면도들이다.
도 11은 본 발명의 제 3 실시예에 따라 제조된 캐패시터의 단면도이다.
도 12는 도 11의 캐패시터의 평면도, 측면도 및 AA'의 단면도이다.
도 13은 본 발명의 제 4 실시예에 따라 제조된 캐패시터의 단면도이다.
도 14는 프린트 회로 기판에 부착된 본 발명에 따른 캐패시터의 투시도이다.
도 15는 종래 기술의 캐패시터 및 본 발명의 제 5 실시예에 따른 캐패시터를 구비하는 PCB의 평면도이다.
본 발명은 개선된 캐패시터들 및 이러한 캐패시터들을 제조하는 개선된 방법들을 제공한다.
본 발명의 제 1 양상에 따르면, 전기적으로 전도성인 기판을 제공하는 단계와; 상기 기판의 표면 상에 판 작용 물질을 포함하는 다수의 다공성 몸체들을 형성하는 단계와, 여기서 상기 각 몸체들은 상기 기판의 말단에 상위 표면을 가지며; 상기 몸체들 상에 전기적인 절연층을 형성하는 단계와; 상기 몸체들 상에 형성된 상기 절연층 상에 전도성 캐소드층을 형성하는 단계와; 그리고 상기 기판을, 각각 몸체 및 기판 부분을 포함하는 캐패시터 부분들로 분할하는 단계를 포함하는 고상 캐패시터들의 제조 방법에 있어서, 상기 기판 말단의 각 몸체 부분의 단부 영역에는 상기 단부 영역의 나머지에 대하여 국부적으로 올려진 플랫폼이 제공되며, 상기 플랫폼은 최종적인 캐패시터에서 캐소드 단자 사이트(site)를 제공하고, 상기 기판 부분은 애노드 사이트를 제공하는 것을 특징으로 하는 방법을 제공한다.
플랫폼은, 몸체들을 제조하는 다공성 판 작용 물질로 이루어지거나 구성된다. 이러한 경우, 플랫폼은 플랫폼에 꼭 필요한 몸체들의 미가공(green) 또는 후소결(post-sinered) 성형에 의해 형성된다. 바람직하게는, 플랫폼은 몸체들을 미가공 몰딩(green moulding)함으로써 형성된다.
변형적으로, 플랫폼은 소결된 몸체들을 기계 가공함으로써 형성된다. 또 다른 방법에서, 플랫폼은 미리 형성된 몸체들 상에 플랫폼을 미가공 성형함으로써 형성된다.
본 발명의 다른 양상에서, 플랫폼은 고체 전도성 물질을 포함한다. 이러한 경우, 플랫폼은 몸체들의 상부 단부 영역들에 적용되는 평면 프레임 또는 격자(lattice)로서 형성되는데, 상기 프레임 또는 격자는 이후 각 몸체에 대한 개별적인 플랫폼들로 형성된다.
본 발명의 또 다른 양상에서, 플랫폼은 플랫폼을 형성하도록 굳어지는 페이스트 또는 코팅으로서 적용되는 전도성 물질로부터 형성된다.
본 발명의 방법은, 기판의 바깥 표면 부분 및 플랫폼의 바깥 표면 부분을 노출된 채로 두고, 각 캐패시터 몸체 부분을 보호 절연 물질로 캡슐화하는 단계를 더 포함한다.
캐패시터의 공통 면 또는 측면 상에 애노드 및 캐소드 단자(pole)들을 갖는 캐패시터를 형성하는 것이 바람직하다. 이에 따라, 본 발명의 또 다른 양상에서는, 캡슐화층의 적어도 일부 상으로 애노드 단자의 사이트(site)를 연장시키는 전도성 브리지가 각 캐패시터에 적용된다. 바람직하게는, 전도성 브리지가 적용된 캡슐화층의 일부는 캐소드 사이트 플랫폼에 인접하는 영역을 포함하며, 이로써 캐패시터들과 애노드 및 캐소드 단자의 전기적인 접촉부가 각 캐패시터의 공통 표면 상의, 플랫폼 및 이 플랫폼에 인접하는 캡슐화된 영역에 대응하는 단자들에서 이루어질 수 있게 된다. 전도성 브리지는 캐패시터 부분의 측벽에 형성되는 전도성 단부 캡(end cap)에 의해 형성될 수 있으며, 상기 단부 캡은 캐패시터의 기판 단부와 캐패시터의 플랫폼 단부의 캡슐화된 부분에 겹쳐진다. 바람직한 배열에서, 전도성 브리지는 양 측벽에 형성된 두 개의 단부 캡들을 포함하며, 이로써 두 개의 애노드 단자 접촉부들을 형성하는데, 이중 하나는 캐패시터의 측면에서 캐패시터의 플랫폼 단부에 겹쳐진다.
전형적으로, 플랫폼들은 직선으로 둘러싸인(rectilinear) 또는 원형 또는 타원형의 탭(tab)들 또는 스텝(step)들의 형태를 갖는다. 유용하게는, 플랫폼은 일반적으로 각 몸체의 기판 말단 단부 상에 중심적으로 위치된다. 일 실시예에서, 플랫폼은 각 몸체의 기판 말단 단부의 한쪽 측면 영역 상에 위치된다.
본 발명의 다른 양상에서는, 두 개 또는 그 이상의 국부적으로 올라간 플랫폼들이 각 애노드 몸체의 말단 단부 상에 형성됨으로써, 각 몸체 상에 두 개 또는 그 이상의 캐소드 단자 사이트들을 형성한다.
일반적으로, 몸체들은 기판 상에 행들 및 열들의 어레이로 배열되며, 상기 분할 단계는 종래 기술에 의해 행들 및 열들을 따라 절단하는 단계를 포함한다.
마지막 공정 단계는 대개 종료 공정이다. 이는 각 플랫폼 상의 애노의 단자 사이트 및 캐소드 단자 사이트들 상에 솔더 적합 코팅을 한다. 종료 공정은 각 단자의 접촉부 표면을 전도성 페이스트로 액체 코팅하는 단계, 및 이 코팅이 굳어지게 하는 단계를 포함한다. 부가적으로, 또는 변형적으로, 종료 공정은 각 단자 사이트들 상에 금속 또는 금속들의 층을 형성하기 위한 금속 도금을 포함한다.
본 발명은 또한, 본 발명의 방법에 따라 제조될 수 있는 구조적으로 신규하고 독창적인 캐패시터들을 제공한다.
이에 따라, 본 발명의 다른 양상에 따르면, 전기적으로 전도성인 기판 부재와; 상기 기판의 표면 상에 제공된 판 작용 금속을 포함하는 다공성 몸체와; 캐소드 및 애노드의 빈(free) 표면 상에 형성된 전기적인 절연층과; 애노드 몸체 및 캐소드 몸체 상의 상기 전기적인 절연층 상에 형성된 전도성 캐소드층을 포함하는 고상 캐패시터가 제공되며, 여기서 상기 몸체는 상기 기판 말단에 상위 표면을 갖고, 상기 표면에는 상기 몸체의 인접하는 상위 표면에 대하여 국부적으로 올라간 플랫폼이 형성되며, 상기 국부적으로 올라간 부분은 캐소드 단자 사이트를 제공하고 상기 기판은 애노드 단자 사이트를 제공한다.
바람직하게는, 상기 몸체는, 애노드 사이트로서의 상기 기판의 외부 표면 부분을 노출된 채로 두고, 캐소드 사이트로서의 플랫폼의 외부 표면 부분을 노출된 채로 두면서, 보호 절연 물질의 슬리브에 의해 캡슐화된다.
전도성 브리지는 몸체의 캡슐화된 표면 부분과 애노드 사이트 간에 연장되며, 이로써 캡슐화된 몸체 부분 상에 애노드 단자 접촉 연장부가 형성된다. 바람직하게는, 애노드 단자 접촉이 형성되는 캡슐화된 표면 부분이 플랫폼에 대응하는 캐소드 사이트에 인접하게 위치됨으로써, 캐패시터의 공통 측면 상에서 프린트 회로기판에 대한 애노드 및 캐소드 단자 접촉이 이루어진다.
전도성 브리지는 각 캐패시터의 한쪽 측면에 형성된 하나 또는 그 이상의 전도성 단부 캡들을 포함한다. 이러한 캡들은, 예를 들어 딥핑(dipping)에 의한 액체 전도성 페이스트 코팅에 의해 형성된다.
올려진 플랫폼 부분은 기판 상에 다공성 몸체들을 몰딩시킴으로써 형성된다. 이러한 몰딩은 펀치 배열 및 피메일(female) 다이에 의한 압착을 포함한다. 변형적으로, 또는 부가적으로, 올려진 부분은 예비 성형된 몸체들을 기계 가공함으로써 형성될 수 있다.
바람직한 실시예에서, 각 몸체들은 일반적으로 평평한 상위 표면을 포함하고, 올려진 부분은 표면 상에서 스텝의 형태를 갖는다. 스텝은 일반적으로 상위 표면 상에 중심적으로 위치된다. 변형적으로, 스텝은 상위 표면의 한쪽 측면 영역에 위치된다.
상기 방법은 또한 노출된 애노드 및 캐소드 단자 접촉부들에 대한 종료 처리를 포함하는데, 이러한 종료 처리는 전기 회로와 캐패시터의 전기적인 연결을 용이하게 한다. 전형적으로, 몸체들은 기판 상에 행들 및 열들의 어레이로 배열되며, 상기 분할 단계는 행들 및 열들을 따라 절단하는 단계를 포함한다.
종료 처리는 각 단자의 접촉부 표면을 전도성 페이스트로 액체 코팅하는 단계, 및 이 코팅이 굳어지게 하는 단계를 포함한다. 이러한 종료 처리는 또한 각 단자들 상에 금속 물질층을 형성하기 위하여, 각각의 굳어진 코팅 상에서의 전자-도금, 스퍼터 코팅 또는 기상 증착을 더 포함한다.
상기 방법은, 애노드 및 캐소드 몸체들과 전기 회로 간의 전기적인 연결을 용이하게 하기 위하여, 캐패시터들의 단자 부분들 상에 종료 수단을 제공하는 단계를 포함한다.
애노드 몸체들은 기판 상에 행들 및 열들 내에 배열되며, 분할 단계는 캐패시터들을 분리하기 위하여 행들 및 열들을 따라 절단하는 단계를 포함한다. 이러한 절단은 바람직하게는 기판의 평면에 수직인 또는 실질적으로 수직인 평면 또는 평면들을 통하여 이루어진다. 상기 절단은, 예를 들어 그라인딩 휠(grinding wheel)에 의한 그라인딩을 포함한다.
각 캐패시터 몸체들은 기판에 형성된 다공성 판 작용 물질의 예비 성형층으로부터 형성된다. 이 예비 성형층은 기계 가공되어 몸체들을 형성한다.
바람직하게는, 분할 단계 이전에, 기판은 몸체들의 측벽들을 캡슐화하기 위하여 몸체들 사이로 스며드는 보호 절연 물질로 처리된다. 분할 공정은 보호 물질로 채워진 채널들을 따라 절단하는 단계를 포함하며, 이로써 각 캐소드 부분의 애노드 및 캐소드 몸체 주위에 보호 물질의 측벽을 남긴다. 바람직하게는, 절연 물질은 또한 올려진 부분 이외의, 몸체들의 상위 표면을 덮는다. 변형적으로, 캡슐화 물질은 몸체들을 완전히 덮을 수 있다. 이러한 경우, (예를 들어, 기계 가공에 의해) 캡슐화 물질의 꼭대기층이 제거되어 플랫폼 캐소드 사이트들이 드러나게 된다.
보호 물질은 수지 물질이 될 수 있는데, 이 수지 물질은 액체로서 스며든 다음 굳어질 수 있다. 하나의 적절한 물질은 에폭시 수지이다.
종료 코팅은 캐리어 매트릭스 내에서의 전도성 입자들의 고체 확산을 포함하는 물질층을 포함한다. 종료 코팅은, 니켈 및 주석층들과 같은 금속 도금층을 더 포함한다.
바람직하게는, 공통 측면 단자들을 갖는 캐패시터들 상의 노출된 각 단자 사이트들은 일반적으로 동일 평면 상에 있으며, 이에 따라 평평한 표면에 접촉부하는 애노드 단자 및 캐소드 단자를 갖는 캐패시터가 평평한 표면에 있게 된다. 이는 캐패시터가 프린트 회로 기판 상에서의 배열 및 프린트 회로 기판에 대한 부착에 매우 잘 적응되게 한다.
애노드 단자 몸체 및 애노드 몸체 각각은 기판에 형성된 다공성 판 작용 물질의 예비 성형층으로부터 형성될 수 있다. 이러한 예비 성형은 기판 상에 판 작용 금속 분말과 고착제/윤활제(binder/lubricant)의 미가공의 비소결된 혼합물을 배열함으로써(laying) 형성된다. 이후, 미가공 혼합물은 소결되어, 분말을 상당한 다공성의 고체 예비 성형층으로 융합시키며, 상기 고착제/윤활제는 소결되기 전에 고착제의 세척/용해(washing/dissolution)에 의해 몸체들로부터 제거된다.
예비 성형층은 기계 가공되어 애노드 단자 몸체 및 애노드 몸체를 형성한다. 전형적으로, 그라인딩 절단의 경로에 대응하는 "스트리트들(streets)"에 의해 분리되는, 기판 상에 직선의 애노드 및 캐소드 몸체들의 망상구조(network)를 제조하기 위하여 세로 및 측면 그라인딩 절단들이 이용될 수 있다. 물론, 필요한 경우 종래의 기계 가공 기술들에 의해 좀 더 복잡한 형상들이 제조될 수 있다.
절연층은, 요구되는 두께 및 완전성을 갖는 산화막을 점차적으로 형성하기 위하여, 예를 들어 종래의 양극화 기술들에 의해 형성되는 판 작용 물질의 산화막의 유전체층이 될 수 있다. 판 작용층이 탄탈인 한 예에서는, 탄탈 펜톡사이드(tantalum pentoxide)가 몸체들 상에 형성된다.
캐소드층은 애노드 및 캐소드 몸체들을 전구체(precursor) 용액, 예를 들어 망간 질산염(manganese nitrate) 용액 내에 딥핑함으로써 형성된다. 몸체들 상에 형성된 망간 질산염층은 가열되어, 질산염을 망간 이산화물로 산화시킨다. 최적의 캐소드층을 형성하기 위해서는 딥핑 단계들을 반복할 필요가 있다.
분리 절단은 전형적으로, 각 캐패시터의 애노드 및 캐소드 단자 부분들을 브리징하는 모든 캐소드층 물질을 제거하기 위하여 수행된다. 이는 편리하게는, 캐소드층을 통하여, 그리고 필연적으로 절연성 유전체층을 또한 통하여 연장된 개별적인 몸체들을 분리하는 채널들을 따라 수행되는 기계적인 절단에 의해 캐패시터들이 기판 상에서 분할되지 않도록 이루어진다. 절단 공정을 피하기 위하여, 캐소드층이 형성되기 전에, 마스킹 레지스트층이 애노드와 캐소드 몸체들 간의 기판 영역에 놓여진다. 이후 마스킹 레지스트층을 제거하게 되면, 바람직하지 않은 과잉 캐소드층 물질을 또한 제거한다.
전형적으로, 종료 공정은 이후 경화되는 제 1 전도성 탄소 페이스트층의 형성을 포함한다. 다음으로, 제 2 전도성 은 페이스트층이 형성된 다음, 경화된다. 다른 금속 도금층이, 예를 들어 전자 증착에 의해 형성된다. 전형적으로, 니켈 및 주석의 층들과, 주석/납 합금(alloy), 또는 금(gold)층이 형성된다. 이는 전기적인 연결을 위한 솔더 적합 표면을 제공한다.
기판의 분할은, 예를 들어 그라인딩 절단에 의한 기계 가공에 의해 이루어진다. 필요한 경우, 캐패시터들에 손상을 가하지 않으면서 절단을 허용하는 데에 필요한 구조적인 강성(rigidity)을 제공하기 위하여, 기판에 강성 뒷받침 지지물(rigid backing support)이 제공된다.
캐패시터가 제조되는 물질은 전형적으로 판 작용 물질, 특히 탄탈로 이루어진다. 그러나, 본 발명은 다른 판 작용 물질들을 또한 포함하며, 그리고 이러한 물질들은 당업자들에 의해 본 발명의 공정들에서 이용하기에 적절한 것으로서 인정되는 다른 금속 물질들 또는 다른 물질들을 포함한다.
이하, 본 발명이 첨부 도면을 참조하여 하기의 상세한 설명으로부터 예시적으로 설명된다.
제 1 실시예
도 1은, 예를 들어 0.25mm의 두꺼운 탄탈 웨이퍼(10)로 이루어진 고체 기판을 도시한다. 기판의 상부 표면(9)은 탄탈 그레인들(미도시)이 분산되어 덮여져 있다. 이 그레인들은 소결에 의해 탄탈 웨이퍼에 융합되며, 이로써 씨드층(seed layer)(미도시)을 형성한다. 이후, 탄탈 분말과 고착제/윤활제의 일반적인 혼합물이 씨드층 상에 압착된다. 이 씨드층은 기계적인 키잉(mechanical keying)을 제공하며, 미가공(green) (비소결된) 분말과 기판 간의 결합을 강화한다. 이후, 미가공 분말의 혼합물은 융합된 탄탈 분말 입자들을 상호-연결하는 상당한 다공성의 매트릭스를 형성하도록 소결된다. 고착제는 소결 공정 동안 타서 없어진다. 결과적으로 고체 웨이퍼 상에 균일한 다공성 탄탈층이 남게 된다.
다공성층의 혼합물은 기계 가공되어 행들(11) 및 열들(미도시)로 채널들의 직교 패턴을 형성한다. 그 결과, 기판 상에 직립 직사각형 몸체들(15)의 어레이가 생성된다. 몸체들(15)은 최종적인 캐패시터들 내에 용량성 벌크를 형성하게 될 것인바, 이 몸체들은 이후 애노드 몸체로서 칭하기로 한다. 이 몸체들은 기계적으로 더 가공되어 각 몸체의 상부 표면 영역(16) 상에 스텝(17)을 형성한다. 이 스텝은 길게 늘여진 직사각형의 형상으로써 생성되는 각 캐패시터의 캐소드 단자를 형성하게 될 것이다. 이 스텝은, 본 실시예에서는 기계 가공으로 형성하는 것으로 설명하였지만은, 미가공의 흐를 수 있는 예비 성형물(pre-form)의 압착/몰딩과 같은 다른 방법들에 의해서도 생성될 수 있다.
이후, 기판 및 그의 직립 몸체들(15)의 어레이에는 일반적인 양극화 처리가가해져, 탄탈 기판 상에, 그리고 분말로 형성된 몸체들의 다공성 망상구조를 통하여 탄탈 펜톡사이드의 얇은 유전체층(미도시)이 형성된다. 이러한 양극화 처리는 요구되는 유전체층의 깊이 및 완전성을 얻기 위하여 몇 번 반복된다. 유전체층은 최종적인 디바이스들 내에서 캐패시턴스를 제공하는 전기적인 절연층을 형성한다.
다음으로, 기판(10) 및 몸체들(15)은 망간 질산염으로 된 캐소드층 형성 용액으로 코팅된다. 캐소드층 형성 용액은 다공성 망상구조 내로 들어가 유전체층 상에 망간 질산염을 형성한다. 망간 질산염은 이를 산화시키는 산소 함유 환경에서 가열되어, 망간 이산화물을 형성한다. 이러한 코팅 및 가열 공정은 요구되는 전도성층의 두께 및 완전성을 얻을 수 있도록 반복된다. 망간 이산화물층은 전기적으로 전도성이며, 최종적인 캐패시터들에서 캐소드 단자와의 전기적인 접촉부를 제공하는 층을 제공한다.
탄소 및 은 페이스트의 각 층들(도 3에서 38로 도시)이 일반적으로 몸체들 및 스텝들(17)의 노출된 상부 단부들에 형성된다. 이 층들은 최종 캐패시터들 상에 캐소드 단자들을 형성하기 위한 우수한 전기적인 접촉부를 제공한다.
에폭시 수지액이 행들 및 열들 내로 스며들어, 기판 상의 몸체들 사이의 공간을 차지한다. 수지가 스텝들의 상부 단부들의 아랫쪽으로 흐르는 것을 억제하기 위하여, 리드(미도시)가 몸체 상부 단부들 상에 스텝들(17)과 병렬로 놓여진다. 수지는 각 몸체의 상부 표면(16) 위로 흐를 수 있지만, 스텝들(17)을 덮는 것은 저지된다. 도 1B에 도시된 배열을 형성할 수 있도록, 수지가 세팅되고, 리드층은 제거된다. 도 1B에서, 수지는 도면 부호 18로 표기되어 있다.
이제, 도 2에 도시된 바와 같이, 기판은 분할되어 다수의 개별적인 캐패시터 부분들을 제공한다. 이러한 분할은 미세 그라인딩 휠들(20)의 선형 어레이 수단에 의해 이루어진다. 각 절단은, 기판에 의해 점유되는 평면에 수직인 평면을 통하여 각 행(11)의 중심선을 따라 이루어진다. 유사하게, 각 열의 절단은 열의 중심선을 따라 이루어진다.
일단 절단이 완료되면, 다수의 미완성된(unfinished) 캐패시터 몸체들이 남게 되는데, 이들중 하나가 도 3에 도시된다. 도 3A는 미완성된 캐패시터의 상부도로서, 단지 캐패시터의 다이싱된(diced) 기판 부분(35) 만을 도시한다. 도 3B는 라인(AA')을 따라 절취한 단면도이다. 캐소드 몸체(15)는 수지 물질(37)의 슬리브(sleeve)에 의해 둘러싸여진다. 각 몸체는 은 및 탄소 페이스트층들(38)을 구비하는 것으로 도시된다.
캐패시터(34)의 한쪽 단부 면(36)은 도 4A 및 4B에 도시된 바와 같이 캐패시터의 면 및 국부 영역을 단부 캡(39)으로 코팅하기 위하여, 액체 은 페이스트에 딥핑된다. 이러한 코팅은 캐패시터의 하부 면(40)과 기판(35) 간에 전도성 브리지를 제공한다.
캐패시터를 완성하기 위하여, 금속 도금층이 각 애노드 및 캐소드 몸체들의 노출된 표면들(39, 41)에 형성된다. 이는 전자-증착 및 스퍼터 코팅과 같은 공지된 방법들에 의해 수행될 수 있다. 바람직한 배열에서는, 니켈층이 형성된 다음, 주석-납층이 형성된다. 이러한 금속 도금층은 구성 소자가 프린트 회로 기판에 솔더링될 수 있게 하는 솔더 적합 표면을 제공한다. 도 5는 최종적인 캐패시터를 도시한다.
제 2 실시예
도 6은 본 발명에 따른 변형적인 캐패시터(100)를 도시한다. 각 캐패시터는 두 개의 애노드 단자들(101, 102)을 구비하여 형성된다. 이들 두 개의 애노드 단자들 사이에는 캐소드 단자(103)가 있다. 공정에 대한 변경은 몸체 상부 표면(104)의 중심 영역 내에 스텝을 형성하는 단계를 포함한다는 것을 이해할 수 있을 것이다. 또한, 캐패시터의 단부들을 은 페이스트 내에 딥핑함으로써 캐패시터의 각 단부 상에 두 개의 단부 캡들이 형성되며, 또한 바람직하게는 솔더가능한 접촉부를 형성하기 위한 최종적인 (Ni/Sn) 금속 도금이 이루어진다.
이러한 설계 구성의 장점은, 캐패시터가 중심 아랫쪽에 캐소드 단자 접촉부를 갖고, 각 단부 영역에서 애노드 단자 접촉부를 갖는 다는 것이다. 이는 양쪽 단부 영역들이 동일한 극성을 갖기 때문에, 캐패시터가 PCB 상에 부정확한 방위로 배치되지 않게 됨을 의미한다. 이는, 구성 소자가 실제적으로 극성에 영향을 받지 않기 때문에, 캐패시터가 PCB에 좀 더 단순하게 자동적으로 부착되게 한다.
본 실시예의 제조에 포함된 스텝들은 도 7A 내지 7C에 예시된다. 도 7A는 탄탈 기판(109)의 평면도를 도시한다. 실시예 1의 방법과 거의 동일한 방법으로, 소결된 다공성 탄탈층을 갖는 어레이가 형성된다. 이는 또한, 몸체들(105)의 어레이로 기계 가공된다. 이러한 경우, 어레이는 직선의 직립 몸체들(105)의 4×4 매트릭스이다. 각 몸체는 더 기계 가공되어 몸체들의 직립 각 단부의 두 개의 측면 영역들(107)로부터 물질을 제거하며, 이로써 각 몸체 단부 상에 직사각형의 중앙 플랫폼(106)이 남게 된다. 이후, 기판 및 그의 몸체들의 어레이는 (실시예 1에 따라) 유전층을 형성하기 위한 양극화 공정과, 캐소드 전도성층을 형성하기 위한 망간화(manganisation) 공정과, 분리 절단 공정과, 유전체층의 재형성 공정과, 그리고 몸체들의 단부 영역의 탄소 및 은 코팅 공정이 수행된다. 이로써 도 7B에 도시된 바와 같이 코팅된 어레이가 형성되게 된다. 이후, 리드층(미도시)이 몸체들의 상부 단부들에 형성되며, 제자리에 고정된다. 이후, 기판과 리드 사이에 샌드위치된 몸체들 간의 공간에는 액체 수지(에폭시)(110)가 스며드는데, 이 액체 수지(110)는 굳어질 수 있다. 굳어진 후, 리드는 제거되어 캡슐화된 몸체들의 어레이가 형성된다. 이들 각 어레이에 대하여, 두 개의 측면 영역(107)은 캡슐화 물질층으로 덮여지며, 중앙 플랫폼은 캡슐화되지 않는 채로 남는다.
이후, 기판은 개별적인 캐패시터 유닛들로 분할되는데, 이들중 한 유닛의 단면이 도 8에 도시된다. 각 유닛에는, 애노드 및 캐소드 부분들에 단자들이 형성되어 솔더가능한 접촉부들을 형성하는 종료 공정이 수행된다. 노출된 기판 표면(115)은 보호층을 제공하기 위하여 Ni & Sn 층들로 스퍼터 코팅된다. 각 단부들(111 및 112)에는, 점착성 페이스트(예를 들어, 은 페이스트)의 단부 캡(113)이 형성된다. 이러한 단부 캡은 캐패시터 디바이스의 아랫쪽(116)과 탄탈 기판(109) 간에 전도성 브리지를 제공하며, 결과적으로, 공통 측면 상에 애노드 단자(117)와 캐소드 단자(103)가 형성된다. 단부 캡들 및 플랫폼(106)은 각각 니켈/주석층들로 코팅되어, PCB로의 연결을 용이하게 하는 솔더가능한 접촉부를 형성한다.
제 3 실시예
도 9A 내지 12에 도시된 제 3 실시예는 캐소드 플랫폼의 형상을 성형하는 변형적인 방법이다. 실시예 1, 2에서와 같이, 예를 들어 0.25mm의 두꺼운 탄탈 웨이퍼(310)와 같은 고체 기판은 탄탈 그레인들(미도시)이 분산되어 덮여져 있는 상부 표면(309)을 갖는다. 그레인들은 소결에 의해 탄탈 웨이퍼에 융합되어 씨드층(미도시)을 형성한다. 이후, 탄탈 분말과 고착제/윤활제의 일반적인 혼합물이 씨드층 상에 압착된다. 씨드층은 기계적인 키잉을 제공하고, 미가공 (비소결된) 분말과 기판 간의 결합을 강화한다. 이후, 미가공 분말 혼합물은 융합된 탄탈 파워더 입자들을 상호-연결하는 상당한 다공성의 매트릭스를 형성하도록 소결된다. 고착제는 우리의PCT 출원 GP98/00023호(발명자 이안 비숍)에 개시된 바와 같이, 소결 공정 전에 세척/용해 공정에 의해 제거된다. 결과적으로 고체 웨이퍼 상에 상당한 다공성의 균일한 탄탈층(313)이 남게 된다.
다공성층 혼합물은 도 10A에 도시된 바와 같이 행들(312) 및 열들(311)로 채널들의 직각 패턴을 형성하도록 기계 가공된다. 이 결과, 기판 상에 직선의 직립 몸체들(315)의 어레이가 제조된다. 몸체들(315)는 최종 캐패시터들에서 용량성 벌크를 형성하게 될 것이며, 이후 이 몸체들은 애노드 몸체들로 칭하기로 한다.
실시예 1, 2에서와 마찬가지로, 기판 및 그의 직립 몸체들(315)의 어레이는 이후 탄탈 기판 상에, 그리고 분말로 형성된 몸체들의 다공성 망상구조를 통하여 탄탈 펜톡사이드의 얇은 유전체층(미도시)형성하는 일반적인 양극화 처리를 받는다. 이러한 양극화는 요구되는 유전체층의 깊이 및 완전성을 얻을 수 있도록 몇 번 반복된다. 유전체층은 최종적인 디바이스들 내에 캐패시턴스를 제공하는 전기적인 절연층을 형성한다.
다음으로, 기판(310) 및 몸체들(315)은 망간 질산염으로 된 캐소드층 형성 용액으로 코팅된다. 이 캐소드층 형성 용액은 다공성 망상구조 내로 들어가 유전체층 상에 망간 질산염을 형성한다. 망간 질산염은 이를 산화시키는 산소 함유 환경에서 가열되어, 망간 이산화물을 형성한다. 이러한 코팅 및 가열 공정은 요구되는 전도성층의 두께 및 완전성을 얻을 수 있도록 반복된다. 망간 이산화물층은 전기적으로 전도성이며, 최종적인 캐패시터들에서 캐소드 단자와의 전기적인 접촉부를 제공하는 층을 제공한다. 망간화층을 형성한 후에는, 애노드 몸체들 간의 채널들의바닥을 따라 일반적인 분리 절단이 수행되는데, (예를 들어, 얕은 소잉(sawing)/그라인딩에 의한) 이러한 절단은 애노드 몸체와 탄탈 기판 간을 브리징하는 모든 산재하는(stray) 망간 이산화물을 제거한다. 만일 망간 이산화물을 남긴다면, 최종 캐패시터들 내에 쇼트를 야기시켜 캐패시터들을 못쓰게 만들 것이다. 이러한 절단은 또한 하부의 유전체층을 필연적으로 제거하며, 이에 따라 분리 절단 영역 내에 탄탈 펜톡사이드층을 재형성하기 위한 "재형성(reformation)" 공정이 수행된다.
(도 10B에서 338로서 도시된) 탄소 및 은 페이스트의 각 캡 층들이 (예를 들어, 딥핑에 의해) 몸체들의 노출된 상부 단부 영역들에 형성된다. 이러한 캡 층들은 최종 캐패시터들 상에 캐소드 단자들을 형성하기 위한 양질의 전기적인 접촉부를 제공한다.
본 실시예에서는, 실시예 1, 2에서와 같이 각 몸체의 상부 표면 상에 스텝(17)(도 1B) 또는 플랫폼(106)(7A)을 형성하기 위하여 몸체들을 기계 가공한다기 보다는, 평면 합금 프레임(320)을 상위 표면에 한 묶음으로(en masse)으로 부착시킴으로써 스텝들(317)을 형성한다. 상기 프레임은, 예를 들어 합금(니켈/철)(42)으로부터 제조된다. 상기 프레임은 네 개의 측면 부분들(321) 및 두 개의 직각 에지 부분들(322)로 구성된다. 각 측면 부분의 한 표면은 그의 길이를 따라 은 접착성 페이스트(323)로 코팅된다. 이러한 접착성 표면은 이후 도 10C에 도시된 바와 같이, 애노드 몸체들의 상부 단부들과 병렬로 된다. 이러한 측면 위치들은 도면들에서 도시된 바와 같이 각 몸체 상부 단부의 중심 영역 상에 정렬된다. 고착제는 프레임을 애노드 몸체들로 결합시키게 할 수 있다. 이후, 리드층(미도시)이 형성되어 애노드 몸체들에 고정된다. 이후, 캡슐화 에폭시 수지가 몸체들 사이에 스며들며 각 애노드 몸체의 노출된 상부 표면들을 코팅한다. 리드층을 제거하게 되면, 프레임(320) 만이 수지로 코팅되지 않은 채로 남아있는 유일한 부분이라는 것을 도 10D로부터 알 수 있다.
이후, 기판은 개별적인 캐패시터들로 분할되는데, 여기서 합금 프레임 부분(321)은 도 11에 도시된 바와 같이 캐소드 플랫폼들을 형성한다. 실시예 3에서와 같이 종료 공정이 완료되어 외견상으로 동일한 구성을 갖는 캐패시터가 제조된다.
캐패시터를 완성하기 위하여, 각각의 애노드 및 캐소드 부분들의 노출된 표면들에 금속 도금층이 형성된다. 이는, 전자-증착 및 스퍼터 코팅과 같은 공지된 방법들에 의해 형성될 수 있다. 바람직한 배열에서는, 니켈층이 형성된 다음 주석-납층이 형성된다. 금속 도금층은 구성 소자가 프린트 회로 기판에 솔더링될 수 있게 하는 솔더 적합 표면을 제공한다.
도 12는 최종적인 캐패시터를 도시한다.
제 4 실시예
캐소드 플랫폼을 형성하는 변형적인 공정은 어레이의 각 애노드 몸체 상에 전도성 페이스트의 층을 형성하는 단계를 포함한다. 이 공정은, 몸체들의 어레이에 프레임이 형성될 때 까지 실시예 3에서와 같이 진행된다. 이때, 접착성 은 페이스트의 전도성 패드는 스텐실(stencil)에 의해 각 애노드 단부 표면의 중심 부분에 형성된다. 몇 개의 접착층들이 적용되어 캐소드 플랫폼의 바람직한 높이를 형성한다. 일단 패드들이 경화(cure)되면, 공정은 실시예 3에서와 같이 진행되어, 전도성 페이스트 패드가 실시예 3의 합금 플랫폼을 대신하는 캐패시터가 제조된다. 도 13은 접착성 패드가 401로 라벨이 붙여진 캐패시터(400)를 도시한다.
도 14는 실시예 2 내지 4에 의해 프린트 회로 기판(PCB)(500) 상의 적소에 제조된 캐패시터(501)의 투시도이다. PCB는 U-형 포지티브 레일(502) 및 연장된 네거티브 레일(503)을 갖는다. U-형 레일은 캐패시터(504, 505)의 각 단부 애노드 영역들에 접촉부된다. 연장된 레일(503)은 캐패시터의 캐소드 플랫폼 접촉부 표면(가려짐)에 접촉부된다.
제 5 실시예
상기 방법들은, 각각 단일 캐소드 단자 및 하나 또는 두 개의 애노드 단자들을 갖는 캐패시터들을 제조하는 방법들을 제시하였다. 상기 설명된 동일한 방법들에 필요한 변경을 가하여 애노드 몸체 상에 다수의 플랫폼들을 형성함으로써 캐소드 단자들의 어레이를 갖는 캐패시터를 제공하는 것 또한 본 발명의 범위 내에 포함된다. 도 15는 종래 기술의 고상 탄탈 애노드 캐패시터(551)의 옆에 캐패시터(550)가 장착되어 있는 PCB(549)를 도시한다. 캐패시터는 그의 양 측면에 두 개의 애노드 단자들(552, 553)을 갖는다. 이러한 접촉부들은 PCB 상의 PCB 애노드 트랙들(554, 555)에 대응한다. 캐패시터의 아랫쪽에는 네 개의 캐소드 단자들(556)이 형성된다. 이들 각 단자들은 상기 실시예 1 내지 4의 모든 방법들, 즉 애노드 몸체의 기게 가공, 애노드 몸체에 고체 금속 도금의 형성, 전도성 페이스트 탭의 형성에 의해 형성될 수 있다. 이러한 단자들은 PCB 상에서 네 개의 개별적인 캐소드 단자 트랙들(557)과 함께 정렬된다.
지금까지 설명된 본 발명은 캐패시터의 공통 표면 상에 배열될 수 있는 단자들을 갖는 낮은-프로파일의 (얇은) 캐패시터들을 제조하는 데에 특히 유용한 방법들을 제공한다.

Claims (31)

  1. 전기적으로 전도성인 기판을 제공하는 단계와; 상기 기판의 표면 상에 판 작용 물질을 포함하는 다수의 다공성 몸체들을 형성하는 단계와, 여기서 상기 각 몸체들은 상기 기판의 말단에 상위 표면을 가지며; 상기 몸체들 상에 전기적인 절연층을 형성하는 단계와; 상기 몸체들 상에 형성된 상기 절연층 상에 전도성 캐소드층을 형성하는 단계와; 그리고 상기 기판을, 각각 몸체 및 기판 부분을 포함하는 캐패시터 부분들로 분할하는 단계를 포함하는 고상 캐패시터들의 제조 방법에 있어서,
    상기 기판 말단의 각 몸체 부분의 단부 영역은 상기 단부 영역의 나머지에 대하여 국부적으로 올려진 플랫폼을 가지며, 상기 플랫폼은 최종적인 캐패시터에서 캐소드 단자 사이트를 제공하고, 상기 기판 부분은 애노드 사이트를 제공하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 플랫폼은 상기 몸체들을 제조하는 다공성 판 작용 물질을 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 플랫폼은 상기 몸체들의 미가공 또는 후소결 성형에 의해 형성되는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서, 상기 플랫폼은 상기 몸체들을 미가공 몰딩함으로써 형성되는 것을 특징으로 하는 방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 플랫폼은 상기 소결된 몸체들을 기계 가공함으로써 형성되는 것을 특징으로 하는 방법.
  6. 제 3 항 내지 제 5 항 중의 어느 한 항에 있어서, 상기 플랫폼은 예비 성형된 몸체들 상에 상기 플랫폼을 미가공 성형함으로서 형성되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 플랫폼은 고체 전도성 물질을 포함하는 것을 특징으로 하는 방법.
  8. 제 4 항에 있어서, 상기 플랫폼은 상기 몸체들의 상부 단부 영역들에 적용되는 평면 프레임 또는 격자로서 형성되며, 상기 프레임 또는 격자는 이후 상기 각 몸체에 대한 개별적인 플랫폼들로 형성되는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 상기 프레임 또는 격자는 고체 금속 또는 금속 합금 평면 시트를 포함하는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 상기 플랫폼은 상기 플랫폼을 형성하도록 굳어지는 페이스트 또는 코팅으로서 적용되는 전도성 물질로부터 형성되는 것을 특징으로 하는 방법.
  11. 어떤 선행하는 항에 있어서, 상기 기판의 바깥 표면 부분 및 상기 플랫폼의 바깥 표면 부분을 노출된 채로 두고, 상기 각 캐패시터 몸체 부분을 보호 절연 물질로 캡슐화하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 어떤 선행하는 항에 있어서, 상기 캡슐화층의 일부 상에 배열되는 애노드 사이트의 연장부를 형성하기 위하여, 상기 각 캐패시터 상에 상기 애노드 사이트 단자로부터 연장되는 전도성 브리지가 형성되는 것을 특징으로 하는 방법.
  13. 제 12 항에 있어서, 상기 전도성 브리지가 형성되는 상기 캡슐화층의 일부는 캐소드 사이트 플랫폼에 인접하는 영역을 포함하며, 이로써 상기 캐패시터들과의 전기적인 애노드 및 캐소드 단자 접촉이 상기 각 캐패시터의 공통 측면 상의, 상기 플랫폼 및 상기 플랫폼에 인접하는 캡슐화된 영역에 대응하는 단자들에서 이루어지는 것을 특징으로 하는 방법.
  14. 제 12 항 또는 제 13 항에 있어서, 상기 전도성 브리지는 상기 캐패시터 부분의 측벽에 형성된 전도성 단부 캡에 의해 형성되며, 상기 단부 캡은 상기 캐패시터의 기판 단부와 상기 캐패시터의 플랫폼 단부의 캡슐화된 부분에 겹쳐지는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서, 상기 전도성 브리지는 양 측벽에 형성된 두 개의 상기 단부 캡들을 포함하며, 이로써 두 개의 애노드 단자 접촉부들을 형성하는데, 이중 하나는 상기 캐패시터의 측면에서 상기 캐패시터의 플랫폼 단부에 겹쳐지는 것을 특징으로 하는 방법.
  16. 어떤 선행하는 항에 있어서, 상기 플랫폼은 직선으로 둘러싸인, 원형 또는 타원형의 탭들 또는 스텝들의 형태를 갖는 것을 특징으로 하는 방법.
  17. 어떤 선행하는 항에 있어서, 상기 플랫폼은 일반적으로 상기 각 몸체의 기판 말단 단부 상에 중심적으로 위치되는 것을 특징으로 하는 방법.
  18. 제 1 항 내지 제 16 항 중의 어느 한 항에 있어서, 상기 플랫폼은 상기 각 몸체의 기판 말단 단부의 한쪽 측면 영역 상에 위치되는 것을 특징으로 하는 방법.
  19. 어떤 선행하는 항에 있어서, 상기 몸체들은 기판 상에 행들 및 열들의 어레이로 배열되며, 상기 분할 단계는 상기 행들 및 열들을 따라 절단하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 어떤 선행하는 항에 있어서, 상기 각 플랫폼 상의 상기 애노드 단자 사이트 및 캐소드 단자 사이트들 상에 솔더 적합 코팅을 적용하는 종료 공정을 더 포함하는 것을 특징으로 하는 방법.
  21. 제 20 항에 있어서, 상기 종료 공정은 상기 각 단자의 접촉부 표면을 전도성 페이스트로 액체 코팅하는 단계, 및 상기 코팅이 굳어지게 하는 단계를 포함하는 것을 특징으로 하는 방법.
  22. 상기 제 20 항 또는 제 21 항에 있어서, 상기 종료 공정은 상기 각 단자 사이트들 상에 금속 또는 금속들의 층을 형성하기 위한 금속 코팅을 포함하는 것을 특징으로 하는 방법.
  23. 어떤 선행하는 항에 있어서, 두 개 또는 그 이상의 국부적으로 올려진 플랫폼들은 상기 각 애노드 몸체의 말단 단부 상에 형성되며, 이로써 상기 각 몸체 상에 두 개 또는 그 이상의 캐소드 단자 사이트들을 형성하는 것을 특징으로 하는 방법.
  24. 전기적으로 전도성인 기판 부재와;
    상기 기판의 표면 상에 제공된 판 작용 금속을 포함하는 다공성 몸체와;
    캐소드 및 애노드의 빈 표면 상에 형성된 전기적인 절연층과;
    애노드 몸체 및 캐소드 몸체 상의 상기 전기적인 절연층 상에 형성된 전도성 캐소드층을 포함하며,
    상기 몸체는 상기 기판의 말단에 상위 표면을 갖고, 상기 표면에는 상기 몸체의 인접하는 상위 표면에 대하여 국부적으로 올라간 플랫폼이 형성되며, 상기 국부적으로 올라간 부분은 캐소드 단자 사이트를 제공하고 상기 기판은 애노드 단자 사이트를 제공하는 것을 특징으로 하는 고상 캐패시터.
  25. 제 24 항에 있어서, 상기 몸체는, 상기 애노드 사이트로서의 상기 기판의 외부 표면 부분을 노출된 채로 두고, 상기 캐소드 사이트로서의 상기 플랫폼의 외부 표면 부분을 노출된 채로 두면서, 보호 절연 물질로 캡슐화되는 것을 특징으로 하는 캐패시터.
  26. 제 25 항에 있어서, 상기 애노드 사이트로부터 상기 몸체의 캡슐화된 표면 부분으로 전도성 브리지가 연장되며, 이로써 상기 캡슐화된 몸체 부분 상에 애노드 단자 접촉 연장부를 형성하는 것을 특징으로 하는 캐패시터.
  27. 제 26 항에 있어서, 상기 애노드 단자 접촉부가 형성된 상기 캡슐화된 표면 부분이 상기 플랫폼에 대응하는 캐소드 사이트에 인접하게 위치됨으로써, 상기 캐패시터의 공통 측면 상에서 프린트 회로 기판에 대한 애노드 및 캐소드 단자 접촉이 이루어지는 것을 특징으로 하는 캐패시터.
  28. 제 26 항 또는 제 27 항에 있어서, 상기 전도성 브리지는 상기 각 캐패시터의 한쪽 측면에 형성되는 전도성 단부 캡을 포함하는 것을 특징으로 하는 캐패시터.
  29. 제 28 항에 있어서, 상기 전도성 브리지는 상기 각 캐패시터의 양 측면에 형성된 두 개 또는 그 이상의 단부 캡들을 포함하는 것을 특징으로 하는 캐패시터.
  30. 첨부 도면들을 참조하여 상기 설명된 캐패시터.
  31. 첨부 도면들을 참조하여 상기 설명된 방법.
KR1020027006235A 1999-11-15 2000-11-15 고상 캐패시터 및 그 제조 방법 KR100675958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9926975.5 1999-11-15
GBGB9926975.5A GB9926975D0 (en) 1999-11-15 1999-11-15 Solid state capacitors and methods of manufacturing them

Publications (2)

Publication Number Publication Date
KR20020079733A true KR20020079733A (ko) 2002-10-19
KR100675958B1 KR100675958B1 (ko) 2007-02-01

Family

ID=10864534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027006235A KR100675958B1 (ko) 1999-11-15 2000-11-15 고상 캐패시터 및 그 제조 방법

Country Status (11)

Country Link
US (1) US6813140B1 (ko)
EP (1) EP1230656B1 (ko)
JP (1) JP4405126B2 (ko)
KR (1) KR100675958B1 (ko)
CN (1) CN1272816C (ko)
AT (1) ATE266247T1 (ko)
AU (1) AU1402801A (ko)
DE (1) DE60010505T2 (ko)
GB (1) GB9926975D0 (ko)
IL (1) IL149541A0 (ko)
WO (1) WO2001037296A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9824442D0 (en) * 1998-11-06 1999-01-06 Avx Ltd Manufacture of solid state capacitors
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
US7016180B2 (en) * 2003-12-26 2006-03-21 Tdk Corporation Capacitor
US6870728B1 (en) * 2004-01-29 2005-03-22 Tdk Corporation Electrolytic capacitor
US8257463B2 (en) * 2006-01-23 2012-09-04 Avx Corporation Capacitor anode formed from flake powder
JP4626556B2 (ja) * 2006-03-31 2011-02-09 Tdk株式会社 固体電解コンデンサ及びその製造方法
JP2007273710A (ja) * 2006-03-31 2007-10-18 Nichicon Corp 固体電解コンデンサ用素子の製造方法
CZ306436B6 (cs) * 2006-05-05 2017-01-25 Cabot Corporation Tantalový prášek a způsob jeho výroby a anoda elektrolytického kondenzátoru
US20080123251A1 (en) * 2006-11-28 2008-05-29 Randall Michael S Capacitor device
JP4915856B2 (ja) * 2007-03-06 2012-04-11 Necトーキン株式会社 固体電解コンデンサ
JP5104380B2 (ja) * 2008-02-15 2012-12-19 日本ケミコン株式会社 固体電解コンデンサ及びその製造方法
US8430944B2 (en) * 2008-12-22 2013-04-30 Global Advanced Metals, Usa, Inc. Fine particle recovery methods for valve metal powders
US8279583B2 (en) * 2009-05-29 2012-10-02 Avx Corporation Anode for an electrolytic capacitor that contains individual components connected by a refractory metal paste
US8199461B2 (en) * 2009-05-29 2012-06-12 Avx Corporation Refractory metal paste for solid electrolytic capacitors
US8441777B2 (en) 2009-05-29 2013-05-14 Avx Corporation Solid electrolytic capacitor with facedown terminations
US8218292B2 (en) * 2009-07-31 2012-07-10 Avx Corporation Dry powder stencil printing of solid electrolytic capacitor components
JP2011159659A (ja) * 2010-01-29 2011-08-18 Nec Tokin Corp 固体電解コンデンサ
CN102768907A (zh) * 2011-05-04 2012-11-07 佳邦科技股份有限公司 固态电容及其制作方法
GB2505566A (en) 2012-08-31 2014-03-05 Avx Corp Iterative screening method for electrolytic capacitors
US9916935B2 (en) 2014-11-07 2018-03-13 Avx Corporation Solid electrolytic capacitor with increased volumetric efficiency
US9837216B2 (en) 2014-12-18 2017-12-05 Avx Corporation Carrier wire for solid electrolytic capacitors
US9966196B2 (en) 2015-03-23 2018-05-08 Avx Corporation Tantalum embedded microchip
US11257629B2 (en) 2018-02-12 2022-02-22 KYOCERA AVX Components Corporation Solid electrolytic capacitor for a tantalum embedded microchip
KR102389784B1 (ko) 2018-03-05 2022-04-22 글로벌 어드밴스드 메탈스 유에스에이, 아이엔씨. 구형 분말을 함유하는 애노드 및 커패시터
CA3227568A1 (en) 2018-03-05 2020-02-06 Global Advanced Metals Usa, Inc. Spherical tantalum powder, products containing the same, and methods of making the same
US11222754B2 (en) * 2018-11-19 2022-01-11 KYOCERA AVX Components Corporation Solid electrolytic capacitor for a tantalum embedded microchip
KR20210100674A (ko) 2018-12-12 2021-08-17 글로벌 어드밴스드 메탈스 유에스에이, 아이엔씨. 구형 니오브 합금 분말, 그를 함유하는 생성물, 및 그의 제조 방법
TW202106893A (zh) 2019-07-19 2021-02-16 美商環球高級金屬美國公司 球形鉭-鈦合金粉末,包含彼之產品及製備彼之方法
US11448680B2 (en) 2020-03-31 2022-09-20 KYOCERA AVX Components Corporation Screening method for electrolytic capacitors that maintains individual capacitor unit identity

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588626A (en) * 1969-04-10 1971-06-28 Sprague Electric Co Leadless solid electrolyte tantalum capacitor
DE2631776C3 (de) * 1976-07-15 1979-06-13 Standard Elektrik Lorenz Ag, 7000 Stuttgart Elektrolytkondensator
US4599788A (en) * 1984-07-13 1986-07-15 Sprague Electric Company Solid electrolytic capacitor manufacture
JPH0389509A (ja) * 1989-08-31 1991-04-15 Hitachi Aic Inc 固体電解コンデンサ
US5198968A (en) * 1992-07-23 1993-03-30 Avx Corporation Compact surface mount solid state capacitor and method of making same
US5357399A (en) 1992-09-25 1994-10-18 Avx Corporation Mass production method for the manufacture of surface mount solid state capacitor and resulting capacitor
EP0893808B1 (en) * 1994-06-10 2003-08-06 Avx Corporation Preforms for the fabrication of surface mountable solid state capacitors and method for manufacturing said capacitors
GB9824442D0 (en) 1998-11-06 1999-01-06 Avx Ltd Manufacture of solid state capacitors
DE60033076T2 (de) * 1999-04-16 2007-08-30 Matsushita Electric Industrial Co., Ltd., Kadoma Anodische Elektrode für Elektrolytkondensator und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
DE60010505T2 (de) 2005-04-07
CN1272816C (zh) 2006-08-30
US6813140B1 (en) 2004-11-02
WO2001037296A1 (en) 2001-05-25
JP4405126B2 (ja) 2010-01-27
ATE266247T1 (de) 2004-05-15
DE60010505D1 (de) 2004-06-09
EP1230656A1 (en) 2002-08-14
JP2003514385A (ja) 2003-04-15
GB9926975D0 (en) 2000-01-12
CN1423821A (zh) 2003-06-11
KR100675958B1 (ko) 2007-02-01
AU1402801A (en) 2001-05-30
IL149541A0 (en) 2002-11-10
EP1230656B1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
KR100675958B1 (ko) 고상 캐패시터 및 그 제조 방법
KR100634570B1 (ko) 고상 캐패시터 및 그 제조 방법
KR100601410B1 (ko) 고상 캐패시터 및 그 제조 방법
US7687884B2 (en) Manufacture of solid state capacitors
KR100932006B1 (ko) 고체상 전자 부품의 제조방법
KR100782590B1 (ko) 다수의 고체 상태 캐패시터의 제조 방법
KR20020038722A (ko) 고체 상태 캐패시터의 제조방법
JP2004247594A (ja) チップ型コンデンサ及びその製造方法並びにモールド金型
US4494299A (en) Method of manufacturing solid electrolytic capacitors
JPH02301118A (ja) 固体電解コンデンサの製造方法
JPS59115518A (ja) チツプ型電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee