KR20020072228A - 액티브 매트릭스 기판 및 그의 제조방법 - Google Patents

액티브 매트릭스 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20020072228A
KR20020072228A KR1020020012393A KR20020012393A KR20020072228A KR 20020072228 A KR20020072228 A KR 20020072228A KR 1020020012393 A KR1020020012393 A KR 1020020012393A KR 20020012393 A KR20020012393 A KR 20020012393A KR 20020072228 A KR20020072228 A KR 20020072228A
Authority
KR
South Korea
Prior art keywords
electrode
layer
wiring
contact hole
active matrix
Prior art date
Application number
KR1020020012393A
Other languages
English (en)
Other versions
KR100494541B1 (ko
Inventor
오가미히로유키
야마카와시나야
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020072228A publication Critical patent/KR20020072228A/ko
Application granted granted Critical
Publication of KR100494541B1 publication Critical patent/KR100494541B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 서로 교차되는 투명 절연성 기판 상에 형성된 복수의 주사 배선 및 신호 배선; 상기 주사 배선과 신호 배선의 소정 교차 부분에 형성되며 주사 배선과 신호 배선에 전기적으로 접속된 복수의 스위칭소자; 상기 상응하는 스위칭 소자중 하나에 전기적으로 접속되는 접속전극; 상기 주사 배선, 신호 배선, 접속전극 및 스위칭소자 상에 형성된 층간 절연막; 상기 접속전극상의 층간 절연막내에 형성된 콘택트홀; 및 콘택트홀을 통하여 접속전극에 전기적으로 접속된 각 교차 부분에 있는 화소전극을 포함하며, 상기 주사 배선 및 신호 배선 각각은 불투명 전극층을 포함하고; 그리고 콘택트홀은 콘택트홀의 일부가 접속전극의 외부에 존재하도록 형성되는 것을 특징으로 하는 액티브 매트릭스 기판을 제공한다.

Description

액티브 매트릭스 기판 및 그의 제조방법{Active Matrix Substrate And Method For Producing The Same}
본 발명은 매트릭스 상으로 형성된 각 화소가 각 화소마다 제공된 스위칭 소자에 의해 구동되는 액티브 매트릭스 기판에 관한 것이다. 본 발명은 또한 그러한 액티브 매트릭스 기판을 제조하는 방법에도 관한 것이다.
최근, 퍼스날 컴퓨터 등의 OA(사무 자동화) 기기의 소형화 및 경량화가 도모되고 개인의 휴대용 정보기기 등의 실용화가 진행되고 있다. 이러한 휴대용 정보 기기에서, 전력소비가 적고 소형이며 경량인 점에서 액정표시장치(LCD)가 표시장치로서 가장 흔히 사용되고 있다.
최근, LCD의 표시 화질의 고성능화가 더욱 요청되고 있다. 따라서, 각 화소에 대하여 각각 제공된 스위칭 소자를 갖는 액티브 매트릭스 기판이 널리 이용되고 있다.
도35는 액정표시장치에 사용된 액티브 매트릭스 기판(1)의 기본구조를 도시하는 개략도이다.
액티브 매트릭스 기판(1)은 상호 직교상태로 교차하는 복수의 주사 배선(2)과 복수의 신호 배선(3)을 포함한다. 주사 배선(2) 각각과 신호 배선(3) 각각은 주사 배선 구동회로(4)와 신호 배선 구동회로(5)에 각각 접속되어 있다. 주사 배선(2)과 신호 배선(3)에 의해 형성된 각 영역에는, 표시 영역 상에 화상을 표시하기 위한 최소 표시단위인 화소(6)가 형성된다. 각 화소(6)의 경우, 박막 트랜지스터(TFT)(7)가 주사 배선(2)과 신호 배선(3)의 각 교차 부분에 스위칭소자로서 형성되어 있다. 이러한 복수의 화소(6)가 액티브 매트릭스 기판(1) 상에 매트릭스 상으로 형성되어 액티브 매트릭스 기판(1)의 전체 표면이 표시 영역으로 작용하게된다.
도36은 도35에 도시된 액티브 매트릭스 기판(1)의 일개 화소(6)의 확대도를 도시한다. 각 주사 배선(2)은 TFT(7)의 게이트 전극(7a)에 접속되며, 각 신호 배선(3)은 TFT(7)의 소스전극(7b)에 접속된다. TFT(7)의 드레인 전극(7c)은 각 화소(6)에 제공된 화소전극(8)에 접속된다.
상기 구조를 갖는 액티브 매트릭스 기판(1)이 구동될 때, 주사 배선 구동회로(4)는 복수의 주사 배선(2) 각각에 선-순차적(line-sequential)으로 주사전압을 인가한다. 이 주사전압의 인가에 응답하여, 주사전압이 인가된 주사 배선(2)에 접속된 TFT(7)의 게이트전극(7a)은 소스전극(7b)과 드레인 전극(7c) 사이의 도전상태를 온 상태로 한다. 신호 배선 구동회로(5)는 주사전압이 주사 배선(2)에 인가됨과동시에 각 신호 배선(3)에 화소전압을 인가하여 주사전압의 인가에 의해 온 상태인 각 화소(6)의 화소전극(8)에 화상 신호를 서입한다.
이러한 액티브 매트릭스 기판(1)으로서 예컨대 일본 특개평 11-119261호에 개시된 액티브 매트릭스 기판이 공지되어 있다.
도37은 액티브 매트릭스 기판(1)의 일개 화소를 도시하는 확대 평면도이다. 도38은 도37의 A-A'선 단면도이다.
도37에 도시된 액티브 매트릭스 기판(1)은 유리와 같은 투명 절연성 기판(11) 상에 소정 간격으로 서로 평행하게 배치된 복수의 주사 배선(2)을 갖는다. 인접 주사 배선(2) 사이의 실질적으로 중앙부에는 보조 용량배선(12)이 상기 주사 배선(2)과 평행하게 제공된다. 각 화소(6)마다 형성된 TFT(7)의 게이트전극(7a)은 주사 배선(2)에 접속되어 있다. 주사 배선(2), 신호 배선(3) 및 TFT(7)의 게이트전극(7a)을 포함하는 투명 절연성 기판(11)의 전체 표면 상에는 게이트 절연막(13)이 형성되어 있다. 게이트 전극(7a)상의 게이트 절연막(13)의 일부에는 반도체층(14)이 형성되어 있다. 상기 반도체층(14)의 중앙부에는 채널보호층(15)이 형성되어 있다. 또한 반도체층(14)과 채널 보호층(15)의 엣지를 덮기 위해 n+Si 층으로 형성된 소스전극(7b) 및 드레인 전극(7c)이 제공된다.
게이트 절연막(13) 상에는 각 주사 배선(2)이 직교하도록 소정 간격으로 신호 배선(3)이 형성된다. 각 신호 배선(3)은 투명 전극층(3a)과 금속층(3b)을 포함하는 2층 구조를 가지며 TFT(7)의 소스전극(7b)에 접속된다. 한편, 드레인전극(7c)은 접속전극(16)에 접속된다. 접속전극(16)은 화소전압을 서입하는 화소전극(8)에 접속된다. 접속전극(16)은 보조용량배선(12)이 형성된 화소(6)의 중앙부로 연장되며, 보조용량배선(12)을 따른 형상으로 패터닝된다.
TFT(7), 접속전극(16), 주사 배선(2) 및 신호 배선(3) 상에 층간 절연막(17)이 형성된다. 상기 층간 절연막(17)에는, 콘택트홀(18)이 접속전극(16)에 도달하도록 보조용량배선(12)위에 형성되어 있다. 상기 층간 절연막(17) 상에는 각 화소(6)의 전체 영역 상에 걸쳐 화소전극(8)이 형성되어 콘택트홀(18)을 통하여 접속전극(16)과 전기적으로 접속되어 있다.
상술한 종래 기술에 따른 액정표시장치의 액티브 매트릭스 기판(1)에서, 투명 절연성 기판(11)은 전형적으로 유리 기판으로 제조된다. 그러나, 유리 기판은 무겁고 낙하 등에 의해 부서지기 쉬운 성질을 갖고 있다. 따라서, 이러한 유리 기판은 경량이고 다소의 변형을 견디며 낙하 등의 충격에 대해서도 부서지지 않는 성능이 요구되는 휴대용 정보 기기에 사용하기에는 적합하지 않다.
따라서, 경량이고 변형 및 충격에 견딜 수 있는 투명 절연성 기판(11) 재료로서 플라스틱이 주목되고 있다. 플라스틱을 액티브 매트릭스 기판(1)의 투명 절연성 기판(11) 재료로 사용하는 연구가 진행되고 있다.
그러나, 플라스틱 기판은 유리 기판과는 달리 제조 공정중의 환경에 따라서 플라스틱 기판의 치수가 크게 변하는 문제가 있다. 예컨대, 유리 기판은 온도에 대한 변화율이 3 내지 5 ppm/℃이지만, 플라스틱 기판은 온도에 대한 변화율이 50 내지 100 ppm/℃이다. 또한, 수분을 흡수할 때 플라스틱 기판의 치수가 달라진다. 플라스틱 기판의 치수 변화율은 약 3000 ppm 이다. 따라서, 이러한 플라스틱 기판을 사용하는 경우, 이와 같은 환경에 의한 치수변화를 고려하여 액티브 매트릭스 기판의 각 부품의 구조를 결정할 필요가 있다.
플라스틱으로 제조된 통상의 기판은 도39를 참조하여 설명한다. 도39는 플라스틱으로 제조된 투명 절연성 기판(11) 상에 형성된 액티브 매트릭스 기판(1)의 일개 화소의 확대 평면도이다. 도39(a)는 보조용량배선(12)이 형성된 액티브 매트릭스 기판의 화소를 도시한다. 도39(b)는 보조용량배선(12)이 형성되지 않은 액티브 매트릭스 기판의 화소를 도시한다.
도40(a) 내지 (f)는 도39(a)에 도시된 액티브 매트릭스 기판(1)을 제조하는 방법의 공정을 도시한다.
플라스틱으로 제조된 투명 절연성 기판(11)의 치수 변화가 고려된 도39(a)에 도시된 액티브 매트릭스 기판(1)을 제조하는 방법은 도40 내지 도42를 참조하여 설명한다.
도40(a)에 도시된 바와 같은 첫 공정에서, 투명 플라스틱으로 제조된 투명 절연성 기판(11) 상에 주사 배선(2)과 보조용량배선(12)이 불투명 금속에 의해 각각 서로 평행하게 형성된다.
이어, 절연성 기판(11)의 전체 구조에 걸쳐 게이트 절연막(13)이 형성된다. 이 게이트 절연막(13) 상에 다음 공정에서 소스전극(7a) 및 드레인 전극(7b)으로 형성될 무정형 Si층(21)과 n+무정형 Si층(22)이 형성된다(도41 참조). 이어, 상기n+무정형 Si층(22) 상에 포지티브형 포토레지스트를 형성하고 상기 구조의 표면과 이면 모두를 노광시키는 것에 의해 패터닝하여 포토레지스트를 주사 배선(2) 상에만 남긴다. 상기 포토레지스트를 마스크로 이용하여 상기 형성한 구조를 에칭하여 도40(b)에 도시한 바와 같이 주사 배선(2) 상에 무정형 Si층(21)과 n+무정형 Si층(22)의 스트라이프 패턴을 형성한다. 도41은 도40(b)의 B-B'선 단면도이다. 도41은 주사 배선(2) 상에 형성되며 주사 배선(2)을 따라 형성된 무정형 Si층(21)과 n+무정형 Si층(22)을 도시한다.
이어, 도40(c)에 도시한 바와 같이 신호 배선(3)과 접속전극(16)을 패터닝한다.
도42(a) 내지 (c)는 도40(c)에 도시된 바와 같이 패터닝된 신호 배선(3)과 접속전극(16)을 형성하는 공정을 도시하는, 도40(c)의 C-C'선 단면도이다.
상기 경우, 도42(a)에 도시한 바와 같은 제1 공정에서, 신호 배선(3)과 접속전극(16)의 하부 전극층으로 될 ITO와 같은 광투과성, 도전성 재료의 투명 전극층(23) 및 신호 배선(3)과 접속전극(16)의 상부 전극층으로 될 광투과성, 도전성 재료의 불투명 전극층(24)이 순차적으로 형성된다. 그후, 신호 배선(3)과 접속전극(16)을 패터닝하기 위하여 포토레지스트층(25)을 형성한다.
불투명 전극층(24) 상에 형성된 포토레지스트층(25)은 도42(a)에 도시된 바와 같이 부분적으로 노광되며, TFT의 채널 부분으로 될 부분을 갖는다. 포토레지스트(25)의 상응하는 부분을 불충분하게 노광시키기 위해 하프-톤(half-tone) 마스크또는 슬릿상 마스크가 이용되는 하프 노광 공정을 통하여 하프(half) 노광부(25a)가 형성되어 불충분하게 노광된 부분(즉, 하프 노광부(25a))이 포토레지스트(25)의 다른 부분보다 더 얇게된다. 이러한 포토레지스트(25)가 형성된 후, 포토레지스트(25)를 마스크로 이용하여, 도42(b)에 도시된 바와 같이, 불투명 전극층(24), 투명 전극층(23), n+무정형 Si층(22) 및 무정형 Si층(21)의 마스킹되지 않은 부분을 에칭에 의해 제거한다. 이어, 하프 노광부(25a)에서의 레지스트를 제거하고 하프 노광부(25a)내의 불투명 전극층(24), 투명 전극층(23) 및 n+무정형 Si층(22)의 일부를 에칭으로 제거하여 도42(c)에 도시된 바와 같이 무정형 Si층(21) 상에 소스전극(7b)과 드레인 전극(7c)을 형성한다.
상기 실시예의 액티브 매트릭스 기판(1)에서, 신호 배선(3)과 접속전극(16)은 각각 ITO 등으로 형성된 투명 전극층(23) 및 불투명 전극층(24)을 포함하는 2층 구조를 갖는다. 그러나, 신호 배선(3)과 접속전극(16)은 불투명 전극층(24)에 의해서만 형성될 수 있다.
상기 방법에 따르면, 주사 배선(2)을 형성한 후 생길 수 있는 절연성 기판(11)의 신축으로 인해 주사 배선(2)의 패턴에 대한 신호 배선(3)의 패턴, TFT(7)의 소스전극(7b) 및 TFT(7)의 드레인 전극(7c)의 부정합이 생겨도 스위칭소자로 작용하는 TFT(7)를 적절히 형성할 수 있다.
이어, SiNx등의 TFT 보호막(26)(도43)을 절연성 기판(11)의 표면측 전체에 걸쳐 형성한다. 상기 TFT 보호막(26) 상에 감광성 유기 수지층으로 된 층간절연막(17)을 형성하여 상기 형성된 전체 구조를 덮는다.
상기 액티브 매트릭스 기판(1)에서, SiNx의 TFT 보호막(26) 및 유기 수지 재료로 된 층간 절연막(17)을 포함하는 2층 구조를 신호 배선(3) 상에 형성한다. 그러나, SiNx등의 무기층만을 신호 배선(3) 상에 형성할 수도 있다.
이어, 도40(d)에 도시한 바와 같이 보조용량배선(12)위의 층간 절연막(17)에 TFT 보호막(26)에 도달하는 콘택트홀(18)을 형성한다. 이어, 상기 층간 절연막(17)을 마스크로 이용하여 콘택트홀(18)내에 TFT 보호막(26)을 에칭 제거한다.
도43은 도40(d)의 D-D'선 단면도이다. 도43은 층간 절연막(17)내에 형성된 콘택트홀(18)이 TFT 보호막(26) 아래의 접속전극(16)까지 도달하는 구조를 도시한다.
이어, 화소전극(8)으로 될 ITO 등으로 된 투명 전극층을 스퍼터링에 의해 형성한다. 상기 투명 전극층 상에 화소전극(8)을 패터닝하기 위한 포토레지스트층을 형성하고, 이 포토레지스트층을 노광 공정을 통하여 소정의 패턴으로 형성한다.
플라스틱으로 제조된 투명 절연성 기판(11)이 통상의 노광 처리되면, 투명 절연성 기판(11)의 치수변화가 유발되어 화소전극(8)이 소정 위치에서 형성될 수 없다. 따라서, 플라스틱으로 제조된 투명 절연성 기판(11)인 경우, 네가티브형 포토레지스트를 이용하여 투명 절연성 기판의 이면(화소전극(8)이 형성되지 않음)을 노광시켜 주사 배선(2)과 신호 배선(3)이 형성되지 않은 영역에만 레지스트층을 남기는 것에 의해 그를 통하여 광을 통과시킨다. (이후, 투명 절연성 기판(11)의 이면으로부터 광을 방사함으로써 실시한 노광 공정을 "이면 노광법"이라 칭한다). 이렇게 하여, 화소전극(8)을 형성하기 위한 레지스트층의 패턴을 형성한다. 그러나, 이면 노광만이 실시된 경우, 레지스트층은 콘택트홀(18)이 형성될 접속전극(16)상의 영역에는 남지 않는다. 따라서, 투명 절연성 기판(11)의 이면을 노광한 후, 상기 형성된 구조를 투명 절연성 기판(11)의 표면측으로부터 노광시켜 도40(a)에 도시된 영역E에 레지스트층을 남긴다. (이후, 투명 절연성 기판(11)의 표면측으로부터 광을 방사함으로써 실시한 노광 공정을 "표면측 노광법"이라 칭한다).
이어, 이렇게 형성된 레지스트층을 마스크로 이용하여 ITO등으로 제조된 투명 전극층을 소망하는 형상으로 패터닝하여 도40(f)에 도시된 바와 같은 각 화소(6) 마다 화소전극(8)을 형성한다.
도44는 상기 포토레지스트를 이용함으로써 형성한 화소전극(8)을 도시한다. 상술한 바와 같이, 화소전극(8)은 상기 형성된 구조의 표면측 노광법 및 이면 노광법에 의해 형성된 포토레지스트 패턴(도44에 사선으로 표시)을 이용하여 각 화소(6) 마다 형성된다.
도45는 도40(f)의 F-F'선 단면도이다. 도45는 층간 절연막(17) 상에 형성된 화소전극(8)이 콘택트홀(18)을 통하여 접속전극(16)의 불투명 전극층(24)에 전기적으로 접속된 구조를 도시한다. 도46은 도40(f)의 G-G'선 단면도이다. 도46은 층간 절연막(17) 상에 화소전극(8)이 각 화소(6)마다 형성된 것을 도시한다.
상술한 종래의 제조방법에 따르면, 화소전극(8)이 층간 절연막(17) 상에 형성된 액티브 매트릭스 기판(1)이 완성된다.
상술한 액티브 매트릭스 기판(1)에서는 접속전극(16)이 보조용량배선(12) 상에 형성되고 접속전극(16)의 일부가 보조용량용 전극으로 작용한다. 그러나, 도39(b)에 도시한 바와 같이, 보조용량배선(12)이 형성되지 않고 접속전극(16)이 보조용량의 일부를 형성하지 않는 액티브 매트릭스 기판(1)이 제조될 수 있다.
플라스틱 등의 신축성을 갖는 절연성 기판을 액티브 매트릭스 기판(1)의 절연성 기판(11)으로 사용한 경우, 콘택트홀(18), 접속전극(16) 및 화소전극(8)을 에칭에 의해 형성하기 위한 포토레지스트층이 형성된 노광 영역이 제한된다. 이후, 이러한 제한을 도39(a) 및 (b)을 참조하여 설명한다. 이하의 설명에서, 플라스틱 절연성 기판(11)의 신축에 의해 유발되는, 전극 구조의 패턴이 노광 공정을 통하여 형성될 위치와 노광 공정을 통하여 패턴이 실질적으로 형성될 위치간의 최대 불일치량을 "Δ"로 나타낸다. 전극구조의 위치가 갖는 것으로 목적하는 바대로 작용하는 최대 불일치량 "Δ"를 이후 "얼라인먼트 마진"으로 칭한다. 예컨대, 도39(a)에 도시된 화소 구조에서, 이하의 세 가지 유형의 얼라인먼트 마진(1) 내지 (3)을 고려해야한다.
(1) 콘택트홀(18)은 화소전극(8)과 접속전극(16)을 전기적으로 접속시키기 위하여 접속전극(16) 상에 형성되어야한다. 따라서, 접속전극(16)의 패턴은 모든 방향에서 2Δ보다 큰 얼라인먼트 마진을 필요로 하지만, 콘택트홀(18)은 얼라인먼트 마진 Δ를 필요로 한다.
(2) 화소전극(8)을 형성하기 위해 이용되는 포토레지스트층은 접속전극(16)상에 포토레지스트층을 형성하기 위하여 이면 노광법 및 이면 노광을 보상하기 위한 표면측 노광법에 의해 형성되어야한다. 포토레지스트층을 마스크로 이용하여 화소전극(8)을 형성함으로써 화소전극(8)이 콘택트홀(18)을 통하여 접속전극(16)에 접속되도록 하기 위하여, 표면측 노광법에 이용된 노광 패턴은 접속전극(16)의 대향 엣지의 적어도 하나로부터 2Δ 얼라인먼트 마진을 가져야 한다.
또한, 도39(a)에 도시된 바와 같이, 보조용량배선(12) 등이 화소(6)의 중앙영역에 형성되고 화소전극(8)이 보조용량배선(12)에 의해 분단 상태로된 경우, 분단된 영역의 각각은 접속전극(16)의 얼라인먼트 마진보다 2Δ 정도 더 큰 얼라인먼트 마진을 필요로 한다. 도39(b)에 도시한 바와 같이 접속전극(16)이 보조용량배선(12) 상에 형성되지 않은 경우, 이러한 얼라인먼트 마진을 고려할 필요는 없다.
(3) 신호 배선(3) 사이에 화소전극(8)을 형성하기 위해 이면 노광법에 의해 형성된 레지스트 패턴을 마스크로 이용하여 인접하는 화소전극(8)이 신호 배선(3)을 협지함으로써 분리되도록 한다. 그러나, 신호 배선(3) 상에 중첩되도록 표면측 노광법에 의해 노광 패턴이 형성되면, 화소전극(8)은 인접화소(6) 사이에 별도로 형성될 수 없다. 따라서, 표면측 노광법을 실시한 경우, 신호 배선(3)과 그 사이에 형성된 노광패턴간에 2Δ 얼라인먼트 마진을 고려해야할 필요가 있다.
상기 얼라인먼트 마진(1) 내지 (3)을 고려할 때, 플라스틱으로 제조된 절연성 기판(11)을 사용한 액티브 매트릭스 기판을 제조하기 위하여, 콘택트홀(18), 접속전극(16) 및 화소전극(8)을 형성하기 위해 노광되는 포토레지스트층은 도39(a)및 (b)에 도시한 바와 같이 화소전극(8)의 폭(즉, 신호 배선(3)의 피치)을 따른 방향으로 8Δ 또는 그 이상의 얼라인먼트 마진을 갖도록 형성될 필요가 있다. 특히, 예컨대 콘택트홀(18)을 형성하기 위해 사용된 포토레지스트 패턴이 20㎛의 얼라인먼트 마진Δ를 필요로 하는 경우, 신호 배선(3)의 피치는 최소 약 160 ㎛ (8Δ)보다 적게 제조될 수 없다.
최근, 화소 형상의 고정세화가 요구되고 있다. 특히, 약 50 내지 100 ㎛의 피치가 화소전극의 치수로서 요구되고 있다. 따라서, 플라스틱 기판과 같은 신축성이 있는 절연성 기판(11)을 사용하여 고정세화로 형성된 화소전극을 갖도록 액티브 매트릭스 기판을 제조하는데 있어서 신호 배선간의 피치 감소가 필수적이다.
도1은 실시예1에 따른 액티브 매트릭스 기판의 화소를 도시하는 확대 개략도.
도2a 내지 도2e는 본 발명의 실시예1에 따른 액티브 매트릭스 기판을 제조하는 방법의 공정을 설명하는 평면도.
도3은 도2b의 B-B'선 단면도.
도4a 내지 도4c는 도2c의 C-C'선 단면도로서 신호 배선과 접속전극을 패터닝하는 공정을 나타낸 도면.
도5a는 도2d의 H-H'선 단면도이고; 도5b는 도2d의 D-D'선 단면도.
도6은 이면 노광법에 의해 패터닝된 포토레지스트를 이용하여 형성된 화소전극을 도시하는 평면도.
도7은 도2e의 I-I'선 단면도.
도8은 도2e의 G-G'선 단면도.
도9는 실시예2에 따른 액티브 매트릭스 기판의 화소를 도시하는 확대 개략도.
도10a 내지 도10e는 본 발명의 실시예2에 따른 액티브 매트릭스 기판을 제조하는 방법의 공정을 설명하는 평면도.
도11은 도10b의 B-B'선 단면도.
도12a 내지 도12c는 도10c의 C-C'선 단면도로서 신호 배선과 접속전극을 패터닝하는 공정을 나타낸 도면.
도13a는 도10d의 H-H'선 단면도이고; 도13b는 도10d의 D-D'선 단면도.
도14는 이면 노광법에 의해 패터닝된 포토레지스트를 이용하여 형성된 화소전극을 도시하는 평면도.
도15는 도10e의 I-I'선 단면도.
도16은 도10e의 G-G'선 단면도.
도17a 내지 도17f는 본 발명의 실시예3에 따른 액티브 매트릭스 기판을 제조하는 방법의 공정을 나타내는 평면도.
도18은 도17b의 B-B'선 단면도.
도19a 내지 도19c는 신호 배선(3)과 접속 전극(16)을 패터닝하는 공정을 나타내는 도17c의 C-C'선 단면도.
도20a는 도17d의 H-H'선 단면도이고, 도20b는 도17d의 D-D'선 단면도.
도21a는 도17e의 K-K'선 단면도이고, 도21b는 도17e의 L-L'선 단면도.
도22는 이면 오광에 의해 형성된 상기 포토레지스트를 사용함으로써 형성된 화소 전극을 나타낸 평면도.
도23은 도17(f)의 M-M'선 단면도.
도24는 도17(f)의 N-N'선 단면도.
도25는 도17(f)의 P-P'선 단면도.
도26a 내지 도26f는 본 발명의 실시예4에 따른 액티브 매트릭스 기판을 제조하는 방법의 공정을 나타낸 평면도.
도27은 도26b의 B-B'선 단면도.
도28a 내지 도28c는 신호 배선과 접속 전극을 패터닝하는 공정을 나타내는 도26c의 C-C'선 단면도.
도29a는 도26d의 H-H'선 단면도이고, 도29b는 도26d의 D-D'선 단면도.
도30a는 도26e의 R-R'선 단면도이고, 도30b는 도26e의 S-S'선 단면도.
도31은 이면 노광에 의해 형성된 포토레지스트를 사용함으로써 형성된 화소 전극을 나타낸 도면.
도32a는 도26f의 T-T'선 단면도이고, 도32b는 도26f의 U-U'선 단면도.
도33은 도26f의 V-V'선 단면도.
도34a 내지 도34f는 접속 전극의 엣지 위로 연장되도록 형성된 콘택트홀의 예를 나타낸 도면.
도35는 종래의 액정 표시 장치에 사용된 액티브 매트릭스 기판의 기본 구조를 나타낸 개략도.
도36은 도35에 도시한 종래의 액티브 매트릭스 기판의 화소 중 하나를 개략적으로 표시한 개략도.
도37은 종래 액티브 매트릭스 기판의 화소 중 하나를 표시한 확대 평면도.
도38은 도37의 A-A'선 단면도.
도39는 플라스틱 기판으로 형성된 종래 액티브 매트릭스 기판을 개략적으로 나타낸 개략도로서, 도39a는 보조 용량 배선을 형성한 액티브 매트릭스 기판을 나타낸 개략도이고, 도39b는 보조 용량 배선을 형성하지 않은 액티브 매트릭스 기판을 나타낸 개략도.
도40a 내지 도40f는 각각 플라스틱 기판으로 형성된 액티브 매트릭스 기판의 제조방법의 각 공정을 나타낸 도면.
도41은 도40b의 B-B'선 단면도.
도42a 내지 도42c는 신호 배선 및 접속 전극을 형성하는 공정을 나타낸 도40c의 C-C'선 단면도.
도43은 도40d의 D-D'선 단면도.
도44는 이면 노광에 의해 패턴화된 포토레지스트를 사용하여 형성된 화소전극을 표시하는 평면도.
도45는 도40f의 F-F'선 단면도.
도46은 도40f의 G-G'선 단면도.
*도면 부호의 설명
1: 액티브 매트릭스 기판2: 주사 배선3: 신호 배선
4: 주사 배선 구동회로 5: 신호 배선 구동 회로
6: 화소7: TFT
8: 화소 전극11: 투명 절연성 기판
12: 보조 용량 배선13: 게이트 절연막
14: 반도체 층15: 채널 보호층
16: 접속 전극17: 층간 절연막
18: 콘택트 홀21: 무정형 Si층
22: n+무정형 Si층23: 투명 전극층
24: 불투명 전극층25: 포토레지스트
26: TFT 보호층
본 발명의 요지에 따르면, 액티브 매트릭스 기판은,
투명 절연성 기판 상에 형성된 복수의 주사 배선;
상기 주사 배선과 교차하도록 형성된 복수의 신호 배선;
주사 배선과 신호 배선의 소정 교차 부분에 형성되며 주사 배선과 신호 배선에 전기적으로 접속된 복수의 스위칭소자;
상기 교차부분 마다 형성되고 상기 상응하는 스위칭소자에 전기적으로 접속되는 접속전극;
상기 주사 배선, 신호 배선, 접속전극 및 스위칭소자 상에 형성된 층간 절연막;
상기 접속전극상의 층간 절연막에 형성된 콘택트홀; 및
상기 교차부분 마다 층간 절연막 상에 형성되며 콘택트홀을 통하여 접속전극에 전기적으로 접속된 화소전극을 포함하며,
상기 주사 배선 및 신호 배선 각각은 불투명 전극층을 포함하고; 그리고 콘택트홀은 콘택트홀의 일부가 접속전극의 외부에 존재하도록 형성되는 것을 특징으로 한다.
본 발명의 구체예에서, 콘택트홀은 콘택트홀의 일 단부 또는 대향 단부가 접속전극 외부에 존재하도록 직선상으로 형성된다.
본 발명의 또 다른 구체예에서, 접속전극은 콘택트홀에 존재하지 않는다.
본 발명의 다른 구체예에서, 접속전극은 최하층으로 배치된 투명 전극층과 이 투명 전극층 상에 배치된 불투명 전극층을 포함하는 적층막을 갖고, 상기 콘택트홀에는 불투명 전극층이 존재하지 않는다.
본 발명의 또 다른 구체예에서, 접속전극은 콘택트홀에 존재하지 않는다.
본 발명의 또 다른 구체예에서, 접속전극은 최하층으로 배치된 투명 전극층과 이 투명 전극층 상에 배치된 불투명 전극층을 포함하는 적층막을 갖고, 상기 콘택트홀에는 불투명 전극층이 존재하지 않는다.
본 발명에 따른 액티브 매트릭스 기판의 또 다른 제조방법은,
투명 절연성 기판 상에 불투명 전극층을 포함하는 복수의 주사 배선을 각각 평행하게 형성하는 공정;
상기 주사 배선 상에 게이트 절연막을 형성하는 공정;
주사 배선과 교차하도록 불투명 전극층을 포함하는 복수의 신호 배선을 게이트 절연막 상에 형성하는 공정;
상기 각 주사 배선 및 각 신호 배선의 소정 교차부분에 스위칭 소자를 형성하여 주사 배선과 신호 배선을 전기적으로 접속시키는 공정;
각 소정 교차부분 마다 접속전극을 형성하여 스위칭소자에 전기적으로 접속시키는 공정;
주사 배선, 신호 배선, 접속전극 및 스위칭소자 상에 층간 절연막을 형성하는 공정;
층간 절연막내에 콘택트홀을 형성하여 콘택트홀의 일부가 접속전극 원주의 외측에 위치시키는 공정;
층간 절연막 상에 투명 도전막을 형성하는 공정;
투명 도전막 상에 네가티브형 포토레지스트를 형성하는 공정;
상기 네가티브형 포토레지스트 내에 주사 배선, 신호 배선 및 접속전극을 마스크로 이용하는 이면 노광법을 실시함으로써 화소전극을 형성하기 위해 사용된 패턴을 형성하는 공정; 및
상기 패터닝된 네가티브형 포토레지스트를 마스크로 이용함으로써 투명 도전층을 화소전극으로 형성하는 공정을 포함한다.
따라서, 상술한 본 발명은 플라스틱 기판과 같은 신축성을 갖는 기판 상에 화소전극이 고정세화로 형성된 액티브 매트릭스 기판을 제공하고 또 그러한 액티브 매트릭스 기판을 제조하는 방법을 제공하는 이점이 있다.
본 발명의 상술한 이점과 그 밖의 이점은 첨부한 도면을 참조하여 이하의 상세한 설명을 읽고 이해한다면 당업자에게 명백할 것이다.
[발명의 실시의 형태]
이하, 첨부 도면을 참고로, 본 발명의 실시예를 기재한다.
실시예 1
이하, 첨부 도면을 참고로, 본 발명의 실시예 1에 따른 액티브 매트릭스 기판을 설명한다.
도1은 실시예1에 따른 액티브 매트릭스 기판의 화소를 나타내는 확대 개략 평면도이다.
액티브 매트릭스 기판은, 서로 교차 배열된 복수의 주사 배선(2) 및 복수의 신호 배선(3)을 갖는다. 주사 배선(2) 및 신호 배선(3)에 의해 둘러싸인 영역에 화소가 형성된다. 단일 화소는 표시 장치에 화상을 표시하기 위한 최소 단위이다. 인접한 주사 배선(2) 사이의 중앙 영역에는, 주사 배선(2)과 평행하게 되도록 보조 용량 배선(l2)이 형성되어 있다.
화소를 형성하는 주사 배선(2) 및 신호 배선(3)의 각 교차 부분에는, 스위칭 소자로서 TFT(7)가 형성되어 있다. 각 화소에 대하여, 화소를 형성하는 두 주사 배선(2) 중 하나와 두 신호 배선(3) 중 하나의 교차 부분에 TFT(7)가 형성된다. 이러한 교차 부분에서, 주사 배선(2)이 TFT(7)의 게이트 전극에 접속되고, 신호 배선(3)이 TFT(7)의 소스 전극에 접속된다. 또한, 신호 배선(3)에 평행하게 접속 전극(l6)이 형성되어 있다. 신호 배선(3)에 근접한 위치에 있는 접속 전극(16)의 일부가 TFT(7)의 드레인 전극으로서 작용한다. 접속 전극(l6)은 TFT(7)로부터 보조용량 배선(12)이 제공된 화소의 중앙부까지 연장되어 있다. 이러한 화소의 중앙부에, 장방형 전극부(16a)가 제공되어 있다.
주사 배선(2), 신호 배선(3), 및 접속 전극(16) 위에는, 층간 절연막(도1에 도시하지 않음)이 형성되어 있고, 접속전극(16)에 이르도록 층간 절연막내에 콘택트 홀(18)이 형성되어 있다. 콘택트 홀(18)은, 신호 배선(3)과 평행하도록 인접하는 신호 배선(3)들 사이의 중앙부에 형성된다. 콘택트 홀(18)이 형성되어 있는 층간 절연막 위에는, 각 화소에 대해 화소 전극(도시하지 않음)이 형성되고, 화소 전극이 콘택트 홀(18)을 통해 접속 전극(l6)에 전기적으로 접속되어 있다.
도2(a) 내지 도2(e)는, 각각 본 발명의 실시예1에 따른 액티브 매트릭스 기판을 제조하는 방법의 각 공정을 설명하는 평면도이다.
이하, 액티브 매트릭스 기판의 제조 방법에 대하여, 도2를 참고로 설명한다.
제1 공정에서, 도2(a)에 나타낸 바와 같이, 광투과성을 가지는 플라스틱으로 이루어진 투명 절연성 기판(11) 위에, 서로 평행하게 Ti를 재질로 한 복수의 주사 배선(2)이 형성되며, 주사 배선들(2) 사이의 중앙부에는, Ti를 재질로 한 보조 용량 배선(12)이 형성된다.
본 실시예1에서는, 주사 배선(2) 및 보조 용량 배선(12)을 Ti로 형성하였으나, Ti 대신, Ta, TaN, Al, Al-Si, Al-Nd, Al-W, Mo, W, Cr 또는 이들의 합금을 사용할 수 있다. 또는 주사 배선(2) 및 보조 용량 배선(12)을 상기 물질의 조합에 의해 형성된 다층막으로 할 수도 있다.
다음으로, 게이트 절연막(13, 도3 참조)을 절연성 기판(11)의 상부 표면 전체에 걸쳐 형성한 후, 플라즈마 CVD법에 의해 이 게이트 절연막(13) 위에 무정형 Si층(21)과 n+무정형 Si층(22, 도3 참조)을 순차적으로 형성한다.
다음, 포지티브형의 포토레지스트를 스핀 코팅법에 의해 n+무정형 Si층(22) 위에 도포한다. 그 후, 절연성 기판(11)의 하부 표면(주사 배선(2)등이 형성되어 있지 않은 면)을 자외선 조사하고, 주사 배선(2) 및 보조 용량 배선(12)을 마스크로 사용하여, 레지스트 패턴을 형성한다. 그 후, 주사 배선(2) 상에 마스크를 형성하고, 절연성 기판(11)의 상부 표면을 자외선 조사하여, 보조 용량 배선(12) 위의 포토레지스트를 제거한다.
다음으로, 상기 형성된 포토레지스트 층을 마스크로 사용하여 드라이 에칭법에 의해, n+무정형 Si층(22) 및 무정형 Si층(21)을 에칭함으로써, 주사 배선(2) 위에 n+무정형 Si층(22)과 무정형 Si층(21)이 남아 있게 하여 스트라이프상 패턴을 형성한다. 도3은 도2(b)의 B-B'선 단면도이다. 도3은 상기 에칭 공정에 의해, 주사 배선(2)을 따라 형성된 무정형 Si층(21) 및 n+무정형 Si층(22)을 나타내고 있다.
다음으로, 스퍼터링법을 이용하여 Ti를 재질로 하는 불투명 전극층(24)을 형성한다.
본 실시예1에서는, 불투명 전극층(24)을 Ti로 형성하였으나, Ti 대신, Ta, TaN, Al, Al-Si, Al-Nd, Al-W, Mo, W, Cr 또는 이들의 합금을 사용할 수 있다. 또는 불투명 전극층(24)을 상기 물질의 조합에 의해 형성된 다층막으로 할 수도 있다.
다음으로, 불투명 전극층(24) 위에, 신호 배선(3) 및 접속 전극(16)을 패턴화하기 위한 포토레지스트(25)를 형성한다.
도4(a) 내지 (c)는 신호 배선(3)과 접속 전극(16)을 패턴화하는 공정을 나타내는 도2(c)의 C-C'선 단면도이다. 이들 공정에서, TFT(7)의 채널부로 되는 영역에는 하프-톤(half-tone) 마스크를 형성한다. 하프-톤 마스크는 이 영역을 감광 불량 상태로 만들므로 이 감광 불량 부분(즉, 하프 노광부(25a))이 포토레지스트(25)의 다른 부분보다 더 얇아진다. 여기에서, "하프-톤 마스크"란, 포토레지스트의 소망하는 영역에 포토레지스트 패턴의 다른 영역 보다 두께가 더 얇은 감광 불량 부분을 형성하는 마스크를 의미한다. 예컨대, 하프-톤 마스크는 노광 장치로부터 나오는 빛이 충분하게 투과되지 않는 광투과 불량부를 부분적으로 포함하는 마스크일 수 있다. 보다 구체적으로는, 하프-톤 마스크가 광투과 불량부의 틴-와이어 스트라이프(thin-wire stripe)를 포함할 수 있다. 또는, 하프-톤 마스크가 부분적으로 광확산부를 포함하는 마스크일 수도 있다.
본 실시예1에서는, 하프 노광부(25a)를 형성하기 위해, 하프-톤 마스크를 사용하고 있다. 그러나, 본 발명에 따라 동일한 하프 노광부(25a)를 형성할 수 있는 한, 다른 수단을 이용할 수도 있다.
포토레지스트 층(25)을 형성한 후, 도4(b)에 나타낸 바와 같이, 신호 배선(3) 및 접속 전극(16)으로 되는 영역을 제외하고, 포토레지스트(25)를 마스크로서 사용하여 드라이 에칭법에 의해 불투명 전극층(24), n+무정형 Si층(22) 및 무정형 Si층(21)을 제거한다.
다음, 하프 노광부(25a)에서, 포토레지스트 층(25)을 제거하고, 도4(c)에 나타낸 바와 같이, 불투명 전극층(24) 및 n+무정형 Si층(22)을 에칭에 의해 제거하여, TFT(7)의 소스 전극(7b) 및 드레인 전극(7c)을 형성한다.
상기 공정에 의해, 주사 배선(2)을 형성한 후에 발생할 수 있는 절연성 기판(11)의 신축 때문에, 주사 배선(2)의 패턴에 대하여, 신호 배선(3), TFT(7)의 소스 전극(7b) 및 드레인 전극(7c)에 부정합이 일어나는 경우에도 주사 배선(2)과 신호 배선(3)의 교차부에, 스위칭 소자로서 작용하는 TFT(7)가 적절하게 형성될 수 있다.
다음으로, 절연성 기판(11)의 상부 표면에 상기 형성된 구조물 전면에 걸쳐, 플라즈마 CVD법에 의해, SiNx로 이루어지는 TFT 보호막(26, 도5 참조)을 형성한다. 그 후, 전체 TFT보호막(26) 위에, 스핀 코팅법에 의해, 아크릴계의 감광성 유기 수지로 된 층간 절연막(17)을 형성한다.
다음으로, 도2(d)에 나타낸 바와 같이, 노광 공정 및 알칼리 용액을 사용한 현상 공정에 의해, 신호 배선(3)을 따라 연장되도록 접속 전극(16)의 전극부(16a) 위의 층간 절연막(17)내에 콘택트 홀(18)을 형성한다. 콘택트 홀(18)은, 전극부(16a)의 엣지를 지나 적어도 2Δ까지 연장되도록 형성된다.
다음, 층간 절연막(17)을 에칭 마스크로 사용하여, 콘택트 홀(18)내의 TFT보호막(26)을 에칭에 의해 제거한다.
도5(a)는 도2(d)의 H-H'선 단면도이다. 도5(b)는 도2(d)의 D-D'선 단면도이다. 도5(a) 및 (b)은 층간 절연막(17)에 형성된 콘택트 홀(18)이, 접속 전극(l6)의 일부가 되는 TFT 보호막(26) 아래의 불투명 전극층(24)에 이르는 것을 나타내고 있다.
본 실시예1에서는, SiNx로 이루어지는 TFT 보호막(26) 및 그 위에 형성된 유기 수지 물질의 층간 절연막(17)을 포함하는 이층 구조를 제공하고 있다. 그러나, SiNx 등의 무기층 또는 유기 수지층만으로 형성될 수 있다. 층간 절연막(17)이 SiNx 등의 무기층만으로 형성되는 경우에는, 포토레지스트를 도포한 후, 노광 공정에서 패터닝하고, 포토레지스트를 제거하기 전에 무기층을 에칭한다.
그 다음, 화소 전극(8)으로 되는 ITO의 투명 도전막이 스퍼터링에 의해 형성되고, 네가티브형 포토레지스트가 그 투명 도전막 위에 도포된다. 그리고 나서, 주사 배선(2), 신호 배선(3), 보조 용량 배선(12) 및 접속 전극(16)은, 도포된 포토레지스트 층이 광투과된 영역에만 남아 있도록 상기 형성된 구조에 이면 노광 공정을 실시하는 마스크로서 사용된다. 이 방법으로, 화소 전극(8)이 형성되어야 할 영역에 남아있는 포토레지스트의 패턴이 완성된다.
패턴화된 포토레지스트는 도2(e)에 나타낸 화소 전극(8)을 형성하도록 습식 에칭에 의해 투명 도전막을 에칭하는 마스크로서 사용된다.
도6은 이면 노광에 의해 형성된 상기 포토레지스트 패턴(도6에서 사선으로 나타냄)을 사용함으로써 형성되는 화소의 화소 전극(8)을 나타낸다.
상기한 바와 같이, 콘택트 홀(18)은, 신호 배선(3)을 따라, 접속 전극(16)의 전극부(16a) 엣지를 지나 적어도 2Δ까지 연장되도록 형성된다. 따라서, 이면 노광 공정(즉, 절연성 기판(11)의 하부 표면으로부터 노광) 이 화소 전극(8)을 형성하는 데 사용되는 포토레지스트 층을 패턴화하기 위하여 행해질 때, 절연 기판(11)의 하부 표면으로부터 방사되는 빛의 일부가 접속 전극(16)의 전극부(16a) 주위에 회절광으로 우회하여 들어가 전극부(16a) 상에 네가티브형 레지스트를 노광시킨다. 따라서, 이 포토레지스트를 마스크로 사용해 에칭하여 화소 전극(8)을 형성하는 경우, 화소 전극(8)의 일부가 접속 전극(16) 위에 겹쳐지는 상태가 된다. 이 부분에서 화소 전극(8)이 접속 전극(16)의 전극부(16a)에 전기적으로 접속된다.
도7은 도2(e)의 I-I'선 단면도이다. 도7은 층간 절연막(17) 상에 형성된 화소 전극(8)이 접속 전극(16)의 전극부(16a)의 일부가 되는 불투명 전극층(24) 위의 원 영역 J에 겹쳐지는 것을 나타낸다.
도8은 도2(e)의 G-G'선 단면도이다. 도8은 층간 절연막(17) 상에 형성된 화소 전극(8)이 인접 신호 배선(3) 사이 부분의 각 화소에 형성되어 있는 것을 나타낸다.
도6을 참고로 할 때, 주사 배선(2), 신호 배선(3), 보조 용량 배선(12) 및 접속 전극(16)이 형성되는 영역을 제외한 영역은 네가티브형 포토레지스트를 노광하기 위해 투광되는 영역이다. 그러므로, 이면 노광 공정을 통해, 투명 도전막은 신호 배선(3)과 접속 전극(16) 사이의 갭 영역 Q에 형성된다. 그러나, 영역 Q내의 투명 도전막이 화소 전극(8)에 전기적으로 접속되지 않으므로 전압은 영역 Q에 인가되지 않는다. 그러므로, 도6에 나타낸 화소가 액정 셀을 형성하는 데 사용되는 경우에, 전압은 영역 Q의 액정 층에 인가될 수 없다. 그러므로, 액정 셀이 형성될 때 절연성 기판(11)과 대향하는 대향 기판(도시하지 않음)에는, 차광 영역이 영역 Q에 해당하는 영역에 형성되어 빛이 영역 Q를 통과하지 못한다.
상기 공정을 통해, 액티브 매트릭스 기판이 완성된다. 본 실시예1에서는, 화소 전극(8)이 이면 노광법에 의해서만 형성되기 때문에, 주사 배선(2)의 최소 피치, 신호 배선(3)의 최소 피치 및 콘택트홀(18)과 접속 전극(16)의 전극부(16a) 간의 피치가 4Δ로 될 수 있다. 그러므로, 큰 마진이 화소 전극(8)과 접속 전극(16)의 부정합을 야기할 수 있다. 플라스틱 기판을 기본으로 하여 제조되는 액티브 매트릭스 기판에서도 화소 전극(8)의 피치가 감소될 수 있다. 그러므로, 화소 전극(8)이 고정세화로 형성될 수 있다.
또한, 콘택트 홀(18)이 신호 배선(3)을 따라, 접속 전극(16)의 전극부(16a) 엣지를 지나 적어도 2Δ까지 연장되도록 형성되기 때문에, 신호 배선(3)의 연장방향으로의 부정합을 방지할 수 있다.
또한, 정면 노광 공정을 수행할 필요가 없기 때문에, 마스크의 수와 노광 공정의 수가 감소될 수 있으며, 따라서, 제조 비용이 경감될 수 있다.
실시예2
이하, 본 발명의 실시예4에 따른 액티브 매트릭스 기판을 도면을 참고로 설명한다.
도9는 실시예2에 따른 액티브 매트릭스 기판의 화소를 나타내는 개략적인 확대 평면도이다.
이러한 액티브 매트릭스 기판은 서로 직교하도록 배열된 복수의 주사 배선(2) 및 복수의 신호 배선(3)을 갖는다. 주사 배선(2) 및 신호 배선(3)에 의해 둘러싸인 영역에 화소가 형성된다.
화소를 형성하는 주사 배선(2) 및 신호 배선(3)의 각 교차 부분에는, 스위칭 소자로서 TFT(7)가 형성되어 있다. 각 화소에 대하여, 화소를 형성하는 두 주사 배선(2) 중 하나와 두 신호 배선(3) 중 하나의 교차 부분에 TFT(7)가 형성된다. 이러한 교차 부분에서, 주사 배선(2)이 TFT(7)의 게이트 전극에 접속되고, 신호 배선(3)이 TFT(7)의 소스 전극에 접속된다. 또한, 접속 전극(16)은, 접속 전극(l6)의 일부가 신호 배선(3)에 평행하도록 형성되어 있다. 신호 배선(3)에 근접한 위치에 있는 접속 전극(16)의 일부가 TFT(7)의 드레인 전극으로서 작용한다. 접속 전극(l6)은 TFT(7)로 부타 화소의 소정 영역까지 연장되어 있다. 이러한 화소의 소정 위치에 장방형 전극부(16a)가 제공되어 있다.
주사 배선(2), 신호 배선(3), TFT(7) 및 접속 전극(16) 위에는, 층간 절연막(도9에 도시하지 않음)이 형성되어 있고, 접속전극(16)에 이르도록 층간 절연막내에 콘택트 홀(18)이 형성되어 있다. 콘택트 홀(18)은, 신호 배선(3)과 평행하도록 인접하는 신호 배선(3)들 사이의 중앙부에 형성된다. 콘택트 홀(18)이 형성되어 있는 층간 절연막 위에는, 각 화소에 대해 화소 전극(도9에 도시하지 않음)이 형성되어, 화소 전극이 콘택트 홀(18)을 통해 접속 전극(l6)에 전기적으로 접속되어 있다.
도10(a) 내지 도10(e)는, 각각 본 발명의 실시예2에 따른 액티브 매트릭스 기판을 제조하는 방법의 각 공정을 설명하는 평면도이다.
이하, 액티브 매트릭스 기판의 제조 방법에 대하여, 도10을 참고로 설명한다.
제 1공정에서, 절연성 기판(11) 상에 주사 배선(2)을 형성하고, 이면 노광 공정을 통해 주사 배선(2) 위에 포토레지스트 층을 형성한다. 그 후, 상기 형성된 포토레지스트 층을 사용하여, 주사 배선(2)을 따라 무정형 Si층(21)과 n+무정형 Si층(22)을 스트라이프상 패턴으로 형성한다. 이러한 공정들은 실시예1의 액티브 매트릭스 기판을 제조하는 방법과 동일하다. 그러므로, 도10(a) 및 (b)의 공정에 해당하는 이들 공정의 상세한 설명은 생략한다. 실시예2는 보조 용량 배선을 형성하지 않는다는 점이 실시예1과 다르다. 도11은 도10(b)의 B-B'선 단면도이다. 도11은 주사 배선(2) 위에 형성된 무정형 Si층(21) 및 n+무정형 Si층(22)을 나타낸다. 또한, 도10(c) 내지 (e)에 해당하는 각 공정에 대해서도, 실시예1에서와 동일한 공정은 다음 설명에서 생략한다.
도10(b)에 나타낸 주사 배선(2)을 따라 무정형 Si층(21)과 n+무정형 Si층(22)을 스트라이프상 패턴으로 형성한 후, 신호 배선(3)과 접속 전극(16)이 되는 불투명 전극층(24)을 형성한다.
그 다음, 불투명 전극층(24) 상에 신호 배선(3)과 접속 전극(16)을 패터닝하기 위한 포토레지스트(25)를 형성한다.
도12(a) 내지 (c)는 신호 배선(3)과 접속 전극(16)을 패터닝하는 공정을 나타내는 도10(c)의 C-C'선 단면도이다. 이들 공정에서, TFT(7)의 채널부로 되는 영역에 하프-톤 마스크를 형성한다. 하프-톤 마스크는 이 영역을 감광 불량 상태로 만들므로 이 감광 불량 부분(즉, 하프 노광부(25a))이 포토레지스트(25)의 다른 부분보다 더 얇아진다.
포토레지스트(25)를 형성한 후, 도12(b)에 나타낸 바와 같이, 신호 배선(3) 또는 접속 전극(16)이 되는 영역을 제외하고, 포토레지스트 층(25)을 마스크로서 사용하여, 드라이 에칭법에 의해, 불투명 전극층(24), n+무정형 Si층(22) 및 무정형 Si층(21)을 제거한다.
다음, 하프 노광부(25a)에서, 포토레지스트 층(25)을 제거하고, 도12(c)에 나타낸 바와 같이, 불투명 전극층(24) 및 n+무정형 Si층(22)을 에칭에 의해 제거하여, TFT(7)의 소스 전극(7b) 및 드레인 전극(7c)을 형성한다.
상기 공정에 의해, 주사 배선(2)을 형성한 후에 발생하는 절연성 기판(11)의 신축 때문에, 주사 배선(2)의 패턴에 대하여, 신호 배선(3), TFT(7)의 소스 전극(7b) 및 TFT(7)의 드레인 전극(7c)에 부정합이 일어나는 경우에도 주사 배선(2)과 신호 배선(3)의 교차부에, 스위칭 소자로서 작용하는 TFT(7)가 적절하게 형성될 수 있다.
실시예2에서, 접속 전극(16)의 일부는 보조 용량 전극으로 작용하지 않는다. 따라서, 접속전극(16)은 스위칭 소자가 되는 TFT(7)에 인접하여 형성된다.
다음으로, 절연성 기판(11)의 상부 표면에 상기 형성된 구조물 전면에 걸쳐, 플라즈마 CVD법에 의해, SiNx로 이루어지는 TFT 보호막(26, 도5 참조)을 형성한다. 그 후, 전체 TFT보호막(26) 위에, 스핀 코팅법에 의해, 아크릴계 감광성 유기 수지로 된 층간 절연막(17)을 형성한다.
다음으로, 도10(d)에 나타낸 바와 같이, 노광 공정 및 알칼리 용액을 사용한 현상 공정에 의해, 신호 배선(3)을 따라 연장되도록 접속 전극(16)의 전극부(16a) 위의 층간 절연막(17)내에 콘택트 홀(18)을 형성한다.
실시예2에 있어서, 접속전극(16)이 보조 용량 배선 위에 형성되지 않기 때문에, 콘택트 홀(18)은, 콘택트 홀(18)의 일 단부가 접속 전극(16)의 영역을 지나 2Δ까지 연장되도록 형성된다. 콘택트 홀(18)은 접속 전극(16)의 반대편 엣지를 지나 연장되도록 형성될 수 있다. 그 다음, 콘택트홀(18)이 형성된 층간 절연막(17)을 에칭 마스크로서 사용하여, 콘택트 홀(18)내의 TFT 보호막(26)을 에칭에 의해 제거한다.
도13(a)은 도10(d)의 H-H'선 단면도이다. 도13(b)은 도10(d)의 D-D'선 단면도이다. 도13(a) 및 (b)은 층간 절연막(17)에 형성된 콘택트 홀(18)이, 접속 전극(l6)의 일부가 되는 TFT 보호막(26) 아래의 불투명 전극층(24)에 이르는 것을 나타내고 있다.
실시예2에서는, SiNx로 이루어지는 TFT 보호막(26) 및 그 위에 형성된 유기 수지 물질의 층간 절연막(17)을 포함하는 이층 구조를 제공하고 있다. 그러나, SiNx 등의 무기층 또는 유기 수지층만으로 형성될 수 있다. 층간 절연막(17)이SiNx 등의 무기층만으로 형성되는 경우에는, 포토레지스트를 도포한 후, 노광 공정에서 패터닝하여, 포토레지스트를 제거하기 전에 무기층을 에칭한다.
그 다음, 화소 전극(8)으로 되는 ITO의 투명 도전막이 스퍼터링에 의해 형성되고, 네가티브형 포토레지스트가 그 투명 도전막 위에 도포된다. 그리고 나서, 주사 배선(2), 신호 배선(3) 및 접속 전극(16)은, 도포된 포토레지스트 층이 광투과된 영역에만 남아 있도록 상기 형성된 구조에 이면 노광 공정을 실시하는 마스크로서 사용된다. 이 방법으로, 화소 전극(8)이 형성되어야 할 영역에 남아있는 포토레지스트의 패턴이 완성된다.
패턴화된 포토레지스트는 도10(e)에 나타낸 화소 전극(8)을 형성하도록 습식 에칭에 의해 투명 도전막을 에칭하는 마스크로서 사용된다.
도14는 이면 노광에 의해 형성된 상기 포토레지스트 패턴(도14에서 사선으로 나타냄)을 사용함으로써 형성되는 화소의 화소 전극(8)을 나타낸다.
상기한 바와 같이, 실시예2에서도 콘택트 홀(18)은, 신호 배선(3)을 따라, 접속 전극(16)의 전극부(16a) 엣지를 지나 적어도 2Δ까지 연장되도록 형성된다. 따라서, 이면 노광 공정(즉, 절연성 기판(11)의 하부 표면으로부터 노광) 이 화소 전극(8)을 형성하는 데 사용되는 포토레지스트 층을 패턴화하기 위하여 행해질 때, 절연 기판(11)의 하부 표면으로부터 방사되는 빛의 일부가 접속 전극(16)의 전극부(16a) 주위에 회절광으로 우회하여 들어가 전극부(16a)상의 네가티브형 포토레지스트를 노광시킨다. 따라서, 이 포토레지스트를 마스크로 사용해 에칭하여 화소 전극(8)을 형성하는 경우, 화소 전극(8)의 일부가 접속 전극(16) 위에 겹쳐지는상태가 된다. 이 부분에서 화소 전극(8)이 접속 전극(16)의 전극부(16a)에 전기적으로 접속된다.
도15는 도10(e)의 I-I'선 단면도이다. 도15는 층간 절연막(17) 상에 형성된 화소 전극(8)이 접속 전극(16)의 전극부(16a)의 일부가 되는 불투명 전극층(24) 위의 원 영역 J에 겹쳐지는 것을 나타낸다.
도16은 도10(e)의 G-G'선 단면도이다. 도16은 층간 절연막(17) 상에 형성된 화소 전극(8)이 인접 신호 배선들(3) 사이의 부분에서 각 화소에 형성되어 있는 것을 나타낸다.
상기 공정들을 통해, 액티브 매트릭스 기판이 완성된다. 실시예2에서는, 화소 전극(8)이 전면 노광을 실시하지 않고 이면 노광법에 의해서만 형성되기 때문에, 주사 배선(2)의 최소 피치, 신호 배선(3)의 최소 피치 및 콘택트홀(18)과 접속 전극(16)의 전극부(16a) 간의 피치가 4Δ로 될 수 있다. 그러므로, 큰 마진이 화소 전극(8)과 접속 전극(16)의 부정합을 야기할 수 있다. 플라스틱 기판을 기재로 하여 제조되는 액티브 매트릭스 기판에서도 화소 전극(8)의 피치가 감소될 수 있다. 그러므로, 화소 전극(8)이 고정세화로 형성될 수 있다.
또한, 콘택트 홀(18)이 신호 배선(3)을 따라, 접속 전극(16)의 전극부(16a) 엣지를 지나 적어도 2Δ까지 연장되도록 형성되기 때문에, 신호 배선(3) 연장방향으로 일어나는 부정합을 방지할 수 있다.
또한, 정면 노광 공정을 수행할 필요가 없기 때문에, 마스크의 수와 노광 공정의 수가 감소될 수 있으며, 따라서, 제조 비용이 경감될 수 있다.
실시예3
이하, 본 발명의 실시예3에 따른 액티브 매트릭스 기판을 도면을 참고로 설명한다.
실시예3의 액티브 매트릭스 기판은 실시예1의 액티브 매트릭스 기판 구조와 거의 동일하다. 그러므로, 동일한 요소의 상세한 설명은 생략한다.
도17(a) 내지 (f)는 본 발명의 실시예3에 따른 액티브 매트릭스 기판을 제조하는 방법의 공정을 나타낸 평면도이다.
이하, 실시예3의 액티브 매트릭스 기판을 제조하는 방법을 도17을 참고로 설명한다.
절연성 기판(11) 상에 주사 배선(2)과 보조 용량 배선(12)을 형성하는 공정으로부터 주사 배선(2)을 따라 무정형 Si층(21)과 n+무정형 Si층(22)을 스트라이프상 패턴으로 형성하는 단계까지의 공정은 실시예1의 액티브 매트릭스 기판을 제조하는 방법과 거의 동일하다. 그러므로, 도17(a) 및 (b)의 공정에 해당하는 이들 공정의 상세한 설명은 생략한다. 도18은 도17(b)의 B-B'선 단면도이다. 도18은 게이트 절연막(13)에 형성된 무정형 Si층(21) 및 n+ 무정형 Si층(22)을 나타낸다. 또한, 도17(c) 내지 (f)에 해당하는 각 공정에 대해서도, 실시예1에서와 동일한 공정은 다음 설명에서 생략한다.
도17(b)에 나타낸 주사 배선(2)을 따라 무정형 Si층(21)과 n+ 무정형 Si층(22)을 스트라이프상 패턴으로 형성한 후, 신호 배선(3)과 접속 전극(16)이 되는 불투명 전극층(24)을 형성한다.
그 다음, 불투명 전극층(24) 상에 신호 배선(3)과 접속 전극(16)을 패터닝 하기 위한 포토레지스트(25)를 형성한다.
도19(a) 내지 (c)는 신호 배선(3)과 접속 전극(16)을 패터닝 하는 공정을 나타내는 도17(c)의 C-C'선 단면도이다. 이들 공정에서, TFT(7)의 채널부로 되는 영역에서는 하프-톤(half-tone) 마스크를 형성한다. 하프-톤 마스크는 이 영역을 감광 불량 상태로 만들므로 이 감광 불량 부분(즉, 하프 노광부(25a))이 도19(a)에 나타낸 바와 같이 포토레지스트(25)의 다른 부분보다 더 얇아진다.
포토레지스트 층(25)을 형성한 후, 도19(b)에서 나타낸 바와 같이 신호 배선(3)이나 접속 전극(16)으로 되는 부분을 제외하고 불투명 전극층(24), n+ 무정형 Si층(22) 및 무정형 Si층(21)을 드라이 에칭함으로써 제거할 마스크로서 포토레지스트 층(25)을 사용한다.
그 다음, 하프 노광부(25a)의 포토레지스트 층(25)을 제거한 후, 도19(c)에서 나타낸 바와 같이 TFT(7)의 소스 전극(7b)과 드레인 전극(7c)을 형성하도록 불투명 전극층(24) 및 n+ 무정형 Si층(22)을 에칭하는데 상기 포토레지스트 층(25)을 사용한다.
상기 공정을 통해서, 주사 배선(2)을 형성한 후 발생할 수 있는 절연성 기판(11)의 수축으로 인해, 주사 배선(2)의 패턴과 관련하여 신호 배선(3), TFT(7)의 소스 전극(7b) 및 드레인 전극(7c)에 부정합(displacement)이 생길 때에도 주사 배선(2)과 신호 배선(3)의 교차부에 스위칭 소자로 작용하는 TFT(7)이 적절히 형성될 수 있다.
그 다음, 절연성 기판(11)의 상부 표면측의 전체 구조 상에 플라즈마 CVD법에 의해 SiNx로 이루어진 TFT 보호막(26)을 형성한다. 그 후, 전체 TFT 보호막(26) 상에, 스핀 코팅법에 의해 아크릴 감광성 유기 수지로 된 층간 절연막(17)을 형성한다.
그 다음, 도17(d)에서 나타낸 바와 같이, 노광 공정과 알칼리 용액을 사용하는 현상 공정을 통해, 신호 배선(3)을 따라 연장되도록 접속 전극(16)의 전극부(16a) 상의 층간 절연막(17)에 콘택트홀(18)을 형성한다.
실시예3에서, SiNx의 TFT 보호막(26)과 그 위에 형성된 유기 수지 재료의 층간 절연막(17)을 포함하는 2층 구조를 제공한다. 그러나, SiNx또는 기타 무기층만, 또는 유기 수지층만이 형성될 수 있다. 층간 절연막(17)이 SiNx의 무기층에 의해서만 형성될 때, 포토레지스트가 도포된 후 노광 공정에서 패터닝되고, 무기층은 포토레지스트가 제거되기 전에 에칭된다.
그 다음, 콘택트홀(18)이 형성된 층간 절연막(17)이 콘택트홀(18)에서 TFT 보호막(26)을 에칭시켜 버리도록 에칭 마스크로서 사용된다.
도20(a)은 도17(d)의 H-H'선 단면도이다. 도20(b)은 도17(d)의 D-D'선 단면도이다. 층간 절연막(17)에 형성된 콘택트홀(18)이 접속 전극(16)의 일부인 TFT 보호막(26) 아래에 불투명 전극층(24)에 도달하는 것을 나타낸다.
계속해서, 콘택트홀(18)의 불투명 전극층(24)은 도17(e)에서 나타낸 바와 같이 에칭함으로써 제거된다.
도21(a)은 도17(e)의 K-K'선 단면도이다. 도21(b)은 도17(e)의 L-L'선 단면도이다. 도21(a) 및 (b)은 콘택트홀(18)의 불투명 전극층(24)이 제거된 것을 나타낸다.
그 다음, 화소 전극(8)으로 되는 ITO의 투명 도전막이 스퍼터링에 의해 형성되고, 네가티브형 포토레지스트가 그 투명 도전막 위에 도포된다. 그리고 나서, 주사 배선(2), 신호 배선(3), 보조 용량 배선(12) 및 접속 전극(16)은, 도포된 포토레지스트층이 광투과된 영역에만 남아 있도록 상기 형성된 구조에 이면 노광 공정을 실시하는 마스크로서 사용된다. 이 방법으로, 화소 전극(8)이 형성되어야 할 영역에 남아있는 포토레지스트의 패턴이 완성된다.
패턴화된 포토레지스트는 도17(f)에 나타낸 화소 전극(8)을 형성하도록 습식 에칭에 의해 투명 도전막을 에칭하는 마스크로서 사용된다.
도22는 이면 노광에 의해 형성된 상기 포토레지스트 패턴(도22에서 사선으로 나타냄)을 사용함으로써 형성되는 화소의 화소 전극(8)을 나타낸다.
도23은 도17(f)의 M-M'선 단면도이다. 도23은 층간 절연막(17) 상에 형성된 화소 전극(8)이 원 영역 J에 접속 전극(16)(즉, 불투명 전극층(24))에 전기적으로 접속된 것을 나타낸다. 도24는 도17(f)의 N-N'선 단면도이다. 도24는 화소 전극(8)이 이면 노광법에서 빛의 회절로 인해 보조 용량 배선(12) 상에 제공된 게이트 절연막(13)에 부분적으로 중첩되도록 형성된 것을 나타낸다.
도25는 도17(f)의 P-P'선 단면도이다. 도25는 층간 절연막(17) 상에 형성된화소 전극(8)이 인접 신호 배선(3) 사이의 부분에 각 화소에 형성되어 있는 것을 나타낸다.
도22를 참고로 할 때, 주사 배선(2), 신호 배선(3), 보조 용량 배선(12) 및 접속 전극(16)이 형성되는 영역을 제외한 영역은 네가티브형 포토레지스트를 노광하기 위해 투광되는 영역이다. 그러므로, 이면 노광 공정을 통해, 투명 도전막은 신호 배선(3)과 접속 전극(16) 사이의 갭 영역 Q에 형성된다. 그러나, 영역 Q내의 투명 도전막이 화소 전극(8)에 전기적으로 접속되지 않으므로 전압은 영역 Q에 인가되지 않는다. 그러므로, 도6에 나타낸 화소가 액정 셀을 형성하는 데 사용되는 경우에, 전압은 영역 Q의 액정층에 인가될 수 없다. 그러므로, 액정 셀이 형성될 때 절연성 기판(11)과 대향하는 대향 기판(도시하지 않음)에는, 차광 영역이 영역 Q에 해당하는 영역에 형성되어 빛이 영역 Q를 통과하지 못한다.
상기 공정을 통해, 액티브 매트릭스 기판은 완성된다. 실시예3에서, 화소 전극(8)을 형성하는 데 사용되는 포토레지스트가 이면 노광법에 의해서만 형성되기 때문에, 주사 배선(2)의 최소 피치, 신호 배선(3)의 최소 피치 및 콘택트홀(18)과 접속 전극(16)의 전극부(16a) 간의 피치는 4Δ로 될 수 있다. 그러므로, 큰 마진은 화소 전극(8)과 접속 전극(16)의 부정합을 야기할 수 있다. 플라스틱 기판을 기본으로 제조되는 액티브 매트릭스 기판에서도 화소 전극(8)의 피치가 감소될 수 있다. 그러므로, 화소 전극(8)이 고정세화로 형성될 수 있다.
실시예3에서, 화소 전극이 접속 전극에 전기적으로 접속된 영역(도23의 원 영역 J로 표시)은 실시예1에서보다 더 크다. 그러므로, 보다 충분한 전기적 접속이 화소 전극(8)과 접속 전극(16) 사이에서 이루어질 수 있다.
실시예3에서, 화소 전극(8)을 형성하기 위해 사용되는 포토레지스트층을 형성하는 공정에서, 빛은 접속 전극(16)이 제거된 영역에서 투과될 수 있다. 그러므로, 실시예1에서 보다 더 큰 화소 전극(8)이 형성될 수 있다.
실시예3의 상기 액티브 매트릭스 기판은 접속 전극(16)이 보조 용량 배선(12) 상에 형성되는 구조를 갖는다. 그러나, 실시예3의 개념은 보조 용량 배선(12)이 형성되지 않는 액티브 매트릭스 기판, 이를테면 실시예2에 따른 액티브 매트릭스 기판에 적용될 수 있다.
(실시예 4)
이하, 본 발명의 실시예4에 따른 액티브 매트릭스 기판을 도면을 참고로 설명한다.
실시예4의 액티브 매트릭스 기판은 실시예1의 액티브 매트릭스 기판 구조와 거의 동일하다. 그러므로, 동일한 요소의 상세한 설명은 생략한다.
도26(a) 내지 (f)는 본 발명의 실시예4에 따른 액티브 매트릭스 기판을 제조하는 방법의 공정을 나타내는 평면도이다.
이하, 실시예4의 액티브 매트릭스 기판을 제조하는 방법을 도26을 참고로 설명한다.
절연성 기판(11) 상에 주사 배선(2)과 보조 용량 배선(12)을 형성하는 공정으로부터 주사 배선(2)을 따라 무정형 Si층(21)과 n+무정형 Si층(22)을 스트라이프상 패턴으로 형성하는 단계까지의 공정은 실시예1의 액티브 매트릭스 기판을 제조하는 방법과 거의 동일하다. 그러므로, 도26(a) 및 (b)의 공정에 해당하는 이들 공정의 상세한 설명은 생략한다. 도27은 도26(b)의 B-B'선 단면도이다. 도27은 게이트 절연막(13)에 순차적으로 형성된 무정형 Si층(21) 및 n+ 무정형 Si층(22)을 나타낸다. 또한, 도26(c) 내지 (f)에 해당하는 각 공정에서, 실시예1에서와 동일한 공정은 다음 설명에서 생략한다.
도26(b)에 나타낸 주사 배선(2)을 따라 무정형 Si층(21)과 n+ 무정형 Si층(22)을 스트라이프상 패턴으로 형성한 후, 신호 배선(3)과 접속 전극(16)의 하부층이 되는 ITO의 투명 전극층(23), 및 신호 배선(3)과 접속 전극(16)의 상부층이 되는 Ti의 불투명 전극층(24)을 스퍼터링에 의해 순차적으로 형성한다.
투명 전극층(23)은 ITO 대신에 어떠한 투명 금속으로도 형성될 수 있다. 불투명 전극층(24)은 Ti 대신에 Ta, TaN, Al, Al-Si, AlNd, Al-W, Mo, W, Cr, 또는 이들의 합금으로 형성될 수 있다. 한편, 불투명 전극층(24)은 상기 금속 재료의 일부 조합에 의해 형성된 다층 막으로 될 수 있다.
실시예4에서, 접속 전극(16)은 하부층으로서 투명 전극층(23)과 상부층으로서 불투명 전극층(24)을 포함하는 2층 막이다. 그러나, 접속 전극(16)의 최하층이 투명 전극층(23)인 한, 접속 전극(16)은 2층 구조로 한정되지 않는다.
그 다음, 불투명 전극층(24) 상에 신호 배선(3)과 접속 전극(16)을 패터닝하기 위해 포토레지스트(25)를 형성한다.
도28(a) 내지 (c)는 신호 배선(3)과 접속 전극(16)을 패터닝하는 공정을 나타내는 도26(c)의 C-C'선 단면도이다. 이들 공정에서, TFT(7)의 채널부로 되는 영역에는 하프-톤 마스크를 형성한다. 하프-톤 마스크는 이 영역을 노광 불량 상태로 만들므로 이 노광 불량 부분(즉, 하프 노광부(25a))이 도28(a)에 나타낸 바와 같이 포토레지스트(25)의 다른 부분보다 더 얇아진다.
포토레지스트 층(25)을 형성한 후, 도28(b)에서 나타낸 바와 같이 신호 배선(3)이나 접속 전극(16)으로 되는 부분을 제외하고 불투명 전극층(24), 투명 전극층(23), n+ 무정형 Si층(22) 및 무정형 Si층(21)을 드라이 에칭함으로써 제거할 마스크로서 포토레지스트 층(25)을 사용한다.
그 다음, 하프 노광부(25a)의 포토레지스트 층(25)을 습식 에칭법에 의해 제거한 후, 불투명 전극층(24) 및 투명 전극층(23)을 에칭하기 위해 상기 포토레지스트 층(25)을 사용한다. 연이어, 주사 배선(2) 상의 n+ 무정형 Si층(22)을 드라이 에칭에 의해 제거하여 도28(c)에 나타낸 바와 같이 TFT(7)의 소스 전극(7b) 및 드레인 전극(7c)을 형성한다.
상기 공정을 통해서, 주사 배선(2)을 형성한 후 발생할 수 있는 절연성 기판(11)의 수축으로 인해 , 주사 배선(2)의 패턴과 관련하여 신호 배선(3), TFT(7)의 소스 전극(7b) 및 드레인 전극(7c)에 부정합이 생길 때에도 주사 배선(2)과 신호 배선(3)의 교차부에 TFT(7)이 적절히 형성될 수 있다.
그 다음, 절연성 기판(11)의 상부 표면측의 전체 구조 상에 플라즈마 CVD법에 의해 SiNx로 이루어진 TFT 보호막(26)을 형성한다. 그 후, 전체 TFT 보호막(26)상에, 스핀 코팅법에 의해 아크릴 감광성 유기 수지로 된 층간 절연막(17)을 형성한다.
그 다음, 도26(d)에 나타낸 바와 같이, 알칼리 용액을 사용하는 노광 공정과 현상 공정을 통해, 신호 배선(3)을 따라 연장되도록 접속 전극(16)의 전극부(16a) 상의 층간 절연막(17)에 콘택트홀(18)을 형성한다. 계속해서, 접속홀(18)이 형성된 층간 절연막(17)은 접속홀(18)에서 TFT 보호막(26)을 에칭시켜 버리도록 에칭 마스크로서 사용된다.
도29(a)는 도26(d)의 H-H'선 단면도이다. 도29(b)는 도26(d)의 D-D'선 단면도이다. 도29(a) 및 (b)은 층간 절연막(17)에 형성된 콘택트홀(18)이 TFT 보호막(26) 아래의 불투명 전극층(24)에 도달하는 것을 나타낸다.
실시예4에서, SiNx의 TFT 보호막(26)과 그 위에 형성된 유기 수지 재료의 층간 절연막(17)을 포함하는 2층 구조를 제공한다. 그러나, SiNx또는 기타 무기층만, 또는 유기 수지층만이 형성될 수 있다. 층간 절연막(17)이 SiNx또는 기타 무기층에 의해서만 형성될 때, 포토레지스트가 도포된 후 노광 공정에서 패터닝되고, 무기층에 의해 형성된 TFT 보호막(26)은 제거된다.
계속해서, 콘택트홀(18)의 불투명 전극층(24)이 도26(e)에 나타낸 바와 같은 에칭에 의해 제거된다.
도30(a)은 도26(e)의 R-R'선 단면도이다. 도30(b)은 도26(e)의 S-S'선 단면도이다. 도30(a) 및 (b)은 콘택트홀(18)의 불투명 전극층(24)이 제거된 것을 나타낸다.
그 다음, 화소 전극(8)으로 되는 ITO의 투명 도전막이 스퍼터링에 의해 형성되고, 네가티브형 포토레지스트가 그 투명 도전막 위에 도포된다. 그리고 나서, 주사 배선(2), 신호 배선(3), 보조 용량 배선(12) 및 접속 전극(16)의 투명 전극층(23)은, 도포된 포토레지스트층이 광투과된 영역에만 남아 있도록 상기 형성된 구조에 이면 노광 공정을 실시하기 위한 마스크로서 사용된다. 이 방법으로, 화소 전극(8)이 형성되어야 할 영역에 남아있는 포토레지스트의 패턴이 완성된다.
패턴화된 포토레지스트는 도26(f)에 나타낸 화소 전극(8)을 형성하도록 투명 도전막을 에칭하는 마스크로서 사용된다.
도31은 이면 노광에 의해 형성된 상기 포토레지스트 패턴(도31에서 사선으로 나타냄)을 사용함으로써 형성되는 화소의 화소 전극(8)을 나타낸다.
도32(a)는 도26(f)의 T-T'선 단면도이다. 도32(a)는 층간 절연막(17) 상에 형성된 화소 전극(8)이 원 영역 J에 접속 전극(16)의 투명 전극층(23)과 불투명 전극층(24)에 전기적으로 접속된 것을 나타낸다.
도32(b)는 도26(f)의 U-U'선 단면도이다. 도32(b)는 화소 전극(8)이 불투명 전극층(24)의 제거로 인해 원 영역 J'에 있는 접속 전극(16)의 투명 전극층(23)에 전기적으로 접속된 것을 나타낸다.
도33은 도26(f)의 V-V'선 단면도이다. 도33은 층간 절연막(17) 상에 형성된 화소 전극(8)이 인접 신호 배선(3) 사이의 부분에 각 화소에 제공되어 있는 것을 나타낸다.
도31을 참고로 할 때, 주사 배선(2), 신호 배선(3), 보조 용량 배선(12) 및 접속 전극(16)이 형성되는 영역을 제외한 영역은 네가티브형 포토레지스트를 노광하기 위해 투광되는 영역이다. 그러므로, 이면 노광 공정을 통해, 투명 도전막은 신호 배선(3)과 접속 전극(16) 사이의 갭 영역 Q에 형성된다. 그러나, 영역 Q내의 투명 도전막이 화소 전극(8)에 전기적으로 접속되지 않으므로, 전압은 영역 Q에 인가되지 않는다. 그러므로, 도6에 나타낸 화소가 액정 셀을 형성하는 데 사용되는 경우에, 전압은 영역 Q의 액정층에 인가될 수 없다. 그러므로, 액정 셀이 형성될 때 절연성 기판(11)과 대향하는 대향 기판(도시하지 않음)에는, 차광 영역이 영역 Q에 해당하는 영역에 형성되어 빛이 영역 Q를 통과하지 못한다.
상기 공정을 통해, 액티브 매트릭스 기판은 완성된다. 실시예4에서, 화소 전극(8)을 형성하는 데 사용되는 포토레지스트가 이면 노광법에 의해서만 형성되기 때문에, 주사 배선(2)의 최소 피치, 신호 배선(3)의 최소 피치 및 콘택트홀(18)과 접속 전극(16)의 전극부(16a) 간의 피치는 4Δ로 될 수 있다. 그러므로, 큰 마진은 화소 전극(8)과 접속 전극(16)의 부정합을 야기할 수 있다. 플라스틱 기판을 기본으로 제조되는 액티브 매트릭스 기판에서도 화소 전극(8)의 피치가 감소될 수 있다. 그러므로, 화소 전극(8)이 고정세화로 형성될 수 있다.
실시예4에서, 화소 전극이 접속 전극에 전기적으로 접속되는 영역(도32의 원 영역 J 및 J'로 표시)은 실시예1(도7의 원 영역 J로 표시)에서보다 더 크다. 그러므로, 보다 충분한 전기적 접속이 화소 전극(8)과 접속 전극(16) 사이에서 이루어질 수 있다.
실시예4에서, 화소 전극(8)을 형성하기 위해 사용되는 포토레지스트층을 형성하는 공정에서, 빛은 불투명 전극층(24)이 제거된 영역에 투과될 수 있다. 그러므로, 실시예1에서보다 더 큰 화소 전극(8)이 형성될 수 있다.
실시예4의 상기 액티브 매트릭스 기판은 접속 전극(16)이 보조 용량 배선(12) 상에 형성되는 구조를 갖는다. 그러나, 실시예4의 개념은 보조 용량 배선(12)이 형성되지 않는 액티브 매트릭스 기판, 이를테면 실시예2에 따른 액티브 매트릭스 기판에 적용될 수 있다.
실시예1-4의 각 상기 액티브 매트릭스 기판에서, 콘택트홀(18)은 접속 전극(16)의 엣지 또는 반대편 엣지를 넘어 연장하도록 장방형으로 형성된다. 그러나, 콘택트홀(18)은 콘택트홀(18)의 일부가 접속 전극(16)의 엣지를 넘어 연장하는 한 어떠한 형태로도 형성될 수 있다.
도34는 층간 절연막(17)에 형성된 콘택트홀(18)의 형상에 대한 또 다른 예를 나타낸다.
도34(a)는 각 실시예1-4에서 사용된 콘택트홀(18)의 형상을 나타낸다. 콘택트홀(18)은 접속 전극(16)의 사각형 전극부(16a)의 엣지를 넘어 부분적으로 연장되어 있다.
도34(b)에 나타낸 십자형 콘택트홀(18)은 접속 전극(16)의 사각형 전극부(16a)의 4 엣지 위에 4방향으로 연장된 4 단부를 갖는다. 도34(c)에 나타낸 콘택트홀(18)은 접속 전극(16)의 사각형 전극부(16a)의 3개의 대응 엣지 위에 3방향으로 연장된 3 단부를 갖는다. 도34(d)에 나타낸 콘택트홀(18)은 접속 전극(16)의 사각형 전극부(16a)의 2개의 대응 엣지 위에 2방향으로 연장된 2단부를 갖는다.
도34(e)에 나타낸 콘택트홀(18)은 접속 전극(16)의 전극부(16a)를 완전히 덮기에 충분할 정도로 큰 사각형을 갖는다. 이 콘택트홀(18)이 실시예4에서 이용된다면, 전극부(16a) 위의 불투명 전극층(24)은 완전히 제거된다.
도34(f)에 나타낸 콘택트홀(18)은, 콘택트홀(18)이 전극부(16a)의 엣지 위로 연장되도록 사각형 전극부(16a) 위에 원형으로 형성된다.
도34(a) 내지 (f)의 각각에 나타낸 콘택트홀(18)이 이용되는 경우에도, 화소 전극(8)을 형성하기 위해 사용되는 포토레지스트가 이면 노광법에 의해서만 형성되기 때문에, 주사 배선(2)의 최소 피치, 신호 배선(3)의 최소 피치 및 콘택트홀(18)과 전극부(16a)의 간의 피치는 4Δ로 될 수 있다. 그러므로, 큰 마진은 화소 전극(8)과 접속 전극(16)에 전기적으로 접속되는 전극부(16a)의 부정합을 야기할 수 있다. 플라스틱 기판을 기본으로 제조되는 액티브 매트릭스 기판에서도 화소 전극(8)의 피치가 감소될 수 있다. 그러므로, 화소 전극(8)이 고정세화로 형성될 수 있다.
본 분야의 숙련자라면 본 발명의 범위를 벗어나지 않고 여러 가지로 본 발명을 변경할 수 있을 것이다. 따라서, 첨부된 특허청구범위는 여기에 기재된 사항에 제한되지 않고 더 넓게 해석될 수 있어야 한다.
상기한 바와 같이, 본 발명의 액티브 매트릭스 기판에서, 층간 절연막에 형성된 콘택트홀의 원주는 접속 전극의 원주 밖에 있다. 이와 같이, 화소 전극을 형성하기 위해 사용되는 포토레지스트 패턴을 형성하는 공정에서, 절연 기판의 하면 측으로부터 방사되는 빛의 일부는, 접속 전극 위에 포토레지스트를 노광 시키도록 접속 전극 주위에 산란 광으로서 우회해 들어간다. 그러므로, 이러한 포토레지스트가 화소 전극을 형성하도록 에칭을 실시하기 위한 마스크로서 사용될 때, 화소 전극의 일부는 접속 전극 위에 중첩된다. 이 부분에서, 화소 전극은 접속 전극(16)에 전기적으로 접속된다.
화소 전극을 형성하기 위해 사용되는 포토레지스트가 이면 노광법에 의해서만 형성되기 때문에, 큰 마진은 화소 전극과 접속 전극의 부정합을 제공할 수 있다. 플라스틱 기판을 기본으로 제조되는 액티브 매트릭스 기판에서도, 화소 전극의 피치는 감소될 수 있다. 그러므로, 화소 전극은 고정세화로 형성될 수 있다.

Claims (7)

  1. 투명 절연성 기판 상에 형성된 복수의 주사 배선;
    상기 주사 배선과 교차하도록 형성된 복수의 신호 배선;
    주사 배선과 신호 배선의 소정 교차 부분에 형성되며 주사 배선과 신호 배선에 전기적으로 접속된 복수의 스위칭소자;
    상기 상응하는 스위칭소자중 하나에 전기적으로 접속되도록 상기 교차부분 마다 형성된 접속전극;
    상기 주사 배선, 신호 배선, 접속전극 및 스위칭소자 상에 형성된 층간 절연막;
    상기 접속전극상의 층간 절연막에 형성된 콘택트홀; 및
    상기 교차부분 마다 층간 절연막 상에 형성되며 콘택트홀을 통하여 접속전극에 전기적으로 접속된 화소전극을 포함하며,
    상기 주사 배선 및 신호 배선 각각은 불투명 전극층을 포함하고; 그리고 콘택트홀은 콘택트홀의 일부가 접속전극의 외부에 존재하도록 형성되는 것을 특징으로 하는 액티브 매트릭스 기판.
  2. 제 1항에 있어서, 콘택트홀은 콘택트홀의 일 단부 또는 대향 단부가 접속전극 외부에 존재하도록 직선 상으로 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  3. 제 2항에 있어서, 접속전극이 콘택트홀에 존재하지 않는 것을 특징으로 하는 액티브 매트릭스 기판.
  4. 제 2항에 있어서, 접속전극이 최하층으로서의 투명 전극층과 이 투명 전극층 상에 배치된 불투명 전극층을 포함하는 적층막을 갖고, 상기 불투명 전극층이 콘택트홀에 존재하지 않는 것을 특징으로 하는 액티브 매트릭스 기판.
  5. 제 1항에 있어서, 접속전극이 콘택트홀에 존재하지 않는 것을 특징으로 하는 액티브 매트릭스 기판.
  6. 제 1항에 있어서, 접속전극이 최하층으로서의 투명 전극층과 이 투명 전극층 상에 배치된 불투명 전극층을 포함하는 적층막을 갖고, 상기 불투명 전극층이 콘택트홀에 존재하지 않는 것을 특징으로 하는 액티브 매트릭스 기판.
  7. 투명 절연성 기판 상에 불투명 전극층을 포함하는 복수의 주사 배선을 각각 평행하게 형성하는 공정;
    상기 각 주사 배선 상에 게이트 절연막을 형성하는 공정;
    주사 배선과 교차하도록 불투명 전극층을 포함하는 복수의 신호 배선을 게이트 절연막 상에 형성하는 공정;
    상기 각 주사 배선 및 각 신호 배선의 소정 교차부분에 스위칭 소자를 형성하여 주사 배선과 신호 배선을 전기적으로 접속시키는 공정;
    각 소정 교차부분 마다 접속전극을 형성하여 스위칭소자에 전기적으로 접속시키는 공정;
    주사 배선, 신호 배선, 접속전극 및 스위칭 소자 상에 층간 절연막을 형성하는 공정;
    층간 절연막내에 콘택트홀을 형성하여 콘택트홀의 일부가 접속전극 원주의 외측에 위치시키는 공정;
    층간 절연막 상에 투명 도전막을 형성하는 공정;
    투명 도전막 상에 네가티브형 포토레지스트를 형성하는 공정;
    상기 네가티브형 포토레지스트 내에 주사 배선, 신호 배선 및 접속전극을 마스크로 이용하는 이면 노광법을 실시함으로써 화소전극을 형성하기 위해 사용된 패턴을 형성하는 공정; 및
    상기 패터닝된 네가티브형 포토레지스트를 마스크로 이용함으로써 투명 도전층을 화소전극으로 형성하는 공정을 포함하는, 제 1항에 따른 액티브 매트릭스 기판의 제조방법.
KR10-2002-0012393A 2001-03-08 2002-03-08 액티브 매트릭스 기판 및 그의 제조방법 KR100494541B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00065806 2001-03-08
JP2001065806A JP2002268084A (ja) 2001-03-08 2001-03-08 アクティブマトリクス基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020072228A true KR20020072228A (ko) 2002-09-14
KR100494541B1 KR100494541B1 (ko) 2005-06-10

Family

ID=18924404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0012393A KR100494541B1 (ko) 2001-03-08 2002-03-08 액티브 매트릭스 기판 및 그의 제조방법

Country Status (3)

Country Link
US (1) US6933988B2 (ko)
JP (1) JP2002268084A (ko)
KR (1) KR100494541B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003075869A (ja) * 2001-09-05 2003-03-12 Toshiba Corp 平面表示素子
GB0229220D0 (en) * 2002-12-14 2003-01-22 Koninkl Philips Electronics Nv Manufacture of thin film transistors
KR100552975B1 (ko) 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
US7618898B2 (en) * 2004-03-31 2009-11-17 Nec Corporation Method and apparatus for forming contact hole
TWI382264B (zh) 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
JP2006065021A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
KR100679100B1 (ko) * 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
JP4083752B2 (ja) * 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
JP4380552B2 (ja) * 2005-02-04 2009-12-09 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
US7583834B2 (en) * 2005-03-04 2009-09-01 Eastman Kodak Company Laser etched fiducials in roll-roll display
KR101133766B1 (ko) 2005-03-29 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
US8975638B2 (en) * 2010-12-28 2015-03-10 Sharp Kabushiki Kaisha High-performance active matrix substrate with high signal quality
US8599118B2 (en) * 2011-02-16 2013-12-03 Global Oled Technology Llc Chiplet display with electrode connectors
JP2013250411A (ja) * 2012-05-31 2013-12-12 Japan Display Inc 液晶表示装置
JP6123413B2 (ja) * 2013-03-27 2017-05-10 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
CN108987415A (zh) * 2018-06-26 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法、触控面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02223922A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd 液晶ギヤツプ用スペーサの形成方法
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JP3304272B2 (ja) * 1996-05-09 2002-07-22 シャープ株式会社 アクティブマトリクス基板およびその構造欠陥処置方法
JP3462666B2 (ja) * 1996-07-09 2003-11-05 シャープ株式会社 液晶表示装置の製造方法
JPH1048664A (ja) * 1996-07-19 1998-02-20 Lg Electron Inc 液晶表示装置及びその製造方法
KR100247628B1 (ko) * 1996-10-16 2000-03-15 김영환 액정 표시 소자 및 그 제조방법
JP3674953B2 (ja) * 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
KR100293806B1 (ko) * 1997-06-25 2001-10-24 박종섭 액정표시소자
KR19990003712A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
KR100262404B1 (ko) * 1997-06-26 2000-08-01 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
JPH1138442A (ja) * 1997-07-18 1999-02-12 Sharp Corp アクティブマトリクス型表示基板
KR100477142B1 (ko) * 1997-11-20 2005-08-10 삼성전자주식회사 액정표시장치및그제조방법

Also Published As

Publication number Publication date
JP2002268084A (ja) 2002-09-18
KR100494541B1 (ko) 2005-06-10
US6933988B2 (en) 2005-08-23
US20020127857A1 (en) 2002-09-12

Similar Documents

Publication Publication Date Title
KR100494541B1 (ko) 액티브 매트릭스 기판 및 그의 제조방법
JP4754877B2 (ja) 液晶表示装置およびその製造方法
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
KR101201017B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101298613B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
US7221425B2 (en) Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same
US7517620B2 (en) Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device
JP4880208B2 (ja) 表示板及びこれを含む多重ドメイン液晶表示装置
KR20060136287A (ko) 액정 표시 장치 및 그 제조 방법
KR20030082648A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20030082647A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법과 그에적용된 마스크
JP4578402B2 (ja) 薄膜トランジスタ基板及びその製造方法
WO2010137206A1 (ja) アクティブマトリクス基板及びそれを備えた表示装置
JP2006189830A (ja) 液晶表示装置およびその製造方法
CN100485470C (zh) 液晶显示器及其制造方法
US7781268B2 (en) Array substrate and display panel
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP5458486B2 (ja) アレイ基板、表示装置、及びその製造方法
KR20020011573A (ko) 액정 표시 장치 및 그의 제조 방법
KR20040058840A (ko) 액정표시장치용 어레이기판과 그 제조방법
US20090127563A1 (en) Thin film transistor array panel and manufacturing method thereof
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee