KR20020066586A - 반도체 소자의 비트라인 형성방법 - Google Patents

반도체 소자의 비트라인 형성방법 Download PDF

Info

Publication number
KR20020066586A
KR20020066586A KR1020010006833A KR20010006833A KR20020066586A KR 20020066586 A KR20020066586 A KR 20020066586A KR 1020010006833 A KR1020010006833 A KR 1020010006833A KR 20010006833 A KR20010006833 A KR 20010006833A KR 20020066586 A KR20020066586 A KR 20020066586A
Authority
KR
South Korea
Prior art keywords
bit line
contact
forming
storage node
depositing
Prior art date
Application number
KR1020010006833A
Other languages
English (en)
Other versions
KR100721185B1 (ko
Inventor
우탁균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010006833A priority Critical patent/KR100721185B1/ko
Publication of KR20020066586A publication Critical patent/KR20020066586A/ko
Application granted granted Critical
Publication of KR100721185B1 publication Critical patent/KR100721185B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

본 발명은 반도체 소자의 비트라인 형성방법에 관한 것으로, 특히, 소자분리막이 형성된 반도체 기판 상에 스토리지 노드 콘택이 형성되는 부분만 랜딩 플러그 폴리를 형성하고, 비트라인 콘택이 형성되는 부분에는 다이랙트로 콘택을 형성하여 비트라인이 반도체 기판 상의 활성영역과 연결함으로써, 랜딩 플러그 폴리 콘택을 홀 타입으로 형성하여도 마스크 공정 시 콘택 마진이 증가되어 콘택들 간의 쇼트를 방지할 수 있는 것을 특징으로 하여 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

반도체 소자의 비트라인 형성방법{Method for forming the bit line in semiconductor device}
본 발명은 반도체 소자의 비트라인 형성방법에 관한 것으로, 보다 상세하게는, 소자분리막이 형성된 반도체 기판 상에 스토리지 노드 콘택이 형성되는 부분만 랜딩 플러그 폴리를 형성하고, 비트라인 콘택이 형성되는 부분에는 다이랙트로 콘택을 형성하여 비트라인이 반도체 기판 상의 활성영역과 연결함으로써, 랜딩 플러그 폴리 콘택을 홀 타입으로 형성하여도 마스크 공정 시 콘택 마진이 증가되어 콘택들 간의 쇼트를 방지할 수 있는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 배선은 하부 구조물과 상부 구조물을 연결하기 위한 수단으로서 반도체 소자의 속도, 수율 및 신뢰성을 결정하는 요인이 되기 때문에 반도체 소자 제조 공정 중 가장 중요한 위치를 점유하고 있으며, 디자인 룰이 점점 미세화됨에 따라 복잡한 다층 배선구조를 가지게 되었다.
최근의 반도체 소자는 고집적화 됨에 따라 메모리 셀 크기가 점점 감소되면서 워드라인 사이의 콘택 및 비트라인 사이의 콘택 마진이 점차 작아지고 있다.
이에, 콘택 마진을 높이기 위한 방안으로서, 널리 알려진 자기정렬 콘택(self-aligned contact: 이하 SAC 라 함) 제조 기술이 있다.
종래 반도체 소자의 비트라인 형성방법에 의한 스토리지 노드 콘택과 비트라인 콘택은 자기정렬 콘택 식각 공정을 이용하여 식각 됨에 있어서, 상기 스토리지 노드 콘택의 마진을 확보하기 위하여 랜딩 플러그 폴리를 형성하였으나 비트라인콘택과 스토리지 노드 콘택이 형성되는 부분에 동일하게 랜딩 플러그 폴리를 형성하여 콘택 마진 부족으로 콘택과 콘택간의 쇼트 문제가 발생하였다.
이때, 상기 콘택의 형태를 "T"타입과 "I"타입으로 형성함에 있어서, 활성영역 확보가 어려운 문제점이 있었다.
또한, 상기 자기정렬콘택(SAC)에 의한 랜딩 플러그 형성은 0.16㎛이하의 소자 기술에서 높은 에스펙트 비율(aspect ratio)을 갖는 콘택을 구현하기 위해서 SAC의 콘택 식각 과정에서 반도체 기판이 과도하게 식각되어 접합(junction) 깊이가 변화되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소자분리막이 형성된 반도체 기판 상에 스토리지 노드 콘택이 형성되는 부분만 랜딩 플러그 폴리를 형성하고, 비트라인 콘택이 형성되는 부분에는 다이랙트로 콘택을 형성하여 비트라인이 반도체 기판 상의 활성영역과 연결함으로써, 랜딩 플러그 폴리 콘택을 홀 타입으로 형성하여도 마스크 공정 시 콘택 마진이 증가되어 콘택들 간의 쇼트를 방지하는 것이다.
도 1 내지 도 8은 본 발명에 의한 반도체 소자의 비트라인 형성방법을 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 105 : 소자분리막
110 : 금속 배선 115 : 제 1 층간절연막
120 : 제 1 감광막 125 : 스토리지 노드 콘택 형성부위
130 : 스토리지 노드 콘택 140 : 랜딩 플러그 폴리
150 : 제 2 층간절연막 160 : 제 2 감광막
163 : 비트라인 콘택 형성부위 165 : 비트라인 콘택
170 : 쇼트방지막 175 : 스페이서
180 : 비트라인막
상기 목적을 달성하기 위하여, 본 발명은 소자분리막이 형성된 반도체 기판 상에 금속배선을 형성한 후 제 1 층간절연막을 증착시키는 단계와, 상기 제 1 층간절연막 상에 스토리지 노드 콘택 형성을 위한 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막을 마스크로 이용하여 스토리지 노드 콘택 식각 공정을 진행하는 단계와, 상기 스토리지 노드 콘택이 형성된 반도체 기판 상에 플러그 폴리를 증착한 후 화학기계적 연마 공정을 실시하여 랜딩 플러그 폴리를 형성하는 단계와, 상기 결과물 상에 제 2 층간절연막을 증착한 후 비트라인 콘택 형성을 위한 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막을 마스크로 하여 비트라인 콘택 식각 공정을 진행한 후 쇼트방지막을 증착하는 단계와, 상기 비트라인 콘택 측벽의 쇼트방지막을 제외한 나머지 쇼트방지막을 식각하여 비트라인 콘택 측벽에 스페이서를 형성하는 단계와, 상기 결과물 상에 비트라인 물질을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 비트라인 형성방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 1 내지 도 8은 본 발명에 의한 반도체 소자의 비트라인 형성방법을 순차적으로 나타낸 단면도이다.
도 1에 도시된 바와 같이, 소자분리막(105)이 형성된 반도체 기판(100) 상에 게이트라인 또는 비트라인과 같은 금속배선(110)을 형성한 후 제 1 층간절연막(115)을 증착한다.
이때, 상기 제 1 층간절연막(115)으로는 BPSG(BoroPhosilicate Glass), PE-TEOS(TEtraethylortho Silicate glass) 등과 같은 옥사이드 계열의 물질을 사용하여 증착한다.
이어서, 도 2에 도시된 바와 같이, 상기 제 1 층간절연막(115) 상에 스토리지 노드 콘택 형성부위(125)만 식각 되도록 제 1 감광막(120) 패턴을 형성하여 비트라인 콘택 형성부위는 식각되지 않도록 한다.
그리고, 도 3에 도시된 바와 같이, 상기 제 1 감광막(120) 패턴을 마스크로 이용하여 스토리지 노드 콘택 식각 공정을 진행하여 홀(hole) 타입의 스토리지 노드 콘택(130)을 형성한다.
이어서, 도 4에 도시된 바와 같이, 상기 홀 타입의 스토리지 노드 콘택(130)이 형성된 반도체 기판(100) 상에 플러그 폴리(미도시함)를 증착한 후 화학기계적 연마 공정을 실시함으로서, 스토리지 노드 콘택(130) 부분에는 랜딩 플러그 폴리(140)가 형성된다.
도 5에 도시된 바와 같이, 상기 결과물 상에 제 2 층간절연막(150)을 증착한 후 비트라인 콘택 형성부위(163)가 열린상태로 제 2 감광막 패턴(160)을 형성한다.
이때, 상기 제 2 층간절연막(150)으로는 BPSG, PE-TEOS 등과 같은 옥사이드 계열의 물질을 사용하여 1000∼6000Å 범위의 두께로 증착한다.
그리고, 도 6에 도시된 바와 같이, 상기 제 2 감광막(160) 패턴을 마스크로 하여 비트라인 콘택 식각 공정을 진행하여 비트라인 콘택(165)을 형성한 후 쇼트방지막(170)을 증착한다.
이때, 상기 비트라인 콘택(165)은 랜딩 플러그 폴리를 형성하지 않고 다이랙트 콘택을 형성하여 후속 공정인 비트라인과 반도체 기판 상의 활성영역과 연결한다.
또한, 상기 쇼트방지막(170)은 비트라인과 스토리지 노드 콘택의 랜딩 플러그 폴리와 쇼트되는 것을 방지하기 위해 증착한 것으로 옥사이드 또는 나이트라이드 중 어느 하나의 물질을 사용하여 50∼1000Å 범위의 두께로 증착한다.
이어서, 도 7에 도시된 바와 같이, 상기 비트라인 콘택(165) 측벽의 쇼트방지막(170)을 제외한 나머지 쇼트방지막(170)을 블랭킷(blanket) 식각방법에 의하여 식각함으로써, 비트라인 콘택(165) 측벽에 스페이서(175)를 형성한다.
계속하여, 도 8에 도시된 바와 같이, 상기 결과물 상에 비트라인 물질을 증착하여 비트라인막(180)을 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체 소자의 비트라인 형성방법을 이용하게 되면, 소자분리막이 형성된 반도체 기판 상에 스토리지 노드 콘택이 형성되는 부분만 랜딩 플러그 폴리를 형성하고, 비트라인 콘택이 형성되는 부분에는 다이랙트로 콘택을 형성하여 비트라인이 반도체 기판 상의 활성영역과 연결함으로써, 랜딩 플러그 폴리 콘택을 홀 타입으로 형성하여도 마스크 공정 시 콘택 마진이 증가되어 콘택들 간의 쇼트를 방지하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (5)

  1. 소자분리막이 형성된 반도체 기판 상에 금속배선을 형성한 후 제 1 층간절연막을 증착시키는 단계와;
    상기 제 1 층간절연막 상에 스토리지 노드 콘택 형성을 위한 제 1 감광막 패턴을 형성하는 단계와;
    상기 제 1 감광막을 마스크로 이용하여 스토리지 노드 콘택 식각 공정을 진행하는 단계와;
    상기 스토리지 노드 콘택이 형성된 반도체 기판 상에 플러그 폴리를 증착한 후 화학기계적 연마 공정을 실시하여 랜딩 플러그 폴리를 형성하는 단계와;
    상기 결과물 상에 제 2 층간절연막을 증착한 후 비트라인 콘택 형성을 위한 제 2 감광막 패턴을 형성하는 단계와;
    상기 제 2 감광막을 마스크로 하여 비트라인 콘택 식각 공정을 진행한 후 쇼트방지막을 증착하는 단계와;
    상기 비트라인 콘택 측벽의 쇼트방지막을 제외한 나머지 쇼트방지막을 식각하여 비트라인 콘택 측벽에 스페이서를 형성하는 단계와;
    상기 결과물 상에 비트라인 물질을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
  2. 제 1항에 있어서, 상기 제 2 층간절연막은 옥사이드 계열의 물질을 사용하여 1000∼6000Å 범위의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
  3. 제 1항에 있어서, 상기 스토리지 노드 콘택은 홀 타입으로 형성하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
  4. 제 1항에 있어서, 상기 쇼트방지막은 옥사이드 또는 나이트라이드 중 어느 하나의 물질을 사용하여 50∼1000Å 범위의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
  5. 제 1항 및 제 4항에 있어서, 상기 쇼트방지막은 블랭킷 식각 방법에 의하여 스페이서로 형성되는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
KR1020010006833A 2001-02-12 2001-02-12 반도체 소자의 비트라인 형성방법 KR100721185B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010006833A KR100721185B1 (ko) 2001-02-12 2001-02-12 반도체 소자의 비트라인 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010006833A KR100721185B1 (ko) 2001-02-12 2001-02-12 반도체 소자의 비트라인 형성방법

Publications (2)

Publication Number Publication Date
KR20020066586A true KR20020066586A (ko) 2002-08-21
KR100721185B1 KR100721185B1 (ko) 2007-05-23

Family

ID=27694099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010006833A KR100721185B1 (ko) 2001-02-12 2001-02-12 반도체 소자의 비트라인 형성방법

Country Status (1)

Country Link
KR (1) KR100721185B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483430B1 (ko) * 2002-09-26 2005-04-14 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법.
KR100695882B1 (ko) * 2002-02-26 2007-03-20 삼성전자주식회사 반도체 장치의 제조 방법
KR100929301B1 (ko) * 2007-03-16 2009-11-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100942981B1 (ko) * 2003-06-30 2010-02-17 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100951565B1 (ko) * 2003-06-27 2010-04-09 주식회사 하이닉스반도체 반도체소자 제조 방법
US7732323B2 (en) 2007-10-23 2010-06-08 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices having contact plugs in insulation layers
KR100972935B1 (ko) * 2008-03-20 2010-07-28 엘에스산전 주식회사 기중차단기의 온(ｏｎ)/오프(ｏｆｆ) 상태 표시장치
US7920400B2 (en) 2007-04-27 2011-04-05 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device and method of fabricating the semiconductor integrated circuit device
KR101128919B1 (ko) * 2010-09-08 2012-03-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102251363B1 (ko) 2014-08-08 2021-05-14 삼성전자주식회사 반도체 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059816A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695882B1 (ko) * 2002-02-26 2007-03-20 삼성전자주식회사 반도체 장치의 제조 방법
KR100483430B1 (ko) * 2002-09-26 2005-04-14 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법.
KR100951565B1 (ko) * 2003-06-27 2010-04-09 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100942981B1 (ko) * 2003-06-30 2010-02-17 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100929301B1 (ko) * 2007-03-16 2009-11-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7709375B2 (en) 2007-03-16 2010-05-04 Hynix Semiconductor Inc. Semiconductor device including contact pattern and method for fabricating the same
US7920400B2 (en) 2007-04-27 2011-04-05 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device and method of fabricating the semiconductor integrated circuit device
US7732323B2 (en) 2007-10-23 2010-06-08 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices having contact plugs in insulation layers
US8101515B2 (en) 2007-10-23 2012-01-24 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices having contact plugs in insulation layers
KR100972935B1 (ko) * 2008-03-20 2010-07-28 엘에스산전 주식회사 기중차단기의 온(ｏｎ)/오프(ｏｆｆ) 상태 표시장치
KR101128919B1 (ko) * 2010-09-08 2012-03-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR100721185B1 (ko) 2007-05-23

Similar Documents

Publication Publication Date Title
US6037261A (en) Semiconductor processing method of making electrical contact to a node received within a mass of insulating dielectric material
US6268252B1 (en) Method of forming self-aligned contact pads on electrically conductive lines
KR100448719B1 (ko) 다마신공정을 이용한 반도체 장치 및 그의 제조방법
KR100721185B1 (ko) 반도체 소자의 비트라인 형성방법
KR100207462B1 (ko) 반도체 장치의 커패시터 제조방법
US6228762B1 (en) Methods for forming contact holes having sidewalls with smooth profiles
KR20010019346A (ko) 반도체 장치의 자기정렬 콘택 형성 방법
US6171926B1 (en) Methods for fabricating integrated circuit capacitor electrodes using first and second insulating layers and a buffer layer
KR100461335B1 (ko) 반도체 소자의 콘택 형성 방법
KR100753031B1 (ko) 반도체소자의 콘택홀 형성 방법
KR20030041550A (ko) 반도체소자의 제조 방법
KR100506871B1 (ko) 글래스층을 이용한 스토리지 노드 형성 방법
KR100668723B1 (ko) 반도체 메모리 소자 형성방법
KR100443244B1 (ko) 자기정렬 콘택 형성방법
KR20040024685A (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
KR100505592B1 (ko) 셀캐패시터의제조방법
KR100372101B1 (ko) 반도체소자형성방법
KR960006719B1 (ko) 반도체 메모리장치의 셀프얼라인콘택 형성방법
KR20000018663A (ko) 반도체 메모리 소자의 제조 방법
KR19990033869A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR20050062101A (ko) 반도체소자의 콘택홀 형성 방법
KR20040059924A (ko) 디램 메모리 소자의 제조 방법
KR20030003425A (ko) 반도체 메모리 소자 제조방법
KR20040058757A (ko) 반도체 소자의 제조 방법
KR20030050667A (ko) 콘택홀 형성 방법 및 그를 이용한 메모리소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee