KR20020050149A

KR20020050149A - 단말 장치의 송신 제어 장치 및 그 송신 제어 방법

Info

Publication number: KR20020050149A
Application number: KR1020010081053A
Authority: KR
Inventors: 고이케도시아키; 모치즈키히데타케
Original assignee: 구사마 사부로; 세이코 엡슨 가부시키가이샤
Priority date: 2000-12-20
Filing date: 2001-12-19
Publication date: 2002-06-26
Also published as: SG131736A1; US6811334B2; JP4524912B2; US20020098027A1; EP1217527A1; EP1217527B1; US20040240921A1; CN1690994A; KR100575916B1; DE60119268D1; CN1207665C; DE60119268T2; ES2258505T3; CN1360259A; US7011461B2; ATE325386T1; JP2002189640A

Abstract

송신을 위한 버퍼를 적게 하는 것이 가능하고, 통신 부하를 대폭으로 감소시킬 수 있는 스테이터스 정보의 송신 제어 방법을 제공하는 것이다.

연속하여 발생하는 스테이터스 정보에 대하여, 전용 버퍼를 마련하여 적어도 최신의 스테이터스 정보와 그 스테이터스의 변화 이력을 기억하고, 호스트 장치에는 최신의 스테이터스 정보와 그것에 이르는 스테이터스의 변화 이력 데이터를 송신한다.

Description

단말 장치의 송신 제어 장치 및 그 송신 제어 방법{TRANSMISSION CONTROL APPARATUS OF TERMINAL APPARATUS AND TRANSMISSION CONTROL METHOD FOR THE SAME}

본 발명은, 자동 현금 예금기(ATM), 자동 현금 인출기(CD), POS 시스템, 편의점 등에 설치되는 KIOSK 단말 장치 등의 장치 내부에 사용되는 인쇄 장치, 표시 장치, 현금 수취 장치 등의 각종 단말 장치에 관한 것으로서, 특히, 이들 단말 장치로부터 호스트 장치로 데이터를 송신할 때의 송신 제어 장치 및 그 송신 제어 방법에 관한 것이다.

종래, ATM, CD, POS 단말 장치 및 KIOSK 단말 장치 등은, 그 내부에 퍼스널 컴퓨터(이하, PC 또는 호스트 장치라고 함)와 같은 주 제어 장치를 갖고 있고, 또 이 호스트 장치로 제어되는 인쇄 장치, 각종 표시 장치, 현금 수납 장치, 바코드 판독기 등의 각종 기능을 갖는 단말 장치를 복수개 갖고 있다. 호스트 장치는 ATM, POS 단말 등의 장치(이하, 본체 장치라고 함)가 그 본래의 기능을 발휘할 수 있도록, 내장하고 있는 상기 각종 단말 장치 각각의 동작을 전체로서 통일적으로제어하고 있다. 구체적으로는 호스트 장치와 단말 장치는 통신 회선에 의해 접속되어 있고, 단말 장치로 제어 커맨드 그 밖의 데이터를 송신하는 것에 의해 해당 단말 장치의 동작을 제어한다. 단말 장치는 그 기능에 따라 각종 데이터를 호스트 장치로 송신하는 이외에, 호스트 장치의 요구에 따라서 그 단말 장치의 동작상황 등의 스테이터스 정보를 호스트 장치로 송신한다. 본체 장치 내부에 마련된 각종 단말 장치의 대부분은 직렬 포트(RS-232 등) 등을 거쳐서 호스트 장치에 접속되고, 호스트 장치와 상기 각종 단말 장치와의 사이에서 커맨드나 처리용 데이터 등이 서로 전송된다.

이들 장치 사이에는 인터페이스 장치가 마련되고, 통신을 제어하기 위한 제어선이 준비되어 있다. 예컨대, 데이터 단말 레디(DTR) 신호에 의해서, 단말 장치 측은 데이터의 수신이 가능한 상태인지의 여부를 호스트 장치에 표명할 수 있게 되어 있다. 호스트 장치측은 DTR 신호가 액티브(활성 상태)로 되면, 데이터 세트 레디(DSR) 신호를 액티브로 하고, 쌍방이 동작 가능한 상태인 것을 확인한 후에 데이터를 송신한다. 이것에 의해, 데이터 통신에 있어서의 데이터의 결락을 방지하고 있다.

본 발명은 모든 단말에 적용하는 것이 가능하지만, 이하에 있어서는 설명을 간결히 하기 위해, ATM, POS 시스템 등에 다용되고 있는 프린터를 이용하여 설명한다.

프린터에서는 인자 용지, 잉크 등과 같이 각종 공급(supply) 용품이 그 내부에 충족되어 있지 않으면 인자 동작을 할 수 없다. 그 때문에, 호스트 장치로부터인자 용지 및 잉크의 잔량을 확인할 수 있게 되어 있다. 구체적으로는 인자 용지 또는 잉크의 잔량이 적어지면, 잉크 니어 엔드 또는 용지 니어 엔드의 스테이터스, 완전히 없어지면 잉크 엔드 또는 용지 엔드의 스테이터스를 호스트 장치로 송신 데이터로서 보낼 수 있도록 구성되어 있다. 스테이터스 정보는 이것에 한하지 않고, 프린터 커버 오픈, 잉크 탱크 분리, 인자 용지 잼(걸림), 전원 이상 등 많은 정보가 호스트 장치로 송신된다.

예컨대, 수신 버퍼가 가득찬 상태(수신 버퍼 풀)로 되거나, 인자 용지의 잼 등의 오류 상태가 발생하거나 또는 커버 오픈 등의 각종 원인에 의해, 프린터가 단말로서 동작할 수 없는 상태(이하, 이러한 상태를 오프 라인이라고 함)로 되는 경우가 있다. 오프 라인 상태가 되면, 단말 장치인 프린터로부터 이 상태를 호스트 장치로 전달하고, 호스트 장치로부터의 데이터 송신을 중지시킬 필요가 있다.

그 밖에, 호스트 장치로의 데이터 송신은 호스트 장치로부터의 스테이터스 요구 커맨드에 의해서도 행하여진다. 스테이터스 요구 커맨드에도 여러 가지의 것이 있다. 예컨대, 스테이터스의 확인을 위해 호스트 장치가 필요에 따라서 개별적으로 커맨드를 송신하여 스테이터스 정보를 송신받는 것, 스테이터스에 변화가 있을 때마다 자동적으로 스테이터스 정보를 송신한다고 하는 단말의 기능(이하, 오토 스테이터스 팩 : ASB라고 함)을 이용하는 것 등이 있다.

이하, 도 8을 이용하여 종래 기술에 의한 데이터의 송신 제어 장치에 대하여 더 상세하게 설명한다. 도 8은 종래 기술에 따른 프린터(70)의 주요부만을 나타내는 기능 블록도이다. 호스트 장치(90)는 POS 시스템 전체를 제어하는 것이다. 도8에서는 도시하고 있지 않지만, 호스트 장치(90)에는 프린터(70) 이외에도 POS 시스템으로서의 기능을 발휘하는 데 필요한 표시 장치, 캐시 드로어 등의 각종 단말 장치(도시하지 않음)가 다수 접속되어 있고, 호스트 장치는 그들 단말 장치를 데이터 통신에 의해 제어하고 있다.

프린터(70)의 제어는 호스트 장치(90)로부터 프린터(70)로 제어 커맨드 및 각종 데이터를 송신하는 것에 의해 행하여진다. 호스트 장치(90)에는 범용의 OS를 탑재한 퍼스널 컴퓨터를 이용할 수 있다. 호스트 장치(90)는 프린터(70)를 제어함에 있어서 프린터(70)의 상황(스테이터스)의 보고를 명하는 커맨드를 송신할 수 있다. 프린터(70)는 호스트 장치(90)로부터의 커맨드에 따라서 요구된 스테이터스를 송신한다.

호스트 장치(90)와 프린터(70)는, 예컨대, 직렬 통신 보트(RS-232C) 드라이버를 거쳐서 접속된다. 호스트 장치(90)로부터 송신된 프린터 제어용 커맨드 등의 데이터는 수신 드라이버(71)를 거쳐서 수신부(72)에 의해 수신된다. 수신된 데이터는 수신부(72)내의 수신 버퍼(도시하지 않음)에 저장(기억)된다. 수신 버퍼에 저장된 데이터는 커맨드 해석부(73)에 의해 수신 버퍼에 저장된 순서로 해석된다.

커맨드 해석부(73)에서는 커맨드를 해석하고 그 커맨드를 실행한다. 예컨대, 인자 커맨드이면, 프린트 버퍼(도시하지 않음)에 인자 데이터를 셋업하고, 인쇄 제어부(74)의 제어하에서 헤드 드라이버(76) 및 인쇄 기구(77)에 의해 인자를 실행한다. 모터 드라이버(75)는 인자 용지(도시하지 않음)의 반송 및 헤드 캐리지(도시하지 않음)의 이동 등을 실행한다.

스테이터스 감시부(80)는 전원 전압 검출부(81), 인자 용지 검출부(82), 잉크 검출부(83), 커버 검출부(84), 페이퍼 잼 등을 검출하는 스위치 검출부(85) 및 그 밖의 검출부(86)에 접속되어 있고, 프린터(70)내의 상태를 감시하고 있다. 이들 검출부(81∼86)에 의해, 전원 전압 이상, 인자 용지의 유무 및 잔량, 잉크의 유무 및 잔량, 커버 등의 개폐 상태, 페이퍼 잼의 발생 유무, 캐리지 구동 에러의 유무, 수신 버퍼 풀 등의 각종 상태가 검출되어, 스테이터스 감시부(80)로 전달된다.

스테이터스 감시부(80)에는 인자 제어부(74) 및 수신부(72) 등으로부터, 인자 스테이터스, 수신 버퍼 풀 등의 스테이터스 정보도 전달된다.

호스트 장치(90)로부터 스테이터스 요구 커맨드가 송신되면, 수신부(72)를 거쳐서 커맨드 해석부(73)에서 해석되어, 스테이터스 감시부(80)로부터 송신 드라이버(78)를 거쳐서 스테이터스 정보를 호스트 장치(90)로 송신한다.

ASB 기능을 사용하더라도, 프린터(70)의 스테이터스가 호스트 장치(90)로 송신된다. ASB의 기능을 미리 유효하게 해 두는 것에 의해, 호스트 장치(90)는 에러, 커버 오픈, 용지 위치, 잉크 잔량 등의 각종 상황(스테이터스)을 자동적으로 알 수 있게 된다.

이들 스테이터스 정보는 1바이트인 경우도 있지만, 수 바이트인 경우도 있다. 1바이트이면, 8비트, 즉 8종류의 스테이터스 정보를 전달할 수 있고, 바이트 수가 증가하면 그만큼 스테이터스 정보가 증가하게 된다. 여기서는, ASB 스테이터스 정보가 4바이트로 구성되어 있는 것으로 하고, 이것을 호스트 장치(90)로 송신하는 경우에 대하여 설명한다.

ASB 기능이 세트되어 있고, 지정된 스테이터스에 변화가 있었다고 하면, 스테이터스 감시부(80)는 4바이트로 이루어지는 소정의 스테이터스 정보를 셋업하고, 송신 드라이버(78)를 거쳐서 호스트 장치(90)로 송신한다. 이 때, 송신의 개시시에는 호스트 장치(90)가 수신 가능한지의 여부가 체크되어, 호스트 장치가 수신할 수 없는 상태(이하, 비지(busy) 상태라고 함)가 아니면 송신이 개시된다.

상술한 바와 같이 스테이터스 정보는 송신 데이터로서 순차적으로 호스트 장치로 송신된다. ASB 등의 스테이터스 정보는 스테이터스의 변경이 있을 때마다 자동적으로 스테이터스 정보를 호스트 장치로 송신하는 것이기 때문에, 잇달아 송신해야 할 스테이터스 정보가 발생하는 경우도 생길 수 있다. 그 결과, 단말측의 송신 버퍼가 가득차게(버퍼 풀) 되어 기억할 수 없게 되면, 해당 버퍼 풀 이후에 발생한 스테이터스 데이터는 상실하게 된다는 문제가 있었다.

그래서, 본 발명의 목적은 단말 장치에서 연속해서 발생하는 스테이터스 정보가 소실되지 않고 호스트 장치로 전달할 수 있는 송신 제어 장치 및 송신 제어 방법을 제공하는 것이다.

본 발명의 다른 목적은 송신을 위한 버퍼를 적게 하는 것이 가능하고, 통신 부하를 대폭으로 감소시킬 수 있는 스테이터스 정보의 송신 제어 방법을 제공하는 것이다.

도 1은 본 발명의 실시예 1에 따른 프린터(2)의 기능 블록도,

도 2는 실시예 2에 따른 송신부(10-2)의 기본 구성을 나타내는 기능 블록도,

도 3은 실시예 2에 따른 송신부(10-2)의 송신시의 제어 동작을 설명하기 위한 흐름도,

도 4는 도 3의 공정 S100으로부터의 분기 A의 흐름도,

도 5는 머지 처리의 순서를 나타내는 흐름도,

도 6은 머지 처리부(16)와 ASB 전용 버퍼(14)의 기본 구성을 설명하기 위한 기능 블록도,

도 7은 최신 발생 데이터(Tran), 변화 이력 데이터(Mid) 및 최신 기억 데이터(New)의 변화를 나타내는 도면,

도 8은 종래 기술에 따른 프린터(70)의 주요부만을 나타내는 기능 블록도.

도면의 주요 부분에 대한 부호의 설명

2 : 프린터10 : 송신부

11 : 송신 제어부12 : 송신 버퍼

14 : ASB 전용 버퍼16 : 머지 처리부

20 : ASB 스테이터스 데이터 기억부21 : 변화 이력 기억부

22 : 최신 발생의 ASB 스테이터스 데이터23 : 변화 검출부

24 : 배타적 OR 게이트25 : OR 게이트

그래서 본 발명은, 연속해서 발생하는 스테이터스 정보에 대하여, 전용 버퍼를 마련해서 적어도 최신의 스테이터스 정보와 그 스테이터스의 변화 이력을 기억하고, 호스트 장치로는 최신의 스테이터스 정보와 그것에 도달하는 스테이터스의 변화 이력 데이터만을 송신하는 것에 의해, 송신을 위한 버퍼를 적게 하는 것이 가능해져, 통신 부하를 대폭으로 감소시킬 수 있는 스테이터스 정보의 송신 제어 방법을 제공할 수 있게 되었다. 이것에 의해, 적은 데이터량으로 스테이터스의 변화 이력을 확실하게 기억하고 전달할 수 있게 되었다.

이하에, 본 발명의 구성을 개략적으로 설명한다.

본 발명의 제 1 특징에 따른 송신 제어 장치는, 연속하여 발생하는 스테이터스 정보를 일시 기억할 수 있는 송신 버퍼와, 송신 버퍼가 버퍼 풀일 때, 적어도 최신의 스테이터스 정보와 해당 스테이터스 정보의 변화 이력 데이터를 일시 기억하는 전용 버퍼와, 전용 버퍼에 있어서 연속하여 수신한 복수의 스테이터스 정보에 대하여, 스테이터스의 변화 유무를 나타내는 변화 이력 데이터를 생성하는 변화 이력 생성 수단과, 송신 버퍼가 버퍼 풀로 되었을 때에 후속하는 스테이터스 정보를 전용 버퍼에 기억하고, 송신 버퍼의 버퍼 풀이 해제되었을 때에 전용 버퍼에 기억하고 있는 스테이터스 정보와 변화 이력 데이터를 송신 버퍼로 출력하고, 송신 버퍼에 기억된 송신 데이터 및 변화 이력 데이터를 외부 장치로 송신하도록 제어하는 제어 수단을 구비하는 것을 특징으로 한다.

본 구성에 따르면, 송신 버퍼가 버퍼 풀로 되더라도, 스테이터스의 변화를적은 데이터량으로 기억할 수 있고, 또한 송신 부하를 경감할 수 있게 되었다. 단말 장치에서 연속하여 발생하는 스테이터스 정보가 소실되지 않고 호스트 장치로 전달할 수 있도록 하였다. 이것에 의해, 송신을 위한 버퍼를 적게 하는 것이 가능해져, 통신 부하를 대폭 감소시킬 수 있는 스테이터스 정보의 송신 제어 방법을 제공할 수 있게 되었다. 또한, 적은 데이터량으로 스테이터스의 변화 이력을 확실하게 기억하고 전달할 수 있게 되었다. 또, 스테이터스 변화 정보를 상실하지 않고 확실하게 호스트 장치로 송신할 수 있게 되었다.

본 발명의 제 2 특징에 따른 송신 제어 장치는, 전용 버퍼에 기억되고, 변화 이력 생성 수단에 의해 변화 이력 데이터를 생성하는 스테이터스 정보는 미리 정해진 소정의 종류의 스테이터스 정보로 이루어지는 것을 특징으로 한다. 이것에 의해, 중요도 등에 의해 선택적으로 변화 이력 데이터를 작성하여, 송신하는 것이 가능해졌다.

본 발명의 제 3 특징에 따른 송신 제어 장치는, 스테이터스 정보는 1개의 비트의 유무로 1개의 스테이터스를 나타내고, 변화 이력 데이터 생성 수단은 연속 수신한 상기 스테이터스 정보에 대하여 비트 단위의 논리합을 순차적으로 산출하는 것에 의해 변화 이력을 작성하는 것을 특징으로 한다. 이것에 의해 간단한 구조로 변화 이력 데이터의 산출 기억이 가능해진다.

본 발명의 제 4 특징에 따른 송신 제어 장치는, 변화 이력 데이터를 기억하는 변화 이력 데이터 기억 수단을 더 구비하고, 제어 수단은 상기 변화 이력 데이터를 전용 버퍼 대신에, 변화 이력 데이터 기억 수단에 기억시키도록 제어하는 것을 특징으로 한다. 전용 버퍼 이외에 기억 수단을 마련하여 기억하는 것도 가능하다.

본 발명의 제 5 특징에 따른 송신 제어 장치는, 스테이터스 정보를 기억하는 선입 선출(FIFO) 기억 방식의 제 1 전용 버퍼와, 제 1 전용 버퍼의 최종단으로부터 출력되는 스테이터스 정보에 근거하여 작성되는 변화 이력 데이터, 및 제 1 전용 버퍼의 최종단으로부터 출력되는 최신의 스테이터스 정보를 기억하는 제 2 전용 버퍼를 더 구비하고, 변화 이력 생성 수단은 제 1 전용 버퍼로부터 출력되는 상기 스테이터스 정보에 근거하여 변화 이력 데이터를 생성하고, 제어 수단은, 제 2 전용 버퍼에 스테이터스 정보 및 변화 이력 데이터를 기억하고 있을 때에는 제 2 전용 버퍼로부터 송신 버퍼로 스테이터스 정보 및 변화 이력 데이터를 전송하고, 제 2 전용 버퍼에 상기 스테이터스 정보를 기억하고 있지 않을 때에는 스테이터스 정보를 기억한 순서대로 제 1 전용 버퍼로부터 송신 버퍼로 전송하도록 제어하는 것을 특징으로 한다.

이것에 의해, 제 1 전용 버퍼에 일정한 양의 스테이터스 정보를 기억하게 되어, 제 1 전용 버퍼가 가득차게 되었을 때에 변화 이력 데이터를 기억하도록 하면, 제 1 전용 버퍼의 기억 용량까지는 스테이터스 정보의 전체 내용을 기억할 수 있다.

본 발명의 다른 특징에 따른 송신 제어 방법은, (a) 송신 버퍼가 버퍼 풀인지 여부를 확인하고, 버퍼 풀이 아닐 때에는 연속하여 발생하는 스테이터스 정보를 송신 버퍼에 기억하는 공정과, (b) 송신 버퍼가 버퍼 풀일 때에는 상기 송신 버퍼에 기억할 수 없는 연속하는 스테이터스 정보의 변화 유무를 나타내는 변화 이력 데이터를 생성하는 공정과, (c) 적어도 최신의 상기 스테이터스 정보 및 상기 변화 이력 데이터를 기억하는 공정과, (d) 송신 버퍼의 버퍼 풀이 해제되었을 때에, 기억한 상기 최신의 스테이터스 정보 및 변화 이력 데이터를 송신 버퍼로 전송하는 공정을 구비하는 것을 특징으로 한다,

본 발명의 다른 특징에 따른 송신 제어 방법은, 공정 (b), 공정 (c) 및 공정 (d)에 있어서, 처리 대상으로 되는 상기 스테이터스 정보가 미리 정해진 소정의 종류의 스테이터스 정보로 이루어지는 것을 특징으로 한다.

본 발명의 다른 특징에 따른 송신 제어 방법은, 공정 (b), 공정 (c) 및 공정 (d)에 있어서, 처리 대상으로 되는 상기 스테이터스 정보가 1개의 비트의 유무로 1개의 스테이터스를 나타내고 있고, 변화 이력 데이터를 생성하는 공정 (b)은 연속 수신한 스테이터스 정보에 대하여 비트 단위의 논리합을 순차 산출하는 것에 의해 변화 이력을 작성하는 공정을 구비하는 것을 특징으로 한다.

본 발명의 다른 특징에 따른 송신 제어 방법은, (a) 송신 버퍼가 버퍼 풀인지 여부를 확인하고, 버퍼 풀이 아닐 때에는 연속하여 발생하는 스테이터스 정보를 송신 버퍼에 기억하는 공정과, (b) 송신 버퍼가 버퍼 풀일 때에는 버퍼에 기억할 수 없는 스테이터스 정보를 선입 선출(FIFO) 기억 방식의 제 1 전용 버퍼에 기억하는 공정과, (c) 제 1 전용 버퍼의 최종단으로부터 연속하여 출력되는 상기 스테이터스 정보의 스테이터스 변화 유무를 나타내는 변화 이력 데이터를 생성하는 공정과, (d) 제 1 전용 버퍼의 최종단으로부터 출력되는 스테이터스 정보로서, 적어도최신의 스테이터스 정보 및 변화 이력 데이터를 제 2 전용 버퍼에 기억하는 공정과, (e) 송신 버퍼의 버퍼 풀이 해제된 경우로서, 제 2 전용 버퍼에 스테이터스 정보 및 변화 이력 데이터를 기억하고 있을 때에는 제 2 전용 버퍼로부터 송신 버퍼로 스테이터스 정보 및 변화 이력 데이터를 전송하고, 제 2 전용 버퍼에 스테이터스 정보를 기억하고 있지 않을 때에는 스테이터스 정보를 기억한 순서대로 제 1 전용 버퍼로부터 송신 버퍼로 전송하는 공정을 구비하는 것을 특징으로 한다.

(발명의 실시예)

이하, 도면을 참조하면서, 본 발명의 실시예를 상세히 설명한다. 본 발명은 상술한 바와 같이, 각종 단말 장치에 적용할 수 있는 것이지만, 이하의 실시예에서는 ATM, POS, KIOSK 단말 등에 다용되고 있고, 호스트 장치와의 데이터 송수신의 양이 많고, 또한 스테이터스의 종류도 많은 프린터에 대하여 설명한다. 특히, 이하의 설명에서는 POS 시스템에 사용되는 프린터를 이용하여 설명한다.

도 1에 본 발명의 실시예 1에 따른 프린터(2)의 기능 블록도를 나타낸다. 도 1의 기능 블록도도 도 8과 마찬가지로 주로 사용하는 부분만을 나타내고 있다. 도 1의 프린터(2)의 구성은 프린터(2)로부터 호스트 장치(90)로의 데이터 송신을 제어하기 위한 송신부(10)를 마련한 점이 도 8의 프린터(70)와 다르다. 도 1에 있어서는, 도 8의 프린터(70)와 동일한 부분에는 프린터(70)와 동일한 번호를 붙이고, 상세한 설명은 생략한다.

송신부(10)는 프린터(2)로부터 호스트 장치(90)로 데이터를 송신할 때, 1바이트 단위로 호스트 장치(90)가 수신 가능한 상태인지의 여부를 확인하면서 송신한다. 호스트 장치(90)가 송신 도중에 비지 상태로 되면, 송신을 일시 정지하고, 호스트 장치(90)가 수신 가능한 상태로 되었을 때에 나머지의 데이터를 송신한다.

도 2를 이용하여 본 발명에 따른 송신부(10)의 실시예를 설명한다. 도 2는 송신부(10)의 기본 구성의 실시예 1을 나타내는 기능 블록도이다. 송신부(10)는 송신 제어부(11), 송신 버퍼(12) 및 포인터(13)에 의해 구성된다. 스테이터스 감시부(80)로부터 제어 신호가 송신 제어부(11)로 송신되고, 동시에 스테이터스 데이터가 송신 버퍼(12)로 보내지면, 송신 제어부(11)는 호스트 장치(90)가 비지인지의 여부를 확인하고, 송신 버퍼(12)에 기억되어 있는 스테이터스 데이터를 송신한다.

본 예의 송신부(10)에서는 ASB 스테이터스 전용 버퍼(14), PIR 전용 버퍼(15), 머지 처리부(16), XOFF 송신 처리부(17) 및 신호선 스테이터스 처리부(18)가 마련되어 있다. ASB 스테이터스 전용 버퍼(14)에는, 송신 버퍼(12)에 어떠한 송신 데이터가 저장되어 있는 경우에 ASB 스테이터스가 일시 기억된다. ASB 스테이터스라는 것은, 이미 설명한 바와 같이, 자동 스테이터스 보고 기능(ASB)에 근거한 스테이터스 정보로서, 본 예에서는 4바이트로 구성된다.

프로세스 ID 응답(이하, PIR이라고 함) 전용 버퍼에는, 송신 버퍼(12)에 어떠한 송신 데이터가 저장되어 있는 경우에, PIR 데이터가 일시적으로 저장된다. 또, PIR 데이터는, 호스트 장치가 제어 커맨드나 인쇄 데이터에 임의로 삽입하여 프린터로 송신한 프로세스 ID에 따라서 송신되는 데이터로서, 해당 제어 커맨드나 인쇄 데이터가 프린터에 의해서 처리된 것을 나타내는 것이다. 이것에 의해, 호스트 장치는 프린터(2)의 내부 실행 상태와 동기를 취하면서 데이터의 송신을 실행할 수 있다.

본 예에 있어서는, XOFF 신호, 신호선 스테이터스 등의 특정한 송신 데이터는 다른 송신 데이터보다 높은 우선 순위로 송신하도록 송신 제어부(11)에 의해 제어된다. XOFF 송신 처리부(17)는 프린터(2)로부터의 수신 금지 신호(XOFF)를 최우선으로 호스트 장치로 송신한다. 신호선 스테이터스 처리부(18)는 프린터(2)가 오프 라인 상태로 되었을 때에 그 스테이터스 정보를 호스트 장치(90)로 전달하는 것으로서, XOFF에 이은 우선 순위로 호스트 장치로 송신된다. XOFF 신호 및 신호선 스테이터스는 모두 송신 버퍼(12)를 경유하지 않고 직접 송신 드라이버(78)를 경유하여 호스트 장치(90)로 송신된다.

머지 처리부(16)는 ASB 전용 버퍼(14) 또는 PIR 전용 버퍼(15)가 버퍼 풀인 경우에, 후속하는 최신의 스테이터스 정보와 그 변화 이력을 기억 유지하기 위해서 변화 이력 정보를 합성하는 것이다.

송신부(10)의 스테이터스 정보의 수신에 대하여 설명한다. 스테이터스 감시부(80)로부터 스테이터스 정보 및 제어 신호가 송신되면, 제어 신호는 송신 제어부(11)에 입력되고, 스테이터스 데이터는 송신 버퍼(12)에 일시 기억된다. 송신 버퍼(12)의 기억 용량은 자유롭게 설정 가능하다. 예컨대, 128바이트로 설정하는 것도 가능하다.

포인터(13)는 다음에 송신할 데이터의 위치를 나타내는 판독 포인터(13a)와, 다음에 송신 버퍼(12)에 저장할 위치를 나타내는 기입 포인터(13b)를 갖고 있다.송신 버퍼(12)에 스테이터스 데이터를 일시 기억시키면, 이 기입 포인터(13b)가 증분된다. 또, 양 포인터 모두 송신 버퍼(12)가 설정되어 있는 RAM 내의 송신 버퍼에 대응하는 어드레스 범위를 이동하도록 제어된다. 즉, 포인터를 증분하여 해당 어드레스 범위의 최대값을 초과한 경우에는, 해당 어드레스 범위의 최소값으로 설정되도록 제어한다. 이러한 버퍼 구조는 링 버퍼로서 알려져 있다.

송신 버퍼가 버퍼 풀인 경우에는, 원칙으로서 송신 버퍼(12)의 빈 공간이 생겼을 때 송신되어야 할 다음의 스테이터스 정보가 저장된다. 단, ASB 스테이터스 정보, PIR 데이터는 그 성질상 데이터 발생의 빈도가 높은 경우에는 저장해야 할 데이터량이 팽대해지는 것을 생각할 수 있으므로, 전용 버퍼(14 및 15)를 각각 마련하여, 이들에 일시 기억된 후에 송신 버퍼(12)로 전송된다.

전용 버퍼(14 또는 15)도 버퍼가 가득차게(버퍼 풀) 된 경우 등 소정의 경우에는, 머지 처리부(16)에 의해 ASB 등의 스테이터스 정보의 변화 이력을 작성하여, 최신 발생의 스테이터스 정보와 함께 전용 버퍼(14, 15)에 이들 변화 이력을 일시 기억하는 등의 저장되는 정보의 성질에 따른 머지 처리가 실행된다. 또, 머지 처리의 상세한 것에 대해서는 후술한다.

(통상 통신 데이터의 송신 처리 동작 순서의 설명)

우선, 도 2 및 도 3을 이용하여, 송신부(10)의 송신 처리 동작의 순서를 설명한다. 도 3은 송신부(10)의 송신시의 제어 동작 순서를 설명하기 위한 흐름도이다.

도 3의 우측 상부의 테이블 L·ID·S1·S2·S3·S4는 송신 버퍼(12)에 기억되어 있는 데이터를 예시하고 있고, S1·S2·S3·S4가 호스트 장치(90)로 송신된다.

송신 제어부(11)는 송신 버퍼(12)에 데이터가 있는지의 여부를 확인한다. 이것은 상기한 기입 포인터(13b)와 판독 포인터(13a)를 비교하여, 값이 동일하면 송신 버퍼(12)가 비어 있다고 판단할 수 있다. 그리고, 송신 데이터가 있으면(S100; 예), 호스트 장치(90)가 비지인지의 여부를 확인한다(S101). 호스트 장치(90)가 비지이면, 송신 처리를 하지 않고 호스트 장치(90)가 수신 가능한 상태로 되는 것을 대기한다(S101; 예). 호스트 장치(90)가 비지가 아니면(S101; 아니오), 현재 프린터(2)가 일련의 송신 데이터를 송신하고 있는 도중인지의 여부를 확인한다(S102). 여기서, 데이터 송신을 개시하려고 하고 있는 시점이고 송신중이 아니므로(S102; 아니오), 다음의 공정으로 진행하여, XOFF 송신 요구의 유무를 확인한다(S103). XOFF 송신 요구가 없으면, 신호선 스테이터스의 유무를 확인하고(S104), 아무것도 없으면(S103 및 S104; 아니오), 송신 버퍼(12)로부터 최초의 데이터, 즉 지금부터 송신하는 스테이터스 정보의 길이 "L"를 판독하여, 포인터(13)를 증분한다(S105). 또, 여기서 취득한 스테이터스 정보의 길이 L은 RAM에 저장되어, 본 송신 루프의 루프 카운터의 초기값으로서 이용된다. 다음에 송신 버퍼(12)로부터 "ID"를 판독하여, 송신 데이터의 종류(스테이터스의 종류 등)를 판별한다(S106). 공정S108에서는 송신 버퍼(12)로부터 다음의 데이터 "S1"이 판독되어, 호스트 장치(90)로 송신된다. 그 후, 포인터(13)가 증분되어 다음의 송신 데이터 "S2"를 지정한 상태에서, 1바이트의 송신이 종료한다(S109). 또, 이 처리중에서 상술한 루프 카운터가 감분된다.

다음의 1바이트의 송신도 마찬가지의 처리, 즉 본 송신 루프를 반복한다. 우선, 송신 데이터가 있는지의 여부를 확인한다(S100). 여기서, 송신 데이터(S2∼S4)가 남아 있으므로, 다음의 공정(S101)으로 진행하여, 호스트 비지인지의 여부가 확인된다(S101). 비지이면, 호스트 장치가 레디(ready)로 될 때까지 송신 처리는 일시 정지된다(S101; 예). 호스트 비지가 아닌 경우에는(S101; 아니오), 현재 송신중인지의 여부가 확인된다(S102). 데이터 송신중인지 여부는 상술한 루프 카운터의 값이 영인지 여부로 판단할 수 있다. 영인 경우는 송신이 아닌 것으로 된다. 여기서는, 데이터 송신중이므로(S102; 예), 공정(S110, S111)으로 분기하여, XOFF 신호 및 신호선 스테이터스의 유무가 확인된다. 이들이 없는 경우에는(S110; 아니오, S111; 아니오), 포인터(13)에 의해 지정되어 있는 스테이터스 S2가 판독되어, 호스트 장치(90)로 송신된다(S108). 1바이트의 송신이 종료하면, 다음의 스테이터스 S3을 송신하기 위한 준비로서 포인터(13)가 증분된다(S109). 마찬가지의 처리를 루프 카운터를 이용하여 반복 실행하는 것에 의해, 스테이터스 데이터 길이 L로 나타내어진 수의 스테이터스 데이터를 송신할 수 있다. 또, 상기한 스테이터스 데이터의 예에서는, 스테이터스 S3 및 S4를 송신하여, 일련의 송신 데이터의 송신 처리를 완료한다.

(XOFF 신호, 신호선 스테이터스의 송신 순서의 설명)

다음에 스테이터스 데이터의 송신중에, XOFF 신호 송신 요구 또는 신호선 스테이터스의 송신 요구가 발생한 경우에 대하여 설명한다. 도 2에 나타내는 바와 같이, XOFF 신호 및 신호선 스테이터스는 송신 버퍼(12)에는 기억되지 않고, XOFF 신호 처리부(17) 및 신호선 스테이터스 처리부(18)에 의해 직접 송신 드라이버(78)를 경유하여 호스트 장치로 송신된다. 이 경우의 송신 처리는 송신 버퍼(12)의 송신 데이터에 우선하여 실행된다. 도 3의 송신 제어 흐름을 이용하여 설명한다.

여기서, 첫번째의 스테이터스 데이터 "S1"의 송신 준비중에 XOFF 송신 요구가 있었다고 하면(S103; 예), D로 분기하여, XOFF 신호(1바이트)를 우선적으로 송신한다. 일련의 송신 데이터 S2∼S4의 송신 도중에 XOFF 신호의 송신 요구가 있었던 경우(S110; 예)에도, 신호선 스테이터스의 송신 도중이 아닌 한(S112; 아니오), XOFF 신호를 송신한다. 이와 같이, XOFF 신호는 신호선 스테이터스의 송신 도중인 경우를 제외하고, 가장 높은 우선 순위로 호스트 장치(90)로 송신된다.

신호선 스테이터스가 발생한 경우에는(S104; 예), 신호선 스테이터스의 길이(복수 바이트의 설정이 가능) 및 그 ID가 세트되어(S114), 신호선 스테이터스가 1바이트 송신된다(S115). 신호선 스테이터스가 수 바이트인 경우에는 호스트 비지인지의 여부가 확인된 후(S101), 신호선 스테이터스 송신중이면(S111;예 또는 S112;예), 나머지 신호선 스테이터스가 1바이트씩 순차 송신된다(S115). 이들 제어 수순으로부터 알 수 있는 바와 같이, 신호선 스테이터스는 XOFF 신호에 이어지는 우선 순위로 송신된다.

다음에, 송신 버퍼(12)에 송신 데이터가 없는 경우에 대해서 설명한다. 송신 버퍼(12)에 데이터가 없는 경우에는, 도 3의 공정 S100로부터 A로 분기된다. 도 4에 분기 A의 처리 흐름도를 나타낸다.

송신 버퍼(12)에 송신 데이터가 존재하지 않는 경우에는, 우선 ASB 전용 버퍼(14) 또는 PIR 전용 버퍼(15)에 ASB 스테이터스 또는 PIR 데이터가 있는지의 여부가 확인된다(S120). ASB 스테이터스 또는 PlR 데이터가 있으면, 그들 데이터가 송신 버퍼(12)로 송신되어(S121), 도 3의 B로 분기된다. 도 3에서는 이미 설명한 바와 같이, 호스트 장치(90)가 비지인지의 여부를 확인한 후((S101), 스테이터스의 송신이 실행된다.

ASB 스테이터스 또는 PIR 데이터가 전용 버퍼(14 또는 15)에 기억되어 있지 않은 경우에는(S120;아니오), 신호선 스테이터스 또는 XOFF 신호 송신 요구의 유무를 확인하여, 송신 요구가 없으면(S122;아니오) 송신 요구 없음을 설정하고, 도 3의 C로 분기하여 송신 처리를 종료한다. 송신 요구가 있으면(S122;예), 도 3의 B로 분기하여 XOFF 신호 또는 신호선 스테이터스의 송신 처리를 실행한다.

(머지 처리의 설명)

다음에 머지 처리에 대해서 상세하게 설명한다. 머지 처리는 도 2의 실시예에서는 송신 버퍼(12)에 송신 데이터가 있고, ASB 전용 버퍼(14), PIR 전용 버퍼(15)에 이미 데이터가 저장되어 있는 상태에서, ASB 스테이터스, PIR 데이터가 각각 더 발생한 경우에 실행된다.

도 5는 머지 처리의 수순을 나타내는 흐름도이다. 우선, ASB 스테이터스 또는 PIR 데이터가 스테이터스 감시부(80)로부터 출력되면, 머지 처리부(16)(도 2)는 우선 머지 처리가 필요한지의 여부를 판단한다. 예컨대, 대응하는 전용 버퍼(14 또는 15)에 빈 공간이 없는 경우에는 머지 처리가 필요하다고 판단한다(S130). 전용 버퍼에 빈 공간이 있으면(S130; 아니오), 최신 데이터를 대응하는 전용 버퍼(14 또는 15)에 기억한다(S133). 단, 저장되는 데이터의 성질상, 복수 발생하는 데이터의 변화 경과가 중요하지 않은 경우에는, 호스트 장치로 송신하는 데이터의 양을 경감시키기 위해서, 전용 버퍼에 빈 공간이 있어도 머지 처리가 필요하다고 판단되는 경우도 있다. 빈 공간이 없는 경우 등 소정의 경우에는(S130; 예), 전용 버퍼에 기억되어 있는 이력 데이터를 갱신하고(S131), 그 후에 최신 발생한 ASB 스테이터스 또는 PIR 데이터를 대응하는 전용 버퍼(14 또는 15)에 기억한다 (S132).

도 6을 이용하여, ASB 스테이터스에 관한 이력 데이터의 갱신에 대하여 설명한다. 도 6은 머지 처리부(16)와 ASB 전용 버퍼(14)의 기본 구성을 설명하기 위한 기능 블록도이다. ASB 전용 버퍼(14)는, New는 4바이트(32비트)로 이루어지는 ASB 스테이터스 데이터 기억부(20)로 구성되고, Mid는 4바이트(32비트)로 이루어지는 변화 이력 기억부(21)로 구성되어 있다.

ASB 스테이터스 기억부(20)에는 최신 발생한 ASB 스테이터스가 기억된다. 변화 이력 기억부(21)에는 후술하는 바와 같이, 머지 처리부에 대하여 순차적으로 전송된 복수개의 ASB 스테이터스 데이터에 변화가 있었는지 여부의 정보, 즉 변화 이력 데이터가 저장된다.

송신 버퍼(12)에 빈 공간이 생기면, 송신 버퍼에 변화 이력 데이터와 최신 발생 데이터의 배타적 논리합인 ASB 스테이터스 데이터가 생성되어 전송되고, 또한그것에 이어서 최신 발생 데이터가 전송된다. 변화 이력 데이터와 최신 발생 데이터의 배타적 논리합에 의해 생성된 ASB 스테이터스는, 변화가 있었던 스테이터스(비트)에 대해서는 최신 발생 데이터중의 대응하는 비트와 반대의 상태를 나타내며, 변화가 없었던 스테이터스(비트)에 대해서는 동일한 상태를 나타내고 있다. 이것에 의해, 호스트 장치로 최후에 송신된 ASB 스테이터스 데이터와 최신 스테이터스 데이터가 동일하였다고 하더라도 그들의 도중에 스테이터스의 변화가 발생하고 있으면, 그 스테이터스 변화를 호스트 장치에 알릴 수 있다.

ASB 스테이터스 데이터는 그 성질상 스테이터스의 변화 유무가 중요하며, 변화 순서 등의 과정을 알 필요는 없다. 또한, 최신의 상태를 조기에 호스트 장치로 송신하는 것이 가장 중요하기 때문에, 송신해야 할 ASB 스테이터스 데이터의 양을 극력 저감하는 것이 요구된다. 따라서, 최신의 상태 및 변화가 있었는지의 여부의 정보를 각 스테이터스(비트)에 대하여 기억함으로써, 필요 최소한의 데이터를 얻을 수 있다.

본 예에 있어서는, 다음과 같은 이유로부터, ASB 스테이터스 데이터에 변화가 있었는지 여부의 정보를, 변화 이력 데이터와 최신 발생 데이터의 배타적 논리합에 의해 생성된 ASB 스테이터스의 형태로 바꾸고 나서 호스트 장치로 송신하고 있다. 즉, 변화 이력 데이터 자체는 ASB 스테이터스가 아니라 그대로 호스트 장치로 송신하더라도, 호스트 장치에서는 해석할 수 없다. 바꿔 말하면, 호스트 장치에서는 송신된 데이터가 「ASB 스테이터스 데이터」인지 「변화 이력 데이터」인지 식별할 수 없기 때문에, 호스트 장치에서 ASB 스테이터스 데이터의 변화 이력을 복원할 수 없기 때문이다.

도면중, Tran으로 표시되어 있는 것은, 스테이터스 감시부(80)로부터 전송되어 온 최신 발생한 ASB 스테이터스 데이터(22)로서, 4바이트(32비트)로 구성되어 있다. 또, 이 실시예에서는, ASB 스테이터스는 4바이트로 구성되어 있는 것으로서 설명하지만, ASB 스테이터스의 사이즈(길이)는 자유롭게 설정 가능하다.

도 6은 머지 기능의 일례를 설명하기 위한 도면이므로, 타이밍 그 이외의 상세한 제어에 대해서는 생략하고 있다. 스테이터스 감시부(80)로부터 스테이터스가 전송되어 왔을 때, ASB 전용 버퍼(14)가 빈 상태이면, 상술한 바와 같이 그대로 ASB 스테이터스 데이터 기억부(20)에 기억된다. 변화 이력 기억부(21)의 초기값은 영이며, 그 후에는 송신 버퍼(12)로 그 데이터를 전송했을 때 영으로 클리어된다.

머지 처리부(16)에는 ASB 스테이터스 데이터의 각 비트에 대응하여 변화 검출부(23-1∼23-32)가 마련되어 있다. 각 머지 검출부(23)에는 배타적 OR 게이트(24)와 OR 게이트(25)가 마련되어 있고, 기억이 완료된 데이터 비트 New1에 대하여 새로운 비트 Tran1에 변화가 있으면 "1"을 출력하도록 구성되어 있다. 배타적 OR 게이트(24)의 출력은 OR 게이트(25)에 입력되고, 그곳에서 변화 이력 데이터가 대응하는 비트 Mid1과 논리합이 취해진다

따라서, OR 게이트(25)의 출력은, 송신 버퍼(12)로 ASB 스테이터스 데이터를 전송한 후에 발생한 ASB 스테이터스의 각 비트에 한번이라도 변화가 있으면 "1"이출력되게 된다. 즉, 변화가 있었다는 정보가 변화 이력 기억부(21)에 유지된다. OR 게이트(25)의 출력은 변화 이력 기억부의 대응하는 비트에 입력되어 있고, ENB2의 타이밍에서 변화 이력 기억부(21)의 데이터가 갱신된다. 이것에 의해, 변화 이력 기억부(21)의 출력 비트로부터 ASB 스테이터스의 변화를 알 수 있게 된다.

ENB2에 의한 변화 이력 기억부(21)의 갱신이 종료한 후에 ENB1이 활성 상태로 되고, 최신 발생한 스테이터스 데이터 Tran1∼32가 ASB 스테이터스 데이터 기억부(20)에 기억된다. ASB 스테이터스 데이터 기억부(20) 및 변화 이력 기억부(21)는 ASB 전용 버퍼의 일부에 마련해도 된다. 이 경우에는, ASB 전용 버퍼(14)에는 최신 ASB 스테이터스와 변화 이력이 기억되어 있고, 상술한 바와 같이 송신 버퍼(12)에 빈 공간이 생겼을 때, 우선 최신 ASB 스테이터스 데이터와 변화 이력 데이터의 배타적 논리합이, 다음에 최신 ASB 스테이터스 데이터가 순차적으로 전송된다.

도 7을 이용하여, 이들 데이터의 변화를 보다 구체적으로 설명한다. 도 7은 최신 발생 데이터(Tran), 변화 이력 데이터(Mid) 및 최신 기억 데이터(New)의 변화를 도시하는 도면이다. 도 7에서는 설명을 간단히 하기 위해서 ASB 스테이터스 데이터의 일부(1바이트(8비트))에 대하여 예시하고 있다.

송신 버퍼(12)에 송신 데이터가 있기 때문에, ASB를 기억할 수 없는 상황하에서 ASB 스테이터스(데이터1)가 전송되어 온 것으로 한다. 여기서, ASB 전용 버퍼(14)가 머지 처리를 필요로 하는 상태가 아니기 때문에, 데이터1이 그대로 ASB 스테이터스 데이터 기억부(20)에 기억되고, 머지 처리는 종료한다(도 5의 S130,S133).

이 상태에서, 다음의 ASB 스테이터스 데이터(데이터2)가 전송되면, 머지 처리가 실질적으로 기동되어(동 S130), 우선 변화 이력이 작성된다. 최신 기억 데이터 New의 비트1인 New1이 "1"이고 데이터2의 비트1(Tran1)이 "0"이기 때문에, 변화 이력 데이터의 비트1(Mid1)은 "1"로 되고, 또한, "0"이었던 New2가 "1"(Tran2)로 변화되어 있기 때문에, 변화 이력 데이터의 Mid2도 "1"로 된다(동 S131). 그 후, 최신 기억 데이터 New에 데이터2(Tran)의 내용이 그대로 기억된다(동 S132).

그 후, 데이터3이 스테이터스 감시부(80)로부터 전송되면, 마찬가지로 해서 변화 이력 데이터의 비트3(Mid3)이 “1"로 변화하고, 또한 비트1 및 2(Mid1, Mid2)는 "1"의 상태로 유지된다. 그 후에, 데이터3이 그대로 최신 기억 데이터(New)로서 기억된다.

마찬가지로 해서, 데이터4, 데이터5가 순차적으로 전송되면, 변화 이력 데이터의 비트4, 비트5(Mid4, 5)가 순차 "1"로 되고, 최신 기억 데이터 New로서 최신 발생한 데이터5(Tran)가 기억된다.

데이터6이 전송된 경우에는, 비트1이 "0"(New1)으로부터 "1"(Tran1)로, 비트5가 "1"(New5)로부터 "0"(Tran5)으로 각각 변화하고 있지만, 이들에 대응하는 변화 이력 데이터의 각 비트(Mid1, 5)는 이미 "1"로 세트되어 있으므로, 변화 이력 데이터는 변화하지 않는다.

이 상태에서, 송신 버퍼(12)로의 전송이 가능해진 경우에는, 상술한 바와 같이 데이터6의 처리 후의 최신 기억 데이터 New「00000001」와 변화 이력 데이터Mid「00011111」의 배타적 논리합이 연산되고(「00011110」), 해당 논리합이 우선 송신 버퍼(12)로 전송된다. 그리고, 다음에 최신 기억 데이터 New가 송신 버퍼(12)로 전송된다.

상술한 실시예에 있어서는 ASB 스테이터스 데이터의 변화 과정의 정보가 불필요한 것으로 하고 있지만, 예컨대 각 스테이터스가 변화되는 순서 등의 변화 과정 정보를 전용 버퍼 용량이 허용하는 한 보존하고자 하는 경우에는, 상기한 실시예에 이하의 구성을 추가하면 된다. 즉, 전용 버퍼로서 FIFO 버퍼를 이용하여, 스테이터스 감시부(80)로부터 전송된 ASB 스테이터스 데이터(Tran)를 이 FIFO 버퍼에 입력한다. 한편, 이 FIFO 버퍼가 넘친 경우에는 그 출력을 도 6에 도시하는 머지 회로에 입력하고, 최신 ASB 스테이터스 데이터(New) 및 변화 이력 데이터(Mid)를 생성하여, RAM내의 소정의 어드레스에 저장한다. 단, 이 경우의 최신 ASB 스테이터스 데이터는 참(real)의 최신 데이터가 아닌 것에 유의해야 한다. 송신 버퍼(12)로 ASB 스테이터스 데이터를 전송하는 경우에는 상기한 실시예와 마찬가지로, 변화 이력 데이터와 최신 ASB 스테이터스 데이터의 논리합, 최신 ASB 스테이터스 데이터, FIFO 버퍼의 출력 데이터의 순으로 전송한다.

또한, PIR 데이터는 소정의 프로세스의 진척 상황을 호스트 장치가 파악하기 위한 데이터로서, 그 성질상 중간 이력 정보가 필요하지 않기 때문에, 미송신된 PIR 데이터가 PIR 전용 버퍼에 저장되어 있는 경우에는, 최신의 PIR 데이터로의 오버라이트 처리를 실행한다.

또한, 상술한 실시예에 있어서는, 프린터 등의 단말 장치로부터 호스트 장치로의 데이터 송신에 대해서만 설명했지만, 단말 장치내에 독립적으로 동작하는 인터페이스 수단을 마련하고, 그 인터페이스 수단과 데이터 통신하는 경우도 호스트 징치와의 통신의 경우와 마찬가지이다. 즉, 단말 장치내의 인터페이스 수단에 대하여 1 바이트 단위로 송신 데이터를 송신하는 송신 제어는 본 발명이 예정하는 바이다.

이상 설명한 바와 같이 본 발명에 의하면, 연속하여 발생하는 스테이터스 정보에 대해서는, 전용 버퍼를 마련하고, 또한 스테이터스의 변화 이력을 기억하고, 호스트 장치로는 최신의 스테이터스 정보와 그것에 이르는 스테이터스의 변화 이력 데이터만을 송신하도록 구성하여, 송신을 위한 버퍼를 저감하는 것이 가능해짐과 동시에 통신 부하를 대폭으로 감소시키는 것도 가능해진다.

Claims

연속하여 발생하는 스테이터스 정보를 일시 기억할 수 있는 송신 버퍼와,

상기 송신 버퍼가 버퍼 풀(buffer full)일 때, 적어도 최신의 스테이터스 정보와 해당 스테이터스 정보의 변화 이력 데이터를 일시 기억하는 전용 버퍼와,

상기 전용 버퍼에 있어서 연속하여 수신한 복수의 스테이터스 정보에 대하여, 스테이터스의 변화 유무를 나타내는 상기 변화 이력 데이터를 생성하는 변화이력 생성 수단과,

상기 송신 버퍼가 버퍼 풀로 되었을 때에 후속하는 상기 스테이터스 정보를 상기 전용 버퍼에 기억하고, 상기 송신 버퍼의 버퍼 풀이 해제되었을 때에 상기 전용 버퍼에 기억하고 있는 스테이터스 정보와 상기 변화 이력 데이터를 상기 송신 버퍼로 출력하고, 상기 송신 버퍼에 기억된 상기 송신 데이터 및 상기 변화 이력 데이터를 송신하도록 제어하는 제어 수단

을 구비하는 것을 특징으로 하는 단말 장치의 송신 제어 장치.
제 1 항에 있어서,

상기 전용 버퍼에 기억되어, 상기 변화 이력 생성 수단에 의해 상기 변화 이력 데이터가 생성되는 스테이터스 정보는 미리 정해진 소정의 종류의 스테이터스 정보로 이루어지는 것을 특징으로 하는 단말 장치의 송신 제어 장치.
제 1 항 또는 제 2 항에 있어서,

상기 스테이터스 정보는 1개의 비트의 유무로 1개의 스테이터스를 나타내고,

상기 변화 이력 데이터 생성 수단은 연속 수신한 상기 스테이터스 정보에 대하여 비트 단위의 논리합을 순차적으로 산출하는 것에 의해 상기 변화 이력을 작성하는 것을 특징으로 하는 단말기의 송신 제어 장치.
제 1 항 내지 제 3 항중 어느 한 항에 있어서,

상기 송신 제어 장치는 상기 변화 이력 데이터를 기억하는 변화 이력 데이터 기억 수단을 더 구비하고,

상기 제어 수단은 상기 변화 이력 데이터를 상기 전용 버퍼 대신에, 상기 변화 이력 데이터 기억 수단에 기억시키도록 제어하는 것을 특징으로 하는 단말기의 송신 제어 장치.
제 1 항 내지 제 4 항중 어느 한 항에 있어서,

상기 송신 제어 장치는 상기 스테이터스 정보를 기억하는 선입 선출(FIFO) 기억 방식의 제 1 전용 버퍼와, 상기 제 1 전용 버퍼의 최종단으로부터 출력되는 상기 스테이터스 정보에 근거하여 작성되는 상기 변화 이력 데이터, 및 상기 제 1전용 버퍼의 최종단으로부터 출력되는 최신의 스테이터스 정보를 기억하는 제 2 전용 버퍼를 더 구비하고,

상기 변화 이력 생성 수단은 상기 제 1 전용 버퍼로부터 출력되는 상기 스테이터스 정보에 근거하여 상기 변화 이력 데이터를 생성하고,

상기 제어 수단은, 상기 제 2 전용 버퍼에 상기 스테이터스 정보 및 상기 변화 이력 데이터를 기억하고 있을 때에는 상기 제 2 전용 버퍼로부터 상기 송신 버퍼로 상기 스테이터스 정보 및 상기 변화 이력 데이터를 전송하고, 상기 제 2 전용 버퍼에 상기 스테이터스 정보를 기억하고 있지 않을 때에는 상기 스테이터스 정보를 기억한 순서대로 상기 제 1 전용 버퍼로부터 상기 송신 버퍼로 전송하도록 제어하는 것을 특징으로 하는 단말기의 송신 제어 장치.
송신 버퍼와 송신 제어 수단을 구비하는 단말 장치의 송신 제어 방법으로서,

(a) 송신 버퍼가 버퍼 풀인지 여부를 확인하여, 버퍼 풀이 아닐 때에는 연속하여 발생하는 스테이터스 정보를 송신 버퍼에 기억하는 공정과,

(b) 상기 송신 버퍼가 버퍼 풀일 때에는 상기 송신 버퍼에 기억할 수 없는 연속하는 상기 스테이터스 정보의 변화 유무를 나타내는 변화 이력 데이터를 생성하는 공정과,

(c) 적어도 최신의 상기 스테이터스 정보 및 상기 변화 이력 데이터를 기억하는 공정과,

(d) 상기 송신 버퍼의 버퍼 풀이 해제되었을 때에, 기억한 상기 최신의 스테이터스 정보 및 상기 변화 이력 데이터를 상기 송신 버퍼로 전송하는 공정을 구비하는 것을 특징으로 하는 단말 장치의 송신 제어 방법.
제 6 항에 있어서,

상기 공정 (b), 공정 (c) 및 공정 (d)에 있어서 처리 대상으로 되는 상기 스테이터스 정보는 미리 정해진 소정의 종류의 스테이터스 정보로 이루어지는 것을 특징으로 하는 단말 장치의 송신 제어 방법.
제 6 항 또는 제 7 항에 있어서,

상기 공정 (b), 공정 (c) 및 공정 (d)에 있어서 처리 대상으로 되는 상기 스테이터스 정보는, 1개의 비트의 유무로 1개의 스테이터스를 나타내고 있고,

변화 이력 데이터를 생성하는 공정 (b)은 연속 수신한 상기 스테이터스 정보에 대하여 비트 단위의 논리합을 순차적으로 산출하는 것에 의해 상기 변화 이력을 작성하는 공정을 구비하는 것을 특징으로 하는 단말기의 송신 제어 장치.
송신 버퍼와 송신 제어 수단을 구비하는 단말 장치의 송신 제어 방법으로서.

(a) 송신 버퍼가 버퍼 풀인지 여부를 확인하여, 버퍼 풀이 아닐 때에는 연속하여 발생하는 스테이터스 정보를 송신 버퍼에 기억하는 공정과,

(b) 상기 송신 버퍼가 버퍼 풀일 때에는 상기 버퍼에 기억할 수 없는 상기 스테이터스 정보를 선입 선출(FIFO) 기억 방식의 제 1 전용 버퍼에 기억하는 공정과,

(c) 상기 제 1 전용 버퍼의 최종단으로부터 연속하여 출력되는 상기 스테이터스 정보의 스테이터스 변화 유무를 나타내는 변화 이력 데이터를 생성하는 공정과,

(d) 상기 제 1 전용 버퍼의 최종단으로부터 출력되는 상기 스테이터스 정보로서, 적어도 최신의 상기 스테이터스 정보 및 상기 변화 이력 데이터를 제 2 전용 버퍼에 기억하는 공정과,

(e) 상기 송신 버퍼의 버퍼 풀이 해제된 경우로서, 상기 제 2 전용 버퍼에 상기 스테이터스 정보 및 상기 변화 이력 데이터를 기억하고 있을 때에는 상기 제 2 전용 버퍼로부터 상기 송신 버퍼로 상기 스테이터스 정보 및 상기 변화 이력 데이터를 전송하고, 상기 제 2 전용 버퍼에 상기 스테이터스 정보를 기억하고 있지 않을 때에는 상기 스테이터스 정보를 기억한 순서대로 상기 제 1 전용 버퍼로부터 상기 송신 버퍼로 전송하는 공정

을 구비하는 것을 특징으로 하는 단말 장치의 송신 제어 방법.
제 9 항에 있어서,

상기 공정 (b), 공정 (c), 공정 (d) 및 공정 (e)에 있어서 처리 대상으로 되는 상기 스테이터스 정보는 미리 정해진 소정의 종류의 스테이터스 정보로 이루어지는 것을 특징으로 하는 단말 장치의 송신 제어 방법.
제 9 항 또는 제 10 항에 있어서,

상기 공정 (b), 공정 (c), 공정 (d) 및 공정 (e)에 있어서 처리 대상으로 되는 상기 스테이터스 정보는 1개의 비트의 유무로 1개의 스테이터스를 나타내고 있고,

변화 이력 데이터를 생성하는 공정(c)은 연속 수신한 상기 스테이터스 정보에 대하여 비트 단위의 논리합을 순차적으로 산출하는 것에 의해 상기 변화 이력을 작성하는 공정을 구비하는 것을 특징으로 하는 단말기의 송신 제어 방법.
청구항 6 내지 청구항 11중 어느 한 항에 기재된 로고 데이터 작성 방법의 각 공정을 실현하는 컴퓨터 프로그램을 저장한 컴퓨터에 의해 판독 가능한 정보 기록 매체.
제 12 항에 있어서,

상기 정보 기록 매체는 상기 컴퓨터 프로그램을 콤팩트 디스크, 플로피 디스크, 하드 디스크, 또는 자기 기록 테이프에 기록한 것을 특징으로 하는 정보 기록 매체.
청구항 6 내지 청구항 11중 어느 한 항에 기재된 로고 데이터 작성 방법의 각 공정을 실현하는 실행 명령 세트 및 데이터 세트를 구비하는 것을 특징으로 하는 컴퓨터 프로그램 제품.