JP2731461B2 - 端末制御方法及び端末装置 - Google Patents
端末制御方法及び端末装置Info
- Publication number
- JP2731461B2 JP2731461B2 JP3117196A JP11719691A JP2731461B2 JP 2731461 B2 JP2731461 B2 JP 2731461B2 JP 3117196 A JP3117196 A JP 3117196A JP 11719691 A JP11719691 A JP 11719691A JP 2731461 B2 JP2731461 B2 JP 2731461B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- abnormality information
- communication path
- host
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、主通信パスと前記主通
信パスとは別個に設けられた補助通信パスとによってホ
ストに接続された端末装置の制御方法及び端末装置に関
する。
信パスとは別個に設けられた補助通信パスとによってホ
ストに接続された端末装置の制御方法及び端末装置に関
する。
【０００２】近年におけるコンピュータシステムの大規
模化及び広域化にともなって、ホストによって遠隔地に
接続された多数の端末装置を制御し管理できるシステム
が要求されており、この要求に答えるためにリモートタ
イプの端末装置が提案されている。
模化及び広域化にともなって、ホストによって遠隔地に
接続された多数の端末装置を制御し管理できるシステム
が要求されており、この要求に答えるためにリモートタ
イプの端末装置が提案されている。
【０００３】このようなシステムにおいては、システム
全体の信頼性及び保守性を確保することが極めて重要で
あるため、端末装置又は主通信パスに異常が発生した場
合においても、その異常状態をホスト側において把握で
きることが望まれている。
全体の信頼性及び保守性を確保することが極めて重要で
あるため、端末装置又は主通信パスに異常が発生した場
合においても、その異常状態をホスト側において把握で
きることが望まれている。
【０００４】
【従来の技術】従来のリモートタイプの端末装置には、
１系統の通信パスのみを持つもの、及び主通信パスと補
助通信パスとの２系統の通信パスを持つものとがある。
１系統の通信パスのみを持つもの、及び主通信パスと補
助通信パスとの２系統の通信パスを持つものとがある。
【０００５】しかし、これらいずれの端末装置において
も、端末装置の動作状態に関する情報を端末装置のメイ
ン回路（制御装置本体）の制御によってホストへ伝送す
るようになっている。
も、端末装置の動作状態に関する情報を端末装置のメイ
ン回路（制御装置本体）の制御によってホストへ伝送す
るようになっている。
【０００６】つまり、端末装置の動作状態に関する情報
をホストに伝送するためには、端末装置のメイン回路が
正常に動作している必要があった。
をホストに伝送するためには、端末装置のメイン回路が
正常に動作している必要があった。
【０００７】
【発明が解決しようとする課題】したがって、従来の端
末装置では、端末装置のメイン回路に異常（エラー）が
発生した場合には、その異常情報をホストに伝送するこ
とができない。
末装置では、端末装置のメイン回路に異常（エラー）が
発生した場合には、その異常情報をホストに伝送するこ
とができない。
【０００８】そのため、ホスト側においては、端末装置
が正常である場合にはその動作状態を把握することがで
きるが、異常となった場合には、異常状態の内容、又は
異常状態であることをも把握することができず、システ
ムの信頼性及び保守性の点で問題があった。
が正常である場合にはその動作状態を把握することがで
きるが、異常となった場合には、異常状態の内容、又は
異常状態であることをも把握することができず、システ
ムの信頼性及び保守性の点で問題があった。
【０００９】本発明は、上述の問題に鑑み、端末装置の
メイン回路に異常が発生した場合においても、ホスト側
において端末装置の動作状態を把握することのできる端
末制御方法及び端末装置を提供することを目的としてい
る。
メイン回路に異常が発生した場合においても、ホスト側
において端末装置の動作状態を把握することのできる端
末制御方法及び端末装置を提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】請求項１の発明に係る方
法は、上述の課題を解決するため、図１に示すように、
主通信パス５ａと前記主通信パス５ａとは別個に設けら
れた補助通信パス５ｂとによってホスト３に接続された
端末装置４を制御するための方法であって、前記端末装
置４に、前記主通信パス５ａに接続されるメイン回路６
とは独立して動作する監視回路８を設けておき、前記監
視回路８によって、前記メイン回路６のメインデータバ
ス６ａ上に出力される当該端末装置４の異常情報を監視
し、前記監視回路８は、前記メインデータバス６ａから
得た異常情報が前記メイン回路６の通常の処理によって
は前記ホスト３に伝送できないものであると判断した場
合に、その異常情報を前記補助通信パス５ｂによって前
記ホスト３に伝送する。
法は、上述の課題を解決するため、図１に示すように、
主通信パス５ａと前記主通信パス５ａとは別個に設けら
れた補助通信パス５ｂとによってホスト３に接続された
端末装置４を制御するための方法であって、前記端末装
置４に、前記主通信パス５ａに接続されるメイン回路６
とは独立して動作する監視回路８を設けておき、前記監
視回路８によって、前記メイン回路６のメインデータバ
ス６ａ上に出力される当該端末装置４の異常情報を監視
し、前記監視回路８は、前記メインデータバス６ａから
得た異常情報が前記メイン回路６の通常の処理によって
は前記ホスト３に伝送できないものであると判断した場
合に、その異常情報を前記補助通信パス５ｂによって前
記ホスト３に伝送する。
【００１１】請求項２の発明に係る装置は、前記主通信
パス５ａに接続されるメイン回路６とは独立して動作す
る監視回路８が設けられており、前記監視回路８は、前
記メイン回路６のメインデータバス６ａに接続され当該
メインデータバス６ａ上に出力される当該端末装置４の
異常情報を取り込んで格納するための異常情報監視レジ
スタ１３と、前記異常情報監視レジスタ１３に格納され
た異常情報が前記メイン回路６の通常の処理によっては
前記ホスト３に伝送できないものであるか否かを判断す
るプロセッサ１１と、前記プロセッサ１１の判断に応じ
て制御され前記異常情報監視レジスタ１３に格納された
異常情報を前記補助通信パス５ｂによって前記ホスト３
に伝送するためのシリアルパラレル変換部１４とを有し
て構成される。
パス５ａに接続されるメイン回路６とは独立して動作す
る監視回路８が設けられており、前記監視回路８は、前
記メイン回路６のメインデータバス６ａに接続され当該
メインデータバス６ａ上に出力される当該端末装置４の
異常情報を取り込んで格納するための異常情報監視レジ
スタ１３と、前記異常情報監視レジスタ１３に格納され
た異常情報が前記メイン回路６の通常の処理によっては
前記ホスト３に伝送できないものであるか否かを判断す
るプロセッサ１１と、前記プロセッサ１１の判断に応じ
て制御され前記異常情報監視レジスタ１３に格納された
異常情報を前記補助通信パス５ｂによって前記ホスト３
に伝送するためのシリアルパラレル変換部１４とを有し
て構成される。
【００１２】請求項３の発明に係る装置は、前記主通信
パス５ａに接続されるメイン回路６と、前記メイン回路
６のメインデータバス６ａに接続され当該端末装置４の
異常情報を表示する操作パネル７と、前記メイン回路６
とは独立して動作する監視回路８とを有し、前記監視回
路８は、前記メイン回路６のメインデータバス６ａに接
続され前記操作パネル７に表示される異常情報を取り込
んで格納するための異常情報監視レジスタ１３と、前記
異常情報監視レジスタ１３に格納された異常情報が前記
メイン回路６の通常の処理によっては前記ホスト３に伝
送できないものであるか否かを判断するプロセッサ１１
と、前記プロセッサ１１の判断に応じて制御され前記異
常情報監視レジスタ１３に格納された異常情報を前記補
助通信パス５ｂによって前記ホスト３に伝送するための
シリアルパラレル変換部１４と、を有して構成される。
パス５ａに接続されるメイン回路６と、前記メイン回路
６のメインデータバス６ａに接続され当該端末装置４の
異常情報を表示する操作パネル７と、前記メイン回路６
とは独立して動作する監視回路８とを有し、前記監視回
路８は、前記メイン回路６のメインデータバス６ａに接
続され前記操作パネル７に表示される異常情報を取り込
んで格納するための異常情報監視レジスタ１３と、前記
異常情報監視レジスタ１３に格納された異常情報が前記
メイン回路６の通常の処理によっては前記ホスト３に伝
送できないものであるか否かを判断するプロセッサ１１
と、前記プロセッサ１１の判断に応じて制御され前記異
常情報監視レジスタ１３に格納された異常情報を前記補
助通信パス５ｂによって前記ホスト３に伝送するための
シリアルパラレル変換部１４と、を有して構成される。
【００１３】請求項４の発明に係る装置は、図２に示す
ように、前記異常情報監視レジスタ１３は、前記操作パ
ネルへ７の異常情報の書き込み信号を検出してラッチ信
号を出力するデコーダ２１と、前記メインデータバス６
ａに接続され当該メインデータバス６ａ上に出力される
異常情報を前記ラッチ信号によってラッチするレジスタ
２２とを有して構成される。
ように、前記異常情報監視レジスタ１３は、前記操作パ
ネルへ７の異常情報の書き込み信号を検出してラッチ信
号を出力するデコーダ２１と、前記メインデータバス６
ａに接続され当該メインデータバス６ａ上に出力される
異常情報を前記ラッチ信号によってラッチするレジスタ
２２とを有して構成される。
【００１４】
【作用】監視回路８は、メイン回路６において生成した
異常情報を監視し、メイン回路６のメインデータバス６
ａを介して異常情報監視レジスタ１３に格納する。
異常情報を監視し、メイン回路６のメインデータバス６
ａを介して異常情報監視レジスタ１３に格納する。
【００１５】異常情報監視レジスタ１３に格納された異
常情報は、プロセッサ１１によって読み取られ、その異
常情報がメイン回路６の通常の処理によってはホスト３
に伝送できないものであるか否かが判断される。通常の
処理によってはホスト３に伝送できないものである場合
には、プロセッサ１１の制御によって、異常情報が補助
通信パス５ｂを介してホスト３に伝送される。
常情報は、プロセッサ１１によって読み取られ、その異
常情報がメイン回路６の通常の処理によってはホスト３
に伝送できないものであるか否かが判断される。通常の
処理によってはホスト３に伝送できないものである場合
には、プロセッサ１１の制御によって、異常情報が補助
通信パス５ｂを介してホスト３に伝送される。
【００１６】異常情報監視レジスタ１３への異常情報の
格納に当たり、デコーダ２１が、メイン回路６による操
作パネル７への異常情報の書き込み信号を検出し、その
検出タイミングで、レジスタ２２が異常情報をラッチす
る。
格納に当たり、デコーダ２１が、メイン回路６による操
作パネル７への異常情報の書き込み信号を検出し、その
検出タイミングで、レジスタ２２が異常情報をラッチす
る。
【００１７】
【実施例】図１は本発明に係るコンピュータシステム１
のブロック図である。
のブロック図である。
【００１８】コンピュータシステム１は、ホスト３、端
末装置４、ホスト３と端末装置４の間を接続する主通信
パス５ａ及び補助通信パス５ｂからなっている。
末装置４、ホスト３と端末装置４の間を接続する主通信
パス５ａ及び補助通信パス５ｂからなっている。
【００１９】端末装置４は、メイン回路６、操作パネル
７、及び監視回路８などから構成されている。
７、及び監視回路８などから構成されている。
【００２０】メイン回路６は、端末装置本来の機能を実
現するための回路であり、ＣＰＵ（中央処理装置）、主
メモリ、周辺機器のインタフェース回路、主通信パス５
ａとの接続のための通信制御回路などを有している。ま
た、これらは、メイン回路６内において、メインデータ
バス６ａ、メインアドレスバス６ｂなどによって接続さ
れている。
現するための回路であり、ＣＰＵ（中央処理装置）、主
メモリ、周辺機器のインタフェース回路、主通信パス５
ａとの接続のための通信制御回路などを有している。ま
た、これらは、メイン回路６内において、メインデータ
バス６ａ、メインアドレスバス６ｂなどによって接続さ
れている。
【００２１】操作パネル７は、適当なインタフェース回
路を介してメインデータバス６ａに接続されており、オ
ペレータが端末装置４に対する種々の指令やデータを与
えるための操作キー、及びオペレータに対して種々の表
示を行うための表示部７ａが設けられている。
路を介してメインデータバス６ａに接続されており、オ
ペレータが端末装置４に対する種々の指令やデータを与
えるための操作キー、及びオペレータに対して種々の表
示を行うための表示部７ａが設けられている。
【００２２】監視回路８は、メイン回路６のメインデー
タバス６ａ上に出力される異常情報を監視するためのも
のであり、メイン回路６とは独立して動作する。つま
り、メイン回路６のＣＰＵや主メモリなどの異常によっ
て機能が低下し又は停止した場合であっても、監視回路
８は、監視回路専用のＣＰＵ１１によって独自に処理を
行えるようになっている。
タバス６ａ上に出力される異常情報を監視するためのも
のであり、メイン回路６とは独立して動作する。つま
り、メイン回路６のＣＰＵや主メモリなどの異常によっ
て機能が低下し又は停止した場合であっても、監視回路
８は、監視回路専用のＣＰＵ１１によって独自に処理を
行えるようになっている。
【００２３】監視回路８は、マイクロプロセッサからな
るＣＰＵ１１、メモリ１２、異常情報監視レジスタ１
３、シリアルパラレル変換回路１４などを有しており、
これらの間はローカルデータバス１１ａによって互いに
接続されている。
るＣＰＵ１１、メモリ１２、異常情報監視レジスタ１
３、シリアルパラレル変換回路１４などを有しており、
これらの間はローカルデータバス１１ａによって互いに
接続されている。
【００２４】メモリ１２は、ＲＯＭ及びＲＡＭからな
り、ＣＰＵ１１の処理のためのプログラム、その他のプ
ログラムやデータを格納する。
り、ＣＰＵ１１の処理のためのプログラム、その他のプ
ログラムやデータを格納する。
【００２５】異常情報監視レジスタ１３は、メインデー
タバス６ａ及びメインアドレスバス６ｂなどに接続され
ており、操作パネル７の表示部７ａに表示される異常情
報をメインデータバス６ａから取り込んで格納する。
タバス６ａ及びメインアドレスバス６ｂなどに接続され
ており、操作パネル７の表示部７ａに表示される異常情
報をメインデータバス６ａから取り込んで格納する。
【００２６】シリアルパラレル変換回路１４は、異常情
報監視レジスタ１３に格納された異常情報を補助通信パ
ス５ｂによってホスト３に伝送するためのものである。
報監視レジスタ１３に格納された異常情報を補助通信パ
ス５ｂによってホスト３に伝送するためのものである。
【００２７】ＣＰＵ１１は、メモリ１２に格納されたプ
ログラムにしたがって処理を行い、異常情報監視レジス
タ１３に格納された異常情報を適当周期でチェックし、
必要に応じてシリアルパラレル変換回路１４及び補助通
信パス５ｂを介してホスト３へその異常情報を伝送する
他、監視回路８の全体を制御する。
ログラムにしたがって処理を行い、異常情報監視レジス
タ１３に格納された異常情報を適当周期でチェックし、
必要に応じてシリアルパラレル変換回路１４及び補助通
信パス５ｂを介してホスト３へその異常情報を伝送する
他、監視回路８の全体を制御する。
【００２８】主通信パス５ａは、ホスト３とメイン回路
６との間において種々のデータ伝送を行うための伝送路
である。補助通信パス５ｂは、主通信パス５ａとは別に
設けられた補助的な伝送路であり、端末装置４の異常情
報、端末装置４の電源回路の制御に関する情報などが、
例えばＨＤＬＣ手順によって伝送される。
６との間において種々のデータ伝送を行うための伝送路
である。補助通信パス５ｂは、主通信パス５ａとは別に
設けられた補助的な伝送路であり、端末装置４の異常情
報、端末装置４の電源回路の制御に関する情報などが、
例えばＨＤＬＣ手順によって伝送される。
【００２９】図２は異常情報監視レジスタ１３の構成の
一例を示すブロック図である。
一例を示すブロック図である。
【００３０】異常情報監視レジスタ１３は、メイン側デ
コーダ２１、メイン側レジスタ２２、ローカル側デコー
ダ２３、ローカル側レジスタ２４などからなっている。
コーダ２１、メイン側レジスタ２２、ローカル側デコー
ダ２３、ローカル側レジスタ２４などからなっている。
【００３１】メイン側デコーダ２１には、メイン回路６
のメインアドレスバス６ｂ及びメインライト信号Ｓ１が
接続されており、メイン回路６が操作パネル７に対して
表示部７ａに表示すべき異常情報を書き込む際に、それ
を検出してラッチ信号Ｓ２を出力する。
のメインアドレスバス６ｂ及びメインライト信号Ｓ１が
接続されており、メイン回路６が操作パネル７に対して
表示部７ａに表示すべき異常情報を書き込む際に、それ
を検出してラッチ信号Ｓ２を出力する。
【００３２】メイン側レジスタ２２は、メインデータバ
ス６ａに接続されており、メインデータバス６ａ上に出
力される異常情報を、メイン側デコーダ２１からのラッ
チ信号Ｓ２によってラッチする。
ス６ａに接続されており、メインデータバス６ａ上に出
力される異常情報を、メイン側デコーダ２１からのラッ
チ信号Ｓ２によってラッチする。
【００３３】メイン側レジスタ２２は、例えば異常情報
が３桁の英数字を表示するための３バイトのコードデー
タである場合に、その全ビット数に等しい個数のフリッ
プフロップから構成される。
が３桁の英数字を表示するための３バイトのコードデー
タである場合に、その全ビット数に等しい個数のフリッ
プフロップから構成される。
【００３４】ローカル側デコーダ２３には、監視回路８
のローカルアドレスバス１１ｂ及びローカルリード信号
Ｓ４が接続されており、ＣＰＵ１１がローカル側デコー
ダ２３を読み出すための指令を出した際に、それを検出
してイネーブル信号Ｓ３を出力する。
のローカルアドレスバス１１ｂ及びローカルリード信号
Ｓ４が接続されており、ＣＰＵ１１がローカル側デコー
ダ２３を読み出すための指令を出した際に、それを検出
してイネーブル信号Ｓ３を出力する。
【００３５】ローカル側レジスタ２４は、メイン側レジ
スタ２２と同様の構成のレジスタであり、メイン側レジ
スタ２２に異常情報がラッチされた後に、その異常情報
がそのままメイン側レジスタ２２から転送されて格納さ
れる。ローカル側レジスタ２４に格納された異常情報
は、ローカル側デコーダ２３からのイネーブル信号Ｓ３
によってローカルデータバス１１ａ上に読み出される。
スタ２２と同様の構成のレジスタであり、メイン側レジ
スタ２２に異常情報がラッチされた後に、その異常情報
がそのままメイン側レジスタ２２から転送されて格納さ
れる。ローカル側レジスタ２４に格納された異常情報
は、ローカル側デコーダ２３からのイネーブル信号Ｓ３
によってローカルデータバス１１ａ上に読み出される。
【００３６】ＣＰＵ１１は、ローカルデータバス１１ａ
を通じてローカル側レジスタ２４から読み出された異常
情報の内容を判断し、必要に応じて補助通信パス５ｂを
介してホスト３へ伝送する。
を通じてローカル側レジスタ２４から読み出された異常
情報の内容を判断し、必要に応じて補助通信パス５ｂを
介してホスト３へ伝送する。
【００３７】異常情報として、例えば、メイン回路６の
主メモリの不良、メイン回路６に接続された外部記憶装
置の異常などがある。通常において、これらの異常が検
出された場合には、メイン回路６が主通信パス５ａを介
してその異常情報をホスト３に伝送するとともに、操作
パネル７の表示部７ａに表示する。このときに、監視回
路８においても、ＣＰＵ１１が異常情報監視レジスタ１
３を介してその内容を取り込む。
主メモリの不良、メイン回路６に接続された外部記憶装
置の異常などがある。通常において、これらの異常が検
出された場合には、メイン回路６が主通信パス５ａを介
してその異常情報をホスト３に伝送するとともに、操作
パネル７の表示部７ａに表示する。このときに、監視回
路８においても、ＣＰＵ１１が異常情報監視レジスタ１
３を介してその内容を取り込む。
【００３８】そこで、もし、異常情報の内容が、メイン
回路６自体の異常、主通信パス５ａの異常などであっ
て、そのためメイン回路６の通常の処理によっては異常
情報をホスト３に伝送できないものであるとＣＰＵ１１
が判断した場合に、ＣＰＵ１１がその異常情報を適当な
フォーマットにまとめ、補助通信パス５ｂを介してホス
ト３に伝送するのである。
回路６自体の異常、主通信パス５ａの異常などであっ
て、そのためメイン回路６の通常の処理によっては異常
情報をホスト３に伝送できないものであるとＣＰＵ１１
が判断した場合に、ＣＰＵ１１がその異常情報を適当な
フォーマットにまとめ、補助通信パス５ｂを介してホス
ト３に伝送するのである。
【００３９】このような異常情報は、上述したように比
較的簡単なデータであるから、メイン回路６が異常状態
であった場合においても、表示部７ａへの表示及び異常
情報監視レジスタ１３によるデータの取り込みには支障
のない場合が多い。
較的簡単なデータであるから、メイン回路６が異常状態
であった場合においても、表示部７ａへの表示及び異常
情報監視レジスタ１３によるデータの取り込みには支障
のない場合が多い。
【００４０】したがって、上述の実施例によると、端末
装置４のメイン回路６に異常が発生した場合において
も、監視回路８によってその異常情報をホスト３に伝送
することができ、ホスト３側において端末装置４の動作
状態を常に把握することができる。しかも、通常の異常
情報である場合にはそれをメイン回路６の通常の処理に
よってホスト３に伝送し、メイン回路６の通常の処理に
よってはホスト３に伝送できない重度のものである場合
にのみ補助通信パス５ｂによってホスト３に伝送するこ
とになるので、監視回路８及び補助通信パス５ｂの負担
が軽くなり、監視回路８及び補助通信パス５ｂのコスト
が低減される。
装置４のメイン回路６に異常が発生した場合において
も、監視回路８によってその異常情報をホスト３に伝送
することができ、ホスト３側において端末装置４の動作
状態を常に把握することができる。しかも、通常の異常
情報である場合にはそれをメイン回路６の通常の処理に
よってホスト３に伝送し、メイン回路６の通常の処理に
よってはホスト３に伝送できない重度のものである場合
にのみ補助通信パス５ｂによってホスト３に伝送するこ
とになるので、監視回路８及び補助通信パス５ｂの負担
が軽くなり、監視回路８及び補助通信パス５ｂのコスト
が低減される。
【００４１】そのため、端末装置４が遠隔地に設置され
ていても、ホスト３側において常に端末装置４の動作状
態を知ることができ、これによって保守を迅速に行うこ
とができるので、システムの信頼性の向上を図ることが
できる。
ていても、ホスト３側において常に端末装置４の動作状
態を知ることができ、これによって保守を迅速に行うこ
とができるので、システムの信頼性の向上を図ることが
できる。
【００４２】上述の実施例においては、メイン回路６が
表示部７ａに表示すべき異常情報をメインデータバス６
ａを介して書き込む際に、その異常情報を異常情報監視
レジスタ１３に取り込むようにしたが、表示部７ａが設
けられていない場合であっても、メインデータバス６ａ
に出力された異常情報を異常情報監視レジスタ１３に取
り込むようにすればよい。
表示部７ａに表示すべき異常情報をメインデータバス６
ａを介して書き込む際に、その異常情報を異常情報監視
レジスタ１３に取り込むようにしたが、表示部７ａが設
けられていない場合であっても、メインデータバス６ａ
に出力された異常情報を異常情報監視レジスタ１３に取
り込むようにすればよい。
【００４３】上述の実施例においては、ＣＰＵ１１がロ
ーカル側レジスタ２４の内容を定期的にチェックするよ
うにしたが、ローカル側レジスタ２４に新しい異常情報
が書き込まれたことを検出する検出回路を設け、その検
出回路によってＣＰＵ１１に割り込みをかけるようにし
てもよい。
ーカル側レジスタ２４の内容を定期的にチェックするよ
うにしたが、ローカル側レジスタ２４に新しい異常情報
が書き込まれたことを検出する検出回路を設け、その検
出回路によってＣＰＵ１１に割り込みをかけるようにし
てもよい。
【００４４】上述の実施例においては、メイン側レジス
タ２２及びローカル側レジスタ２４の２つのレジスタに
よって２つの異常情報を保持するように構成したが、こ
れらの中間に別のレジスタを追加し又はそれらのレジス
タの容量を増やすなどによって、３つ以上の異常情報を
保持することも可能である。
タ２２及びローカル側レジスタ２４の２つのレジスタに
よって２つの異常情報を保持するように構成したが、こ
れらの中間に別のレジスタを追加し又はそれらのレジス
タの容量を増やすなどによって、３つ以上の異常情報を
保持することも可能である。
【００４５】上述の実施例において、端末装置４、監視
回路８、又は異常情報監視レジスタ１３の構成、又はこ
れらの各部の構成は、上述した以外に種々変更すること
ができる。
回路８、又は異常情報監視レジスタ１３の構成、又はこ
れらの各部の構成は、上述した以外に種々変更すること
ができる。
【００４６】本発明は、磁気テープ装置、磁気ディスク
装置、プリンタ装置、又はファイリング装置など、特定
の機能のみを有する端末装置にも適用することができ
る。
装置、プリンタ装置、又はファイリング装置など、特定
の機能のみを有する端末装置にも適用することができ
る。
【００４７】
【発明の効果】本発明によると、端末装置のメイン回路
に異常が発生した場合においても、ホスト側において端
末装置の動作状態を把握することができる。しかも、通
常の異常情報である場合にはそれをメイン回路の通常の
処理によってホストに伝送し、メイン回路の通常の処理
によってはホストに伝送できない重度のものである場合
にのみ補助通信パスによってホストに伝送するので、監
視回路及び補助通信パスの負担が軽くなり、監視回路及
び補助通信パスのコストが低減される。
に異常が発生した場合においても、ホスト側において端
末装置の動作状態を把握することができる。しかも、通
常の異常情報である場合にはそれをメイン回路の通常の
処理によってホストに伝送し、メイン回路の通常の処理
によってはホストに伝送できない重度のものである場合
にのみ補助通信パスによってホストに伝送するので、監
視回路及び補助通信パスの負担が軽くなり、監視回路及
び補助通信パスのコストが低減される。
【００４８】請求項３の発明によると、メイン回路６に
よって操作パネル７に表示する異常情報を異常情報監視
レジスタ１３に取り込むようにしたので、メイン回路６
からの異常情報の取り込みを容易に行うことができる。
よって操作パネル７に表示する異常情報を異常情報監視
レジスタ１３に取り込むようにしたので、メイン回路６
からの異常情報の取り込みを容易に行うことができる。
【００４９】請求項４の発明によると、簡単な回路構成
によって、メインデータバス６ａに出力される異常情報
をレジスタ２２に容易にラッチさせることができる。
によって、メインデータバス６ａに出力される異常情報
をレジスタ２２に容易にラッチさせることができる。
【図１】本発明に係る端末装置を用いたコンピュータシ
ステムのブロック図である。
ステムのブロック図である。
【図２】異常情報監視レジスタの構成の一例を示すブロ
ック図である。
ック図である。
３ ホスト ４ 端末装置 ５ａ 主通信パス ５ｂ 補助通信パス ６ メイン回路 ６ａ メインデータバス ７ 操作パネル ８ 監視回路 １１ ＣＰＵ（プロセッサ） １３ 異常情報監視レジスタ １４ シリアルパラレル変換回路 ２１ メイン側デコーダ（デコーダ） ２２ メイン側レジスタ（レジスタ）
Claims (4)
- 【請求項１】主通信パスと前記主通信パスとは別個に設
けられた補助通信パスとによってホストに接続された端
末装置を制御するための方法であって、 前記端末装置に、前記主通信パスに接続されるメイン回
路とは独立して動作する監視回路を設けておき、 前記監視回路によって、前記メイン回路のメインデータ
バス上に出力される当該端末装置の異常情報を監視し、 前記監視回路は、前記メインデータバスから得た異常情
報が前記メイン回路の通常の処理によっては前記ホスト
に伝送できないものであると判断した場合に、その異常
情報を前記補助通信パスによって前記ホストに伝送する
ことを特徴とする端末制御方法。 - 【請求項２】主通信パスと前記主通信パスとは別個に設
けられた補助通信パスとによってホストに接続される端
末装置であって、 前記主通信パスに接続されるメイン回路とは独立して動
作する監視回路が設けられており、 前記監視回路は、 前記メイン回路のメインデータバスに接続され当該メイ
ンデータバス上に出力される当該端末装置の異常情報を
取り込んで格納するための異常情報監視レジスタと、前記異常情報監視レジスタに格納された異常情報が前記
メイン回路の通常の処理によっては前記ホストに伝送で
きないものであるか否かを判断するプロセッサと、 前記プロセッサの判断に応じて制御され 前記異常情報監
視レジスタに格納された異常情報を前記補助通信パスに
よって前記ホストに伝送するためのシリアルパラレル変
換部とを有してなることを特徴とする端末装置。 - 【請求項３】主通信パスと前記主通信パスとは別個に設
けられた補助通信パスとによってホストに接続される端
末装置であって、 前記主通信パスに接続されるメイン回路と、 前記メイン回路のメインデータバスに接続され当該端末
装置の異常情報を表示する操作パネルと、 前記メイン回路とは独立して動作する監視回路とを有
し、 前記監視回路は、 前記メイン回路のメインデータバスに接続され前記操作
パネルに表示される異常情報を取り込んで格納するため
の異常情報監視レジスタと、前記異常情報監視レジスタに格納された異常情報が前記
メイン回路の通常の処理によっては前記ホストに伝送で
きないものであるか否かを判断するプロセッサと、 前記プロセッサの判断に応じて制御され 前記異常情報監
視レジスタに格納された異常情報を前記補助通信パスに
よって前記ホストに伝送するためのシリアルパラレル変
換部と、 を有してなることを特徴とする端末装置。 - 【請求項４】前記異常情報監視レジスタは、 前記操作パネルへの異常情報の書き込み信号を検出して
ラッチ信号を出力するデコーダと、 前記メインデータバスに接続され当該メインデータバス
上に出力される異常情報を前記ラッチ信号によってラッ
チするレジスタとを有してなることを特徴とする請求項
２又は請求項３記載の端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117196A JP2731461B2 (ja) | 1991-05-22 | 1991-05-22 | 端末制御方法及び端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117196A JP2731461B2 (ja) | 1991-05-22 | 1991-05-22 | 端末制御方法及び端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344962A JPH04344962A (ja) | 1992-12-01 |
| JP2731461B2 true JP2731461B2 (ja) | 1998-03-25 |
Family
ID=14705776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3117196A Expired - Fee Related JP2731461B2 (ja) | 1991-05-22 | 1991-05-22 | 端末制御方法及び端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731461B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60112155A (ja) * | 1983-11-24 | 1985-06-18 | Hitachi Ltd | 障害識別方式 |
| JPH0275041A (ja) * | 1988-09-09 | 1990-03-14 | Fujitsu Ltd | 端末装置のホスト集中管理方式 |
-
1991
- 1991-05-22 JP JP3117196A patent/JP2731461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04344962A (ja) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2732674B2 (ja) | データ伝送装置 | |
| US4167041A (en) | Status reporting | |
| JP2731461B2 (ja) | 端末制御方法及び端末装置 | |
| EP1691289B1 (en) | Remote maintenance of a storage computer system | |
| US5517613A (en) | Environment sensing/control circuit | |
| JP2501888B2 (ja) | 故障監視装置 | |
| JPS62159258A (ja) | Ｂｕｓ診断方式 | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| EP0325079A1 (en) | Device for controlling the channel adapters in a data processing system remotely | |
| JPH01142820A (ja) | 印刷制御装置 | |
| JP2698703B2 (ja) | マルチポートアダプタ装置 | |
| JP3211883B2 (ja) | 障害情報の転送機能付きデータ処理装置 | |
| JP3288345B2 (ja) | バッファ制御装置、バッファ評価方法、バッファ評価装置、プログラムを記録した記録媒体、中央処理装置、情報処理装置 | |
| JPH09259008A (ja) | アラーム監視システム | |
| JP3080150B2 (ja) | 汎用インタフェース制御装置及び汎用インタフェース制御方法 | |
| JPH04338803A (ja) | プログラマブルコントローラの入出力ユニット | |
| JPH0834507B2 (ja) | 監視試験情報制御システム | |
| JPH0566799B2 (ja) | ||
| JPH04241041A (ja) | 状態監視装置 | |
| JPS5858630A (ja) | 集中制御システムにおけるｄｍａ機能診断方法 | |
| JPH07302208A (ja) | 保護継電装置 | |
| JPH04241641A (ja) | 情報処理装置 | |
| JPH04352261A (ja) | 情報処理装置 | |
| JPH0344250A (ja) | 通信制御方式 | |
| JPH05199646A (ja) | ディジタルリレーの監視制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |