KR20020025809A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20020025809A
KR20020025809A KR1020010060481A KR20010060481A KR20020025809A KR 20020025809 A KR20020025809 A KR 20020025809A KR 1020010060481 A KR1020010060481 A KR 1020010060481A KR 20010060481 A KR20010060481 A KR 20010060481A KR 20020025809 A KR20020025809 A KR 20020025809A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
film transistors
pulse laser
tft
Prior art date
Application number
KR1020010060481A
Other languages
English (en)
Other versions
KR100539335B1 (ko
Inventor
야마다쯔또무
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR20020025809A publication Critical patent/KR20020025809A/ko
Application granted granted Critical
Publication of KR100539335B1 publication Critical patent/KR100539335B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

레이저 어닐링에 기인한 박막 트랜지스터에서의 문제의 발생 확률을 감소시킨다.
전원 라인(16)과 유기 EL 소자(60) 사이에 소자 구동용 트랜지스터 TFT(2a, 2b)를 병렬하여 형성하고, 이 TFT(2a, 2b)의 능동층(12)은 이것을 다결정화 어닐링하기 위한 레이저의 주사 방향으로 상호 이격한다. 따라서, TFT(2a, 2b)의 어닐링 조건은 완전하게 동일해지지 않으며 동일한 문제가 트랜지스터 TFT(2a, 2b)에 발생할 가능성을 저감시킬 수 있다. 레이저 주사 방향이 도면 중 열 방향으로 이동되는 경우, 단수 또는 복수의 트랜지스터 TFT(2)[TFT(2a, 2b)]를 그 채널 길이 방향이 상기 주사 방향과 일치되도록 배치하는 것이 바람직하다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 펄스 레이저에 의해 어닐링된 반도체층을 채널 영역으로서 이용하는 박막 트랜지스터가 기판 상에 복수 형성된 반도체 장치, 특히 각 박막 트랜지스터의 특성 변동을 해소하는 기술에 관한 것이다.
종래부터 플랫 패널 디스플레이로서 유기 EL 소자를 이용한 유기 일렉트로 루미네센스(이하 EL) 표시 패널이 알려져 있다. 플랫 패널 디스플레이로서는 액정 디스플레이(LCD)가 널리 보급되어 있지만, 이 LCD는 별도로 설치된 광원으로부터의 광을 투과 또는 반사시키는 것으로 자발광이 아니다. 한편, 유기 EL 소자는 양극과 음극 사이에 설치된 유기 EL층에 전류를 공급함으로써 EL층을 발광시키는 자발광 디스플레이이며, LCD와 같이 백 라이트 등이 필요하지 않기 때문에, 박형화, 소형화, 저소비 전력화의 관점, 그리고 밝기 등의 관점에서 우수하여, 차세대의 평면 표시 장치 패널의 주류로서 기대되고 있다. 특히, 각 화소에 스위칭 소자를 형성한 액티브 매트릭스형의 유기 EL 디스플레이에서는 각 화소는 항상 점등되어 있고, 전류를 낮게 억제할 수 있기 때문에 대화면화, 고정밀화해도 높은 표시 품질을 유지할 수 있기 때문에, 차세대 플랫 패널 디스플레이의 주류로서 기대되고 있다.
이러한 액티브 매트릭스 유기 EL 디스플레이로서는 매트릭스형으로 배열한 유기 EL 소자(발광 화소)마다 그 스위칭용으로서 박막 트랜지스터를 설치하여 이 박막 트랜지스터에 의해 전원으로부터 유기 EL 소자로의 전류의 공급을 개별로 제어하고, 데이터 신호에 따른 휘도로 소자를 발광시키고 있다.
각 화소의 스위칭 소자로서 이용되는 박막 트랜지스터는 그 능동층을 구성하는 반도체층으로서 비정질 실리콘을 이용한 것, 다결정 실리콘을 이용한 것이 알려져 있다. 종래는 제조의 용이함 때문에 이 박막 트랜지스터의 능동층에는 비정질 실리콘이 다용되었지만, 동작 속도를 향상시키고, 고정밀한 표시 장치의 실현을 위해 다결정 실리콘의 채용도 시작되고 있다. 저융점의 기판 상에 다결정 실리콘층을 형성하기 위해서는, 우선, 비정질 상태에서 형성한 실리콘막에 대하여 레이저 어닐링 처리를 실시하고, 이에 따라 비정질 실리콘을 다결정화한다.
상기 레이저 어닐링에서는, 통상, 피조사 영역이 가늘고 긴 구형이 되도록 정형한 펄스 레이저광(시트 빔)을 피조사 대상에 순차적으로 주사하여 행한다. 그런데, 매회의 레이저 조사 조건은 반드시 동일한 것이 아니라 변동이 생긴다. 그리고, 박막 트랜지스터의 결정성에 변동이 생기면, 그 특성이 동일 기판 상의 다른 위치의 박막 트랜지스터와 다르게 되고, 각 화소에서의 휘도 변동을 발생시킨다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 레이저 어닐링에 기인한 박막 트랜지스터에서의 문제의 발생을 억제할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명은 선형 펄스 레이저를 이용하여, 어닐링된 반도체층을 채널 영역으로서 이용하는 박막 트랜지스터가 기판 상에 복수 형성된 반도체 장치에 있어서, 전원 라인으로부터의 구동 전류를 대응하는 피구동 소자에 공급하는 적어도 하나의 소자 구동용 박막 트랜지스터와, 선택 시 공급되는 데이터에 기초하여 상기 소자 구동용 박막 트랜지스터를 억제하는 스위칭용 박막 트랜지스터를 포함하고, 상기 선형 펄스 레이저에 의한 조사 영역의 길이 방향이 상기 소자 구동용 박막 트랜지스터의 채널을 그 폭 방향으로 가로지르도록 상기 소자 구동용 박막 트랜지스터가 배치되어 있다.
본 발명의 다른 형태에서는, 펄스 레이저를 이용하여 어닐링된 반도체층을 채널 영역으로서 이용하는 박막 트랜지스터가 기판 상에 복수 형성된 반도체 장치에 있어서, 전원 라인으로부터의 구동 전류를 대응하는 피구동 소자에 공급하는 적어도 하나의 소자 구동용 박막 트랜지스터와, 선택 시 공급되는 데이터에 기초하여 상기 소자 구동용 박막 트랜지스터를 억제하는 스위칭용 박막 트랜지스터를 포함하고, 상기 소자 구동용 박막 트랜지스터는 그 채널 길이 방향이 상기 펄스 레이저의 주사 방향과 거의 평행한 방향으로 배치되어 있다.
레이저 어닐링에서는 레이저 출력 에너지의 변동이 있다. 이 변동에는 펄스 레이저의 1조사 영역 내에서의 변동과, 쇼트간에서의 변동이 존재한다. 한편, 예를 들면 액티브 매트릭스형 반도체 장치 등의 반도체 장치에 채용되는 소자 구동용 박막 트랜지스터는 EL 소자를 구동하기 위한 다결정 실리콘 TFT의 구동 능력, 예를 들면 이동도가 100㎠/V·sec(n-ch TFT)이면, 소자 구동용 TFT의 사이즈로서는 채널폭에 대하여 채널 길이가 매우 길게 설치되는 경우가 많다. 이 때문에, 상술한 바와 같이 소자 구동용 박막 트랜지스터의 채널 길이 방향을 레이저의 주사 방향에 대하여 거의 평행하게 하거나, 레이저의 조사 영역의 길이 방향이 채널을 그 폭 방향으로 가로지르도록 상기 박막 트랜지스터를 배치함으로써, 하나의 소자 구동용 박막 트랜지스터의 채널 전체 영역이 단일 쇼트에 의해 어닐링되지 않도록 조정할 수 있다. 이것은 상기 소자 구동용 트랜지스터의 채널 길이를 펄스 레이저의 1회의 이동 피치보다 길게 설정하면 용이하게 실현할 수 있다. 따라서, 동일 기판 상에 복수의 피구동 소자가 형성되고, 이 소자에 전류를 공급하기 위해, 대응하여 복수의 소자 구동용 박막 트랜지스터가 형성된 경우에 이 박막 트랜지스터 각각이 복수회의 쇼트에 의해 레이저 어닐링되게 되고, 쇼트 사이에서의 에너지 변동을 각 트랜지스터가 균등하게 받아, 결과적으로 각 박막 트랜지스터의 특성을 균등화하는 것이 가능해진다. 이에 따라, 유기 EL 소자 장치 등에서는 각 화소를 형성하는 유기 EL 소자에서의 발광 휘도의 변동을 매우 작게 할 수 있다.
본 발명의 다른 형태에서는, 상기 반도체 장치에서 상기 소자 구동용 박막 트랜지스터의 채널 길이 방향은 상기 스위칭용 박막 트랜지스터의 채널 길이 방향과 일치하지 않는다.
또한, 본 발명의 다른 형태에서는, 상기 반도체 장치에서 상기 소자 구동용 박막 트랜지스터 채널 길이 방향은 상기 스위칭용 박막 트랜지스터에 대하여 상기 데이터 신호를 공급하는 데이터 라인이 연장되는 방향을 따르고 있다.
스위칭용 박막 트랜지스터는 이 트랜지스터를 선택하는 선택 라인과, 데이터신호를 공급하는 데이터 라인이 교차하는 근방에 배치되고, 대부분의 경우, 선택 라인의 연장 방향과 스위칭용 박막 트랜지스터의 채널 길이 방향이 거의 평행하도록 배치된다. 이러한 경우에 소자 구동용 박막 트랜지스터의 채널 길이 방향을 스위칭용 박막 트랜지스터와 다른 방향, 혹은 데이터 라인이 연장되는 방향을 향하도록 배치함으로써, 소자 구동용 박막 트랜지스터의 채널 길이를 길게 하는 것, 복수의 소자 구동용 박막 트랜지스터를 병렬 또는 직렬 접속하여 화소 내에 배치하는 것 등이 용이해지며, 소자 구동용 박막 트랜지스터마다의 레이저 어닐링의 조건 변동을 억제하여 특성이 일치된 소자 구동용 박막 트랜지스터를 얻을 수 있다.
본 발명에서는 펄스 레이저를 이용하여 어닐링된 반도체층을 채널 영역으로서 이용하는 박막 트랜지스터가 기판 상에 복수 형성된 반도체 장치에 있어서, 이 반도체 장치는 전원 라인으로부터의 구동 전류를 피구동 소자에 공급하는 한 쌍의 병렬 접속된 박막 트랜지스터를 포함하고, 또한, 상기 병렬 접속된 한 쌍의 박막 트랜지스터의 채널은 상기 펄스 레이저의 주사 방향에 대하여, 그 평행 방향에서, 상호 어긋나게 배치되어 있는 것을 특징으로 한다.
상술한 바와 같이 피구동 소자에 구동 전류를 공급하는 한 쌍의 박막 트랜지스터를 레이저의 주사 방향에 대하여 상호 어긋나게 배치함으로써, 1쇼트 내 및 1쇼트마다의 에너지 편차가 트랜지스터 특성에 미치는 영향을 경감시킬 수 있다. 이에 따라, 유기 EL 소자 장치 등에서는 각 화소를 형성하는 유기 EL 소자에서의 발광 휘도의 변동을 작게 할 수 있다.
또한, 본 발명은 펄스 레이저를 주사하여 어닐링된 반도체층을 채널 영역으로서 이용하는 박막 트랜지스터가 기판 상에 복수 형성된 반도체 장치에 있어서, 이 반도체 장치는 전원 라인으로부터의 구동 전류를 피구동 소자에 공급하는 한 쌍의 병렬 접속된 박막 트랜지스터를 갖고, 또한, 상기 병렬 접속된 한 쌍의 박막 트랜지스터의 펄스 레이저의 주사 방향에 평행한 방향을 따른 채널 사이의 이격 거리는 펄스 레이저의 주사 방향의 이동 피치보다 크게 설정되어 있는 것을 특징으로 한다.
레이저 어닐링을 행할 때는 라인 빔이 소정 피치마다 이동해 가기 때문에, 동일 영역에 복수개의 레이저광이 조사된다. 이 복수개의 쇼트 중에서 레이저 출력 에너지의 변동에 의해 레이저광 조사(어닐링) 후의 다결정막의 막질에 상위(相違)가 발생한다. 박막 트랜지스터의 펄스 레이저의 주사 방향에 평행한 방향을 따른 채널간 간격을 레이저의 이동 피치보다 크게 함으로써, 2개의 박막 트랜지스터가 동일한 레이저 쇼트에 의해 어닐링되는 것을 방지할 수 있으며, 2개의 박막 트랜지스터가 동시에 문제가 될 가능성을 대폭 감소시킬 수 있다.
또한, 상기 한 쌍의 박막 트랜지스터의 채널은 상기 펄스 레이저의 주사 방향을 따라 거의 동일 직선 상에 정렬되어 배치되어 있는 것이 적합하다.
이와 같이 배치함으로써, 2개의 박막 트랜지스터를 분리하여 배치하면서, 다른 요소의 배치에 대한 악영향을 적게 할 수 있다.
또한, 상기 한 쌍의 박막 트랜지스터의 채널은 상기 전원 라인을 경계로 하여 반대측에 배치함으로써, 2개의 박막 트랜지스터의 효율적인 배치가 얻어진다.
또한, 상기한 각 반도체 장치에서 상기 피구동 소자는 유기 EL 소자이고, 상기 반도체 장치는 이 유기 EL 소자를 매트릭스형으로 배치한 유기 EL 디스플레이인 것이 적합하다.
도 1은 본 발명의 실시예 1에 따른 유기 EL 표시 장치의 1화소당의 회로 구성을 나타내는 도면.
도 2는 레이저의 조사 피치를 설명하는 도면.
도 3은 박막 트랜지스터 TFT의 채널 배치를 나타내는 도면.
도 4는 본 발명의 실시예 1에 따른 유기 EL 표시 장치의 평면 구성을 나타내는 도면.
도 5는 도 4의 B-B선을 따른 단면도.
도 6은 본 발명의 실시예 2에 따른 유기 EL 표시 장치의 평면 구성을 나타내는 도면.
도 7은 본 발명의 실시예 2에 따른 유기 EL 표시 장치의 도 6과 다른 평면 구성을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
12, 42 : 반도체층(능동층)
14 : 게이트 전극
16 : 전원 라인
17 : 드레인 전극
22 : 게이트 라인
24 : 소스 전극
61 : 데이터 라인
이하, 본 발명의 실시예에 대하여 도면에 기초하여 설명한다.
[실시예 1]
도 1은 액티브 매트릭스형 유기 EL 표시 패널의 하나의 화소의 회로 구성을 나타낸다. 1화소에는 유기 EL 소자 OEL, 스위칭용 박막 트랜지스터 TFT(1), 소자 구동용 TFT[TFT(2a, 2b)] 및 보조 용량 Cs가 설치되어 있다. N채널 박막 트랜지스터 TFT(1)의 게이트에는 게이트 라인(선택 라인: 22)이 접속되어 있다. 한편, 박막 트랜지스터 TFT(1)의 드레인은 데이터 라인(61)에 접속되고, 소스는 병렬 접속된 2개의 P채널 박막 트랜지스터 TFT(2a), TFT(2b)의 게이트에 접속되어 있다. 박막 트랜지스터 TFT(2a), TFT(2b)의 소스는 전원 라인(16)에 접속되고, 드레인은 타단이 일정한 전위(Vcom)에 접속된 유기 EL 소자 OEL에 공통 접속되어 있다. 또한, 박막 트랜지스터 TFT(2a), TFT(2b)의 게이트에는 타단이 전원에 접속된 보조 용량 Cs가 접속되어 있다.
게이트 라인(22)에 선택 신호로서 N채널 TFT(1)가 충분히 온되는 레벨이 출력되면 박막 트랜지스터 TFT(1)가 온되고, 그 때 데이터 라인(61)에 인가되어 있는 데이터 신호의 전압치에 따라 박막 트랜지스터 TFT(2a, 2b)가 동작한다. 여기서, 박막 트랜지스터 TFT(2a, 2b)는 P채널 TFT로 구성되어 있기 때문에, 데이터 신호가 P채널 TFT(2a, 2b)가 충분히 온되는 레벨(소정의 L 레벨)일 때 온되고, 그 L 레벨에 따라 전원 라인(16)으로부터 유기 EL 소자 OEL에 전류를 공급하고, 이에 따라 유기 EL 소자 OEL이 발광한다. 또한, 용량 Cs가 설치되어 있기 때문에, 박막 트랜지스터 TFT(1)가 오프된 후에도 소정 시간 박막 트랜지스터 TFT(2a), TFT(2b)의 게이트 전압은 데이터 신호 전압으로 유지되며, 그 전압치에 따라 박막 트랜지스터 TFT(2a), TFT(2b)가 계속해서 온되고, 유기 EL 소자 OEL의 발광이 계속된다.
이상과 같은 구성에 의해 1화소가 구성되어 있고, 표시 장치의 표시 영역 내에는 이 화소가 복수 매트릭스형으로 배치되어 있다. 그래서, 상기 매트릭스 배치된 화소의 행 방향으로 연장되는 게이트 라인(22)에 순차적으로 H 레벨의 선택 신호를 출력해 감으로써 각 행이 선택되고, 박막 트랜지스터 TFT(1)가 온된다. 그 때, 매트릭스 배치된 화소의 열 방향으로 연장되는 데이터 라인(61)에 대하여 해당하는 좌표에서의 화소에 대한 표시 데이터를 출력함으로써, 대응하는 화소의 유기 EL 소자 OEL을 표시 데이터에 따른 휘도로 발광시킬 수 있다.
데이터 라인(61)으로 출력되는 데이터 신호의 전압치는 표시해야 할 휘도에 따라 조정되어 있고, 박막 트랜지스터 TFT(1)를 통해 그 데이터 신호가 박막 트랜지스터 TFT(2a), TFT(2b)의 게이트에 인가되기 때문에, 전원 라인(16)으로부터 그 화소의 유기 EL 소자 OEL에 공급되는 전류량이 조정되며, 그 결과 유기 EL 소자 OEL의 발광 휘도가 조정되어 원하는 계조 표시가 이루어진다.
여기서, 본 실시예에서는 유기 EL 소자 OEL에 전원 라인(16)으로부터의 구동 전류를 공급하기 위한 박막 트랜지스터로서 2개의 박막 트랜지스터 TFT(2a), TFT(2b)를 설치하고 있다. 이와 같이 병렬 접속된 복수의 박막 트랜지스터TFT(2a, 2b)를 설치함으로써, 유기 EL 소자 OEL에 대하여 충분한 양의 구동 전류를 공급하는 것을 가능하게 하고 있다.
또한, 이 2개의 박막 트랜지스터 TFT(2a), TFT(2b)간의 채널의 이격 거리 L은 레이저 어닐링에서의 레이저의 이동 피치에 대응하여 결정되어 있다. 즉, 거리 L은 레이저 어닐링에서의 이동 피치 P보다 크게(L>P) 설정되어 있다.
여기서, 도 2는 레이저 어닐링에서의 이동 피치에 대하여 나타낸다. 이 레이저 어닐링은 엑시머 레이저 등을 이용하여 그 레이저광을 가늘고 긴 방형(폭 W)으로 정형하여 행해진다. 그리고, 이 레이저는 펄스 레이저이고, 1회마다 피치 P씩 방형의 폭 방향으로 이동하여 조사를 행한다. 피치 P는 폭 W보다 작고, 이 예에서는 거의 1/2이다. 따라서, 반도체층은 기본적으로 2번 펄스 레이저의 조사를 받도록 되어 있다. 또한, 도 2에서는 펄스 레이저 조사 범위가 상하 방향으로도 각 쇼트마다 다르게 도시되어 있지만, 이것은 도면을 보기 쉽게 하기 위해서이며, 실제로는 상하 방향으로는 어긋나 있지 않고, 좌우 방향으로 주사할 뿐이다. 도 2에서는 좌측으로부터 (ⅰ)∼(ⅷ)의 순서로 주사하는 것을 나타내고 있다. 또한, 폭 W=600㎛, 피치 P=30㎛로 한 경우에는 폭 W에 20발의 레이저를 조사하게 되고, 상기 1/2는 1/20이 된다.
이러한 경우, 조사하는 레이저의 에너지는 매회 완전하게 동일한 것이 바람직하지만, 현재는 그 변동을 없앨 수 없다.
따라서, 피치 P마다 조사 에너지 조건이 다른 영역이 발생할 가능성이 있다. 그러나, 본 실시예에서는 2개의 박막 트랜지스터 TFT(2a), TFT(2b)를 이 피치 P 이상 거리를 두고 배치함으로써, 2개의 박막 트랜지스터 TFT(2a), TFT(2b) 양쪽의 채널이 동일한 n회째의 쇼트로 어닐링되는 것을 방지할 수 있다. 이 때문에, 2개의 박막 트랜지스터 TFT(2a, 2b)의 특성이 동일해지도록 변동되고, 다른 화소의 TFT(2a, 2b)의 토탈 특성과 크게 달라지는 것을 효과적으로 방지할 수 있다.
또, 본 실시예 1에서는 L>P로 하였지만, 반드시 L>P로 할 필요는 없다. 즉, 박막 트랜지스터 TFT(2a), TFT(2b)의 채널 위치가 레이저 주사 방향에 대하여 그 평행 방향에서 다르면, 그 만큼 특성이 변동된 특정 쇼트가 2개의 박막 트랜지스터 TFT(2a, 2b)의 양쪽에 동시에 조사될 가능성을 저감시킬 수 있기 때문이다. 여기서, 본 실시예 1에서는 레이저 주사 방향에 대하여 평행 방향 및 직교 방향의 양 방향으로 어긋나는 형태로서, 2개의 TFT의 채널 길이 방향을 상호 비평행하게 하는 레이아웃도 채용할 수 있고, 이러한 배치에 의해 2개의 박막 트랜지스터 TFT(2a, 2b)의 특성이 동일해지도록 변동될 가능성을 낮출 수 있다.
도 3의 (a)∼도 3의 (c)에 레이저의 이동 피치(주사 피치) P와, 박막 트랜지스터 TFT(2a), TFT(2b)의 채널 위치 관계의 예를 나타낸다. 도 3의 (b)와 같이, 박막 트랜지스터 TFT(2a), TFT(2b)의 채널 위치가 레이저 주사 방향에 대하여 완전하게 일치되어 있으면, 양 박막 트랜지스터 TFT(2a), TFT(2b)가 거의 동일한 특성으로 된다. 그러나, 도 3의 (a), 도 3의 (c)에 도시한 바와 같이, 약간이라도 어긋나게 함으로써, 양자의 특성을 다르게 할 수 있으며, 유기 EL 소자 OEL에서의 발광량의 변동을 저감시킬 수 있다. 또한, 쇼트마다 레이저 에너지가 변동되어 있는 경우에는 도 3의 (a)와 같이 1쇼트 내에 양 TFT(2a, 2b)가 들어가지 않은 장치가유효하고, 1쇼트 내에서 레이저 에너지가 변동되어 있는 경우에는 도 3의 (c)와 같은 배치가 유효하다.
도 4는 상기 도 1과 같은 회로 구성으로 이루어진 유기 EL 표시 장치의 평면 구성의 일례를 나타내고 있다. 또한 도 5 B-B선을 따른 개략 단면을 나타내고 있다.
도 4에 도시한 바와 같이, 행 방향으로 연장되는 게이트 라인(22)과 열 방향으로 연장되는 데이터 라인(61)으로 둘러싸인 영역이 1화소 영역이고, 이 영역 내에 박막 트랜지스터 TFT(1), 보조 용량 Cs, 2개의 P채널의 박막 트랜지스터 TFT(2a), TFT(2b), 그리고, 박막 트랜지스터 TFT(2a), TFT(2b)의 드레인과 드레인 전극(17)을 통하여 접속된 유기 EL 소자(60)가 배치되어 있다. 또한, 전원 라인(16)은 2개의 데이터 라인(61) 사이에 끼워진 중앙 부분에 배치되어 있고, 각 화소 영역의 중심부를 수직 방향으로 종단하고 있다.
각 화소 영역에서, 게이트 라인(22)과 데이터 라인(61)과의 교차부 근방에는 박막 트랜지스터 TFT(1)가 형성되어 있다. 이 박막 트랜지스터 TFT(1)의 능동층(42)에는 레이저 어닐링 처리에 의해 a-Si를 다결정화하여 얻은 p-Si가 이용되고, 이 능동층(42)은 게이트 라인(22)으로부터 돌출된 게이트 전극(44)을 2회 관통하는 패턴으로 되어 있으며, 더블 게이트 구조로 되어 있다.
2개의 P채널의 박막 트랜지스터 TFT(2a), TFT(2b)는 반도체층(12)을 각각의 능동층으로서 이용하고 있다. 이 반도체층(12)은 전원 라인(16)의 하측을 가로질러 그 전원 라인(16)의 양측으로 연장된 섬 형상 패턴이다. 그리고, 도 5에서 이반도체층(12)의 양단 부분에는 불순물이 도핑되어 TFT(2a, 2b)의 드레인 영역이 형성되어 있고, 전원 라인(16)으로부터 양측으로 확대되는 부분에는 불순물이 도핑되어 소스 영역으로 되어 있으며, 이 소스 영역은 소스 전극(24)을 통해 전원 라인(16)에 접속되어 있다.
또한, 반도체층(12)의 소스 영역과 드레인 영역 사이에 끼워진 게이트 전극(14)의 하측의 영역이 2개의 트랜지스터 박막 트랜지스터 TFT(2a), TFT(2b)의 채널 영역으로 되어 있다. 따라서, 이들 채널간의 거리[게이트 전극(14)간의 거리]가 상술한 L에 대응하고, 이것이 레이저 어닐링할 때의 주사 피치 P 이상으로 설정되어 있다.
또, 이 반도체층(12)은 박막 트랜지스터 TFT(1)의 능동층(42)과 동시에 형성된 것이며, 상술한 바와 같은 레이저 어닐링 처리에 의해 a-Si가 다결정화되어 형성된 다결정 실리콘이 이용되고 있다.
또한, 박막 트랜지스터 TFT(2a), TFT(2b)의 각 게이트 전극(14)은 게이트 라인(22)과 동일 재료로 동시에 형성된 도전층이며, 전원 라인(16)을 따라 연장되어 있다. 그리고, 각 게이트 전극(14)은 보조 용량 Cs의 한쪽의 전극과 접속되어 있다. 이 보조 용량 Cs의 한쪽 전극은 박막 트랜지스터 TFT(1)의 능동층(42)과 일체로 형성되어 있다. 또한, 보조 용량 Cs의 다른 전극은 SC 라인(50)과 일체로 구성되어 있다.
이와 같이, 각 박막 트랜지스터 TFT(1,2a, 2b)가 형성된 후, 상면 평탄화의 목적으로 기판 전면에 평탄화 절연층(18)이 형성되어 있다.
그리고, 이 평탄화 절연막(18) 상에 유기 EL 소자(60)가 형성된다. 이 유기 EL 소자(60)는 양극(투명 전극: 91)과, 최상층에 각 화소 공통으로 형성된 음극(금속 전극: 97) 사이에 유기층이 적층되어 구성되어 있다. 이 양극(91)은 박막 트랜지스터 TFT(2a), TFT(2b)의 드레인 영역 및 드레인 전극(17)을 통해 접속되어 있다. 또한 유기층은 양극측에서, 예를 들면 제1 홀 수송층(93), 제2 홀 수송층(94), 유기 발광층(95), 전자 수송층(96)이 순서대로 적층되어 있다. 일례로서, 제1 홀 수송층(93)은
MTDATA : 4, 4', 4''-tris(3-methylphenylphenylamino)triphenylamine를 포함하고,
제2 홀 수송층(94)은,
TPD : N, N'-diphenyl-N, N'-di(3-methylphenyl)-1, 1'-biphenyl-4, 4'-diamine를 포함하고,
유기 발광층(95)은 R, G, B를 목적으로 하는 발광색에 따라 다르지만, 예를 들면, 퀴나크리돈(Quinacridone) 유도체를 포함하는 BeBq2: bis(10-hydroxybenzo[h]quin olinato)beryllium을 포함하며,
전자 수송층(96)은 BeBq2로 구성된다. 또한, 유기 EL 소자(60)는 ITO(Indium Tin Oxide) 등으로 이루어진 양극(91)과 유기 발광층(95) 이외의 각층(93, 94, 96, 97)은 각 화소 공통으로 형성되어 있다. 단, 물론 이러한 구성에 한정되지 않는다.
또, 상술한 바와 같은 요소는 모두 기판(10) 상에 적층 형성된다. 즉, 도 5에 도시한 바와 같이, 기판(10) 상에는 SiO2및 SiN을 포함하는 절연층(11)이 형성되고, 그 위에 반도체층(12)이 패턴 형성된다. 그 후, 이 반도체층(12) 상에 게이트 산화막(13)을 통하여 Cr의 게이트 전극(14)이 패턴 형성되고, 그 위를 SiO2및 SiN의 다층 구조로 이루어지는 층간 절연막(15)으로 피복한다. 다음으로, 컨택트홀을 통하여 반도체층(12)의 드레인 영역과 접속하는 Al의 드레인 전극(17)을 형성함과 함께, 소스 전극(24) 및 전원 라인(16), 데이터 라인(61)을 형성한다. 그리고, 이들을 감광성 수지로 이루어진 평탄화 절연층(18)으로 피복하고, 그 위에 상술한 바와 같은 구조의 유기 EL 소자(60)가 형성된다.
이 실시예에서는 능동층(42, 12)에 레이저 어닐링 처리에 의해 다결정화된 다결정 실리콘층이 이용되고 있지만, 이 어닐링 처리는 도 4의 열 방향으로 긴 레이저 빔을 행 방향으로 주사하여 행한다. 이러한 경우에, 2개의 박막 트랜지스터 TFT(2a), TFT(2b)는 떨어져 있다. 즉, 레이저의 피치 P보다 채널간 거리 L쪽이 크다. 이 때문에, 레이저 어닐링에 의해 박막 트랜지스터 TFT(2a), TFT(2b)에 동시에 문제가 발생하는 것을 방지할 수 있다.
또한, 도 4에 도시한 바와 같이, 전원 라인(16)을 화소의 수평 방향의 중앙부를 통과하도록 배치하고, 이 양측에 박막 트랜지스터 TFT(2a), TFT(2b)를 배치한다. 이것에 의해, 양 박막 트랜지스터 TFT(2a), TFT(2b) 사이의 거리를 크게 해도 다른 구성에 대한 영향, 예를 들면 개구율(발광 면적)은 특별히 손상되지 않고, 효율적인 배치로 할 수 있다.
[실시예 2]
다음으로 실시예 2로서, 도 6을 참조하여 1화소당의 구성의 다른 예를 설명한다. 또, 이미 설명한 도면과 대응하는 부분에는 동일한 부호를 붙이고, 1화소를 구성하는 트랜지스터 TFT(1) 및 TFT(2), 보조 용량 Cs, 유기 EL 소자(60)에 대해서는 주로 그 레이아웃이 상위하지만, 각 회로 소자의 단면 구조에 대해서는 상술한 설명 및 도 5의 구조와 공통된다.
도 6에서는 레이저 어닐링의 주사 방향이 도 6 중의 열 방향[데이터 라인(61)의 연장 방향]으로 설정되어 있고, 유기 EL 소자(60)에 전원 라인(16)으로부터의 전류를 공급하는 소자 구동용 박막 트랜지스터 TFT(2)가, 그 채널(12c) 길이 방향이 어닐링 주사 방향과 거의 평행해지도록, 혹은 펄스 레이저 조사 영역의 길이 방향 엣지가 채널(12c)을 폭 방향으로 가로지르도록 배치되어 있다. 한편, 스위칭용 박막 트랜지스터 TFT(1)에 대해서는 실시예 1과 마찬가지로 게이트 라인(22)이 연장되는 행 방향으로 그 채널 길이 방향이 일치하도록 형성되어 있다. 따라서, 본 실시예 2에서, 스위칭용 박막 트랜지스터 TFT(1)와 본 실시예 2의 소자 구동용 트랜지스터 TFT(2)에서는 그 채널 길이 방향이 서로 다른 배치로 되어 있다.
소자 구동용 트랜지스터 TFT(2)의 능동층(반도체층: 12)은 실시예 1의 트랜지스터 TFT(2a, 2b)와 마찬가지로, 비정질 실리콘을 레이저 어닐링하여 다결정화하여 얻어진 다결정 실리콘으로 구성되어 있다. 이 능동층(12)은 도 6에 도시한 바와 같이 데이터 라인(61)이 연장되는 방향을 따르도록 패터닝되어 있다. 또한, 도 6의 예에서는 능동층(12)은 보조 용량 Cs의 근방에서 전원 라인(16)과 전기적으로접속되고, 매트릭스의 다음 행에 상당하는 게이트 라인(22)의 근방에서 유기 EL 소자(60)의 ITO 전극(양극: 91)과 전기적으로 접속되어 있다.
트랜지스터 TFT(2)의 게이트 전극(14)은 스위칭용 박막 트랜지스터 TFT(1)의 능동층(42)과 일체의 보조 용량 Cs의 한쪽의 전극에 접속되고, 용량 Cs와의 접속 부분으로부터 열 방향으로 연장되어 능동층(12)의 상층을 피복하도록 패터닝되어 있다. 능동층(12)은 이 게이트 전극(14)에 의해 상측이 피복되어 있는 영역이 채널 영역(12c)이고, 채널 영역(12c)의 양측이 각각 소스 영역(12s)[예를 들면 전원 라인(16)측], 드레인 영역(12d)[예를 들면 양극(91)측]으로 되어 있다.
여기서, 유기 EL 소자(60)에 비교적 대유량을 공급하는 것이 요구되는 소자 구동용 트랜지스터 TFT(2)는 요구되는 전압이 높고, 그 때문에 채널 길이 CL은 채널 폭보다 크고, 또한 스위칭용 박막 트랜지스터 TFT(1) 등과 비교해도 길게 설계될 가능성이 있다.
따라서, 이러한 트랜지스터 TFT(2)를 그 채널 길이 방향이 레이저 어닐링의 주사 방향과 일치하는 방향으로 배치함으로써, 단일의 레이저 쇼트에 의해 소자 구동용 트랜지스터 TFT(2)의 채널 전체 영역이 어닐링되고, 다른 화소의 트랜지스터 TFT(2)와 그 특성에 큰 차가 발생할 가능성을 낮추는 것이 용이해진다.
또한 본 실시예 2와 같은 표시 장치 등에서 R, G, B 중 하나의 화소 형태는 도 6에 도시한 바와 같이 행 방향에서는 짧고, 그 결과 열 방향으로는 긴 구형 등의 형태로 설계되는 경우가 많다. 따라서, 이러한 경우에서 트랜지스터 TFT(2)와 그 채널 길이 방향이 열 방향, 즉 화소 영역의 길이 방향을 따르도록 배치함으로써, 필요한 채널 길이를 확보하는 것이 용이해진다. 또한, 이러한 레이아웃을 채용함으로써, 레이저의 이동 피치 P보다 채널 길이 CL를 크게 하는 것이 용이해진다.
레이저의 이동 피치 P에 대해서는 광학계 시스템 등의 설정에 의해 조정하는 것이 가능하고, 이러한 경우 채널 폭보다 긴 채널 길이에 따라, 구체적으로는 채널 길이 CL보다 피치 P가 작아지도록 설정하는 것이 바람직하다.
본 실시예 2에서 이상과 같이 트랜지스터 TFT(2)의 채널 영역(12c)의 채널 길이 CL이 펄스 레이저의 쇼트마다의 이동 피치 P에 대하여 CL>P의 관계가 되도록 설정하는 것이 적합하다. 이러한 설정을 채용함으로써, 트랜지스터 TFT(2)의 채널 영역(12c)은 반드시 복수회 펄스 레이저가 조사되어 다결정화되고, 마찬가지로 복수회의 펄스 레이저 조사에 의해 다결정화되는 다른 화소의 트랜지스터 TFT(2) 사이에서 그 특성의 차를 저감하는 것이 가능해진다.
이상 설명한 도 6의 레이아웃에서는 상술한 채널 방향으로 설정된 하나의 트랜지스터 TFT(2)가 대응하는 유기 EL 소자(60)[그 양극(91)]와, 전원 라인(16) 사이에 형성되어 있다. 그러나, 이 트랜지스터 TFT(2)는 실시예 1과 같이 복수 설치되어 있어도 된다. 도 7은 1화소 내에서 복수의 소자 구동용 트래지스터 TFT(2)가 전원 라인(16)과 유기 EL 소자(60) 사이에 병렬로 접속되어 있는 경우의 레이아웃의 일례를 나타내고 있다. 또 도 7에 도시한 화소 구성의 등가 회로는 상술한 도 1과 동일하다.
도 7에서도 소자 구동용 트랜지스터 TFT(2a, 2b)의 각 능동층(12a, 12b)은레이저 어닐링의 주사 방향으로 평행한 방향[여기서는 데이터 라인(61)의 연장 방향에 일치]으로 연장되어 있다. 그리고, 도 7에서는 양 능동층(12a, 12b)은 직선 상에 배열되어 있다. 복수의 트랜지스터 TFT(2a, 2b)의 각 능동층이 상호 일직선 상에 배열되는 것이 반드시 필수적인 것은 아니며, 트랜지스터 TFT(2a), TFT(2b)의 각 채널 영역(12ca, 12cb)은 실시예 1과 마찬가지로 그 위치가 레이저 주사 방향에 대하여 완전하게 일치하지 않고 약간이라도 어긋나 있는 것이 적합하다. 이렇게 어긋나게 함으로써, 양 트랜지스터 TFT(2a), TFT(2b)의 특성이 완전히 동일해지도록 설정치로부터 어긋나거나, 양쪽의 트랜지스터가 동시에 동작하지 않는다고 하는 문제 발생의 가능성을 대폭적으로 저감시킬 수 있으며, 화소마다에서 유기 EL 소자(60)에 공급하는 총 전류량의 변동을 저감시킬 수 있다.
또한, 도 7과 같은 구성에서, 2개의 박막 트랜지스터 TFT(2a), TFT(2b)의 채널(12ca, 12cb)과의 이격 거리 L은 레이저 이동 피치 P보다 크게 하는 것이 보다 적합하다. 이러한 조건을 만족시키면, 레이저 어닐링에 의해 1화소 내의 복수의 트랜지스터 TFT(2a), TFT(2b)에 동시에 문제가 발생하는 것을 확실하게 방지할 수 있기 때문이다.
이상 설명한 바와 같이 본 발명에 따르면, 유기 EL 소자에 전류를 공급하는 소자 구동용 박막 트랜지스터의 채널 길이 방향을 레이저의 주사 방향에 대하여 거의 평행하게 하거나, 채널을 레이저의 조사 영역의 길이 방향이 그 채널 폭 방향으로 가로지르도록 상기 박막 트랜지스터를 배치함으로써, 하나의 소자 구동용 박막트랜지스터의 채널 전체 영역이 단일 쇼트로 어닐링되지 않도록 하는 것이 가능하다. 이러한 배치로 함으로써, 레이저 어닐링의 각 쇼트에서 조사 에너지의 변동이 발생해도 변동이 평균화되고, 다른 화소의 소자 구동용 박막 트랜지스터에서 특성에 큰 차가 발생하는 것을 방지할 수 있다.
또한, 대응하는 유기 EL 소자에 대하여 전류를 공급하는 복수의 박막 트랜지스터를 레이저의 주사 방향에 대하여 어긋나게 함으로써, 복수의 박막 트랜지스터가 동일해지도록 변동되는 것을 방지할 수 있다.
또한, 상기 복수의 트랜지스터의 채널간의 이격 거리를 레이저의 이동 피치보다 크게 하면, 2개의 박막 트랜지스터가 특성 레이저 쇼트로써 어닐링될 가능성을 저감할 수 있고, 2개의 트랜지스터가 마찬가지로 변동되어 문제가 발생할 가능성을 대폭 감소시킬 수 있다.

Claims (12)

  1. 선형 펄스 레이저를 이용하여 어닐링된 반도체층을 채널 영역으로서 이용하는 박막 트랜지스터가 기판 상에 복수 형성된 반도체 장치에 있어서,
    전원 라인으로부터의 구동 전류를 대응하는 피구동 소자에 공급하는 적어도 하나의 소자 구동용 박막 트랜지스터와,
    선택 시 공급되는 데이터에 기초하여 상기 소자 구동용 박막 트랜지스터를 억제하는 스위칭용 박막 트랜지스터를 포함하고,
    상기 선형 펄스 레이저에 의한 조사 영역의 길이 방향이 상기 소자 구동용 박막 트랜지스터의 채널을 그 폭 방향으로 가로지르도록 상기 소자 구동용 박막 트랜지스터가 배치되어 있는 것을 특징으로 하는 반도체 장치.
  2. 펄스 레이저를 이용하여 어닐링된 반도체층을 채널 영역으로서 이용하는 박막 트랜지스터가 기판 상에 복수 형성된 반도체 장치에 있어서,
    전원 라인으로부터의 구동 전류를 대응하는 피구동 소자에 공급하는 적어도 하나의 소자 구동용 박막 트랜지스터와,
    선택 시 공급되는 데이터에 기초하여 상기 소자 구동용 박막 트랜지스터를 제어하는 스위칭용 박막 트랜지스터를 포함하고,
    상기 소자 구동용 트랜지스터는 그 채널 길이 방향이 상기 펄스 레이저의 주사 방향과 거의 평행한 방향으로 배치되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 소자 구동용 박막 트랜지스터의 채널 길이는 상기 펄스 레이저의 1회의 이동 피치보다 긴 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 소자 구동용 박막 트랜지스터는 상기 전원 라인과 대응하는 상기 피구동용 소자 사이에 복수개 설치되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 복수의 소자 구동용 박막 트랜지스터는 각각 그 채널 길이 방향이 상기 펄스 레이저의 주사 방향에서 상호 어긋나게 배치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 소자 구동용 트랜지스터의 채널 길이 방향은 상기 스위칭용 박막 트랜지스터의 채널 길이 방향과 일치하지 않는 것을 특징으로 하는 반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 소자 구동용 박막 트랜지스터의 채널 길이 방향은 상기 스위칭용 박막트랜지스터에 대하여 상기 데이터 신호를 공급하는 데이터 라인의 연장 방향을 따르는 것을 특징으로 하는 반도체 장치.
  8. 펄스 레이저를 이용하여 어닐링된 반도체층을 채널 영역으로서 이용하는 박막 트랜지스터가 기판 상에 복수 형성된 반도체 장치에 있어서,
    상기 반도체 장치는,
    전원 라인으로부터의 구동 전류를 피구동 소자에 공급하는 한 쌍의 병렬 접속된 박막 트랜지스터를 포함하고,
    상기 병렬 접속된 한 쌍의 박막 트랜지스터의 채널은 상기 펄스 레이저의 주사 방향에 대하여, 그 평행 방향에서, 상호 어긋나게 배치되어 있는 것을 특징으로 하는 반도체 장치.
  9. 펄스 레이저를 주사하여 어닐링된 반도체층을 채널 영역으로서 이용하는 박막 트랜지스터가 기판 상에 복수 형성된 반도체 장치에 있어서,
    상기 반도체 장치는,
    전원 라인으로부터의 구동 전류를 피구동 소자에 공급하는 한 쌍의 병렬 접속된 박막 트랜지스터를 포함하고,
    상기 병렬 접속된 한 쌍의 박막 트랜지스터에서 펄스 레이저의 주사 방향에 대하여 평행한 방향을 따른 채널간의 이격 거리는 펄스 레이저의 주사 방향의 이동 피치보다 크게 설정되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 한 쌍의 박막 트랜지스터의 채널은 상기 펄스 레이저의 주사 방향을 따라 거의 동일 직선 상에 정렬되어 배치되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제8항 또는 제9항에 있어서,
    상기 한 쌍의 박막 트랜지스터의 채널은 상기 전원 라인을 경계로 하여 반대측에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제8항 또는 제9항에 있어서,
    상기 피구동 소자는 유기 일렉트로 루미네센스 소자이고,
    상기 반도체 장치는 상기 유기 EL 소자를 매트릭스형으로 배치한 유기 일렉트로 루미네센스 디스플레이인 것을 특징으로 하는 반도체 장치.
KR10-2001-0060481A 2000-09-29 2001-09-28 반도체 장치 KR100539335B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00299669 2000-09-29
JP2000299669 2000-09-29
JP2001279748A JP5030345B2 (ja) 2000-09-29 2001-09-14 半導体装置
JPJP-P-2001-00279748 2001-09-14

Publications (2)

Publication Number Publication Date
KR20020025809A true KR20020025809A (ko) 2002-04-04
KR100539335B1 KR100539335B1 (ko) 2005-12-28

Family

ID=26601173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0060481A KR100539335B1 (ko) 2000-09-29 2001-09-28 반도체 장치

Country Status (6)

Country Link
US (2) US6469318B2 (ko)
EP (1) EP1193741A3 (ko)
JP (1) JP5030345B2 (ko)
KR (1) KR100539335B1 (ko)
CN (1) CN1223009C (ko)
TW (1) TW529108B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100599791B1 (ko) * 2004-05-20 2006-07-13 삼성에스디아이 주식회사 발광 표시 장치
KR100687145B1 (ko) * 2003-09-29 2007-02-27 산요덴키가부시키가이샤 유기 ｅｌ 패널
KR100717333B1 (ko) * 2004-02-20 2007-05-15 엘지전자 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법
KR100885572B1 (ko) * 2004-09-14 2009-02-24 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 디스플레이, 어레이 기판, 및 디스플레이 제조 방법
KR20180112193A (ko) * 2017-03-31 2018-10-12 삼성디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384427B1 (en) 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
JP4815727B2 (ja) * 2001-09-14 2011-11-16 セイコーエプソン株式会社 Ｅｌ表示装置および電子機器
GB0126720D0 (en) * 2001-11-07 2002-01-02 Koninkl Philips Electronics Nv Active matrix pixel device
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
CN101009322B (zh) * 2001-11-09 2012-06-27 株式会社半导体能源研究所 发光器件
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
TWI290006B (en) * 2002-05-03 2007-11-11 Ritdisplay Corp A method for fabricating LTPS-OLED
KR20030086168A (ko) 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
EP1556847B1 (en) 2002-10-31 2017-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device and controlling method thereof
KR100543478B1 (ko) * 2002-12-31 2006-01-20 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100919635B1 (ko) * 2002-12-31 2009-09-30 엘지디스플레이 주식회사 능동행렬 표시장치
TWI231996B (en) * 2003-03-28 2005-05-01 Au Optronics Corp Dual gate layout for thin film transistor
WO2004093500A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 有機ｅｌ表示装置
KR100528913B1 (ko) 2003-04-29 2005-11-16 삼성에스디아이 주식회사 평판표시소자
KR100515299B1 (ko) 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
JP4464078B2 (ja) * 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
US6995355B2 (en) 2003-06-23 2006-02-07 Advanced Optical Technologies, Llc Optical integrating chamber lighting using multiple color sources
KR100560782B1 (ko) * 2003-08-25 2006-03-13 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100560468B1 (ko) * 2003-09-16 2006-03-13 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널
JP2005123571A (ja) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法
JP4443179B2 (ja) 2003-09-29 2010-03-31 三洋電機株式会社 有機ｅｌパネル
KR100515306B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 유기ｅｌ 표시패널
KR100529077B1 (ko) * 2003-11-13 2005-11-15 삼성에스디아이 주식회사 화상 표시 장치, 그 표시 패널 및 그 구동 방법
JP2005159162A (ja) * 2003-11-27 2005-06-16 Toshiba Matsushita Display Technology Co Ltd 表示装置及びその製造方法
US7199397B2 (en) * 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
US20080194086A1 (en) * 2004-06-04 2008-08-14 Yuichiro Sasaki Method of Introducing Impurity
US7105855B2 (en) * 2004-09-20 2006-09-12 Eastman Kodak Company Providing driving current arrangement for OLED device
KR100699997B1 (ko) 2004-09-21 2007-03-26 삼성에스디아이 주식회사 다수개의 구동 트랜지스터와 다수개의 애노드 또는캐소드전극을 갖는 유기 전계 발광 표시장치
KR100729077B1 (ko) * 2005-11-14 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치
KR100753569B1 (ko) * 2005-12-30 2007-08-30 엘지.필립스 엘시디 주식회사 유기전계발광표시소자의 제조방법
KR101293562B1 (ko) 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5309879B2 (ja) * 2008-10-17 2013-10-09 ソニー株式会社 パネル
US8692742B2 (en) 2009-09-01 2014-04-08 Au Optronics Corporation Pixel driving circuit with multiple current paths in a light emitting display panel
JP5381836B2 (ja) 2010-03-17 2014-01-08 カシオ計算機株式会社 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
KR101945237B1 (ko) * 2012-06-01 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5918118B2 (ja) * 2012-12-18 2016-05-18 株式会社日本製鋼所 結晶半導体膜の製造方法
KR101844284B1 (ko) * 2013-10-07 2018-04-02 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
CN105070764A (zh) * 2015-08-31 2015-11-18 深圳市华星光电技术有限公司 Tft、阵列基板、显示装置及tft的制备方法
CN106324877B (zh) * 2016-10-20 2019-09-20 京东方科技集团股份有限公司 显示面板、显示面板制作方法及驱动方法、显示装置
CN113406832B (zh) * 2021-06-24 2023-01-24 昆山龙腾光电股份有限公司 Tft阵列基板及其驱动方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333153B1 (ko) * 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JP3101178B2 (ja) * 1994-04-22 2000-10-23 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の駆動回路及びその製造方法
JPH08201846A (ja) * 1995-01-25 1996-08-09 Matsushita Electric Ind Co Ltd レーザーアニール法及び液晶表示装置
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
US6136632A (en) * 1995-12-26 2000-10-24 Seiko Epson Corporation Active matrix substrate, method of producing an active matrix substrate, liquid crystal display device, and electronic equipment
JP3555141B2 (ja) * 1996-09-26 2004-08-18 セイコーエプソン株式会社 表示装置
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
TW408246B (en) * 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
JP3276900B2 (ja) * 1997-09-30 2002-04-22 三洋電機株式会社 半導体装置及び表示装置
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
KR20010071526A (ko) * 1998-07-06 2001-07-28 모리시타 요이찌 박막 트랜지스터와 액정표시장치
JP2000227771A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
JP2000221903A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100687145B1 (ko) * 2003-09-29 2007-02-27 산요덴키가부시키가이샤 유기 ｅｌ 패널
KR100717333B1 (ko) * 2004-02-20 2007-05-15 엘지전자 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법
KR100599791B1 (ko) * 2004-05-20 2006-07-13 삼성에스디아이 주식회사 발광 표시 장치
KR100885572B1 (ko) * 2004-09-14 2009-02-24 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 디스플레이, 어레이 기판, 및 디스플레이 제조 방법
KR20180112193A (ko) * 2017-03-31 2018-10-12 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
TW529108B (en) 2003-04-21
US6469318B2 (en) 2002-10-22
KR100539335B1 (ko) 2005-12-28
CN1346153A (zh) 2002-04-24
CN1223009C (zh) 2005-10-12
EP1193741A3 (en) 2005-01-12
JP2002176063A (ja) 2002-06-21
JP5030345B2 (ja) 2012-09-19
US20020070381A1 (en) 2002-06-13
EP1193741A2 (en) 2002-04-03
US20030001157A1 (en) 2003-01-02
US6548867B2 (en) 2003-04-15

Similar Documents

Publication Publication Date Title
KR100539335B1 (ko) 반도체 장치
US6781153B2 (en) Contact between element to be driven and thin film transistor for supplying power to element to be driven
US7477218B2 (en) Pixel circuit and display device
KR102526352B1 (ko) 박막 트랜지스터 및 이를 이용한 표시패널
US7816687B2 (en) Driving transistor and organic light emitting diode display having the same
JP5364781B2 (ja) 半導体装置
US11302265B2 (en) Organic light emitting diode display
JP4610228B2 (ja) 画素回路及び表示装置
JP2005157263A (ja) 画素回路及び表示装置
US8013513B2 (en) Active matrix display device
KR100934842B1 (ko) 유기전계발광표시소자
JP2005157265A (ja) 画素回路及び表示装置
JP2005326866A (ja) 表示装置、回路基板、回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
G171 Publication of modified document after post-grant opposition [patent]
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 15