KR20020025789A - 온도제어방법, 열처리장치 및 반도체장치의 제조방법 - Google Patents

온도제어방법, 열처리장치 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR20020025789A
KR20020025789A KR1020010060364A KR20010060364A KR20020025789A KR 20020025789 A KR20020025789 A KR 20020025789A KR 1020010060364 A KR1020010060364 A KR 1020010060364A KR 20010060364 A KR20010060364 A KR 20010060364A KR 20020025789 A KR20020025789 A KR 20020025789A
Authority
KR
South Korea
Prior art keywords
temperature
heating
target temperature
thermocouple
wafer
Prior art date
Application number
KR1020010060364A
Other languages
English (en)
Other versions
KR100726748B1 (ko
Inventor
다나까가즈오
우에노마사아끼
나까노미노루
야마구찌히데또
Original Assignee
엔도 마코토
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔도 마코토, 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 엔도 마코토
Publication of KR20020025789A publication Critical patent/KR20020025789A/ko
Application granted granted Critical
Publication of KR100726748B1 publication Critical patent/KR100726748B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/18—Controlling or regulating
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • F27D2019/0006—Monitoring the characteristics (composition, quantities, temperature, pressure) of at least one of the gases of the kiln atmosphere and using it as a controlling value
    • F27D2019/0018—Monitoring the temperature of the atmosphere of the kiln
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • F27D2019/0028—Regulation

Abstract

본 발명의 과제는 숙련작업자가 없더라도, 목표온도로 열처리하기 위하여 웨이퍼 영역의 전체 영역에 걸쳐, 단시간에 정확히 오차가 적은 균열조정을 행할 수 있으며 컴퓨터 시스템에 의하여 자동화도 가능한 온도제어방법을 제공하는 것이다.
본 발명은 웨이퍼 위치에서의 검출온도를 그 목표온도로 하도록, 2 개 이상의 가열 영역을 갖는 가열장치를 제어하는 온도제어방법으로, 상기 가열 영역의 수보다 많으며, 또한 각 가열 영역에 있어서의 하나 이상의 웨이퍼 위치에서의 온도를 검출하며, 검출된 복수의 검출온도의 최대값과 최소값 사이에 상기 목표온도가 포함되도록 상기 가열장치를 제어하는 것을 특징으로 한다.

Description

온도제어방법, 열처리장치 및 반도체장치의 제조방법{TEMPERATURE CONTROLLING METHOD, THERMAL TREATING APPARATUS, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조장치 등에 있어서의 온도제어방법, 열처리장치, 및 반도체장치의 제조방법에 관한 것이며, 특히 피처리체를 열처리하기 위하여 열처리장치를 복수의 가열 영역으로 분할하고, 이 복수의 가열 영역에 관하여 실제로 목표온도를 설정하여 온도제어를 행하고, 상기 복수의 가열 영역보다 다수의 피처리체 영역에 있어서의 검출온도에 의하여, 상기 목표온도를 보정하도록 한 온도제어방법, 열처리장치 및 반도체장치의 제조방법에 관한 것이다.
종래의 열처리장치에 있어서, 예를 들면 반도체 웨이퍼 (기판) 를 피처리체로 하여 열처리하여, 성막 등을 행하는 경우, 그 처리성과물인 성막 등의 종별 및 그 제조과정에 대응한 여러가지 처리온도가 요구된다. 따라서, 열처리를 할 때의 피처리체의 온도는 이 처리온도와 가능한 한 일치하는 방법 (균열조정방법) 으로 온도제어된다. 도 6 은 이러한 열처리장치중의 전형적인 종래예의 하나인 종형확산로의 구조를 나타내는 도이다. 도 6 에 나타낸 종형확산로는 외벽 (111) 에 피복된 균열관 (112) 및 반응관 (113) 과, 반응관 (113) 안을 가열하기 위한 히터 (114) 와, 히터 (114) 의 온도를 검출하는 히터 열전대 (115) 와, 균열관 (112) 과 반응관 (113) 사이의 온도를 검출하는 캐스케이드 열전대(116) 와, 열처리하기 위한 웨이퍼를 탑재한 보트 (117) 와, 히터 열전대 (115) 및 캐스케이드 열전대 (116) 가 검출하는 검출온도 및 지시되는 목표온도 (Y) 에 기초하여, 히터 (114) 로의 조작량 (Z: 전력값) 을 제어하는 온도 제어기 (119) 로 구성되어 있다.
히터 (114) 는 노내(爐內)온도 (반응관 (113) 의 온도) 를 더 고정밀도로 제어하기 위하여 복수의 가열 영역으로 분할되어 있으며, 예를 들면 도 6 과 같이, 4 개의 가열 영역으로의 분할의 경우에는, 상부로부터 순서대로 U, CU, CL, L 영역이라 불리는 (이하, 이들 명칭을 사용함) 각각의 가열 영역에 대응하여, 히터 열전대 (115) 와 캐스케이드 열전대 (116) 가 설치되어 있다. 온도 제어기 (119) 는 캐스케이드 열전대 (116) 의 검출온도를 목표온도 (Y) 와 일치하도록, 히터 열전대 (115) 의 온도를 검출하면서, 히터 (114) 로의 조작량 (Z) 을 미리 부여받은 알고리즘 (PID 연산 등) 에 따라 산출하여, 히터 (114) 로의 전력값을 조정하고 있다.
이렇게 종래에는, 캐스케이드 열전대 (116) 에서의 검출온도를 웨이퍼 처리의 목표온도와 일치하도록 온도제어를 행하고 있었으나, 실제로 열처리를 하는 웨이퍼의 위치에서의 온도와, 그에 대응하는 캐스케이드 열전대의 검출온도 사이에는 적지 않게 오차가 있으며, 이 오차가 열처리의 품질을 저하시키는 요인이 되는 경우가 있다. 이로 인하여, 웨이퍼에 더 가까운 영역의 온도, 또는 웨이퍼 그 자체의 온도를 웨이퍼 처리의 목표온도가 되도록 제어하여, 열처리의 품질을 향상시킬 필요가 있다. 그러기 위해서는, 웨이퍼에 더 가까운 영역의 온도, 또는 웨이퍼 그 자체의 온도를 검출하는 수단이 필요하게 된다. 검출 수단으로는 반응관속에 열전대를 삽입하여 웨이퍼 근방의 온도를 측정하는 방법이나, 수학모델을사용하여 웨이퍼 온도를 추정하는 방법 등 각종의 것이 있는데, 여기서는 그들의 한 예로서 열전대를 직접적으로 웨이퍼에 장착한 온도측정용 웨이퍼 (열전대가 부착된 웨이퍼) 를 사용하는 방법에 관하여 설명한다.
도 7 은 상술한 열전대가 부착된 웨이퍼를 사용한 예를 나타낸다. 이 경우, 열전대가 부착된 웨이퍼 (118) 는 4 개의 가열 영역인 U, CU, CL, L 영역의 각각에 대응하여 배치되어 있다. 또한 히터 열전대 (115) 및 캐스케이드 열전대 (116) 도 이들 U, CU, CL, L 영역의 각각에 대응하는 위치에 설치되어 있다. 열전대가 부착된 웨이퍼 (118) 에서 검출된 온도는 히터 열전대 (115) 및 캐스케이드 열전대 (116) 와 마찬가지로, 온도 제어기 (119) 에 삽입된다. 또한, 열전대가 부착된 웨이퍼에 있어서, 열전대를 장착하는 장소나 수는 사용방법에 따라 달라지는 경우가 있는데, 여기서 서술하는 예에 있어서의 열전대가 부착된 웨이퍼 (118) 는 웨이퍼의 중앙에 열전대를 1 개만 장착하고 있는 것으로 한다.
도 7 과 같은 구성으로, 캐스케이드 열전대 (116) 의 검출온도를 웨이퍼 처리의 목표온도와 일치하도록 온도제어를 행한 경우의, 캐스케이드 열전대 (116) 와 열전대가 부착된 웨이퍼 (118) 의 검출온도의 관계의 한 예를 도 9 에 나타낸다. 이 경우, 캐스케이드 열전대 (116) 의 검출온도 (０) 는 목표온도와 일치하나, 열전대가 부착된 웨이퍼 (118) 의 검출온도 (Δ) 는 목표온도와의 사이에 오차가 발생하고 있다. 또한 오차의 대소 등도 가열 영역마다 달라지기 때문에, 열처리의 품질을 저하시키는 요인이 된다. 이 경우, 열전대가 부착된 웨이퍼 (118) 의 검출온도와 캐스케이드 열전대 (116) 에 대한 목표온도와의 사이의 오차를 캐스케이드 열전대의 목표온도에 대한 보정값으로 사용하는 방법이 있다. 예를 들면, 도 9 에 있어서 U 영역의 열전대가 부착된 웨이퍼의 검출온도가 목표온도에 대하여 5 ℃ 낮은 경우에는, 이 5 ℃ 를 U 영역의 캐스케이드 열전대에 대한 목표온도에 보정값으로서 더한다.
상술한 보정에 의하여, U 영역의 캐스케이드 열전대 (116) 의 검출온도는 본래의 목표온도보다 5 ℃ 높아지는데, U 영역의 열전대가 부착된 웨이퍼의 검출온도를 본래의 목표온도와 일치시킬 수 있다. 마찬가지로, 모든 가열 영역에 대하여 보정을 행한 경우의 캐스케이드 열전대와 열전대가 부착된 웨이퍼의 검출온도의 관계의 한 예를 도 10 에 나타낸다. 이 경우, 캐스케이드 열전대 (116) 의 검출온도 (０) 는 본래의 목표온도와 일치하지 않게 되었으나, 열전대가 부착된 웨이퍼 (118) 의 검출온도 (Δ) 는 목표온도와 일치하고 있다. 실제로 열처리하는 웨이퍼의 온도가 목표온도와 일치함으로써 열처리의 품질을 향상시킬 수 있다. 단, 상기 예에 있어서, 열전대가 부착된 웨이퍼 (118) 의 검출온도를 5 ℃ 높게 하기 위하여, 캐스케이드 열전대에 대한 목표온도에 5 ℃ 를 보정값으로서 더해도, 열전대가 부착된 웨이퍼의 검출온도가 실제로 5 ℃ 높아지지 않는 경우가 많아, 수회의 조정작업의 반복이 필요하게 된다.
또한, 도 7 의 구성에 있어서, 열전대가 부착된 웨이퍼 (118) 는 가열 영역마다 설치된 히터 열전대 (115) 및 캐스케이드 열전대 (116) 에 대응하는 위치에 각각 배치되어 있었는데, 그 이외의 웨이퍼의 온도를 측정하기 위하여, 도 8 과 같이 열전대가 부착된 웨이퍼를 복수매 증가시켜 배치하고, 그것들에 의하여 검출된온도를 동일하게 온도 제어기 (119) 에 삽입한 경우의, 캐스케이드 열전대와 열전대가 부착된 웨이퍼의 검출온도의 관계의 한 예가 도 11 에 나타내는 바와 같이 고려된다. 이 경우, 각 가열 영역을 대표하는 위치에 배치된 열전대가 부착된 웨이퍼 (118) 의 검출온도 (Δ) 는 목표온도와 일치하고 있으나, 그 이외의 위치에 배치된 열전대가 부착된 웨이퍼의 검출온도 (▲) 는 목표온도에 대하여 오차를 발생시키고 있다. 이렇게 되면, 열처리의 품질에 차이가 생겨버려, 제품으로서 일정수준 이상의 품질을 보증할 수 있는 성과물의 제조비율이 저하되는 원인이 된다. 이 대책으로서, 웨이퍼 영역의 온도차를 가능한 한 없애고 균일하게 하도록, 캐스케이드 열전대 (116) 에 대한 목표온도를 다시 보정하는 방법이 있다.
예를 들면, 도 11 에 있어서와 같이, CL 영역과 L 영역 사이에 설치한 열전대가 부착된 웨이퍼의 검출온도가 목표온도에 대하여 3 ℃ 높은 경우, 1 ℃ 정도 CL 영역과 L 영역의 캐스케이드 열전대에 대한 목표온도에서 보정값으로서 감한다. 이 경우, 보정값을 3 ℃ 로 하지 않고 1 ℃ 정도로 한 것은, 앞의 과정과 마찬가지로 오차인 3 ℃ 를 캐스케이드 열전대에 대한 목표온도의 보정값으로 사용하면, 이번에는 가열 영역에 대응한 열전대가 부착된 웨이퍼의 검출온도가 목표온도에 대하여 오차가 커져, 결과적으로 웨이퍼 영역의 온도차를 없앤다는 목적을 달성할 수 없기 때문이다. 또한, 보정값을 1 ℃ 정도로 한 것은, CL 영역과 L 영역 사이에 설치한 열전대가 부착된 웨이퍼의 검출온도는 CL 영역과 L 영역 각각으로의 보정의 영향을 받기 때문에, 가열 영역간의 간섭의 정도 등의 정보가 불명확한 경우에는, 보정값을 몇번 조정할 필요가 있으므로, 먼저 그 초기값을 1 ℃ 정도로 한다는 의미이다.
도 8 에 나타나는 바와 같이 구성한 경우, 모든 열전대가 부착된 웨이퍼의 검출온도가 목표온도에 대한 오차를 작게 하도록 조정 (예를 들면, 숙련작업자에 의하여 조정) 된 경우에 있어서의 캐스케이드 열전대와 열전대가 부착된 웨이퍼와의 검출온도의 관계의 한 예를 도 12 에 나타낸다. 이 경우, 가열 영역에 대응한 열전대가 부착된 웨이퍼의 검출온도 (Δ) 는 목표온도와 약간 일치하지 않게 되었으나, 모든 열전대가 부착된 웨이퍼의 (Δ, ▲) 에 있어서의 목표온도와의 오차가 도 11 의 경우에 비하여 전체로서 감소하고 있다 (화살표로 표시되는 편차의 폭이 작다). 이로 인하여, 제품으로서 일정수준 이상의 품질을 보증할 수 있는 성과물의 수를 증가시킬 수 있다. 그러나, 도 12 와 같이 열전대가 부착된 웨이퍼에 있어서의 목표온도와의 오차를 전체적으로 작게 하려면, 숙련된 작업자의 존재가 필요하며, 또한 숙련작업자라도 몇번이고 반복조정을 하기 때문에, 많은 조정시간을 필요로 하고 있는 것이 현상황이다.
상술한 종래의 열처리장치용 균열조정방법은 열처리장치의 웨이퍼 영역을 복수의 가열 영역으로 분할하여, 전체 가열 영역에 관하여 실제로 목표온도를 설정하여 온도제어를 행하는 영역의 온도를 노 주변의 캐스케이드 열전대 등의 온도검출장치에 의하여 검출하고, 검출한 온도에 의하여 노내에 배치된 피처리체가 목표온도로 처리되도록 가열제어하도록 하고 있는데, 온도검출장치에 대한 설정온도의 결정은 숙련작업자의 경험이나 시행에 의존하고 있기 때문에, 해당하는 능력이 있는인원에 제한이 있고, 설정시간도 많이 필요하게 된다는 문제가 있다.
본 발명은 상기 문제를 해결하기 위하여 이루어진 것으로, 숙련작업자가 없더라도, 피처리물의 전체 영역에 걸쳐 간단히 단시간에, 또한 오차를 작게 하여 목표온도로 조정 (균열조정) 할 수 있으며, 컴퓨터 시스템에 의하여 자동화도 용이하게 행할 수 있는 온도제어방법, 열처리장치 및 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 열처리장치용 균열조정방법이 적용된 종형확산로의 실시형태를 나타내는 구성도이다.
도 2 는 도 1 에 의하여 나타나는 종형확산로의 외벽의 내부를 나타내는 확산도.
도 3 은 프로파일 열전대(熱電對)의 한 예를 나타내는 도.
도 4 는 캐스케이드 열전대의 한 예를 나타내는 도.
도 5 는 매엽장치(枚葉裝置)를 나타내는 도로서, (a) 는 측면도, (b) 는 가열 영역을 나타내는 평면도.
도 6 은 열처리장치중의 전형적인 종래예의 하나인 종형확산로를 나타내는 구성도.
도 7 은 도 6 의 종형확산로에 수납된 웨이퍼의 가열 영역에 대응하여 열전대가 부착된 웨이퍼를 배치한 부분을 나타내는 도.
도 8 은 도 6 의 종형확산로에 수납된 웨이퍼의 가열 영역 및 그 사이의 영역에 대응하여 열전대가 부착된 웨이퍼를 배치한 부분을 나타내는 도.
도 9 는 도 7 과 같이 설정된 열처리장치에 있어서, 캐스케이드 열전대의 검출온도를 웨이퍼처리의 목표온도와 일치하도록 온도제어를 행한 경우의, 캐스케이드 열전대와 열전대가 부착된 웨이퍼와의 검출온도의 관계를 나타내는 도.
도 10 은 도 9 에 나타나는 상태를 개량하기 위하여, 캐스케이드 열전대의 검출온도가 보정된 목표온도와 일치하도록 온도제어를 한 경우의 캐스케이드 열전대와 열전대가 부착된 웨이퍼와의 검출온도의 관계를 나타내는 도.
도 11 은 도 10 에 나타난 상태에 있어서, 웨이퍼의 가열 영역에 대응한 위치 이외의 위치에 열전대가 부착된 웨이퍼를 증가 배치한 경우의, 캐스케이드 열전대와 열전대가 부착된 웨이퍼와의 검출온도의 관계를 나타내는 도.
도 12 는 도 11 에 나타나는 상태를 개량하기 위하여, 캐스케이드 열전대의 검출온도를 숙련작업자가 선택한 목표온도와 일치하도록 온도제어를 한 경우의 캐스케이드 열전대와 열전대가 부착된 웨이퍼와의 검출온도의 관계를 나타내는 도.
* 도면의 주요부분에 대한 부호의 설명 *
6A ~ 6F : 방사온도계 10 : 종형확산로
11 : 외벽 12 : 균열관
13 : 반응관 14 : 히터
7A ~ 7C, 15a, 15b, 15c, 15d : 히터 열전대
16a, 16b, 16c, 16d, 304 : 캐스케이드 열전대
18a, 18a', 18b, 18b', 18b'', 18c, 18c', 18d : 열전대가 부착된 웨이퍼
17 : 보트 19 : 온도 제어기
200 : 프로파일 열전대 201 : 세라믹관
300 : 히터 제어용 열전대 (히터 열전대)
상술한 과제를 해결하기 위하여, 본 발명과 관련된 온도제어방법은 소정위치에서의 검출온도를 그 목표온도로 하도록, 2 개 이상의 가열 영역을 갖는 가열장치를 제어하는 온도제어방법으로, 상기 가열 영역의 수보다 많으며, 또한 각 가열 영역에 있어서 하나 이상의 소정위치에서의 온도를 검출하며, 검출된 복수의 소정위치에 있어서의 검출온도의 최대값과 최소값 사이에 상기 목표온도가 포함되도록 상기 가열장치를 제어하는 것을 특징으로 하는 것이다.
이와 같은 구성에 의하면, 숙련작업자가 없더라도 피처리물의 전체 영역에 걸쳐 간단히 단시간에, 또한 오차를 작게 하여 목표온도로 조정 (균열조정) 할 수 있다. 본 발명은 예를 들면, 복수의 가열 영역을 가지며, 또한 복수의 열전대가 부착된 웨이퍼 위치에서의 온도가 검출될 수 있는 종형 CVD 장치나 매엽(枚葉)장치 등에 용이하게 적용할 수 있다.
또한, 본 발명의 온도제어방법에 있어서 각 영역에 대응하는 제 1 소정위치에 제 1 온도검출기를 구비하며, 상기 제 1 온도검출기에 의한 검출온도를 제 1 목표온도로 하도록 상기 가열장치를 제어하는 온도제어방법에 이용되며, 제 1 소정위치보다 피처리물에 가까운 제 2 소정위치에 제 2 온도검출기를 구비하며, 상기 제 1 온도검출기에 있어서의 상기 제 1 목표온도를 변화시킨 경우에, 상기 제 2 온도검출기의 검출온도가 변화하는 정도를 나타내는 계수의 행렬인 간섭행렬 (M), 및 상기 제 2 온도검출기에 있어서의 제 2 목표온도와 상기 제 2 온도검출기에 의한 검출온도와의 차 (P0) 를 취득하고, 이들 간섭행렬 (M) 과 오차 (P0) 에 기초하여, 상기 제 1 목표온도를 보정하는 것을 특징으로 하는 것이다.
이러한 구성에 의하면, 숙련작업자가 없더라도 피처리물의 전체 영역에 걸쳐 간단히 단시간에, 또한 오차를 작게 하여 목표온도로 조정 (균열조정) 할 수 있으며, 컴퓨터 시스템에 의하여 자동화도 용이하게 행할 수 있다. 또한, 실시형태에 있어서 제 1 온도검출기에는 캐스케이드 열전대가 상당하며, 제 2 온도검출기에는 웨이퍼 (열전대가 부착된 웨이퍼) 에 부착된 열전대가 상당한다. 그리고 이 구성에 의하면, 한번 취득한 간섭행렬 (M) 과 오차 (P0) 에 기초하여 캐스케이드 열전대의 목표온도가 보정되면서 온도제어가 이루어진다.
또한, 본 발명의 온도제어방법은 상기 보정된 제 1 목표온도를 이용하여 온도제어를 행함으로써, 새로운 오차 (P0') 를 구하고, 이 오차 (P0') 와 상기 간섭행렬 (M) 을 이용하여, 상기 보정된 상기 제 1 목표온도를 다시 보정하는 것을 특징으로 하는 것이다.
이러한 구성에 의하면, 더 정밀도 높게 온도제어를 행할 수 있어, 피처리물을 더 정밀도 높게 원하는 온도로 가열할 수 있다.
또한 본 발명의 온도제어방법은 처리실과, 하나 이상의 가열 영역을 가지며, 상기 처리실내에 설치된 피처리물을 가열하는 가열장치와, 상기 가열장치에 의한 가열온도를 제 1 소정위치에서 검출하기 위하여, 각 영역에 하나 이상 설치한 제 1 온도검출기를 구비하며, 상기 제 1 온도검출기에 의하여 검출된 제 1 검출온도와, 이 제 1 검출온도에 관한 제 1 목표온도에 기초하여 상기 가열장치를 제어하는 온도제어방법에 있어서, 상기 가열 영역의 수보다 많고, 제 1 소정위치보다 피처리물에 가까운 제 2 소정위치에 있어서 상기 가열장치에 의한 가열온도를 검출하는 복수의 제 2 온도검출기를 구비하며, 상기 제 2 온도검출기에 의하여 검출되는 제 2 검출온도와 이 제 2 검출온도에 관한 제 2 목표온도를 비교하여 상기 제 1 목표온도의 보정값을 취득하고, 상기 보정값에 의하여 상기 제 1 목표온도를 보정하여 온도제어를 행하는 것을 특징으로 하는 것이다.
또한 본 발명의 온도제어방법에 있어서, 상기 보정값의 취득은 실제로 피처리기판을 처리하는 실프로세스 전에 행해지는 것을 특징으로 하는 것이다.
이러한 구성에 의하면, 실프로세스중에 있어서는 제 2 온도검출기를 설치할 필요가 없고, 온도검출기를 설치함으로 인한 피처리물로의 악영향을 제거할 수 있다.
또한 본 발명과 관련된 열처리장치는 처리실과, 소정위치에서의 검출온도를 그 목표온도로 하도록 온도제어되는, 2 개 이상의 가열 영역을 갖는 가열장치와, 상기 가열 영역의 수보다 많고, 또한 각 가열 영역에 있어서의 하나 이상의 소정위치에 있어서의 온도를 검출하는 복수의 온도검출기와, 상기 복수의 온도검출기에 의한 복수의 검출온도의 최대값과 최소값 사이에 상기 목표온도가 포함되도록, 상기 가열장치를 제어하는 제어장치를 구비하여 이루어지는 것이다.
이러한 구성에 의하면, 숙련작업자가 없더라도 피처리물의 전체 영역에 걸쳐 간단히 단시간에, 또한 오차를 작게 하여 목표온도로 조정 (균열조정) 할 수 있는 열처리장치를 제공할 수 있다.
또한 본 발명과 관련된 반도제장치의 제조방법은 소정위치에서의 검출온도를 그 목표온도로 하도록, 2 개 이상의 가열 영역을 갖는 가열장치를 제어하고, 피처리기판에 가열처리를 하는 반도체장치의 제조방법으로, 상기 가열 영역의 수보다 많고, 또한 각 가열 영역에 있어서의 하나 이상의 소정위치에서의 온도를 검출하고, 검출된 복수의 소정위치에 있어서의 검출온도의 최대값과 최소값 사이에 상기 목표온도가 포함되도록 상기 가열장치를 제어하는 것을 특징으로 하는 것이다.
이러한 구성에 의하면, 숙련작업자가 없더라도 피처리물의 전체 영역에 걸쳐 간단히 단시간에, 또한 오차를 작게 하여 목표온도로 조정 (균열조정) 할 수 있는 반도체장치의 제조방법을 제공할 수 있다.
발명의 실시형태
이하, 본 발명의 실시형태에 관하여 첨부도면에 기초하여 설명한다.
본 발명의 가장 기본적인 형태는 소정위치에서의 검출온도를 그 목표온도로 하도록, 하나 이상의 가열 영역을 갖는 가열장치를 제어하는 온도제어방법에 있어서, 상기 가열 영역의 수보다 많은 복수의 소정위치에서의 온도를 검출하고, 검출된 복수의 검출온도의 최대값과 최소값 사이에 상기 목표온도가 포함되도록 상기 가열장치를 제어하도록 하는 데 있는데, 이하에 설명하는 실시형태에 있어서는 이것을 기본구성으로 하여, 복수의 검출온도와 목표온도와의 차의 평균값이 최소가 되도록 온도제어를 다시 행하는 경우의 형태에 관하여 설명한다.
실시형태 1
도 1 은 본 발명의 온도제어방법이 적용된 열처리장치의 실시형태인 종형확산로를 나타내는 구성도, 도 2 는 도 1 의 종형확산로의 외벽의 내부를 나타내는 확산도이다. 도 1 및 도 2 에 나타낸 종형확산로 (10) 는 외벽 (11) 중에 배치된 균열관 (12) 과 반응관 (13) 과, 노내를 가열하기 위한 히터 (14) 와, 히터 (14) 의 온도를 검출하는 히터 열전대 (15a, 15b, 15c, 15d) 와, 균열관 (12) 과 반응관 (13) 사이의 온도를 검출하는 캐스케이드 열전대 (16a, 16b, 16c, 16d) 와, 웨이퍼온도 (웨이퍼 및 웨이퍼가 배치된 영역의 온도) 를 검출하기 위한 열전대가 부착된 웨이퍼 (18a, 18a', 18b, 18b', 18b'', 18c, 18c', 18d) 를 포함하는 복수의 웨이퍼를 탑재한 보트 (17) 와, 히터 열전대 (15a, 15b, 15c, 15d) 및 캐스케이드 열전대 (16a, 16b, 16c, 16d) 의 검출온도와 목표온도(Y) 로부터 히터 (14) 로의 조작량 (Z; 전력값) 을 구하는 온도 제어기 (19) 로 구성되어 있다. 또한 상기 구성에 있어서, 캐스케이드 열전대 (16a, 16b, 16c, 16d) 는 본 발명의 제 1 온도검출기를 구성하고, 열전대가 부착된 웨이퍼 (18a, 18a', 18b, 18b', 18b'', 18c, 18c', 18d) 에 있어서의 열전대는 본 발명의 제 2 온도검출기를 구성한다.
상술한 예에 있어서는, 노내의 웨이퍼 영역의 온도를 고정밀도로 제어하기위하여, 노내는 4 개의 가열 영역, 즉 상부로부터 순서대로 U, CU, CL, L 영역으로 분할되어 있다. 각 영역에 있어서는 도시하지 않은 그들 히터 단자간에 고주파전력이 인가가능하게 되어 있으며, 각 영역마다 고주파 전력량을 변경하여 인가할 수 있다. 이로 인하여, 각 영역마다 온도제어가 가능하며, 전체 영역에 걸쳐 균일하게 또는 원하는 온도경사를 지게 하여 온도조정을 하는 것이 가능하다. 그리고, 이들 U, CU, CL, L 영역의 각각에 대응하여 히터 열전대 (15a, 15b, 15c, 15d) 와 캐스케이드 열전대 (16a, 16b, 16c, 16d) 가 각각 설치되어 있다. 또한, 보트 (17) 에 탑재된 웨이퍼중, 이들 U, CU, CL, L 영역을 대표하는 위치에 열전대가 부착된 웨이퍼가 1 장씩 (18a, 18b, 18c, 18d), U, CU 영역간 및 CL, L 영역간에는 각각 1 장씩, CU, CL 영역간에는 2 장으로 합계 8 장이 배치되어 있다.
이 종형확산로 (10) 에 있어서의 웨이퍼 영역의 균열조정방법에 있어서는, 먼저 실제로 제품 (반도체장치) 을 제조하기 전준비로서, 제품제조시에 행해지는 온도제어에 있어서의 목표온도의 보정값을 취득하는 것부터 행해진다. 이 목표온도의 보정값은 웨이퍼 영역의 온도를 균열하게 하기 위하여 캐스케이드 열전대의 검출온도의 목표온도에 대하여 이용된다. 즉, 실제의 제품제조시 행해지는 온도제어에 있어서는, 열전대가 부착된 웨이퍼의 위치에는 통상의 제품용 웨이퍼가 배치되어, 웨이퍼 그 자체의 온도검출은 불가능하다. 그래서, 온도 제어기 (19) 는 항상 배치되어 있는 캐스케이드 열전대 (16a, 16b, 16c, 16d) 의 검출온도의 목표온도에 대하여 상기 보정값을 적용한 온도제어를 행함으로써, 웨이퍼 영역의 온도를 균열하게 온도제어를 행할 수 있다. 물론, 어떠한 방법으로 웨이퍼영역의 온도를 항상 측정할 수 있는 구성이면, 그것을 캐스케이드 열전대 대신에 제어함으로써 제어성능을 향상시킬 수 있음은 당연하다.
다음으로, 종형확산로 (10) 의 웨이퍼 영역에 대한 균열조정방법의 원리에 관하여 순서대로 설명한다. 먼저, 제어에 사용하는 캐스케이드 열전대 (16a, 16b, 16c, 16d) 의 검출온도와, 균열조정의 목적인 웨이퍼 영역의 온도를 검출하기 위하여 배치된 열전대가 부착된 웨이퍼 (18a, 18a', 18b, 18b', 18b'', 18c, 18c', 18d) 의 검출온도와의 관계를 파악할 필요가 있다. 상술한 종형확산로 (10) 에 있어서, 8 장의 열전대가 부착된 웨이퍼의 검출온도는 4 개의 가열 영역인 U, CU, CL, L 영역에 대응하는 히터 열전대 (15a, 15b, 15c, 15d) 에 온도검출되는 히터 (14) 로부터의 영향을 받는다. 그 영향의 정도를 이하에 서술하는 바와 같은 방법으로 수치화한다.
먼저, 4 개의 가열 영역인 U, CU, CL, L 영역에 대응하는 캐스케이드 열전대 (16a, 16b, 16c, 16d) 의 검출온도를 웨이퍼 처리의 목표온도와 일치하도록 제어한다. 이 때, 엄밀히 목표온도와 동일할 필요는 없으나, 온도변화는 통상, 제어를 행하는 온도대에 따라 다른 특성을 보이므로, 해당하는 목표온도에서 크게 벗어나지 않는 온도대에서 영향정도를 수치화할 필요가 있다. 모든 영역의 온도가 안정된 후에, 하나의 영역, 예를 들면 U 영역의 캐스케이드 열전대에 대한 목표온도에 수 ℃ (예를 들면, 10 ℃) 를 더한다. 그 후, 충분히 시간이 경과하여 온도가 안정되었을 때의 8 장의 열전대가 부착된 웨이퍼의 검출온도의 변화량 (온도가 상승한 경우에는 정, 하강한 경우에는 부의 수로 취급한다) 을 기록한다. 이 결과로부터, U 영역의 캐스케이드 열전대에 대한 목표온도에 더한 변화량을 ΔTu로 하고, 그 때의 8 장의 열전대가 부착된 웨이퍼의 검출온도의 변화량을 상부로부터 순서대로 ΔPU1~ ΔPU6으로 하면, 이하와 같이 나타낼 수 있다. 즉,
ΔPU1= αU1×ΔTU
ΔPU2= αU2×ΔTU
···= ····
···= ····
ΔPU8= αU8×ΔTU
상술의 경우, αU1~ αU8은 U 영역의 캐스케이드 열전대에 대한 목표온도의 변화가 8 장의 열전대가 부착된 웨이퍼의 검출온도에 주는 영향의 정도를 나타내는 계수로서, 수치가 클수록 영향이 큼을 나타낸다. 마찬가지로, CU 영역의 캐스케이드 열전대에 대한 목표온도에 더한 변화량을 ΔTCU로 하고, 그 때의 8 장의 열전대가 부착된 웨이퍼 (18) 의 검출온도의 변화량을 상부로부터 순서대로 ΔPCU1~ ΔPCU8로 하면, 이하와 같이 나타낼 수 있다. 즉,
ΔPCU1= αCU1×ΔTCU
ΔPCU2= αCU2×ΔTCU
···= ····
···= ····
ΔPCU8= αCU8×ΔTCU
또한, CL 영역에 관해서는
ΔPCL1= αCL1×ΔTCL
ΔPCL2= αCL2×ΔTCL
···= ····
···= ····
ΔPCL8= αCL8×ΔTCL
또한, L 영역에 관해서는
ΔPL1= αL1×ΔTL
ΔPL2= αL2×ΔTL
···= ····
···= ····
ΔPL8= αL8×ΔTL
로 표시할 수 있다.
상술의 결과로부터, 8 장의 열전대가 부착된 웨이퍼의 검출온도의 변화량을 ΔP1~ΔP8로 하면,
이 되며, 8 장의 열전대가 부착된 웨이퍼의 검출온도의 변화량은 각 영역의 캐스케이드 열전대에 대한 목표온도의 변화를 계수배한 것의 합으로 나타낼 수 있다. 따라서, 8 장의 열전대가 부착된 웨이퍼의 검출온도를 목표온도에 근접하도록 변화시키려면, 상기 관계식을 이용하여 각 영역의 캐스케이드 열전대에 대한 목표온도로의 보정값을 결정할 필요가 있다. 상기 관계식을 행렬식에 의하여 나타내면, 다음식 (1) 과 같이 된다.
상기 식 (1) 에 있어서, 우변의 제 1 항의 행렬을 간섭행렬 (캐스케이드 열전대에 대한 목표온도의 변화가 열전대가 부착된 웨이퍼의 검출온도에 주는 영향의 정도를 나타내는 계수의 행렬) 이라 부르며, M 으로 하고, 우변의 제 2 항의 열 벡터 (캐스케이드 열전대에 대한 목표온도의 변화량) 를 ΔC 로 하고, 좌변의 열 벡터 (열전대가 부착된 웨이퍼의 검출온도의 변화량) 를 ΔP 로 표시하면, 상기 식(1) 은
ΔP = M ×ΔC ···(2)
이 된다. 이렇게 하여, 제어에 사용하는 캐스케이드 열전대와, 목적인 열전대가 부착된 웨이퍼의 검출온도의 관계에 관하여 수치화할 수 있다. 단, 이 수치는 여러가지 요인에 의하여 오차를 포함하고 있는 경우가 있으므로, 더 정밀도를 높일 필요가 있는 경우나, 조정시간에 여유가 있는 경우에는, 상기 간섭행렬의 작성을 수회 실행하여 그 평균값을 사용해도 됨은 당연하다.
다음으로, 실제로 조정을 하기 전에, 캐스케이드 열전대의 검출온도를 웨이퍼 처리의 목표온도와 일치하도록 제어한 경우의, 각 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차를 취득한다. 이 때, 각 열전대가 부착된 웨이퍼의 검출온도가 목표온도보다 높은 경우에는 오차를 정의 수로 하고, 목표온도보다 낮은 경우에는 오차를 부의 수로서 취급한다. 8 장의 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차를 상부의 가열 영역으로부터 순서대로 E1~E8로 하여, 하기 식 (3) 과 같은 열 벡터 (P0) 로서 나타낼 수 있다.
다음으로, 실제 8 장의 열전대가 부착된 웨이퍼 (18a, 18a', 18b, 18b', 18b'', 18c, 18c', 18d) 에 의한 검출온도를 목표온도에 근접시키기 위한 조정을 한다. 조정을 할 때에, 목적인 8 장의 열전대가 부착된 웨이퍼의 검출온도가 어느정도 목표온도에 근접하였는지를 평가하기 위한 평가기준이 필요하게 된다. 그래서, 제품으로서 일정수준 이상의 품질을 보증할 수 있는 성과물의 수를 증가시키는 것을 목적으로 하여, 8 장의 열전대가 부착된 웨이퍼 전체에 있어서, 목표온도에 대한 오차가 최소가 되도록, 각 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차의 2 승의 합을 평가식으로 하여, 이것이 최소가 되도록 조정한다. 다른 평가기준, 예를 들면 오차의 절대값의 합을 최소로 하도록 조정하는 경우에도, 이제부터 기술하는 방법을 응용할 수 있다. 상술한 평가식을 나타내면,
J = ｜P0+ ΔP｜2··· (4)
가 된다. 이 평가식 J 에 있어서의 우변의 내용은 조정전의 8 장의 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차인 P0과, 조정에 의하여 변화하는 8 장의 열전대가 부착된 웨이퍼의 검출온도의 변화량인 ΔP 의 합을 나타내며, 조정후의 8 장의 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차를 나타내고 있다. 상기 평가식 J (식 4) 에 전술한 식 (2) 을 적용하면,
J = ｜P0+ [M ×ΔC]｜2··· (5)
가 되며, 행렬의 전치를 이용하면,
J = [P0+ [M ×ΔC]]T× [P0+ [M ×ΔC]] ··· (6)
가 된다 (「T」는 행렬의 전치를 나타낸다). 또한, 전술한 식 (1) 및 식 (3) 을 이용하면, 하기 식 (7) 과 같이 된다.
다음으로, 평가식 J 를 최소로 하기 위하여 ΔC 의 각 요소 ΔTU, ΔTCU, ΔTCL, ΔTL을 구하기 위하여, 평가식 J 를 ΔC 의 각 요소 ΔTU, ΔTCU, ΔTCL, ΔTL에 대하여 편미분한다. 먼저, 평가식 J 를 ΔTU에 대하여 편미분하면, 다음 식 (8) 이 된다.
상기와 마찬가지로, 평가식 J 를 ΔTCU, ΔTCL, ΔTL에 대하여 각각 편미분하면, 다음 식 (9), (10), (11) 이 얻어진다.
이와 같이, 평가식 J 를 ΔT 의 각 요소 ΔTU, ΔTCU, ΔTCL, ΔTL에 대하여 편미분한 결과에 기초하여,
∂J/∂ΔTU= 0
∂J/∂ΔTCU= 0
∂J/∂ΔTCL= 0
∂J/∂ΔTL= 0
로 한 식은 ΔC 의 각 요소 ΔTU, ΔTCU, ΔTCL, ΔTL을 변수로 하는 4 원 1 차 방정식이 되며, 이 4 식을 연립방정식으로 하여 푼 해, ΔTU, ΔTCU, ΔTCL, ΔTL은 평가식 J 를 최소로 하는, 즉 각 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차의 2 승의 합을 최소로 하는 캐스케이드 열전대에 대한 목표온도의 보정값이다.
다음으로, 상술한 4 원 1 차 연립방정식의 해법을 나타낸다. 먼저, ∂J/∂ΔTU= 0 으로 한 식은 다음식 (12) 로 나타낼 수 있다.
마찬가지로, ∂J/∂ΔTCU= 0, ∂J/∂ΔTCL= 0, ∂J/∂ΔTL= 0 으로 한 식은 다음 식 (13), (14), (15) 로서 나타낼 수 있다.
상기 4 개의 식은 행렬을 이용하여 (16) 식으로 나타낼 수 있다.
상기 식 (16) 에 있어서, 좌변의 제 1 항의 행렬은 식 (2) 에 있어서의 간섭행렬 (M) 을 사용하여 (17) 식으로 나타낼 수 있다.
또한, 우변의 열 벡터는 식 (2) 에 있어서의 간섭행렬 (M) 및 식 (3) 에 있어서의 조정전의 8 장의 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차 (P0) 를 사용하여 (18) 식으로 나타낼 수 있다.
따라서, 식 (16) 의 연립방정식은 (19) 식으로 나타낼 수 있으며,
양변의 왼쪽으로부터 역행렬 [MT×M]-1을 곱하면 (20) 식이 된다.
식 (20) 의 우변에 있어서의 M 및 P0는 간섭행렬 및 조정전의 8 장의 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차로서 이미 취득한 수치이므로, 그 값을 식 (20) 에 대입함으로써 ΔTU, ΔTCU, ΔTCL, ΔTL이 구해진다.
이렇게 산출한 ΔTU, ΔTCU, ΔTCL, ΔTL이 제품으로서 일정수준 이상의 품질을 보증할 수 있는 성과물의 수를 증가시키는 것을 목적으로 한 평가식 J 를 최소로 하기 위한 캐스케이드 열전대에 대한 목표온도의 보정값이다. 상술한 예에 있어서는, 평가식 J 를 최소로 하는 ΔC 의 각 요소 ΔTU, ΔTCU, ΔTCL, ΔTL을 구하기 위하여 편미분에 의하여 작성한 연립방정식을 푸는 방법을 순서대로 설명하였는데, 실제의 작업에서는 연립방정식을 풀 필요은 없으며, 간섭행렬 (M) 및 조정전의 8 장의 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차 (P0) 를 취득하고, 그 값을 상기 식 (20) 에 대입함으로써, 캐스케이드 열전대에 대한 목표온도의 보정값을 구할 수 있다. 마지막으로, 구해진 보정값을 사용하여 제어를 행하고, 조정의 결과를 확인한다.
도 1 및 도 2 에 나타나는 구성에 있어서, 각 가열 영역 (U, CU, CL, L 영역) 의 캐스케이드 열전대에 대한 목표온도에 각각 상기에서 산출한 보정값, ΔTU, ΔTCU, ΔTCL, ΔTL을 더한다. 그리고, 이 목표온도와 캐스케이드 열전대의 검출온도가 일치하도록 제어한다. 충분히 시간이 경과하여 온도가 안정된 시점에서, 8 장의 열전대가 부착된 웨이퍼의 검출온도와 본래의 목표온도와의 오차를 확인한다. 각각의 오차가 허용범위내이면 조정은 종료된다. 만일 오차가 허용범위를 초과해 있었던 경우에는, 추가 조정을 행한다. 추가 조정의 순서는 상기의 경우와 동일하나, 그 때 1 회째의 조정에서는 조정전의 8 장의 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차를 취득하여 P0으로 하였으나(식 (3)), 추가조정에서는 1 회째의 조정결과의 확인에 있어서의 8 장의 열전대가 부착된 웨이퍼의 검출온도와 본래의 목표온도와의 오차를 각각 취득하여 P0으로서 사용한다. 나중에는 상기와 마찬가지로, 식 (20) 에 대입하여 ΔTU, ΔTCU, ΔTCL, ΔTL을 구하여 이 ΔTU, ΔTCU, ΔTCL, ΔTL을 1 회째의 조정으로 보정한 각 가열 영역의 캐스케이드 열전대에 대한 목표온도에 추가로 더한다. 그리고, 이 목표온도와 캐스케이드 열전대의 검출온도가 일치하도록 제어하고, 재조정의 결과를 확인한다. 통상은 1 ~ 2 회, 많게는 3 회 이내의 조정으로 양호한 결과를 얻을 수 있으나, 그래도 허용범위를 넘는 경우에는 간섭행렬의 취득부터 재실행하는 것이 바람직하다.
이상 설명한 온도제어방법, 열처리장치는 반도체 제조장치에 있어서의 반도체 제조방법으로서 이용된다.
예를 들면, 확산장치에 적용된 경우의 확산 프로세스에 관해서는 이하와 같은 것이 있다.
① 파이로제닉 산화
수소가스를 산소가스에 의하여 연소시켜 수증기를 생성하고, 그 수증기를 반응실에 도입하여 웨이퍼 또는 웨이퍼상에 퇴적되어 있는 막을 산화한다.
처리온도는 700 ~ 1000 ℃ 이며, 압력은 상압에서 처리된다. 산화속도를 고려하면, 적합한 처리온도로는 800 ~ 1000 ℃ 이다.
② 드라이 산화
산소가스를 반응실내에 도입하여 웨이퍼 또는 웨이퍼상에 퇴적되어 있는 막을 산화한다. 처리온도는 700 ~ 1000 ℃ 에서 상압으로 처리된다. 산화속도를 고려하면, 적합한 처리온도로는 800 ~ 1000 ℃ 이다.
③ 인확산
삼염화인 (POCl3), 산화가스 및 질소가스를 캐리어가스로 하여, 반응실내에 도입한다. 처리온도는 800 ~ 1000 ℃ 에서 상압으로 처리된다.
④ 어닐 처리
질소가스 등의 불활성 가스를 반응실내로 도입하고, 처리온도는 800 ~ 1100 ℃, 압력은 상압에서 처리된다.
반도체장치에 있어서, 상기 프로세스 ①, ② 는 소자간의 절연분리, 전극 또는 배선의 층간분리, MOSFET 의 게이트 산화막, DRAM 의 메모리셀 축전용량부, 불순물 확산 및 이온주입의 마스크, 표면 불활성화와 보호 등에 널리 이용된다. 또한 상기 프로세스 ③ 에서는, 게이트 전극, 배선의 폴리실리콘막으로의 도핑, 저항체나 콘택트부로의 도핑 등에 이용된다. 또한 상기 프로세스 ④ 에서는, 불순물층으로의 불순물을 결정내부로 이동시키는 데 이용된다.
실시형태 2
실시형태 1 에서는 실프로세스 전에 보정값을 구하는 경우에 관하여 설명하였는데, 실프로세스중에 직접 보정값을 구하도록 해도 된다. 실시형태 2 는 실프로세스 전에 간섭행렬 (M) 만을 구하여, 실프로세스인 기판처리중에 8 장의 열전대가 부착된 웨이퍼의 검출온도와 목표온도와의 오차 (P0) 를 취득하고, 식 (20) 에 대입함으로써, 캐스케이드 열전대에 대한 목표온도의 보정값을 구하고, 이 구해진 보정값을 목표온도에 더하여 온도제어할 수 있다.
실시형태 3
실시형태 2 에서는, 열전대가 부착된 웨이퍼에 있어서는 열전대가 기판처리중에 노출되게 되므로, 금속오염이 발생할 우려가 있다. 그래서, 열전대가 부착된 웨이퍼로 바꾸어, 노내에 프로파일 열전대를 삽입하도록 해도 된다. 프로파일 열전대 (200) 는, 예를 들면 도 3 에 나타나는 바와 같이, 석영관 또는 SiC 등의 세라믹관 (201) 으로 열전대를 피복하고 있는 구조를 가지므로, 열전대 (204) 에 의한 금속오염을 저감할 수 있다. 세라믹관 (201) 중에는 복수 (8 개) 의 열전대 (204) 가 열전대 봉입부 (202) 에 의하여 봉입되며, 그 온도검출신호가 배선 (203) 을 통하여 얻어진다. 각 열전대는 실시형태 1 에 나타낸 열전대가 부착된 웨이퍼 각각에 대응하는 위치 (높이 위치) 에 설치되어 있다. 이 프로파일 열전대는 단일관으로 구성되며, 비교적 공간이 좁은 반응실내에 삽입하는 데 적합하다. 또한, 이것을 복수 설치함으로써 더 많은 수의 위치에서의 온도검출도 가능하게 된다.
실시형태 4
또한, 실프로세스에서 검출온도와 목표온도와의 오차를 검출하는 경우에, 도 4 에 나타내는 바와 같은 히터 열전대 (히터 제어용 열전대 ; 300) 로서, 캐스케이드 열전대 (304) 를 8 개 설치하여, 이 캐스케이드 열전대의 검출온도와 그 목표온도와의 차를 오차 (P0) 로서 취득하고 식 (20) 에 대입함으로써 목표온도의 보정값을 구하고, 이 구해진 보정값을 목표온도에 더하여 온도제어하도록 해도 된다. 또한, 도 4 에 나타내는 히터 제어용 열전대 (300) 는 캐스케이드 열전대 (304) 가 봉입된 석영 또는 SiC 의 세라믹관 (301) 을 열전대 봉입부 (305) 에 8 개 병렬하고, 이것을 균열관 (도 1 의 12) 과 반응관 (도 1 의 13) 사이에 완곡시켜 삽입가능하게 한 것이다. 이러한 캐스케이드 열전대 (304) 는 따로따로 세라믹관 (301) 에 봉입되어 있으므로, 캐스케이드 열전대 (304) 상호간의 간섭을 방지할 수 있다. 또한, 이러한 간섭의 우려가 없는 경우에는 하나의 세라믹관에 복수의 열전대를 삽입하도록 해도 된다.
실시형태 5
이상 설명한 실시형태는 모두 실프로세스 전에 간섭행렬 (M) 을 구하도록 한 것인데, 기판처리시간이 길며, 또한 간섭행렬을 구할 때의 다소의 온도승강을 해도 지장이 생기지 않는 반도체장치 등의 가열처리를 하는 경우에는, 실프로세스인 기판처리중에 간섭행렬을 구하고, 또한 오차와 보정값을 구하여 목표온도를 보정하도록 해도 된다.
실시형태 6
이상 서술한 실시형태는 가열 영역이 종방향으로 분할되는 종형장치에 관하여 설명하였는데, 1 장에서 수장까지의 웨이퍼를 처리하고, 가열 영역이 웨이퍼 면내방향으로 분할되는 매엽장치에도 본 발명은 적용할 수 있다.
도 5 는 이 매엽장치를 나타내는 것으로, (a) 는 측면도, (b) 는 복수의 영역을 나타내는 평면도이다. 이 경우, 열전대가 부착된 웨이퍼에 의한 온도검출로 바꾸어 방사온도계를 이용하면 비접촉으로 측정가능하여, 금속오염을 방지하는 것이 용이해진다. 도 5 에 나타내는 매엽장치는 처리실인 반응관 (1a) 을 갖는 가열로 (1) 에 웨이퍼 (기판 (2)) 를 재치하는 서셉터 (4) 가 설치되며, 가열로 (1) 내를 소정의 온도로 가열하면서 반응가스를 공급하여 기판 (2) 상에 박막을 형성한다. 가열원인 히터 (3) 는 가열 영역으로서 ①, ②, ③ 의 영역을 가지며, 각 영역으로부터의 열은 주로 열용량이 있는 기판 (2) 을 지지하는 서셉터 (4) 및 기판 (2), 그리고 가스관 (5) 으로부터 유입되는 반응가스에 흡수된다.
제어용 센서로는, 각 가열 영역 (①②③) 마다 2 개의 방사온도계 (적외선 방사온도계 : 제 2 온도검출기 ; 6A ~ 6F) 및 히터 모니터용 또는 히터 제어용으로 사용되며, 종형장치의 캐스케이드 온도계에 대응하는 히터 열전대 (7A ~ 7C) 가 설치되어 있다. 온도조절기 AD 변환부 (8) 에서는 열전대 신호를 AD 변환하여, 온도조절기 제어부 (9) 로 온도 디지털 데이터를 송신한다. 방사온도계 (6A ~ 6F) 도 마찬가지로, 센서신호를 AD 변환하여 온도조절기 제어부 (9) 로 온도 디지털 데이터를 송신한다. 온도조절기 제어부 (9) 는 수취한 온도 디지털 데이터를이용하여, 제어 (PID 등) 연산을 행하여 히터 파워값 (0 ~ 100 %) 을 결정한다. 이 PID 제어에 있어서 이용되는 목표온도가 기술한 보정값에 의하여 보정되는 구성으로 되어 있다. 또한 사이리스터 제어기 (410) 는 온도조절기 제어부 (9) 로부터의 전기신호 (0 ~ 100 %) 를 수신하여, 사이리스터 점호에 의하여 히터를 가열한다. 또한 온도조절기 제어부 (9) 에는 교류전원 (411) 을 통하여 메인 제어기 (412) 가 접속되는 동시에 온도조절기 표시조작부 (413) 가 접속되어 있다. 또한, 교류전원 (414) 이 방사온도계 (6) 및 온도조절기 제어부 (9) 에 접속되어 있다.
본 실시형태에 있어서의 방사온도계 (6A ~ 6F) 는 피측정물로서의 서셉터 (4) 의 온도를 정확히 측정하고, 서셉터 (4) 의 온도를 제어하기 위하여, 반응관 (1a) 내에 설치된다. 온도센서로서 방사온도계가 사용되는 것은, 비접촉으로 측정할 수 있으며, 또한 응답성이 양호하기 때문이다. 또한, 방사온도계를 열전대로 하면, 그 측정원리로부터 이 열전대를 서셉터에 장착할 필요가 있으며, 따라서 이 경우에는, 서셉터 (4) 를 회전시킬 수 없게 되기 때문이다. 이와 같이, 매엽장치는 종형장치와 영역수가 다르며, 대응하는 히터 열전대 (제 1 온도검출기) 및 방사온도계 (제 2 온도검출기) 의 수도 적절히 변경된다.
이러한 매엽장치에 있어서도, 본 발명을 적용함으로써 웨이퍼의 면내방향으로의 온도균일성을 향상시킬 수 있다.
또한, 종형장치에 있어서 설명한 열전대가 부착된 웨이퍼에 있어서, 역시 동일 웨이퍼 면내에 복수의 열전대를 설치함으로써, 종형장치에 있어서도 면내방향으로의 온도균일성을 향상시키는 것도 가능하다.
이상에 있어서, 본 발명에 의한 피처리체의 영역에 있어서의 온도제어방법의 실시형태에 관하여 설명하였는데, 이들 순서를 실행함으로써 숙련된 작업자가 아니더라도, 빠르고 확실하게 피처리체의 영역에 있어서의 균열조정을 행할 수 있는 것이다. 또한, 이상의 순서를 컴퓨터에 의하여 프로그램화하고, 온도 제어기 등에 소프로웨어로서 입력함으로써, 숙련작업자의 개입을 필요로 하지 않는, 피처리체의 영역에 있어서의 자동균열조정을 행할 수 있다. 예를 들면, 상술한 컴퓨터화에 의하여, 도 9 에 나타낸 바와 같은 결과를 초래하는 캐스케이드 열전대에 대한 목표온도의 설정이 자동적으로 가능하게 된다. 또한 상기 예에서는, 8 장의 열전대가 부착된 웨이퍼를 사용하였는데, 가장 많은 열전대가 부착된 웨이퍼를 사용하는 방법, 또한 최상부 웨이퍼로부터 최하부 웨이퍼의 옆을 상하로 이동하는 기구를 갖는 열전대를 이용하여, 동일한 수단을 이용함으로써, 더 넓은 영역을 더 세세한 단위로, 균일한 온도범위로 조정할 수도 있다. 또한 이상의 예에서는, 캐스케이드 열전대를 제어하는데 사용한 경우를 설명하였는데, 캐스케이드 열전대를 항상 설치할 수 없는 구조인 경우에는, 히터 열전대를 대신 사용하여 동일하게 조정을 행할 수도 있다. 또한, 열전대가 부착된 웨이퍼 대신에, 방사온도계를 이용하는 것도 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면 실제로 온도제어를 행하는 복수의 영역에 대한 보정한 목표온도를 컴퓨터를 이용하여 자동적으로 설정하는 것이 가능하며, 숙련된 작업자가 없더라도 단시간에 정확히 최적의 열처리를 행할 수 있다.

Claims (7)

  1. 소정위치에서의 검출온도를 그 목표온도로 하도록, 2 개 이상의 가열 영역을 갖는 가열장치를 제어하는 온도제어방법으로서,
    상기 가열 영역의 수보다 많으며, 또한 상기 각 가열 영역에 있어서 하나 이상의 소정위치에서의 온도를 검출하며,
    검출된 복수의 소정위치에 있어서의 검출온도의 최대값과 최소값 사이에 상기 목표온도가 포함되도록 상기 가열장치를 제어하는 것을 특징으로 하는 온도제어방법.
  2. 제 1 항에 있어서,
    각 영역에 대응하는 제 1 소정위치에 제 1 온도검출기를 구비하며, 상기 제 1 온도검출기에 의한 검출온도를 제 1 목표온도로 하도록 상기 가열장치를 제어하는 온도제어방법에 이용되며,
    제 1 소정위치보다 피처리물에 가까운 제 2 소정위치에 제 2 온도검출기를 구비하며, 상기 제 1 온도검출기에 있어서의 상기 제 1 목표온도를 변화시킨 경우에, 상기 제 2 온도검출기의 검출온도가 변화하는 정도를 나타내는 계수의 행렬인 간섭행렬 (M), 및 상기 제 2 온도검출기에 있어서의 제 2 목표온도와 상기 제 2 온도검출기에 의한 검출온도와의 차 (P0) 를 취득하고,
    상기 간섭행렬 (M) 과 오차 (P0) 에 기초하여, 상기 제 1 목표온도를 보정하는 것을 특징으로 하는 온도제어방법.
  3. 제 2 항에 있어서,
    상기 보정된 제 1 목표온도를 이용하여 온도제어를 행함으로써, 새로운 오차 (P0') 를 구하고, 상기 오차 (P0') 와 간섭행렬 (M) 을 이용하여, 상기 보정된 상기 제 1 목표온도를 다시 보정하는 것을 특징으로 하는 온도제어방법.
  4. 처리실;,
    하나 이상의 가열 영역을 가지며, 상기 처리실내에 설치된 피처리물을 가열하는 가열장치;
    상기 가열장치에 의한 가열온도를 제 1 소정위치에서 검출하기 위하여, 각 영역에 하나 이상의 설치된 제 1 온도검출기를 구비하며,
    상기 제 1 온도검출기에 의하여 검출된 제 1 검출온도와, 상기 제 1 검출온도에 관한 제 1 목표온도에 기초하여 상기 가열장치를 제어하는 온도제어방법에 있어서,
    상기 가열 영역의 수보다 많고, 제 1 소정위치보다 상기 피처리물에 가까운 제 2 소정위치에 있어서 상기 가열장치에 의한 가열온도를 검출하는 복수의 제 2 온도검출기를 구비하며,
    상기 제 2 온도검출기에 의하여 검출되는 제 2 검출온도와 이 제 2 검출온도에 관한 제 2 목표온도를 비교하여 상기 제 1 목표온도의 보정값을 취득하고, 상기 보정값에 의하여 상기 제 1 목표온도를 보정하여 온도제어를 수행하는 것을 특징으로 하는 온도제어방법.
  5. 제 4 항에 있어서,
    상기 보정값의 취득은 실제로 피처리기판을 처리하는 실프로세스 전에 행해지는 것을 특징으로 하는 온도제어방법.
  6. 처리실;
    소정위치에서의 검출온도를 그 목표온도로 하도록 온도제어되는, 2 개 이상의 가열 영역을 갖는 가열장치;
    상기 가열 영역의 수보다 많고, 또한 상기 각 가열 영역에 있어서의 하나 이상의 소정위치에 있어서의 온도를 검출하는 복수의 온도검출기; 및
    상기 복수의 온도검출기에 의한 복수의 검출온도의 최대값과 최소값 사이에 상기 목표온도가 포함되도록, 상기 가열장치를 제어하는 제어장치를 구비하여 구성되는 것을 특징으로 하는 열처리장치.
  7. 소정위치에서의 검출온도를 그 목표온도로 하도록, 2 개 이상의 가열 영역을 갖는 가열장치를 제어하고, 피처리기판에 가열처리를 하는 반도체장치의 제조방법으로, 상기 가열 영역의 수보다 많고, 또한 각 가열 영역에 있어서의 하나 이상의 소정위치에 있어서의 온도를 검출하고, 검출된 복수의 소정위치에 있어서의 검출온도의 최대값과 최소값 사이에 상기 목표온도가 포함되도록 상기 가열장치를 제어하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020010060364A 2000-09-29 2001-09-28 온도제어방법, 열처리장치 및 반도체장치의 제조방법 KR100726748B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000298858 2000-09-29
JPJP-P-2000-00298858 2000-09-29
JPJP-P-2001-00272218 2001-09-07
JP2001272218A JP3834216B2 (ja) 2000-09-29 2001-09-07 温度制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133918A Division KR100762157B1 (ko) 2000-09-29 2006-12-26 온도제어방법, 열처리장치 및 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20020025789A true KR20020025789A (ko) 2002-04-04
KR100726748B1 KR100726748B1 (ko) 2007-06-11

Family

ID=26601119

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020010060364A KR100726748B1 (ko) 2000-09-29 2001-09-28 온도제어방법, 열처리장치 및 반도체장치의 제조방법
KR1020060133918A KR100762157B1 (ko) 2000-09-29 2006-12-26 온도제어방법, 열처리장치 및 반도체장치의 제조방법
KR1020070068223A KR20070077509A (ko) 2000-09-29 2007-07-06 온도제어방법, 열처리장치 및 반도체장치의 제조방법
KR1020090027030A KR100956535B1 (ko) 2000-09-29 2009-03-30 온도제어방법, 열처리장치 및 반도체장치의 제조방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020060133918A KR100762157B1 (ko) 2000-09-29 2006-12-26 온도제어방법, 열처리장치 및 반도체장치의 제조방법
KR1020070068223A KR20070077509A (ko) 2000-09-29 2007-07-06 온도제어방법, 열처리장치 및 반도체장치의 제조방법
KR1020090027030A KR100956535B1 (ko) 2000-09-29 2009-03-30 온도제어방법, 열처리장치 및 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US6746908B2 (ko)
JP (1) JP3834216B2 (ko)
KR (4) KR100726748B1 (ko)
TW (1) TW554067B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707097B1 (ko) * 2004-10-13 2007-04-13 오므론 가부시키가이샤 온도 제어 방법 및 온도 조절기
KR100777558B1 (ko) * 2005-07-04 2007-11-16 오므론 가부시키가이샤 온도 제어 방법, 조정 장치, 온도 조절기, 기록 매체 및 열처리 장치
KR100790719B1 (ko) * 2003-11-12 2007-12-31 동부일렉트로닉스 주식회사 구역별 온도제어가 가능한 용액조 및 그 온도제어방법
KR100849012B1 (ko) * 2005-02-17 2008-07-30 도쿄엘렉트론가부시키가이샤 열처리 장치 및 열처리 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030115978A1 (en) * 2001-12-20 2003-06-26 Moehnke Stephanie J. Apparatus and method for monitoring environment within a container
JP3451554B1 (ja) * 2002-06-12 2003-09-29 オムロン株式会社 異常検出方法、異常検出装置および温度調節器
KR20040003885A (ko) * 2002-07-04 2004-01-13 삼성전자주식회사 확산로 온도 검출장치
JP4523225B2 (ja) * 2002-09-24 2010-08-11 東京エレクトロン株式会社 熱処理装置
WO2004038776A1 (ja) * 2002-10-25 2004-05-06 Tokyo Electron Limited 熱処理装置及び熱処理方法
JP4285759B2 (ja) * 2003-07-28 2009-06-24 株式会社日立国際電気 基板処理装置及び基板処理方法
JP4623705B2 (ja) * 2004-03-26 2011-02-02 大日本スクリーン製造株式会社 基板加熱時の出力の決定方法
US20050247266A1 (en) * 2004-05-04 2005-11-10 Patel Nital S Simultaneous control of deposition time and temperature of multi-zone furnaces
KR100874500B1 (ko) * 2004-12-27 2008-12-18 가부시키가이샤 히다치 고쿠사이 덴키 온도조정방법, 열처리장치, 반도체장치의 제조방법
JP4891987B2 (ja) * 2006-03-09 2012-03-07 株式会社日立国際電気 温度調整方法
JP4802019B2 (ja) * 2006-03-14 2011-10-26 パナソニック株式会社 基板処理装置の温度制御方法、基板処理装置および基板処理システム
US7614715B2 (en) * 2007-06-07 2009-11-10 Lexmark International, Inc. Micro-fluid ejection head having adaptive thermal control
JP5028352B2 (ja) * 2007-10-19 2012-09-19 株式会社日立国際電気 温度制御方法、温度補正値取得方法、半導体製造方法、基板処理装置
US8380360B2 (en) 2007-10-19 2013-02-19 Hitachi Kokusai Electric Inc. Temperature control method, method of obtaining a temperature correction value, method of manufacturing a semiconductor device and substrate treatment apparatus
JP2009124161A (ja) * 2008-12-26 2009-06-04 Tokyo Electron Ltd 熱処理装置
JP5893280B2 (ja) * 2010-09-09 2016-03-23 東京エレクトロン株式会社 縦型熱処理装置
JP5734081B2 (ja) * 2010-10-18 2015-06-10 株式会社日立国際電気 基板処理装置、基板処理装置の温度制御方法、及び基板処理装置の加熱方法
DE102013109155A1 (de) 2013-08-23 2015-02-26 Aixtron Se Substratbehandlungsvorrichtung
CN103677009B (zh) * 2013-12-16 2016-06-01 北京七星华创电子股份有限公司 半导体热处理设备的温控方法
US9435692B2 (en) * 2014-02-05 2016-09-06 Lam Research Corporation Calculating power input to an array of thermal control elements to achieve a two-dimensional temperature output
JP6624876B2 (ja) * 2015-10-15 2019-12-25 ルネサスエレクトロニクス株式会社 監視方法および半導体装置の製造方法
KR102404877B1 (ko) * 2017-05-29 2022-06-07 알케이씨 인스트루먼트 인크 제어계 설계 장치 및 제어 시스템
CN107883767B (zh) * 2017-11-08 2019-05-10 山西新华化工有限责任公司 脱硫值测定加热炉自控装置
WO2020194414A1 (ja) * 2019-03-22 2020-10-01 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法および記録媒体
JP6998347B2 (ja) * 2019-09-06 2022-01-18 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、及びプログラム
CN111139444A (zh) * 2020-01-13 2020-05-12 北京北方华创微电子装备有限公司 半导体加工设备的加热系统及其控制方法
JP6933286B1 (ja) * 2020-09-17 2021-09-08 オムロン株式会社 温度制御方法、温度制御装置およびプログラム
CN116065233B (zh) * 2023-03-28 2023-06-13 江苏天芯微半导体设备有限公司 外延设备及其清洁工艺的温度控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855810A (ja) * 1994-08-16 1996-02-27 Nec Kyushu Ltd 拡散炉
JPH09145491A (ja) * 1995-11-16 1997-06-06 Kokusai Electric Co Ltd 熱処理炉の温度制御装置
JPH1038702A (ja) * 1996-07-18 1998-02-13 Dainippon Screen Mfg Co Ltd 基板温度計測方法および基板温度制御方法、並びに、これを利用した基板処理装置
JP4551515B2 (ja) * 1998-10-07 2010-09-29 株式会社日立国際電気 半導体製造装置およびその温度制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790719B1 (ko) * 2003-11-12 2007-12-31 동부일렉트로닉스 주식회사 구역별 온도제어가 가능한 용액조 및 그 온도제어방법
KR100707097B1 (ko) * 2004-10-13 2007-04-13 오므론 가부시키가이샤 온도 제어 방법 및 온도 조절기
KR100849012B1 (ko) * 2005-02-17 2008-07-30 도쿄엘렉트론가부시키가이샤 열처리 장치 및 열처리 방법
KR100777558B1 (ko) * 2005-07-04 2007-11-16 오므론 가부시키가이샤 온도 제어 방법, 조정 장치, 온도 조절기, 기록 매체 및 열처리 장치
US7536230B2 (en) 2005-07-04 2009-05-19 Omron Corporation Control method, temperature control method, adjustment method, temperature controller, program, recording medium and heat treatment device

Also Published As

Publication number Publication date
US20020055080A1 (en) 2002-05-09
JP3834216B2 (ja) 2006-10-18
US6746908B2 (en) 2004-06-08
KR100762157B1 (ko) 2007-10-01
TW554067B (en) 2003-09-21
KR20070009510A (ko) 2007-01-18
KR100726748B1 (ko) 2007-06-11
KR100956535B1 (ko) 2010-05-07
JP2002175123A (ja) 2002-06-21
KR20090037876A (ko) 2009-04-16
KR20070077509A (ko) 2007-07-26

Similar Documents

Publication Publication Date Title
KR100762157B1 (ko) 온도제어방법, 열처리장치 및 반도체장치의 제조방법
US10943771B2 (en) Methods for thermally calibrating reaction chambers
US6922522B2 (en) Heat treatment apparatus, calibration method for temperature measuring system of the apparatus, and heat treatment system
US6191399B1 (en) System of controlling the temperature of a processing chamber
US20030210901A1 (en) Pyrometer calibrated wafer temperature estimator
KR101002258B1 (ko) 반도체 제조 장치 및 기판 처리 방법
US7575370B2 (en) Heat treatment apparatus and method of calibrating the apparatus
KR100615763B1 (ko) 열처리 장치의 온도 교정 방법
KR100521706B1 (ko) 온도제어방법 및 반도체 장치의 제조방법
JP4847803B2 (ja) 温度制御方法、熱処理装置、及び半導体装置の製造方法
JP4892620B2 (ja) 熱処理装置、温度制御方法、半導体装置の製造方法及び補正値取得方法
JP2008098214A (ja) 熱処理温度の補正方法及び熱処理方法
JP4783029B2 (ja) 熱処理装置及び基板の製造方法
JP4802019B2 (ja) 基板処理装置の温度制御方法、基板処理装置および基板処理システム
JP4391734B2 (ja) 半導体装置の製造方法
JP2003249456A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 13