KR20020025656A - 박막전계발광소자 및 그 제조방법 - Google Patents

박막전계발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20020025656A
KR20020025656A KR1020010040278A KR20010040278A KR20020025656A KR 20020025656 A KR20020025656 A KR 20020025656A KR 1020010040278 A KR1020010040278 A KR 1020010040278A KR 20010040278 A KR20010040278 A KR 20010040278A KR 20020025656 A KR20020025656 A KR 20020025656A
Authority
KR
South Korea
Prior art keywords
layer
dielectric layer
thin film
film
dielectric
Prior art date
Application number
KR1020010040278A
Other languages
English (en)
Inventor
시라카와유키히코
Original Assignee
사토 히로시
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 히로시, 티디케이가부시기가이샤 filed Critical 사토 히로시
Publication of KR20020025656A publication Critical patent/KR20020025656A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유전체층의 비평탄부를 개선하고, 표면을 평활화하여 높은 표시품질을 얻을 수 있는 박막EL소자와 그 제조방법을 제렴하게 제공하는 것을 목적으로 하고, 이것을 달성하기 위해 전기절연성을 갖는 기판(11) 위에 소정의 패턴화된 하부전극층(12), 그 위에 용액도포 소성법을 여러회 반복함으로써 형성된 다층유전체층(13), 유전체층 위에 발광층(14), 박막절연체층(15), 투명전극층(16)이 적층되고, 상기 다층유전체층의 막두께가 상기 전극층의 막두께의 4배 이상이며, 4㎛∼16㎛인 박막EL소자와 그 제조방법으로 하였다.

Description

박막전계발광소자 및 그 제조방법{Thin Film EL Device and Preparation Method}
본 발명은 전기절연성을 갖는 기판과 상기 기판 위에 패턴화된 전극층과 상기 전극층 위에 유전체층, 발광층 및 투명전극층이 적층된 구조를 적어도 갖는 박막EL소자에 관한 것이다.
EL소자는 액정디스플레이(LCD)나 시계의 백라이트로서 실용화되어 있다. EL소자란 전기장을 인가함에 따라 물질이 발광하는 현상, 즉 전계발광(EL)현상을 이용한 소자이다. EL소자에는 분말발광체를 유기물이나 에나멜로 분산시켜 상하에 전극층을 설치한 구조를 갖는 분산형 EL소자와, 전기절연성 기판 위에 2개의 전극층과 2개의 박막절연체 사이에 끼운 형으로 형성한 박막발광체를 사용한 박막EL소자가 있다. 또 각각에 대해서 구동방식에 따라 직류전압구동형, 교류전압구동형이 있다. 분산형 EL소자는 오래 전부터 알려져 있고, 제조가 용이하다는 이점이 있지만, 휘도가 낮고 수명이 짧아 그 이용이 제한되었다. 한편, 박막EL소자는 고휘도, 긴 수명이라는 특성을 갖기 때문에 최근에 넓게 이용되고 있다.
도 2에 종래의 박막EL소자로서 대표적인 2중 절연형 박막EL소자의 구조를 나타낸다. 이 박막EL소자는 액정디스플레이나 PDP 등에 사용되고 있는 청색유리 등의 투명기판(21) 위에 막두께 0.2㎛∼1㎛인 ITO 등으로 되어 있고, 소정의 스트라이프상의 패턴을 갖는 투명전극층(22), 박막투명 제1 절연체층(23), 0.2㎛∼1㎛의 막두께의 발광층(24), 박막투명 제2 절연체층(25)이 적층되어 있으며, 다시 투명 전극층(22)과 직교하도록 스트라이프상으로 패턴화된 Al박막 등의 전극층(26)이 형성되어 있고, 투명전극층(22)과 전극층(26)으로 구성되는 매트릭스로 선택된 특정의 발광체에 전압을 선택적으로 인가함에 따라 특정 화소의 발광체를 발광시켜 그 발광을 기판측으로부터 방출한다. 이와 같은 박막절연체층은 발광층 내를 흐르는 전류를 제한하는 기능을 가져 박막EL소자의 절연파괴를 억제할 수 있어 안정한 발광특성을 얻는데 기여하고, 그 구조의 박막EL소자는 상업적으로 넓게 실용화되어 있다.
상기의 박막투명절연체층(23, 25)은 Y2O3, Ta2O5, Al3N4, BaTiO3등의 투명유전체층 박막이 스퍼터링이나 증착 등에 의해 약 0.1∼1㎛ 정도의 막두께로 각각 형성되어 있다.
발광체 재료로는 황등색 발광을 나타내는 Mn을 첨가한 ZnS가 성막이 쉽게되고, 발광특성의 관점에서 주로 사용될 수 있었다. 컬러디스플레이를 제작하기 위해서는 적색, 녹색, 청색의 3원색으로 발광하는 발광체 재료를 채용하는 것이 불가피하다. 이들 재료로는 청색발광의 Ce를 첨가한 SrS나 Tm을 첨가한 ZnS, 적색발광의 Sm을 첨가한 ZnS나 Eu를 첨가한 CaS, 녹색발광의 Tb를 첨가한 ZnS나 Ce를 첨가한 CaS 등이 알려져 있다.
또 월간디스플레이 1998년 4월호 "최근의 디스플레이의 기술동향" 다나까쇼사쿠 p1∼10에는 적색발광을 얻는 재료로서 ZnS, Mn/CdSSe 등, 녹색발광을 얻는 재료로 ZnS:TbOF, ZnS:Tb 등, 청색발광을 얻기 위한 재료로서 SrS:Cr, (SrS:Ce/ZnS)n, Ca2Ga2S4:Ce, Sr2Ga2S4:Ce 등의 발광재료가 개시되어 있다. 또 백색발광을 얻는 것으로서 SrS:Ce/ZnS:Mn 등의 발광재료가 개시되어 있다.
상기 재료중 SrS:Ce를 청색발광층을 갖는 박막EL소자에 사용하는 것이 IDW(International Display Workshop) 1997년 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Display" p593∼596에 개시되어 있다. 또 이 문헌에는 SrS:Ce의 발광층을 형성하는 경우에는 H2S 분위기하에서 전자빔증착법으로 형성하면 고순도의 발광층을 얻을 수 있다는 것이 개시되어 있다.
그러나 이와 같은 박막EL소자에는 아직 구조상의 문제가 남아있다. 즉, 절연체층이 박막으로 형성되어 있기 때문에 큰 면적의 디스플레이로 할 때, 투명전극의 패턴엣지의 단차부나 제조공정에서 발생하는 먼지 등에 의한 박막절연체의 흠결을 일소하기 곤란하고, 국소적인 절연내압의 저하에 의해 발광층이 파괴된다. 이와 같은 결함은 디스플레이소자로서 치명적인 문제가 되기 때문에 박막EL소자는 액정디스플레이나 플라즈마디스플레이와 비교하여 큰면적의 디스플레이로서 널리 실용화하기 위해서는 큰 문제가 되고 있었다.
이와 같은 박막절연체의 결함이 발생한다는 문제를 해결하기 위해서, 일본국 특개평7-50197호 공보나 특공평7-44072호 공보에, 기판으로 전기절연성의 세라믹기판을 사용하고, 발광체 하부의 박막절연체 대신에 후막유전체를 사용한 박막EL소자가 개시되어 있다. 도 3에 도시된 바와 같이, 박막EL소자는 세라믹 등의 기판(31) 위에 하부후막전극층(32), 후막유전체층(33), 발광층(34), 박막절연체층(35), 상부투명전극층(36)이 적층된 구조로 되어 있다. 이와 같이 도 2에 도시된 박막EL소자의 구조와는 달리 발광체의 발광이 기판과는 반대쪽 상부로부터 방출되기 때문에 투명전극층은 상부에 구성되어 있다.
이 박막EL소자에서 후막유전체층은 수10㎛∼수100㎛로 박막절연체층의 수100∼수1000 배의 두께로 형성된다. 이 때문에 전극의 단차나 제조공정의 먼지 등에 의해 형성되는 핀홀에 의한 절연파괴가 상당히 적어지고, 높은 신뢰성과 제조시의 높은 수율을 얻을 수 있다는 이점이 있다. 또 이 후막유전체층을 사용함에 따라 발광층에 인가되는 실효전압이 강하되는 문제가 생기지만, 유전체층에 고유전율 재료를 사용함에 따라 이 문제를 개선하고 있다.
그러나 후막유전체층 위에 형성되는 발광층은 수100nm로 후막유전체층의 1/100 정도의 두께밖에 되지 않는다. 이 때문에 후막유전체층은 발광층의 두께 이하로 그 표면이 평활하지 않으면 아니되지만, 통상의 후막공정으로 제작된 유전체 표면을 충분히 평활하게 하는 것은 곤란하였다.
즉, 후막유전체층은 본질적으로 분체원료를 사용한 세라믹으로 구성되기 때문에 치밀하게 소결하기 위해서는 통상 30∼40% 정도의 체적이 수축된다. 그러나 통상의 세라믹이 소결시에 3차원적으로 체적이 수축되어 치밀화하는데 비해, 기판 상에 형성된 후막세라믹인 경우 후막은 기판에 구속되어 있기 때문에 기판의 면방향으로는 수축되지 않고, 두께방향으로 1차원적으로 밖에 체적이 수축되지 않는다. 이 때문에 후막유전체층의 소결은 충분하지 않은채 본질적으로 다공질체로 된다.
또 치밀화 과정은 일정한 입도분포를 갖는 분체의 세라믹 고상반응때문에 이상결정 성장이나 거대한 공극이 형성되는 등의 소결이상이 형성되기 쉽다. 또 후막의 표면조도(거칠음)는 다결정 소결체의 결정입자 크기 이하로 되지 않기 때문에 상기와 같은 결함이 없어도 그 표면은 초미세한 크기 이상의 요철이 형성된다.
이와 같이 유전체층의 표면의 결함, 또는 막이 다공질이거나 요철이 형성되면, 그 후에 증착법이나 스퍼터링법으로 형성되는 발광층이 표면형상에 따라 균일하게 형성되지 않는다. 이 때문에 이와 같은 기판의 비평탄부에 형성된 발광층에는 효과적으로 전기장을 인가할 수 없기 때문에 유효 발광면적이 감소하거나, 후막의 국소적인 불균일성으로부터 발광층이 부분적으로 절연파괴되어 발광휘도가 저하된다는 문제가 있었다. 또 막두께가 국소적으로 크게 변동하기 때문에 발광층에 인가되는 전기장 강도가 국소적으로 크게 흩어져 명확한 발광전압 문턱값이 얻어지지 않는다는 문제가 있었다.
이 때문에 종래의 제조공정에서는 후막유전체층 표면의 큰 요철을 연마가공하여 제거한 후, 다시 미세한 요철을 졸겔공정으로 제거하는 작업이 필요하였다.
그러나 디스플레이용의 큰 면적을 갖는 기판을 연마하는 것은 기술적으로 곤란하고 단가를 증가시키는 요인이 되었다. 그리고 졸겔공정을 부가하는 것도 단가를 증가시키는 요인이었다. 또 후막유전체층에 이상소결점이 존재하여 연마로 제거할 수 없는 큰 요철이 생긴경우에는 졸겔공정을 부가하여도 대처할 수 없어 수율을 저하시키는 요인이었다. 이 때문에 저단가로 발광흠결이 없는 유전체층을 후막유전체로 형성하는 것은 매우 곤란하였다.
또 후막유전체층은 세라믹의 분체재료 소결공정에서 형성되기 때문에 그 소성온도가 높다. 즉 소성온도로는 통상의 세라믹과 마찬가지로 800℃ 이상, 통상은 850℃가 필요하고, 특히 치밀한 후막소결체를 얻기 위해서는 900℃ 이상의 소성온도가 필요하다. 이와 같은 후막유전체층을 형성하는 기판으로는 내열성 및 유전체층과의 반응성 문제로부터 알루미나세라믹이나 지르코니아세라믹 기판에 한정되고, 싼값으로 유리기판을 사용하는 것은 곤란하다. 상기의 세라믹기판은 디스플레이용으로 사용하는 경우 큰 면적으로 양호한 평활성을 갖는 것이 필요조건이지만, 이와 같은 조건의 기판을 얻는 것은 기술적으로 매우 곤란하고, 단가를 높이는 요인이었다.
또 하부 전극층으로 사용되는 금속막도 그 내열성에서 팔라듐이나 백금 등의 고가 귀금속을 사용할 필요가 있어 단가를 높이는 요인이었다.
본 발명이 목적은 종래의 박막EL소자의 문제, 즉
(1) 절연체층이 박막으로 형성되어 있는 경우 절연체층 결함에 기인하는 국소적인 절연내압의 저하에 의해 발광층의 파괴가 생겨 디스플레이소자로서 치명적인 결함이 발생하는 것,
(2) 세라믹 후막유전체층을 사용하는 경우 유전체층 표면의 결함이나 막의 다공질 또는 요철형상에 기인하는 발광특성 불량,
(3) 후막유전체층 표면의 연마가공이라는 곤란한 공정의 부가에 의한 고단가화와 졸겔공정의 부가에 의한 고단가화라는 문제,
(4) 후막유전체층의 소성온도에 기인하는 기판과 전극층재료 선택의 제한이라는 문제 등을 모두 해결하는 것이다.
또 기판선택의 제한이 없고 싼가격으로 큰 면적화가 용이한 유리기판 등이 사용가능하고, 편리한 방법으로 전극층이나 공정의 먼지 등에 의한 유전체층이 비평탄부를 수정하여 절연내압의 저하가 없으며, 유전체층 표면의 평활성이 양호하고 고표시품질이 얻어지는 박막EL소자와 그 제조방법을 고단가화하지 않고 제공하는 것이다.
상기의 과제는 이하 (1)∼(5)의 본 발명에 의해 해결된다.
도 1은 본 발명의 박막EL소자의 구조를 나타낸 단면도,
도 2는 종래의 박막EL소자의 구조를 나타낸 단면도,
도 3은 종래의 박막EL소자의 구조를 나타낸 단면도,
도 4는 본 발명의 박막EL소자의 절연체층을 형성하는 공정을 나타낸 단면도,
도 5는 종래의 박막EL소자의 단면의 전자현미경사진,
도 6은 비교예에 의한 박막EL소자의 절연체층의 표면의 전자현미경사진,
도 7은 본 발명에 의한 박막EL소자의 절연체층의 표면의 전자현미경사진,
도 8은 본 발명에 의한 박막EL소자의 절연체층의 표면의 전자현미경사진,
(1) 전기절연성을 갖는 기판, 상기 기판 위에 패턴화된 전극층, 상기 전극층 위에 유전체층, 발광층 및 투명전극층이 적층된 구조를 적어도 갖는 박막EL소자에 있어서,
상기 유전체층은 용액도포소성법을 복수회 반복함에 따라 다층상으로 형성된 다층유전체층이고,
상기 다층유전체층의 막두께는 상기 전극층의 막두께의 4배 이상이며, 4㎛∼16㎛인 박막EL소자.
(2) 상기 다층유전체층은 용액도포소성법을 3회 이상 반복함으로써 형성되는 것인 상기 (1) 기재의 박막EL소자.
(3) 상기 다층유전체층의 1층당 막두께는 상기 전극층의 막두께의 1/2 이상인 상기 (1) 기재의 박막EL소자.
(4) 전기절연성을 갖는 기판, 상기 기판 위에 패턴화된 전극층, 상기 전극층 위에 유전체층, 발광층 및 투명전극층이 적층된 구조를 적어도 갖는 박막EL소자를 제조에 있어서,
상기 전극층 위에 유전체의 전구체 용액의 도포소성을 복수회 반복함에 따라 상기 유전체층을 다층상으로 형성하는 박막EL소자의 제조방법.
(5) 상기 유전체의 전구체용액의 도포소성을 3회 이상 반복함에 따라 형성되는 상기 (4) 기재의 박막EL소자의 제조방법.
이상의 본 발명에 의해 고표시품질이 얻어지는 박막EL소자와 그 제조방법을 고단가화하지 않고 얻을 수 있다.
본 발명의 박막EL소자는 전기절연성을 갖는 기판 위에 패턴화된 전극층이 형성되고, 다시 유전체층으로 용액도포소성법을 복수회 반복하여 다층상으로 형성한 후, 발광층 및 투명 전극층이 얻어지며, 상기 다층 유전체층의 막두께가 상기 전극층 막두께의 4배 이상이고, 상기 다층유전체층의 막두께가 4㎛∼16㎛이다.
도 1은 본 발명의 박막EL소자의 구조도이다. 본 발명의 박막EL소자는 전기절연성을 갖는 기판(11) 위에 소정의 패턴화된 하부전극층(12)과, 그 위에 용액도포소성법을 복수회 반복함에 따라 형성된 다층유전체층(13)과, 다시 유전체층 위에 발광층(14), 박막절연체층(15), 투명전극층(16)이 적층된 구조이다. 또한 절연체층(15)은 생략할 수도 있다. 하부전극층과 상부투명전극층은 각각 스트라이프상으로 형성되고, 상호 직교하는 방향으로 배치된다. 이 하부전극층과 상부투명전극층을 각각 선택하여 양전극의 직교부의 발광층에 선택적으로 전압을 인가함에 따라 특정 화소의 발광을 얻을 수 있다.
기판은 전기절연성을 가기며 그 위에 형성된 하부전극층, 유전체층을 오염시키지 않고, 소정의 내열강도를 유지할 수 있는 것이면 특별히 제한되지 않는다.
구체적으로는 알루미나(Al2O3), 석영유리(SiO2), 마그네시아(MgO), 펄스페라이트(2MgO·Si02), 스테어타이트(MgO·Si02), 멀라이트(3Al2O3·2SiO2), 산화베릴륨(BeO), 지르코니아(Zr02), 질화알루미늄(AlN), 질화실리콘(SiN), 탄화실리콘(SiC) 등의 세라믹기판이나 결정화유리, 고내열유리, 청판유리 등을 사용할 수도 있고, 또 에나멜처리를 한 금속기판 등도 사용가능하다.
이들 중에서도, 특히 결정화유리나 고내열유리가 바람직하고, 또 형성할 유전체층의 소성온도와의 정합이 유지되면 저단가, 표면성, 평탄성, 대면적 기판 제작의 용이라는 점에서 청판유리가 바람직하다.
하부전극층은 복수의 스트라이프상의 패턴을 갖도록 형성되고, 그 선폭이 1화소의 폭이 되는 라인간의 스페이스는 비발광영역이 되기 때문에 라인간의 스페이스를 매우 작게 하는 것이 바람직하며, 목적으로 하는 디스플레이의 해상도에 따르지만 예를 들어 선폭 200∼500㎛, 스페이스 20㎛ 정도가 필요하다.
하부전극층의 재료로는 고유전성이 얻어지고, 유전체층 형성시에 손상을 받지않으며 유전체층이나 발광층과의 반응성이 낮은 재질이 바람직하다. 이와 같은 하부전극층 재료로는 Au, Pt, Pd, Ir, Ag 등의 귀금속, Au-Pd, Au-Pt, Ag-Pd, Ag-Pt 등의 귀금속합금, Ag-Pd-Cu 등의 귀금속을 주성분으로 하고 비(卑)금속원소를 첨가한 전극재료가 유전체층 소성시의 산화분위기에 대한 내산화성이 용이하기 때문에 바람직하다. 또 ITO나 SnO2(네사막), ZnO-Al 등의 산화물 도전성재료를 사용하거나, 또는 Ni, Cu 등의 귀금속을 사용하여 유전체층을 소성할 때의 산소분압을 이들 비금속이 산화되지 않는 범위로 설정하여 사용할 수도 있다. 하부전극층의 형성방법으로는 스퍼터법, 증착법, 도금법 등의 공지의 기술을 사용할 수 있다.
유전체층은 고유전율로 고내압의 재질로 구성하는 것이 바람직하다. 여기에서, 유전체층과 발광층의 유전율을 각각 e1, e2로 하고, 막두께를 d1, d2로 하고, 상부전극층과 하부전극층 사이에 전압 Vo를 인가한 경우, 발광층에 인가되는 전압V2는 다음 식으로 나타난다.
V2/Vo = (e1 ×d2)/(e1 ×d2 + e2 ×d1) ------- (1)
발광층의 비유전율을 e2= 10, 막두께를 d2= 1㎛로 가정한 경우,
V2/Vo = e1/(e1 + 10 ×d1) ------- (2)
발광층에 실효적으로 걸린 전압은 적어도 인가전압의 50% 이상, 바람직하게는 80% 이상, 보다 바람직하게는 90% 이상인 것으로부터 상기 식에서
50% 이상인 경우, e1 ≥10 ×d1 ------- (3)
80% 이상인 경우, e1 ≥40 ×d1 ------- (4)
90% 이상인 경우, e1 ≥90 ×d1 ------- (5)
즉, 유전체층의 비유전율은 적어도 단위를 ㎛로 표시할 때의 막두께의 적어도 10배 이상, 바람직하게는 40배 이상, 보다 바람직하게는 90배 이상이 필요하다. 예를 들어 유전체층의 막두께가 5㎛이면 그 비유전율은 50∼200∼450 이상이 필요하다.
이와 같은 고유전율재료로는 예를 들어 BaTiO3, (BaxCa1-x)TiO3, (BaxSr1-x)TiO3, PbTiO3, Pb(ZrxTi1-x)03등의 퍼로브스카이트(perovskite) 구조를 갖는 (강)유전체재료나, Pb(Mg1/3Ni2/3)O3등으로 대표되는 복합 퍼로브스카이트 릴랙스형 강유전체재료나, Bi4Ti3012, SrBi2Ta209등으로 대표되는 비스마스층상 화합물, (SrxBa1-x)Nb2O6, PbNbO6등으로 대표되는 텅스텐브론즈형 강유전체재료가 사용된다.
이 중에서도 BaTiO3나 PZT 등의 퍼로브스카이트 구조를 갖는 강유전체재료가 유전율이 높아 비교적 저온에서의 합성이 용이하기 때문에 바람직하다.
상기 유전체층은 졸겔법이나 MOD법 등의 용액도포소성법에 의해 형성된다. 졸겔법이란 일반적으로 용매에 용해된 금속알콕시드에 소정량의 물을 첨가하고, 가수분해, 중축합반응시킬 수 있는 M-O-M결합을 갖는 졸의 전구체용액을 기판에 도포하여 소성시킴으로써 막을 형성하는 방법이다. 또 MOD(Metallo-Organic Decomposition)법이란 M-O결합을 갖는 카르본산의 금속염 등을 유기용매에 용해시켜 전구체용액을 형성하고, 기판에 도포하여 소성시킴으로써 막을 형성하는 방법이다. 여기에서 전구체용액이란 졸겔법, MOD법 등의 막형성법에 있어서 원료화합물이 용매에 용해되어 생성되는 중간화합물을 포함하는 용액을 말한다.
졸겔법과 MOD법은 완전히 다른 방법이 아니고, 서로 조합하여 사용하는 것이 일반적이다. 예를 들어 PZT의 막을 형성할 때, Pb원으로 아세트산납을 사용하고, Ti, Zr원으로 알콕시드를 사용하여 용액을 조정하는 것이 일반적이다. 또 졸겔법과 MOD법 2개의 방법을 총칭하여 졸겔법이라 부르는 경우도 있지만, 어느 경우에도 전구체용액을 기판에 도포하고 소성함으로써 막을 형성한다는 점에서 본 명세서에서는 용액도포소성법이라고 한다. 또 서브마이크로의 유전체입자와 유전체의 전구체용액을 혼합한 용액에 있어서도 본 발명의 유전체의 전구체용액에 포함되며, 그 용액을 기판에 도포소성할 경우에도 본 발명의 용액도포소성법에 포함된다.
용액도포소성법은 졸겔법, MOD법 어느 경우에도 유전체를 구성하는 원소가서브마이크로 이하로 균일하게 혼합되기 때문에 후막법에 의한 유전체형성과 같은 본질적으로 세라믹분체 소결을 이용한 방법과 비교해서 매우 저온에서 유전체를 합성할 수 있다.
예를 들어 BaTiO3나 PZT 등의 퍼로브스카이트 강유전체를 예로 들면, 통상의 세라믹분체 소결법에서는 900∼1000℃ 이상의 고온공정이 필요하지만, 용액도포소성법을 사용하면 500∼700℃ 정도의 저온에서 형성할 수 있다.
이와 같이 용액도포소성법에 의해 유전체층을 형성함으로써 종래의 후막법에서는 내열성 관점에서 사용불가능하였던 고내열유리나 결정화유리, 청색유리 등을 사용할 수 있게 된다.
본 발명의 박막EL소자는 유전체층을 용액도포소성법을 여러회 반복함으로써 다층상으로 형성한다. 이하에 도 4A, B에 따라 본 발명의 유전체층의 형성공정을 설명한다.
우선, 도 4A에서 기판(41) 위에 스트라이프상으로 패턴화된 하부전극층(42)이 형성되고 유전체층 제1층(43-1)이 형성되어 있다. 용액도포소성법에 의한 막형성법은 단차에 대해 균일하게 막이 형성되지(스텝커버레이지성) 않기 때문에 하부전극 패턴에지부 근방(44)은 막두께가 얇게 형성된다. 또 기판위에는 제조공정에 기인하는 먼지(45)가 존재한다. 이 먼지 근방도 유전체층의 막두께가 얇고, 또 이와 같은 먼지가 소성 전후에 박리됨에 따라 핀홀(46)이 형성된다. 그리고 용액도포후의 소성시에 유전체층에 어떠한 원인으로 크랙(47)이 형성되는 경우가 있고, 이부분은 핀홀이 되는 유전체층의 절연불량점이 된다. 이와 같은 크랙은 특히 금속전극층 위에 생기기 쉽고, 이것은 주로 유전체층 소성시에 금속전극층의 재결정이나 미세한 힐록이 형성됨에 따라 유전체층에 과대한 응력이 걸리게 되는 원인중의 하나라고 생각된다. 이와 같은 유전체층의 결함은 유전체층의 절연내압 저하의 원인이 된다.
이어서, 도 4B에서, 유전체층이 용액도포소성법을 4회 반복함에 따라 다층상으로 형성되어 있다. 유전체층 제1 층 형성시에 발생한 하부전극의 패턴에지부 근방, 먼지근방, 핀홀, 크랙은 유전체층 제2층(43-2)에서 매립되어 유전체층의 표면의 결함이 개선되기 때문에 절연내압은 현저히 개선된다. 유전체층 제2층의 형성시에도 공정중의 먼지부착에 의한 핀홀 등이 발생할 가능성이 있지만, 이 제2층의 결함(48)이 제1층의 결함과 같은 위치에서 발생할 가능성은 매우 작기때문에 이들의 결함부분에 의해 발생하는 유전체층 제1층, 제2층의 막두께 저하부는 적어도 유전체층 1층 분의 두께를 확보할 수 있다.
또 유전체층 제2층(43-2)에 발생하는 크랙에 관해서도 특히 발생원인이 하부금속전극층에 기인하는 유전체층에의 응력인 경우 제1층의 유전체층이 하부금속전극층의 클램프층으로 작용하고, 제2층 이하로의 응력전달을 완화한다. 이 때문에 제2층 이하의 크랙발생 확률은 현저히 감소하고, 이러한 결함이 적층됨에 따른 유전체층의 절연내압 저하를 방지할 수 있다.
도 4B에서는 다시 유전체 제3층(44-3), 제4층(44-4)이 형성되어 있다. 이와 같이 용액도포소성법을 반복함에 따라 하부전극의 패턴에지부 근방이나 유전체층의결함에 의한 유전체층이 막두께 감소에 따른 절연내압 결함부를 완전히 억압할 수 있게 된다.
또 다층상 유전체층을 구성하는 각 층의 막두께를 균일하게 형성하거나, 또는 각 층을 다른 막두께로 형성할 수도 있다. 그리고 각 층은 동일한 재질로 구성되거나, 또는 다른 재질로 구성될 수도 있다.
이어서 본 발명의 작용을 명확하게 하기 위해 유전체층을 본 발명에 의한 용액도포소성법을 이용하여 다층 유전체층에 형성하지 않고, 스퍼터링법으로 형성한 경우에 대해서 전자현미경사진을 가지고 설명한다. 도 5는 3㎛의 하부전극층을 형성하고, 패턴화한 기판위에 스퍼터링법으로 BaTiO3박막을 8㎛ 형성한 경우의 전자현미경사진이다. 도 5로부터 명백한 바와 같이, 스퍼터링법으로 유전체층을 형성한 경우 유전체층의 표면은 기판의 단차를 강조하는 형으로 형성되기 때문에 유전체표면은 현저한 요철과 오버백이 발생한다. 이와 같은 표면형상의 요철현상은 스퍼터링법 이외에도 증착법으로 유전체층을 형성한 경우도 동일하게 나타난다. 이와 같은 유전체층 위에는 EL발광층과 같은 기능성 박막을 형성하여 사용하는 것은 전혀 불가능하다. 이와 같이 종래의 스퍼터링법 등의 방법으로 형성한 유전체층에서는 불가능하였던 하부전극층의 단차나 먼지 등에 의한 결함을 본 발명에서는 용액도포소성법을 여러회 반복함에 따라 완전히 피복하여 유전체층 표면을 평탄화한다.
본 발명자에 의한 상세한 실험결과, 상기의 효과는 이하의 조건에서 특히 효과가 인정되었다.
제1로, 유전체층을 용액도포소성법을 적어도 여러회 반복함에 따라 형성하는 것이다. 이 효과는 상기에 기재된 바와 같다. 특히 반복하는 횟수를 3회 이상으로 한 경우 단층의 유전체층에 먼지, 크랙 등의 원인에 의해 발생한 결함부의 막두께가 적어도 다층상 유전체층의 평균막두께의 2/3 이상으로 하는 것이 가능하다. 통상 유전체층의 절연내압의 설계값으로는 예정 인가전압의 50% 정도의 여유가 예상되기 때문에 상기의 결함에 의해 발생한 국소적인 내압저하부에서도 절연파괴 등의 문제를 피할 수 있게 된다.
제2로, 유전체층의 막두께를 하부전극의 막두께의 4배 이상으로 하는 것이다. 본 발명자의 실험적 검토로부터 하부전극층의 패턴에지부에 형성되는 유전체층 막두께의 감소부분은 하부전극층 막두께가 유전체층의 평균막두께의 1/4 이하로 된 경우 거의 평균막두께의 2/3 이상으로 하는 것이 가능한 것으로 판명되었다. 또 이 때의 단차부의 평탄화도 진행되어 충분히 매끄러운 것으로 판명되었다. 이와 같은 평탄화 효과에 따라 유전체층의 상부에 형성되는 박막발광층도 균일한 형성이 가능하다.
제3으로, 다층유전체층의 막두께를 4㎛∼16㎛로 하는 것이다. 본 발명자의 검토에 의하면 통상의 크린룸 내에서의 공정에서 발생하는 먼지 등의 미립자 크기는 0.1∼2㎛, 특히 1㎛ 전후에 집중되어 있고, 평균막두께를 4㎛ 이상, 바람직하게는 6㎛ 이상으로 함으로써 먼지 등의 결함에 의한 유전체층 결함부의 절연내압을 평균내압의 2/3 이상으로 할 수 있다.
막두께가 16㎛ 이상이 되면 용액도포소성법의 반복횟수가 너무 많아지기 때문에 단가가 증가된다. 또 식 (3)∼(5)으로 표시된 바와 같이, 유전체층의 막두께를 크게하면 유전체층의 비유전율 자체를 크게할 필요가 있고, 예를 들어 막두께가 16㎛ 이상인 경우 필요로 하는 유전율은 160∼640∼1440 이상이 된다. 그러나 일반적으로 용액도포소성법을 이용하여 유전율 1500 이상의 유전체층을 형성하는 것은 기술적으로 매우 곤란하다. 또 본 발명에서는 내압이 크게 결함이 없는 유전체층이 용이하게 형성될 수 있기 때문에 16㎛ 이상의 유전체층을 형성할 필요가 없다. 이 때문에 막두께의 상한은 16㎛ 이하, 바람직하게는 12㎛ 이하이다.
제4로, 상기 유전체층의 1층당 두께를 상기 하부전극층의 막두께의 1/2 이상으로 하는 것이다. 본 발명자의 검토에 의하면 유전체층의 1층당 두께가 전극층의 막두께의 1/2 이하인 경우 패턴에지 부근에서 유전체층의 크랙이 발생하기 쉽고, 이 크랙이 다음의 유전체층을 형성해도 복구하기 어려우며, 다음 유전체층에도 새로운 크랙이 형성되기 쉬운 것으로 밝혀졌다.
또 크랙이 발생하지 않는 경우에도 유전체층에 의한 하부전극의 패턴에지부의 피복성이 이 유전체층의 1층당 막두께가 전극층의 1/2 이하인 경우와 이상인 경우에, 적층횟수를 조정해서 동일한 최종 막두께를 구성해도 1층당 막두께가 전극층의 1/2 이하인 경우 전극패턴에지부의 피복성이 현저히 악화되는 것으로 밝혀졌다.
이러한 현상은 아마 1층당 유전체층 박막이 작은 경우 패턴에지부의 유전체층이 매우 얇기 때문에 유전체층 소성시의 열스트레스에 의해 하부전극층에 발생하는 응력의 영향이라고 생각된다.
발광층 재료로는 특별한 제한은 없지만, 전술한 Mn을 도프한 ZnS 등의 공지의 재료를 사용할 수 있다. 이들 중에서도 SrS:Ce는 우수한 특성을 얻기때문에 특히 바람직하다. 발광층의 막두께로는 특별한 제한은 없지만, 너무 두꺼우면 구동전압이 상승하고, 너무 얇으면 발광효율이 저한된다. 구체적으로는 발광체재료에 의하지만, 바람직하게는 100∼2000nm정도이다.
발광층의 형성방법은 기상퇴적법을 사용할 수 있다. 기상퇴적법으로는 스퍼터법이나 증착법 등의 물리적 기상퇴적법이나 CVD법 등이 화학적 기상퇴적법이 바람직하다. 또 전술한 바와 같이 특히 SrS:Ce의 발광층을 형성하는 경우에는 H2S분위기하에 전자빔증착법에 의해 형성하면 고순도의 발광층을 얻을 수 있다.
발광층 형성후, 바람직하게는 가열처리를 한다. 가열처리는 기판측으로부터 전극층, 유전체층, 발광층으로 적층한 후에 해도 되지만, 기판쪽으로부터 전극층, 유전체층, 발광층, 절연체층 또는 이것에 전극층을 형성한 후에 가열처리(캡어니일)를 해도 된다. 열처리 온도는 형성할 발광층에 따르지만, 바람직하게는 300℃ 이상, 보다 바람직하게는 400℃ 이상, 또 유전체층의 소성온도 이하이고, 처리시간은 10∼600분이다. 가열처리시의 분위기로는 발광층의 조성, 형성조건에 따라 공기, N2, Ar, He 등을 선택한다.
발광층위에 형성되는 절연체층은 상기한 바와 같이 생략해도 좋지만 이것을 갖는 것이 바람직하다. 이 절연체층은 저항율이 108Ωcm 이상, 특히 1010∼1018Ωcm 정도가 바람직하다. 또 비교적 높은 유전율을 갖는 물질인 것이 바람직하다. 그 유전율ε로는 바람직하게는 ε=3∼1000 정도이다. 이 절연체층의 구성재료로는 예를들어 산화실리콘(SiO2), 질화실리콘(SiN), 산화탄탈(Ta2O5), 티탄산스트론튬(SrTiO3), 산화이트륨(Y2O3), 티탄산바륨(BaTiO3), 티탄산납(PbTiO3), 지르코니아(ZrO2), 실리콘옥시나이트라이드(SiON), 알루미나(Al2O3), 니오브산납(PbNb2O6) 등을 사용할 수 있다.
절연체층을 형성하는 방법으로는 상기 발광층과 마찬가지이다. 이 경우의 절연체층의 막두께로는 바람직하게는 50∼1000nm, 특히 50∼500nm 정도이다.
투명 전극층은 막두께 0.2㎛∼1㎛의 ITO이나 SnO2(네사막), ZnO-Al 등의 산화물도전성 재료 등이 사용된다. 투명 전극층의 형성방법으로는 스퍼터법외에 증착법 등의 공지의 기술을 사용하면 된다.
또한 상기한 박막EL소자는 단일 발광층만을 사용하였지만, 본 발명의 박막EL소자는 이와 같은 구성에 한정되지 않으며 막두께방향으로 발광층을 복수개 적층할 수도 있고, 매트릭스상으로 각각 종류가 다른 발광층(화소)을 조합하여 평면적으로 배치하는 구성으로 해도 된다.
또 본 발명의 박막EL소자는 전자현미경에 의한 관찰에서 용이하게 식별된다. 즉, 본 발명에서 용액도포소성법을 복수회 반복함으로써 다층상으로 형성된 유전체층은 다른 방법에 의해 형성된 유전체층과는 유전체층이 다층상으로 형성되어 있는 것만이 아니라 막의 질도 다르다는 것이 관찰되었다. 또 유전체층 표면의 평활성이 매우 양호하다는 특징이 있다.
상기한 바와 같이, 본 발명의 박막EL소자는 발광층이 적층되는 유전체층표면의 평활성이 매우 양호하고, 절연내압이 높으며 결함이 없기 때문에 고성능, 고정밀한 디스플레이를 용이하게 구성할 수 있다. 또 제조공정이 용이하고, 제조단가를 낮출 수 있다.
(실시예)
이하, 본 발명이 실시예를 구체적으로 나타내도록 상세하게 설명한다.
(실시예 1)
99.6% 순도의 알루미나 기판을 표면연마하고, 이 기판위에 스퍼터링법에 의해 미량첨가물을 첨가한 Au박막을 1㎛ 두께로 형성하고, 700℃에서 열처리하여 안정화하였다. 이 Au박막을 포토에칭법을 사용하여 폭 300㎛, 스페이스 30㎛의 다수의 스트라이프상으로 패턴화하였다.
이 기판에 용액도포소성법을 이용하여 유전체층을 형성하였다. 용액도포소성법에 의한 유전체층의 형성방법으로서 이하의 방법으로 제작한 졸겔액을 PZT 전구체용액으로서 기판에 스핀코팅법으로 도포하고, 700℃에서 15분 동안 소성하는 것을 소정 횟수 반복하였다.
기본적으로는 졸겔액의 제작방법은 8.49g의 아세트산납 삼수화물과 4.17g의 1,3프로판디올을 약 2시간 동안 가열교반하여 투명한 용액을 얻었다. 이것과는 별도로 3.70g의 지르코늄 노르말프로폭시드 70중량% 1-프로판올용액과 1.58g의 아세틸아세톤을 건조질소 분위기중에서 30분동안 가열교반하고, 이것에 3.14g의 티타늄 디이소프로폭시드 비스아세틸아세토네이트 75중량% 2-프로판올용액과 2.32g의 1,3-프로판디올을 첨가하고, 다시 2시간 가열교반하였다. 이들 2개의 용액을 80℃에서 혼합하고, 건조질소 분위기하에서 2시간 동안 가열교반하여 갈색투명한 용액을 제작하였다. 이 용액을 130℃에서 수분 동안 유지함으로써 부생성물을 제거하고, 다시 3시간 동안 가열교반함으로써 PZT전구체용액을 제작하였다.
졸겔액의 점도는 n-프로판올을 사용하여 희석함으로써 조정하였다. 단층당 유전체층의 막두께는 스핀코팅조건 및 졸겔액의 점도를 조정함으로써 1층 0.4㎛, 0.7㎛로 하였다. 상기 졸겔액을 PZT전구체용액으로 스핀코팅 및 소성을 반복함으로써 표 1에 나타난 유전체층을 형성하였다.
시료 전체 막두께(㎛) 막구조 내압(V) 유전율 전자현미경사진 비고
11 2.0 0.4 ×5 0 - 도 6 비교예
12 2.1 0.7 ×3 30 500 도 7 비교예
13 3.5 0.7 ×5 140 520 - 비교예
14 4.2 0.7 ×6 220 540 도 8 본발명
15 4.4 0.4 ×11 170 530 - 본발명
16 7.0 0.7 ×10 320 600 - 본발명
17 14.0 0.7 ×20 430 620 - 본발명
18 16.4 0.7 ×22 450 620 - 비교예
표 1에서 막구조란 막두께 ×적층횟수를 나타낸다. 예를 들어 시료(14)의 막구조는 0.7㎛를 6층 적층한 구조이다. 표 1로부터 알 수 있는 바와 같이, 다층 유전체층의 막두께가 4㎛ 미만인 경우는 내압이 낮아 박막EL소자에 적용하기에는 불충분하다. 또 1층당 막두께가 전극층 막두께(1㎛)의 1/2 미만인 0.4㎛인 경우 내압이 현저하게 떨어져 양호한 결과가 얻어지지 않았다.
도 6, 7, 8은 각각 시료(11, 12, 14)의 유전체층 표면의 전자현미경사진이다. 도면에서 알 수 있는 바와 같이, 1층당 0.4㎛ 두께로 전체 막두께 2㎛의 유전체층을 형성한 시료(11)는 유전체층의 크랙이 매립되지 않고 표면에 존재하지만, 1층당 0.7㎛ 두께의 시료(12)는 시료(11)과 거의 같은 전체 막두께가 2.1㎛이더라도 표면의 크랙 흔적은 남아있지만 봉지되어 있다. 또 전체 막두께가 4.2㎛의 시료(14)는 크랙 흔적이 완전히 없어진다. 이와 같이 전극막두께에 대해 1층당 유전체층의 막두께가 1/2 미만이면 전극층응력에 의한 유전체층의 크랙발생이 충분히 억제되지 않아 내압이 얻어지지 않는 경향이 있다.
또 하부전극막두께에 대해 다층유전체층의 막두께가 4배 이상이 아니면 내압이 충분하게 얻어지지 않는 것으로 판명되었다.
표 1의 시료(13)∼(18)과 동일한 구조로 형성된 유전체층을 200℃로 가열한 상태에서 Mn을 도프한 ZnS증착원을 사용하여 ZnS발광체 박막을 두께 0.8㎛가 되도록 증착법으로 형성한 후 진공중에서 600℃에서 10분 동안 열처리하였다.
이어서, 제2 절연체층으로 Si3N4박막과 상부전극층으로 ITO박막을 스퍼터링법으로 순차적으로 형성함으로써 박막EL소자로 하였다. 이때 상부전극층의 ITO박막은 메탈마스크를 성막시에 사용함에 따라 폭 1mm의 스트라이프위에 패터닝하였다. 발광특성은 얻어진 소자구조의 하부전극, 상부투명전극으로부터 전극을 인출하여 1kHz의 펄스폭 50㎲로 발광휘도가 포화할 때까지 전기장을 인가하여 측정하였다. 또 각각의 박막EL소자를 소정의 갯수만큼 제작하여 평가하였다.
그 결과 시료(13)을 사용한 박막EL소자는 발광문턱값 부근(140∼160V)의 전압을 인가한 시점에서 절연파괴가 일어나 파괴되었다. 또 시료(15)는 제작한 시료의 약 반이 최고휘도에 도달하기 전에 절연파괴가 일어났다. 그 원인으로 내압이 저하되었던 것이 생각될 수 있다. 이에 대해 시료(14, 16, 17, 18) 위에 형성된 박막EL소자는 모두 최고휘도 6000∼10000cd/㎡이 얻어지고, 그때의 인가전압에서도 절연파괴가 발생되지 않았다.
(실시예 2)
소다라임베이스 고내열유리기판(경화점 820℃)을 사용하여 이 기판위에 스퍼터링법으로 박막하부전극층으로서 Ag/Pd/Cu 박막을 0.5㎛의 두께로 형성하고, 700℃에서 열처리하여 안정화하였다. 이 박막하부전극층을 포토에칭법을 사용하여 폭 500㎛, 스페이스 50㎛의 다수개의 스트라이프상으로 패턴화하였다.
이 기판에 용액도포소성법을 이용하여 유전체층을 형성하였다. 용액도포소성법에 의한 유전체층의 형성방법으로 이하의 방법으로 형성한 졸겔액을 BaTiO3전구체용액으로서 기판에 디프코팅법으로 도포하고, 최고온도 700℃로 10분 동안 소성하는 것을 소정 횟수 반복하였다. 이때 1층당 유전체층의 막두께는 1.5㎛이었다.
BaTiO3전구체용액의 제작방법으로는 분자량 63만의 PVP(폴리비닐피롤리돈)를 2-프로판올에 완전히 용해하고, 아세트산 및 티탄테트라이소프로폭시드를 교반하면서 첨가하여 투명한 용액을 얻었다. 이 용액에 순수한 물과 아세트산바륨의 혼합용액을 교반하면서 적하하고, 이 상태에서 교반을 계속하면서 소정시간 에싱하였다. 각 출발원료의 조성비는 아세트산바륨:티탄테트라이소프로폭시드:PVP:아세트산:순수한 물:2-프로판올=1:1:0.5:9:20:20이다. 이에 따라 BaTiO3전구체용액이 얻어졌다.
상기 BaTiO3전구체용액의 도포와 소성을 반복함으로써 표 2에 나타난 유전체층을 형성하였다.
시료 전체 막두께(㎛) 막구조 내압(V) 유전율 비고
21 1.5 1.5 ×1 0 - 비교예
22 3.0 1.5 ×2 80 350 비교예
23 4.5 1.5 ×3 250 370 본발명
24 7.5 1.5 ×5 350 380 본발명
25 12.0 1.5 ×8 390 380 본발명
26 15.0 1.5 ×10 450 390 본발명
27 19.5 1.5 ×13 460 400 비교예
표 2에서 막구조란 표 1과 마찬가지로 막두께 ×적층횟수를 나타낸다. 표 2로부터 알 수 있는 바와 같이, 이 경우에도 전극박막에 대한 다층 유전체층의 막두께가 4배 이상이 아니면 내압이 얻어지지 않고, 다층 유전체층의 막두께가 4㎛ 이하인 경우는 내압이 낮아 EL용 기판으로는 불충분하였다.
이와 같이 하여 형성된 시료(22∼27)에 실시예 1과 마찬가지로 발광층, 절연체층, 상부투명전극을 형성하고, 발광특성을 평가하였다.
그 결과, 시료(22)를 사용한 박막EL소자는 발광문턱값 근처(140∼160V)의 전압을 인가한 시점에서 절연하괴가 일어나 파괴되었다. 기판(23∼26) 위에 형성된 박막EL소자는 모두 최고휘도 6000∼10000cd/㎡가 얻어져 절연파괴가 발생되지 않았다. 또 기판(27)에 형성된 박막EL소자는 평가에 사용된 전원의 최대 인가전압인350V를 인가해도 최대휘도가 얻어졌다.
이상과 같이 본 발명의 효과는 명백하다.
본 발명에 의하면, 종래의 박막EL소자에서 문제가 된 절연체층이 박막으로 형성되어 있는 경우 절연체층의 결함에 기인하는 국소적인 절연내압의 저하에 의해 발광층의 파괴가 생겨 디스플레이소자로서 치명적인 결함이 발생하고, 세라믹 후막유전체층을 사용하는 경우 유전체층 표면의 결함이나, 막이 다공질이거나 요철형상에 기인하는 발광특성의 불량, 후막유전체층 표면의 연마가공이라는 곤란한 공정의 부가에 의한 고단가화와 졸겔공정의 부가에 의한 고단가화, 후막유전체층의 소성온도에 기인하는 기판과 전극층 재료의 선택의 제한을 해결하고, 기판선택의 제한이 없이 싼값으로 큰 면적화가 용이한 유리기판 등을 사용할 수 있으며, 간편한 방법에 의해 전극층이나 공정의 먼지 등에 의한 유전체층의 비평탄화를 수정함으로써 절연내압이 저하되지 않고, 유전체층 표면의 평활성이 양호하고 높은 표시품질이 얻어지는 박막EL소자와 그 제조방법을 고단가화하지 않고 제공할 수 있다.

Claims (5)

  1. 전기절연성을 갖는 기판, 상기 기판 위에 패턴화된 전극층, 상기 전극층 위에 유전체층, 발광층 및 투명전극층이 적층된 구조를 적어도 갖는 박막EL소자에 있어서,
    상기 유전체층은 용액도포소성법을 복수회 반복함에 따라 다층상으로 형성된 다층유전체층이고,
    상기 다층유전체층의 막두께는 상기 전극층의 막두께의 4배 이상이며, 4㎛∼16㎛인 박막EL소자.
  2. 제1항에 있어서, 상기 다층유전체층은 용액도포소성법을 3회 이상 반복함으로써 형성되는 것인 박막EL소자.
  3. 제1항에 있어서, 상기 다층유전체층의 1층당 막두께는 상기 전극층의 막두께의 1/2 이상인 박막EL소자.
  4. 전기절연성을 갖는 기판, 상기 기판 위에 패턴화된 전극층, 상기 전극층 위에 유전체층, 발광층 및 투명전극층이 적층된 구조를 적어도 갖는 박막EL소자를 제조에 있어서,
    상기 전극층 위에 유전체의 전구체용액의 도포소성을 복수회 반복함에 따라상기 유전체층을 다층상으로 형성하는 박막EL소자의 제조방법.
  5. 제4항에 있어서, 상기 유전체의 전구체용액의 도포소성을 3회 이상 반복함에 따라 형성되는 박막EL소자의 제조방법.
KR1020010040278A 2000-09-29 2001-07-06 박막전계발광소자 및 그 제조방법 KR20020025656A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00299352 2000-09-29
JP2000299352A JP2002110344A (ja) 2000-09-29 2000-09-29 薄膜el素子及びその製造方法

Publications (1)

Publication Number Publication Date
KR20020025656A true KR20020025656A (ko) 2002-04-04

Family

ID=18781169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010040278A KR20020025656A (ko) 2000-09-29 2001-07-06 박막전계발광소자 및 그 제조방법

Country Status (7)

Country Link
US (1) US6809474B2 (ko)
EP (1) EP1194014A3 (ko)
JP (1) JP2002110344A (ko)
KR (1) KR20020025656A (ko)
CN (1) CN1178558C (ko)
CA (1) CA2352527C (ko)
TW (1) TW527851B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707230B2 (en) * 2001-05-29 2004-03-16 University Of North Carolina At Charlotte Closed loop control systems employing relaxor ferroelectric actuators
KR100497213B1 (ko) * 2001-10-29 2005-06-28 더 웨스타임 코퍼레이션 복합기판 및 이를 사용한 el패널과 그 제조방법
JP2003347062A (ja) * 2002-05-24 2003-12-05 Tdk Corp El素子の製造方法およびel素子
US7038377B2 (en) * 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
JP2004178930A (ja) * 2002-11-26 2004-06-24 Sony Corp 発光素子およびこれを用いた表示装置
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6958900B2 (en) * 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US20050253510A1 (en) * 2004-05-11 2005-11-17 Shogo Nasu Light-emitting device and display device
FR2893611B1 (fr) * 2005-11-23 2007-12-21 Commissariat Energie Atomique Procede de realisaion d'un revetement a base d'une ceramique oxyde conforme a la geometrie d'un substrat presentant des motifs en relief
US7622859B2 (en) * 2006-07-31 2009-11-24 Motorola, Inc. Electroluminescent display having a pixel array
CN101163356B (zh) * 2007-11-28 2011-11-30 上海广电电子股份有限公司 提高电致发光显示器中介质层绝缘性能的方法
CN107998905B (zh) * 2017-12-20 2020-11-13 绍兴凯达纺织装饰品有限公司 一种修复陶瓷膜表面大孔或者裂纹的方法
CN112309280B (zh) * 2019-07-31 2022-04-29 北京梦之墨科技有限公司 一种具有可控图案的冷光片及其制作方法、发光装置
EP3863059B1 (de) * 2020-02-04 2024-07-31 Siemens Healthineers AG Perowskit-basierte detektoren mit erhöhter adhäsion
CN114497243B (zh) * 2022-01-21 2022-11-29 中山德华芯片技术有限公司 一种红外探测器芯片及其制作方法与应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445085A (en) * 1987-08-14 1989-02-17 Alps Electric Co Ltd Manufacture of film type el display element
JPH0254895A (ja) * 1988-08-20 1990-02-23 Mitsubishi Mining & Cement Co Ltd エレクトロルミネセンス発光素子の製造方法
JPH0461791A (ja) * 1990-06-26 1992-02-27 Sharp Corp 薄膜エレクトロルミネッセンス素子
JPH04171697A (ja) * 1990-11-02 1992-06-18 Fuji Electric Co Ltd エレクトロルミネッセンス表示パネル
KR20010037697A (ko) * 1999-10-19 2001-05-15 구자홍 반도체 표시소자의 제조방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652438B2 (ko) * 1973-07-10 1981-12-11
US3919577A (en) * 1973-09-21 1975-11-11 Owens Illinois Inc Multiple gaseous discharge display/memory panel having thin film dielectric charge storage member
US4188565A (en) * 1977-09-16 1980-02-12 Sharp Kabushiki Kaisha Oxygen atom containing film for a thin-film electroluminescent element
JPS5652438A (en) 1979-10-05 1981-05-11 Graphtec Corp Decoding circuit
DE3367039D1 (en) * 1982-05-28 1986-11-20 Matsushita Electric Ind Co Ltd Thin film electric field light-emitting device
DE3476624D1 (en) * 1983-10-25 1989-03-09 Sharp Kk Thin film light emitting element
EP0267377B1 (en) * 1986-09-16 1993-02-03 Hitachi, Ltd. Electroluminescent display apparatus and process for producing the same
DE4042389C2 (de) 1989-06-23 1993-10-21 Sharp Kk Dünnfilm-Elektrolumineszenzvorrichtung
JP2689661B2 (ja) 1989-12-18 1997-12-10 松下電器産業株式会社 光干渉フィルタを含む薄膜エレクトロルミネセンス装置
EP0555470B1 (en) 1990-11-02 1996-06-05 Kabushiki Kaisha Komatsu Seisakusho Thin-film el element
US5432015A (en) * 1992-05-08 1995-07-11 Westaim Technologies, Inc. Electroluminescent laminate with thick film dielectric
JP3274527B2 (ja) * 1992-09-22 2002-04-15 株式会社日立製作所 有機発光素子とその基板
JP3578786B2 (ja) 1992-12-24 2004-10-20 アイファイアー テクノロジー インク Elラミネート誘電層構造体および該誘電層構造体生成方法ならびにレーザパターン描画方法およびディスプレイパネル
JP3187186B2 (ja) 1993-02-03 2001-07-11 モトローラ株式会社 Tdma方式の通信方法及びその装置の送受信機
JP3250879B2 (ja) 1993-07-26 2002-01-28 株式会社リコー 画像支持体の再生方法および該再生方法に使用する再生装置
JP2888741B2 (ja) * 1993-09-27 1999-05-10 日本ペイント株式会社 薄膜パターン形成法
JP2846571B2 (ja) * 1994-02-25 1999-01-13 出光興産株式会社 有機エレクトロルミネッセンス素子
US5786664A (en) * 1995-03-27 1998-07-28 Youmin Liu Double-sided electroluminescent device
US5736754A (en) * 1995-11-17 1998-04-07 Motorola, Inc. Full color organic light emitting diode array
US5856029A (en) * 1996-05-30 1999-01-05 E.L. Specialists, Inc. Electroluminescent system in monolithic structure
JPH11273873A (ja) * 1998-03-20 1999-10-08 Nec Kansai Ltd 電界発光灯
US6242858B1 (en) * 1998-09-14 2001-06-05 Planar Systems, Inc. Electroluminescent phosphor thin films
US6514891B1 (en) * 1999-07-14 2003-02-04 Lg Electronics Inc. Thick dielectric composition for solid state display
US6650046B2 (en) * 2000-11-17 2003-11-18 Tdk Corporation Thin-film EL device, and its fabrication process
US6577059B2 (en) * 2000-11-17 2003-06-10 Tdk Corporation Thin-film EL device, and its fabrication process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445085A (en) * 1987-08-14 1989-02-17 Alps Electric Co Ltd Manufacture of film type el display element
JPH0254895A (ja) * 1988-08-20 1990-02-23 Mitsubishi Mining & Cement Co Ltd エレクトロルミネセンス発光素子の製造方法
JPH0461791A (ja) * 1990-06-26 1992-02-27 Sharp Corp 薄膜エレクトロルミネッセンス素子
JPH04171697A (ja) * 1990-11-02 1992-06-18 Fuji Electric Co Ltd エレクトロルミネッセンス表示パネル
KR20010037697A (ko) * 1999-10-19 2001-05-15 구자홍 반도체 표시소자의 제조방법

Also Published As

Publication number Publication date
CA2352527C (en) 2004-06-22
JP2002110344A (ja) 2002-04-12
US20020041147A1 (en) 2002-04-11
CN1178558C (zh) 2004-12-01
TW527851B (en) 2003-04-11
US6809474B2 (en) 2004-10-26
CN1347270A (zh) 2002-05-01
EP1194014A2 (en) 2002-04-03
EP1194014A3 (en) 2003-12-10
CA2352527A1 (en) 2002-03-29

Similar Documents

Publication Publication Date Title
KR100441284B1 (ko) 복합기판의 제조방법, 복합기판 및 이를 사용한 el소자
KR100497213B1 (ko) 복합기판 및 이를 사용한 el패널과 그 제조방법
KR100460134B1 (ko) 복합기판, 이것을 이용한 박막발광소자, 및 그 제조방법
KR20020025656A (ko) 박막전계발광소자 및 그 제조방법
US20020130616A1 (en) Thin-film el device, and its fabrication process
KR20020046137A (ko) 전계발광소자 및 그 제조방법
US6672922B2 (en) Composite substrate preparing method, composite substrate, and EL device
KR100506833B1 (ko) 박막전계발광소자 및 그 제조방법
JP4563539B2 (ja) 複合基板およびこれを用いたel素子
JP4685253B2 (ja) El素子
JP4749536B2 (ja) 薄膜el素子及びその製造方法
JP4308501B2 (ja) 電界発光素子及びその製造方法、並びに電界発光ディスプレイ
JP3966732B2 (ja) El素子およびその製造方法
JP3970152B2 (ja) 複合基板およびそれを用いたelパネルとその製造方法
JP4494568B2 (ja) 無機el用誘電体厚膜、無機el素子および誘電体厚膜
JP3958960B2 (ja) El素子
JP3914067B2 (ja) Elディスプレイ
JP2003249374A (ja) 薄膜el素子
JP2004356024A (ja) 複合基板とel素子の製造方法、および複合基板とel素子の製造装置
JP2003347062A (ja) El素子の製造方法およびel素子
JP2004006288A (ja) 薄膜el素子および複合基板
JP2002216954A (ja) 薄膜el素子及びその製造方法
JP2001223085A (ja) El素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application