JP3966732B2 - Ｅｌ素子およびその製造方法 - Google Patents
Ｅｌ素子およびその製造方法 Download PDFInfo
- Publication number
- JP3966732B2 JP3966732B2 JP2002025754A JP2002025754A JP3966732B2 JP 3966732 B2 JP3966732 B2 JP 3966732B2 JP 2002025754 A JP2002025754 A JP 2002025754A JP 2002025754 A JP2002025754 A JP 2002025754A JP 3966732 B2 JP3966732 B2 JP 3966732B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- dielectric layer
- dielectric
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、薄型でかつ平板状の表示手段として好適に用いられるＥＬ（エレクトロルミネセンス）素子に関する。
【０００２】
【従来の技術】
エレクトロルミネセンス（電界効果）という現象を応用した無機物質からなる発光層を有する薄膜ＥＬ素子は、発光デバイスとして平面薄型ディスプレイに用いられている。
【０００３】
薄膜ＥＬ素子の発光色は、その素子のもつ発光層の材料によって定まる。従来から、発光層の材料として、母体材料にはＺｎＳ、ＣａＳ、ＳｒＳ等が選ばれ、発光中心材料には、例えば遷移金属元素群の中から選ばれている。
【０００４】
これらの組み合わせにより、ＺｎＳ：Ｍｎ等を用いた黄色発光素子、ＺｎＳ：Ｔｂ等を用いた緑色発光素子、ＣａＳ：ＥｕあるいはＺｎＳ：Ｓｍ等を用いた赤色発光素子、およびＳｒＳ：Ｃｅ或いはＺｎＳ：Ｔｍ等を用いた青色発光素子等が知られている。
【０００５】
また、白色発光素子としては、ＳｒＳ：Ｃｅ，ＥｕあるいはＺｎＳ：Ｐｒ等の単膜発光層や、ＳｒＳ：Ｃｅ／ＣａＳ：Ｅｕ、あるいは特開昭６２−７４９８６号公報に開示されているＳｒＳ：Ｃｅ／ＺｎＳ：Ｍｎ等の積層発光層等が知られている。
【０００６】
しかしながら、上述の発光素子のうち、実用化されているものはＺｎＳ：Ｍｎを用いた黄色発光素子程度であり、他の発光素子については十分な発光輝度が得られておらず、特に青色発光素子では未だ実用化には至っていないのが現状である。
【０００７】
ＥＬディスプレイの発展を妨げているのは、高輝度で色純度の高い青色発光素子ないし白色発光素子が見つかっていない点にある。
【０００８】
フルカラーディスプレイや、現在実用化されているＺｎＳ：Ｍｎを用いた黄色発光素子を利用して白色発光素子を得ようとすると、３元色の１つであり、黄色発光の補色である青色発光素子の高性能化が必要になってくる。
【０００９】
上述の特開昭６２−７４９８６号公報に開示された白色発光素子は、ＳｒＳ：Ｃｅの性能が劣っており、やや緑がかった青色を呈するので、全体的にも緑がかった白色を呈してしまう。
【００１０】
高性能の青色発光素子が実現すれば、ＺｎＳ：Ｍｎを用いた黄色発光素子と組み合わせることにより、高性能の白色発光素子も実現できる。
【００１１】
青色発光のための有望な蛍光物質として、ＳｒＳが知られている。ＩＤＷ(International Display Workshop)1997 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596 には、ＳｒＳを用いたＥＬディスプレイについての検討がなされている。
【００１２】
この文献では、ＳｒＳにＣｅをドープして安定性を向上させると共に、ＳｒＳの劣化を防止する有効な手段として酸素からの汚染を防止し、高純度のＳｒＳ発光層を形成するために、Ｈ2Ｓ雰囲気下で電子ビーム蒸着法により発光層を形成する手法が有効である旨記載されている。また、形成された発光層を、窒素雰囲気下、６００℃以上の温度でアニールすることにより、良好な発光特性が得られる旨記載されてる。
【００１３】
しかし一般的なＥＬ素子ではガラス基板、ＩＴＯ薄膜上に誘電体層、発光層が形成されるため、６００℃以上での高温アニールはガラス基板、ＩＴＯ薄膜の耐熱性が不充分であるため、実用化には至っていない。
【００１４】
そこで、特開平７−５０１９７号公報のＥＬディスプレイでは、耐熱性セラミック基板上に、銀／プラチナ等の厚膜導体ペーストを印刷、焼成した後ＰｂＮｂＯ3 、ＢａＴｌＯ3 、ＳｒＴｉＯ3 、ＰｂＴｌＯ3 等の厚膜誘電体ペーストを印刷、焼成することにより発光層の下地を形成している。これらの厚膜焼成導体および誘電体は８５０℃から１０００℃以上の高温で焼成されるため、その後の発熱体形成および高温熱処理に充分耐え得る耐熱性を有する。
【００１５】
また、上記公報では厚膜焼成誘電体の表面を平坦化し、その後に続く薄膜プロセスで形成される発光層および上部誘電体層の絶縁耐圧を確保する方法が開示されている。
【００１６】
通常の焼成後の厚膜セラミックの表面は１μm 以上の表面粗さを有し、その上に１μm 程度以下の厚さを有する薄膜を形成しても、均一にその表面を被覆することは困難であり、膜厚方向に電界が印加されると低電界でも絶縁破壊にいたる場合が多い。充分な絶縁耐圧を得るためにほ薄膜の膜厚を下地の表面粗さ以上に充分厚くするか、あるいは下地の表面を平坦化することが必要である。上記ＥＬディスプレイでは焼成後の誘電体セラミック表面に、Ｐｂ，Ｚｒ，Ｔｉを含むゾルをスピンコーティング等の手法により塗布した後、空気中で６００℃、３０分の加熱をすることにより、２〜３μm のＰＺＴ層を形成している。そのＰＺＴ層の表面は、スクリーン印刷されて焼結された第１誘電体層の表面よりも著しく滑らかであることが観察されたと記されている。
【００１７】
上記第１誘電体層上に第２誘電体層を重ねて形成した厚膜誘電体層の合成誘電率は、約２０００と従来のＴＦＥＬに採用されている薄膜誘電体層と比較すると２桁以上高い。上記厚膜誘電体層上に比誘電率１０の蛍光体層および上部薄膜誘電体層を形成し、二重絶縁型ＥＬ素子を作製する場合には、厚膜誘電体層、蛍光体層および上部薄膜誘電体層の膜厚構成は、各層の誘電率と駆動電圧を考慮して設計する必要がある。
【００１８】
例えば図８に示すように、厚膜誘電体層、蛍光体層および上部薄膜誘電体層を直列に接続されたキヤパシタＣLD，ＣP ，ＣUDと仮定すると、３つのキヤパシタ全体に加わる電圧Ｖは式（１）により定められる。
Ｖ＝Ｅ1 ×ｄ1 ＋Ｅ2 ×ｄ2 ＋Ｅ3 ×ｄ3 （１）
この揚合、Ｅ1 は厚膜誘電体層内の電界、Ｅ2 は蛍光体層内の電界、Ｅ3 は上部薄膜誘電体層内の電界、ｄ1 は厚膜誘電体層の厚さ、ｄ2 は蛍光体層の厚さ、ｄ3 は上部薄膜誘電体層の厚さである。ただし式１は蛍光体が発光を開始する電圧Ｖthよりも低い電圧において成り立つが、例えば図９に示すように、しきい値電圧Ｖthよりも高い電圧においては蛍光体がブレークダウンし、電流が過渡的に流れるため式（１）は成り立たない。なお、図９はＥＬ素子に加える電圧と電流の関係を示したものである。
【００１９】
また、異なる誘電率を有するキャパシタが直列に接続された場合、式（２）の関係が成り立つことが知られている。
ｋ1 ×Ｅ1 ＝ｋ2 ×Ｅ2 ＝ｋ3 ×Ｅ3 （２）
ここで、ｋ1 は厚膜誘電体層の誘電率、ｋ2 は蛍光体層の誘電率、ｋ3 は上部薄膜誘電体層の誘電率をそれぞれ示している。
【００２０】
二重絶縁型ＥＬ素子の発光機構として、一般的に認められている過程を簡単に説明する。蛍光体層と誘電体層の界面に蓄積された電子が１ＭＶ／cm程度の高電界で蛍光体層内部へ注入され、電界から高い運動エネルギを獲得して加速され、発光中心と直接に衝突してエネルギを与える。発光中心はこのエネルギにより励起あるいは電離されて高いエネルギ状態へ遷移し、一定寿命の後の緩和過程の際、そのエネルギを発光の形で外部に放出する。
【００２１】
したがって、ＥＬ素子の発光には１ＭＶ／cmの電界が蛍光体層に印加されることが必要である。
【００２２】
式（２）において、Ｅ2 をＥＬ発光に必要な電界１×１０6 V／cmとし、ｋ1 、ｋ2 、ｋ3 にそれぞれ１０００、１０、５を代入した場合、Ｅ1 およびＥ3 は、それぞれ１×１０4 V／cm、２×１０6 V／cmとなり、厚膜誘電体層には蛍光体層、上部薄膜誘電体層と比較すると１／１００の電界しか印加されないことがわかる。
【００２３】
また式（１）において厚膜誘電体層の厚さを３０μm 、蛍光体層の厚さを１．０μm 、上部薄膜誘電体層の厚さを０．１μm とした場合、発光開始にかかる電圧Ｖthは１５０Ｖとなる。前述した通り、各層の膜厚構成は、各層の誘電率と、所望するＶth（通常はロウ側ドライバーＩＣの性能で制限される）および各層の絶縁耐圧等を考慮して設計することが可能である。通常、ＥＬディスプレイに使用されるドライバーＩＣではＶthは１８０Ｖ以下を想定されており、消費電力の面でも駆動電圧は低い方が望ましい。
【００２４】
一方、高輝度ＥＬ発光を得るためには、前述したとおり蛍光体薄膜を成膜した後に大気中で６００℃程度の高温熱処理が必要である。ところが、高温熱処理により、硫化物である蛍光体が酸化されると硫酸塩が生成し、イオン化されやすい構造となる。酸化された硫化物蛍光体ＥＬ素子を高電圧で駆動させると、硫酸系のガス等が発生し輝度の低下をはじめ薄膜の剥離等の不具合を引き起こすことが確認されている。
【００２５】
熱処理時の酸化を防止するためには、蛍光体上に０．３μm よりも厚い上部薄膜誘電体を形成した後に熱処理を施すことが有効であり、上述した不具合の発生を抑制することは可能である。しかし、比誘電率５の上部誘電体の膜厚を０．１μm から０．３μm に増やすことにより、発光開始電圧Ｖthは１５０Ｖから１９０Ｖに増大し、通常のドライバーＩＣでは駆動できないという問題が発生する。
【００２６】
さらに、蛍光体層に注入される電荷量は厚膜誘電体層と上部薄膜誘電体層の合成容量に比例するので、誘電率の低い上部薄膜誘電体層を厚くすると合成容量が小さくなるため輝度は著しく低下する。
【００２７】
したがって、高誘電率厚膜誘電体と低誘電率上部薄膜誘電体とで蛍光体を扶持してなるＥＬディスプレイでは、低電圧駆動下で高輝度発光を得るためには上部薄膜誘電体を極力薄くすることが望ましいが、高い信頼性を得るためには上部薄膜誘電体層を厚くすることが必要になるため、輝度と信頼性を両立することが著しく困難であった。
【００２８】
【発明が解決しようとする課題】
本発明の目的は、低い電圧で駆動可能な高輝度かつ高い信頼性を有するＥＬディスプレイを実現することである。
【００２９】
【課題を解決するための手段】
すなわち、上記目的は以下の構成により達成される。
（１） 粉体焼成法により形成された厚膜誘電体層と、薄膜誘電体層と、これらの誘電体層間に蛍光体薄膜を有するＥＬ素子であって、
前記薄膜誘電体と透明電極の間に酸化亜鉛（ＺｎＯ）を主成分とするバッファ層を有するＥＬ素子。
（２） 前記薄膜誘電体層と酸化亜鉛（ＺｎＯ）を主成分とする薄膜とを合わせた厚さが、
０．３μm 以上である上記（１）のＥＬ素子。
（３） 前記蛍光体薄膜が熱処理されている上記（１）または（２）のＥＬ素子。
（４） 粉体焼成法により形成された厚膜誘電体層と、薄膜誘電体層と、これらの誘電体層間に蛍光体薄膜を有するＥＬ素子の製造方法であって、
前記薄膜誘電体と透明電極の間に酸化亜鉛（ＺｎＯ）を主成分とするバッファ層を有し、
このバッファ層を形成した後に蛍光体薄膜を熱処理するＥＬ素子の製造方法。
【００３０】
【発明の実施の形態】
本発明のＥＬ素子は、少なくとも耐熱性基板上に導体層、厚膜誘電体層、蛍光体層、上部薄膜誘電体層、透明電極層が順次形成されているＥＬ素子であって、上部薄膜誘電体層と透明電極層との間に酸化亜鉛を主成分とする薄膜が形成されているものである。
【００３１】
このような酸化亜鉛を主成分とするバッファー層を設けることにより、発光層の酸化、輝度低下を防止し、上部誘電体層、電極層の剥離を防止して、高輝度で信頼性の高い素子が得られる。
【００３２】
バッファー層の主成分である酸化亜鉛は、通常、ＺｎＯの化学量論組成で存在するが、Ｏ量は多少偏倚していてもよい。
【００３３】
また、副成分としてＡｌ等の金属元素がドーピングされていてもよい。Ａｌは、ＺｎＯのＺｎサイトに置換する形で取り込まれている。Ａｌ等の金属元素をドープすることにより、Ａｌがドナーとなり、比抵抗を低減させることができる。
【００３４】
Ａｌ等の金属元素のドーピング量としては、ＺｎＯに対して好ましくは１〜５原子％、より好ましくは１．５〜３原子％程度である。
【００３５】
ＺｎＯバッファー層は、スパッタ法、ＥＢ蒸着法等により形成することができるが、良好な被覆性が得られること等の点からスパッタ法が好ましい。
【００３６】
また、ＺｎＯにＡｌをドーピングする方法としては、ＺｎＯ粉体とＡｌ2Ｏ3 粉体の混合物の圧縮焼結体ターゲット（あるいは蒸着ソース）を使用等すればよい。
【００３７】
バッファ層の膜厚としては、薄すぎると発光層の保護効果が得られず、厚すぎると発光効率が低下することから、好ましくは５０〜５００nm、特に１００〜３００nm程度がよい。
【００３８】
なお、バッファ層は、少なくとも発光層の発光に直接寄与する領域を保護すればよい。このため、少なくとも発光層の画素となる領域の上に製膜されていることが必要である。
【００３９】
基板としては、絶縁性を有し、その上に形成される導体層、厚膜誘電体層を汚染することなく、所定の強度を維持できるものであれば特に限定されるものではない。具体的には、アルミナ（Ａｌ2Ｏ3）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、ステアタイト（ＭｇＯ・ＳｉＯ2）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ＋ＢｅＯ）等のセラミック基板を挙げることができる。これらの耐熱温度はいずれも１０００℃以上である。これらのなかでも特にアルミナ基板が好ましく、熱伝導性が必要な場合にはベリリア、窒化アルミニウム、炭化シリコン等が好ましい。またガラスとセラミックの複合材料であるガラス／セラミクス（結晶化ガラス）を用いることもできる。
【００４０】
基板として用いる材料は、ＥＬ素子の各層の形成温度、ＥＬ素子のアニール温度に耐えうる耐熱温度ないし融点が６００℃以上、好ましくは７００℃以上、特に８００℃以上のものが好ましい。
【００４１】
また、このほかに、石英、熱酸化シリコンウエハー等、チタン、ステンレス、インコネル、鉄系などの金属基板を用いることもできる。金属等の導電性基板を用いる場合には、基板上に内部に電極を有した厚膜を形成した構造が好ましい。
【００４２】
導体層は、少なくとも基板側に形成され、その後に続く厚膜誘電体焼成、平坦化処理、発光層形成等の高温プロセスを経ても充分な導電性と、基板との密着強度を有し、かつ高温で厚膜誘電体層との反応（相互拡散）が生じ難い材料が好ましい。
【００４３】
導体層は、具体的には主成分としてパラジウム、ロジウム、イリジウム、レニウム、ルテニウム、白金、銀、金、タンタル、ニッケル、クロム、チタン等の通常用いられている金属電極を用いればよい。特に、一般的にチップコンデンサの電極に使用されているような耐熱性金属材料、たとえばＡｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｐｔ、Ａｇ／Ｐｄ／Ｃｕ、Ａｕ等の薄膜、厚膜を使用することができる。
【００４４】
導体層の厚さは下地の基板の表面粗さ、誘電体の焼成温度によって最低膜厚が決まる。すなわち基板の表面の凹凸に追随して、連続的に被覆できる膜厚が必要であり、また誘電体焼成時に誘電体との反応により高抵抗化がおこらないだけの膜厚が必要である。
【００４５】
次に、厚膜誘電体層を形成する。この工程では上述したように基板材料との熱膨張係数差による、クラックが発生しない高誘電率厚膜材料を選択する必要がある。
【００４６】
アルミナ基板を使用する場合にはＰｂＮｂＯ3 ，ＰｂＴｉＯ3 ，ＰＭＮ−ＰＴ等の材料の中から選択することができる。一般的なチップコンデンサーに使用されているようなペーストを使用し、スクリーン印刷等の手法で塗布、乾燥を複数回行った後に大気中で８５０℃で焼成することにより所定の厚さの厚膜誘電体層を形成することが可能である。
【００４７】
厚膜誘電体層の抵抗率としては、１０8 Ω・cm以上、特に１０10 〜１０18 Ω・cm程度である。また比較的高い誘電率を有する物質であることが好ましく、その誘電率εとしては、好ましくはε＝１００〜１００００程度である。膜厚としては、５〜５０μm が好ましく、１０〜３０μm が特に好ましい。
【００４８】
さらに必要に応じて厚膜誘電体層表面の微細なポアや凹凸を埋めて、平坦化するためにＰＺＴ系もしくはＢＴＯ系の溶液を塗布、焼成し厚膜誘電体層の表面に平坦化処理を施すことが望ましい。
【００４９】
次に、厚膜誘電体層が形成された基板上に蛍光体層を形成する。蛍光体層は、ＥＢ−蒸着法などにより形成することができる。
【００５０】
発光層の材料としては、例えば、月刊ディスプレイ ’９８ ４月号 最近のディスプレイの技術動向 田中省作 p1〜10に記載されているような材料を挙げることができる。具体的には、赤色発光を得る材料として、ＺｎＳ、Ｍｎ／ＣｄＳＳｅ等、緑色発光を得る材料として、ＺｎＳ：ＴｂＯＦ、ＺｎＳ：Ｔｂ、ＺｎＳ：Ｔｂ等、青色発光を得るための材料として、ＳｒＳ：Ｃｅ、（ＳｒＳ：Ｃｅ／ＺｎＳ）ｎ、ＣａＧａ2Ｓ4：Ｃｅ、Ｓｒ2Ｇａ2Ｓ5：Ｃｅ等を挙げることができる。
【００５１】
また、白色発光を得るものとして、ＳｒＳ：Ｃｅ／ＺｎＳ：Ｍｎ等が知られている。
【００５２】
これらのなかでも、上記ＩＤＷ(International Display Workshop)’97 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596 で検討されている、ＳｒＳ：Ｃｅの青色発光層を有するＥＬに本発明を適用することにより特に好ましい結果を得ることができる。
【００５３】
蛍光体層の膜厚としては、特に制限されるものではないが、厚すぎると駆動電圧が上昇し、薄すぎると発光効率が低下する。具体的には、蛍光体材料にもよるが、好ましくは１００〜１０００nm、特に３００〜８００nm程度である。
【００５４】
蛍光体層の形成方法は、上記ＩＤＷに記載されているように、ＺｎＳ：Ｍｎの蛍光体層を形成する場合には、エレクトロンビーム蒸着法により形成すると、高輝度の発光を得ることができる。
【００５５】
蛍光体層の形成後、上部薄膜誘電体層を形成する。
薄膜誘電体（絶縁）層（第２の絶縁層）の構成材料としては、例えば酸化シリコン（ＳｉＯ2 ）、窒化シリコン（ＳｉＮ）、酸化タンタル（Ｔａ2Ｏ5 ）、チタン酸ストロンチウム（ＳｒＴｉＯ3 ）、酸化イットリウム（Ｙ2Ｏ3 ）、チタン酸バリウム（ＢａＴｉＯ3 ）、チタン酸鉛（ＰｂＴｉＯ3 ）、ＰＺＴ、ジルコニア（ＺｒＯ2 ）、シリコンオキシナイトライド（ＳｉＯＮ）、アルミナ（Ａｌ2Ｏ3 ）、サイアロン（ＳｉＡｌＯＮ）、ニオブ酸鉛、ＰＭＮ−ＰＴ系材料等およびこれらの多層または混合薄膜を挙げることができる。特にＳｉＯＮ、Ａｌ2Ｏ3 、ＡＴＯ（ＡｌＴｉＯ）、ＳｉＡｌＯＮの単層もしくは多層膜を採用することがプロセス、安定性、絶縁耐圧特性、密着性の面で好ましい。
【００５６】
これらの材料で絶縁層を形成する方法としては、蒸着法、スパッタ法、ＣＶＤ法、ゾルゲル法、印刷焼成法など既存の方法を用いればよい。この場合の絶縁層の膜厚としては、好ましくは５０〜１０００nm、特に１００〜５００nm程度である。
【００５７】
発光効率を向上させるためには、蛍光体を熱処理、つまり熱アニールすることが必要である。熱処理温度は蛍光体材料にもよるが、好ましくは４５０℃以上６５０℃以下である。熱処理雰囲気は不活性ガス雰囲気でも良いが、厚膜誘電体の還元を避けるためには空気中での熱処理が好ましい。上部薄膜誘電体形成後に空気中で熱処理を行うことにより、蛍光体層の著しい酸化は抑制されるので、高輝度発光は得られるが、蛍光体層はわずかながらも酸化されるため、長期間高電圧を印加し発光させると、上述した輝度低下や薄膜の剥離等の不具合が発生する。
【００５８】
この問題を解消するためには、上述したようにＺｎＯを主成分とする導電性薄膜を形成した後に熱処理を施すことが好ましい。ＺｎＯを主成分とする導電性薄膜だけでディスプレイに要求される抵抗値が得られない場合には、さらにその上にＩＴＯ薄膜を形成し、透明電極層とすれば良い。
【００５９】
次いで、ホトリソグラフィーの手法を用い、透明電極層を所望するパターンに加工し、さらに必要に応じて透明電極層とパッド電極とを接続する配線を形成することによりＥＬディスプレイパネルが完成する。
【００６０】
なお、上記例では、単一発光層のみの場合を例示して説明したが、本発明のＥＬ素子はこのような構成に限定されるものではなく、膜厚方向に発光層を榎数積層してもよいし、マトリクス状にそれぞれ種類の異なる発光層（画素）を組み合わせて平面的に配置するような構成としてもよい。
【００６１】
次に本発明の薄膜ＥＬ素子の製造工程について、図を参照しつつ説明する。
【００６２】
先ず、図２に示すように、所定の耐熱性および機械的強度を有する基板１の上に、Ａｕ系厚膜電極ペーストを、スクリーン印刷法等により塗布する。電極ペースト塗布後、１００〜１５０℃程度の温度、空気雰囲気中で１０〜６０分間の乾燥を行い、更にベルト炉を用いて８００〜９００℃の温度、空気中で５〜３０分間の焼成を行うことにより下部電極層２を形成する。次いで、下部電極層２を通常のフォトリソグラフィーとウェットエッチング法等により、所定の幅と、スペースのライン状に加工し、ロウラインおよび取り出し電極パッドを形成する。
【００６３】
次いで図２、３に示すように、同様のスクリーン印刷法によりニオブ酸鉛系厚膜ペースト（例えばＥＳＬ社製４２１０−Ｃ）を所定の厚さに印刷する。この時下部電極層２は、外部駆動回路に接続するための部分以外はこのパターンに覆われるように設計されている。
【００６４】
塗布後、下部電極層２と同様に大気中、１００〜１５０℃で乾燥した後、ベルト炉にて大気中、８００〜９００℃の温度で５〜３０分間焼成し、厚膜誘電体層３を形成する。
【００６５】
焼成後の厚膜誘電体層３の表面は結晶粒径と同程度（〜１μm ）の粗さを有するため、その上に直接薄膜を積層しても、厚膜誘電体層３の表面を完全に被覆することは困難であり、膜厚方向に電界を印加すると、比較的低い電界強度でも絶縁破壊が起こってしまう。
【００６６】
そこで本発明においては、これらの表面粗さや段差による性能低下を回避するために次の工程を設けることが好ましい。
【００６７】
図４に示すように、ＰＺＴ系溶液材料４を塗布、焼成し、下部電極層２の厚膜誘電体層３の全面にわたって所定の厚さに形成する。塗布は通常のスピンコーティング法を使用し、通常のベルト炉で空気雰囲気中６００〜８００℃程度で焼成する。この平坦化処理により表面の粗さを０．１μm 以下、特に０．０５μm 以下とすることが可能となる。
【００６８】
次いで、図５に示すようにＺｎＳ：Ｍｎ発光層５をＥＢ蒸着法により、６００nmの膜厚に形成する。この際ＺｎＳ：Ｍｎは、発光が必要な領域にのみマスク蒸着法により成膜する。
【００６９】
次いで、図６に示すように、同様のＥＢ蒸着法により、Ａｌ2Ｏ3 薄膜を図５に示した発光層５と同じ領域に、所定の厚さにマスク蒸着し、図６に示す上部誘電体層６を形成する。
【００７０】
その後、図７に示すようにＤＣスパッタ装置を使用し、ＺｎＯ：Ａｌをターゲットとして、ＺｎＯ：Ａｌバッファー層７を所定の膜厚に形成する。その後、通常のベルト炉を使用し、バッファー層７までが形成されたパネルを空気雰囲気中６００〜７００℃、１０〜６０分熱処理する。
【００７１】
さらにその後、図１に示すようにＤＣスパッタ装置等を使用し、ＩＴＯからなる透明電極層８を形成する。
【００７２】
透明電極層８およびバッファー層７を、ロウラインを形成する下部電極層２と直交する、ライン状パターンに加工するために、通常のフォトリソグラフィーとウェットエッチング法等を使用し、所望の幅と、スペースのカラムラインを形成する。
【００７３】
また、図では示していないが、カラムラインと電極パッドを接続するためのＡｌ／Ｃｒからなるメタル配線を形成する。
【００７４】
その後、封止ガラスを表示面側の表面に樹脂接着し、ＦＰＣにより外部駆動回路とパネルを電気的に接続し、黄橙色に発光するモノカラーＥＬディスプレイが完成する。
【００７５】
本発明の薄膜ＥＬ素子は、通常、パルス駆動、交流駆動され、その印加電圧は８０〜２５０V 程度である。
【００７６】
【実施例】
＜実施例１＞
次に本発明の薄膜ＥＬ素子について、実施例を挙げてより詳細に説明する。
【００７７】
先ず、図２に示すように、所定の耐熱性および機械的強度を有する（アルミナ、純度９６％：厚さ１．０mm）基板１の上にスクリーン印刷法により、Ａｕ系厚膜電極ペーストを塗布した。電極ペースト塗布後、１２５℃の温度、空気雰囲気中で３０分間の乾燥を行い、さらにベルト炉を用いて８５０℃の温度、空気中で１５分間の焼成を行うことにより、下部電極層２を形成した。次いで、下部電極層２を通常のフォトリソグラフィーとウェットエッチング法により、幅２７０μm 、スペース３０μm のライン状に加工し、ロウラインおよび取り出し電極パッドを形成した。
【００７８】
次いで図２、３に示すように、同様のスクリーン印刷法によりニオブ酸鉛系厚膜ペースト（ＥＳＬ社製４２１０−Ｃ）３を２０μm の厚さに印刷した。この時、下部電極層２は、外部駆動回路に接続するための部分以外はこのパターンに覆われるように設計されている。
【００７９】
塗布後、下部電極層２と同様に大気中、１２５℃で乾燥した後、ベルト炉にて大気中、８５０℃の温度で１５分間焼成し、厚膜誘電体層３を形成した。
【００８０】
焼成後の厚膜誘電体層３の表面は、結晶粒径と同程度（〜１μm ）の粗さを有するため、その上に直接薄膜を積層しても、厚膜誘電体層３の表面を完全に被覆することは困難であり、膜厚方向に電界を印加すると、比較的低い電界強度でも絶縁破壊が起こってしまう。
【００８１】
そこで、本実施例においてはこれらの表面粗さや段差による性能低下を回避するために次の工程を設た。
【００８２】
図４に示したように、ＰＺＴ系溶液材料４を塗布、焼成し、下部電極層２の厚膜誘電体層３の全面にわたって約１μm の厚さに形成した。塗布は通常のスピンコーティング法を使用し、通常のベルト炉で空気雰囲気中７００℃で焼成した。この平坦化処理により表面の粗さを０．１μm 以下とすることが可能となった。
【００８３】
次いで、図５に示したようにＺｎＳ：Ｍｎ発光層５をＥＢ蒸着法により、６００nmの膜厚に形成した。この際ＺｎＳ：Ｍｎは、Ｍｎを０．５wt％含む材料を用い、図２に示した領域にのみマスク蒸着法により成膜した。
【００８４】
次いで、同様のＥＢ蒸着法により、Ａｌ2Ｏ3 薄膜を図２に示した発光層５と同じ領域に、５０nmの厚さにマスク蒸着し、図６に示す上部誘電体層６を形成した。
【００８５】
その後、図７に示すようにＤＣスパッタ装置を使用し、ＺｎＯ：Ａｌをターゲットとして、ＺｎＯ：Ａｌバッファー層７を３００nmの膜厚に形成した。また、比較サンプル１として、バッファー層を形成しないサンプル、比較サンプル２として、バッファー層を形成しないでＡｌ2Ｏ3 薄膜の膜厚を３００nmとしたサンプルも作製した。その後、通常のベルト炉を使用し、バッファー層７までが形成されたパネルを空気雰囲気中６００℃で、３０分間熱処理した。
【００８６】
また、比較サンプル１として、バッファー層を形成しないサンプル、比較サンプル２として、バッファー層を形成しないでＡｌ2Ｏ3 薄膜の膜厚を３００nmとしたサンプルも作製し、上記同様アニール処理した。
【００８７】
さらにその後、図１に示すようにＤＣスパッタ装置を使用し、ＩＴＯからなる透明電極層８を形成した。
【００８８】
透明電極層８およびバッファー層７を、ロウラインを形成する下部電極層２と直交するライン状パターンに加工するために、通常のフォトリソグラフィーとウェットエッチング法を使用し、幅２７０μm 、スペース３０μm のカラムラインを形成した。
【００８９】
図では示していないが、カラムラインと電極パッドを接続するためのＡｌ／Ｃｒからなるメタル配線も形成した。
【００９０】
その後、封止ガラスを表示面側の表面に樹脂接着し、ＦＰＣにより外部駆動回路とパネルを電気的に接続し、黄橙色に発光するモノカラーＥＬディスプレイが完成した。
【００９１】
得られたＥＬディスプレイの発光開始電圧Ｖthは１４５Ｖであり、通常のバッファー層７を形成していないものとまったく変わらなかった。フレーム周波数１２０Hz、電圧１８５Ｖで駆動した際の発光輝度も通常のものと変わらず、１０００cd/m2 以上が得られた。
【００９２】
本発明サンプルは、ＺｎＯ系バッファー層７を形成せず、上部薄膜誘電体層６を形成した後に、熱処理を施した比較サンプル１と、Ｖth、輝度等の初期特性はほとんど同じである。本発明の最大の効果は図１０に示すように、その輝度安定性の高さである。ここで、図１０は、１０万時間駆動試験による輝度変化を示したグラフであり、駆動電圧Ｖth＋５０Ｖ、フレーム周波数２kHzでの加速条件下で行い、駆動時間を通常使用する１５０Hzに換算して表示した。
【００９３】
従来の、上部薄膜誘電体を１００nm形成した後に、熱処理を施して作製した比較サンプル１では、１００００時間以上の動作で、急激に輝度が低下しているが、本発明サンプルでは１０００００時間動作後も初期輝度の８割以上を維持している。
【００９４】
従来の比較サンプル１の１００００時間以降の輝度低下の主要因は非発光個所（ダークスポット）の生成であることを観察し、確認した。非発光個所を解析したところ、Ａｌ2Ｏ3 上部薄膜誘電体近傍のＺｎＳ：Ｍｎ発光層の結晶性低下、イオウの脱離、Ａｌ2Ｏ3 との相互拡散等が起こり、最終的に膜剥離に至っていた。このダークスポットの生成は、ＺｎＳ：Ｍｎ発光層成膜時にＺｎＳ：Ｍｎ蒸着源ペレットからクラスター状に飛散する粒が付着した部分にのみ観察され、時間経過とともにその面積は増加する傾向が見られた。一方、本発明サンプルでは非発光個所はまったく観察されなかった。
【００９５】
また、ＺｎＯバッファー層を形成せず、Ａｌ2Ｏ3 上部薄膜誘電体層を３００nmにまで厚く形成した比較サンプル２においても同様の輝度安定性の改善効果が観察されたが、Ｖthが１９０Ｖにまで増大し、輝度も本発明を適用したＥＬ素子の６０％程度しか得られなかった。Ｖthの増大は前述した通り、Ａｌ2Ｏ3 層の厚さの増加に伴う容量の低下に起因するものであり、輝度の低下は厚膜誘電体層と上部薄膜誘電体層の合成容量の低下に伴う、移動電荷量の減少に起因するものである。一方素子の輝度安定性改善についてはＡｌ2Ｏ3 膜厚を厚くしたことにより、熱処理時の酸化が抑制されたためであると考えられる。
【００９６】
ＳＩＭＳによる酸素濃度分析を行ったところ、本発明サンプル、およびＡｌ2Ｏ3 を３００nmにまで厚くしたサンプル２の発光層の酸素濃度は、従来の比較サンプル１の発光層の酸素濃度よりも２桁以上低いことが判明した。
【００９７】
ＺｎＯバッファー層７を形成せず、ＩＴＯからなる透明電極層８を形成した後に熱処理を施した比較サンプル１でも、ＺｎＳ：Ｍｎ発光層の酸化は抑制されるが、インジウム元素の拡散による同様の輝度低下現象が観察された。
【００９８】
すなわち本発明を適用することにより、薄い上部薄膜誘電体が被覆しきれない微小な凹凸部を、ＺｎＯ系導電膜で完全に被覆した後に熱処理を行うので、発光層の酸化が防止され、１０００００時間以上の長時間にわたって輝度が安定したＥＬ素子を得ることが可能になる。また、発光開始電圧Ｖthを低く抑えることができるので、通常のドライバーＩＣ等を用いることができ、装置のコスト上昇を抑制することもできる。
【００９９】
【発明の効果】
以上のように本発明によれば、低い電圧で駆動可能な高輝度かつ高い信頼性を有するＥＬディスプレイを実現することができる。
【図面の簡単な説明】
【図１】本発明の薄膜ＥＬ素子の基本構成を示した部分断面図である。
【図２】本発明の薄膜ＥＬ素子の製造工程を示した部分断面図である。
【図３】本発明の薄膜ＥＬ素子の製造工程を示した部分上面図である。
【図４】本発明の薄膜ＥＬ素子の製造工程を示した部分断面図である。
【図５】本発明の薄膜ＥＬ素子の製造工程を示した部分断面図である。
【図６】本発明の薄膜ＥＬ素子の製造工捏を示した部分断面図である。
【図７】本発明の薄膜ＥＬ素子の製造工捏を示した部分断面図である。
【図８】本発明の薄膜ＥＬ素子の上下の誘電体層と、発光層をキャパシタと見なしたときの等価回路図である。
【図９】ＥＬ素子に加えられる電圧と電流の関係を示した波形図である。
【図１０】１０万時間駆動試験による輝度変化を示したグラフである。
【符号の説明】
１ 基板
２ 下部電極層
３ 厚膜誘電体層
４ 平坦化層
５ 発光層
６ 上部薄膜誘電体層
７ バッファー層
８ 上部透明電極層
【発明の属する技術分野】
本発明は、薄型でかつ平板状の表示手段として好適に用いられるＥＬ（エレクトロルミネセンス）素子に関する。
【０００２】
【従来の技術】
エレクトロルミネセンス（電界効果）という現象を応用した無機物質からなる発光層を有する薄膜ＥＬ素子は、発光デバイスとして平面薄型ディスプレイに用いられている。
【０００３】
薄膜ＥＬ素子の発光色は、その素子のもつ発光層の材料によって定まる。従来から、発光層の材料として、母体材料にはＺｎＳ、ＣａＳ、ＳｒＳ等が選ばれ、発光中心材料には、例えば遷移金属元素群の中から選ばれている。
【０００４】
これらの組み合わせにより、ＺｎＳ：Ｍｎ等を用いた黄色発光素子、ＺｎＳ：Ｔｂ等を用いた緑色発光素子、ＣａＳ：ＥｕあるいはＺｎＳ：Ｓｍ等を用いた赤色発光素子、およびＳｒＳ：Ｃｅ或いはＺｎＳ：Ｔｍ等を用いた青色発光素子等が知られている。
【０００５】
また、白色発光素子としては、ＳｒＳ：Ｃｅ，ＥｕあるいはＺｎＳ：Ｐｒ等の単膜発光層や、ＳｒＳ：Ｃｅ／ＣａＳ：Ｅｕ、あるいは特開昭６２−７４９８６号公報に開示されているＳｒＳ：Ｃｅ／ＺｎＳ：Ｍｎ等の積層発光層等が知られている。
【０００６】
しかしながら、上述の発光素子のうち、実用化されているものはＺｎＳ：Ｍｎを用いた黄色発光素子程度であり、他の発光素子については十分な発光輝度が得られておらず、特に青色発光素子では未だ実用化には至っていないのが現状である。
【０００７】
ＥＬディスプレイの発展を妨げているのは、高輝度で色純度の高い青色発光素子ないし白色発光素子が見つかっていない点にある。
【０００８】
フルカラーディスプレイや、現在実用化されているＺｎＳ：Ｍｎを用いた黄色発光素子を利用して白色発光素子を得ようとすると、３元色の１つであり、黄色発光の補色である青色発光素子の高性能化が必要になってくる。
【０００９】
上述の特開昭６２−７４９８６号公報に開示された白色発光素子は、ＳｒＳ：Ｃｅの性能が劣っており、やや緑がかった青色を呈するので、全体的にも緑がかった白色を呈してしまう。
【００１０】
高性能の青色発光素子が実現すれば、ＺｎＳ：Ｍｎを用いた黄色発光素子と組み合わせることにより、高性能の白色発光素子も実現できる。
【００１１】
青色発光のための有望な蛍光物質として、ＳｒＳが知られている。ＩＤＷ(International Display Workshop)1997 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596 には、ＳｒＳを用いたＥＬディスプレイについての検討がなされている。
【００１２】
この文献では、ＳｒＳにＣｅをドープして安定性を向上させると共に、ＳｒＳの劣化を防止する有効な手段として酸素からの汚染を防止し、高純度のＳｒＳ発光層を形成するために、Ｈ2Ｓ雰囲気下で電子ビーム蒸着法により発光層を形成する手法が有効である旨記載されている。また、形成された発光層を、窒素雰囲気下、６００℃以上の温度でアニールすることにより、良好な発光特性が得られる旨記載されてる。
【００１３】
しかし一般的なＥＬ素子ではガラス基板、ＩＴＯ薄膜上に誘電体層、発光層が形成されるため、６００℃以上での高温アニールはガラス基板、ＩＴＯ薄膜の耐熱性が不充分であるため、実用化には至っていない。
【００１４】
そこで、特開平７−５０１９７号公報のＥＬディスプレイでは、耐熱性セラミック基板上に、銀／プラチナ等の厚膜導体ペーストを印刷、焼成した後ＰｂＮｂＯ3 、ＢａＴｌＯ3 、ＳｒＴｉＯ3 、ＰｂＴｌＯ3 等の厚膜誘電体ペーストを印刷、焼成することにより発光層の下地を形成している。これらの厚膜焼成導体および誘電体は８５０℃から１０００℃以上の高温で焼成されるため、その後の発熱体形成および高温熱処理に充分耐え得る耐熱性を有する。
【００１５】
また、上記公報では厚膜焼成誘電体の表面を平坦化し、その後に続く薄膜プロセスで形成される発光層および上部誘電体層の絶縁耐圧を確保する方法が開示されている。
【００１６】
通常の焼成後の厚膜セラミックの表面は１μm 以上の表面粗さを有し、その上に１μm 程度以下の厚さを有する薄膜を形成しても、均一にその表面を被覆することは困難であり、膜厚方向に電界が印加されると低電界でも絶縁破壊にいたる場合が多い。充分な絶縁耐圧を得るためにほ薄膜の膜厚を下地の表面粗さ以上に充分厚くするか、あるいは下地の表面を平坦化することが必要である。上記ＥＬディスプレイでは焼成後の誘電体セラミック表面に、Ｐｂ，Ｚｒ，Ｔｉを含むゾルをスピンコーティング等の手法により塗布した後、空気中で６００℃、３０分の加熱をすることにより、２〜３μm のＰＺＴ層を形成している。そのＰＺＴ層の表面は、スクリーン印刷されて焼結された第１誘電体層の表面よりも著しく滑らかであることが観察されたと記されている。
【００１７】
上記第１誘電体層上に第２誘電体層を重ねて形成した厚膜誘電体層の合成誘電率は、約２０００と従来のＴＦＥＬに採用されている薄膜誘電体層と比較すると２桁以上高い。上記厚膜誘電体層上に比誘電率１０の蛍光体層および上部薄膜誘電体層を形成し、二重絶縁型ＥＬ素子を作製する場合には、厚膜誘電体層、蛍光体層および上部薄膜誘電体層の膜厚構成は、各層の誘電率と駆動電圧を考慮して設計する必要がある。
【００１８】
例えば図８に示すように、厚膜誘電体層、蛍光体層および上部薄膜誘電体層を直列に接続されたキヤパシタＣLD，ＣP ，ＣUDと仮定すると、３つのキヤパシタ全体に加わる電圧Ｖは式（１）により定められる。
Ｖ＝Ｅ1 ×ｄ1 ＋Ｅ2 ×ｄ2 ＋Ｅ3 ×ｄ3 （１）
この揚合、Ｅ1 は厚膜誘電体層内の電界、Ｅ2 は蛍光体層内の電界、Ｅ3 は上部薄膜誘電体層内の電界、ｄ1 は厚膜誘電体層の厚さ、ｄ2 は蛍光体層の厚さ、ｄ3 は上部薄膜誘電体層の厚さである。ただし式１は蛍光体が発光を開始する電圧Ｖthよりも低い電圧において成り立つが、例えば図９に示すように、しきい値電圧Ｖthよりも高い電圧においては蛍光体がブレークダウンし、電流が過渡的に流れるため式（１）は成り立たない。なお、図９はＥＬ素子に加える電圧と電流の関係を示したものである。
【００１９】
また、異なる誘電率を有するキャパシタが直列に接続された場合、式（２）の関係が成り立つことが知られている。
ｋ1 ×Ｅ1 ＝ｋ2 ×Ｅ2 ＝ｋ3 ×Ｅ3 （２）
ここで、ｋ1 は厚膜誘電体層の誘電率、ｋ2 は蛍光体層の誘電率、ｋ3 は上部薄膜誘電体層の誘電率をそれぞれ示している。
【００２０】
二重絶縁型ＥＬ素子の発光機構として、一般的に認められている過程を簡単に説明する。蛍光体層と誘電体層の界面に蓄積された電子が１ＭＶ／cm程度の高電界で蛍光体層内部へ注入され、電界から高い運動エネルギを獲得して加速され、発光中心と直接に衝突してエネルギを与える。発光中心はこのエネルギにより励起あるいは電離されて高いエネルギ状態へ遷移し、一定寿命の後の緩和過程の際、そのエネルギを発光の形で外部に放出する。
【００２１】
したがって、ＥＬ素子の発光には１ＭＶ／cmの電界が蛍光体層に印加されることが必要である。
【００２２】
式（２）において、Ｅ2 をＥＬ発光に必要な電界１×１０6 V／cmとし、ｋ1 、ｋ2 、ｋ3 にそれぞれ１０００、１０、５を代入した場合、Ｅ1 およびＥ3 は、それぞれ１×１０4 V／cm、２×１０6 V／cmとなり、厚膜誘電体層には蛍光体層、上部薄膜誘電体層と比較すると１／１００の電界しか印加されないことがわかる。
【００２３】
また式（１）において厚膜誘電体層の厚さを３０μm 、蛍光体層の厚さを１．０μm 、上部薄膜誘電体層の厚さを０．１μm とした場合、発光開始にかかる電圧Ｖthは１５０Ｖとなる。前述した通り、各層の膜厚構成は、各層の誘電率と、所望するＶth（通常はロウ側ドライバーＩＣの性能で制限される）および各層の絶縁耐圧等を考慮して設計することが可能である。通常、ＥＬディスプレイに使用されるドライバーＩＣではＶthは１８０Ｖ以下を想定されており、消費電力の面でも駆動電圧は低い方が望ましい。
【００２４】
一方、高輝度ＥＬ発光を得るためには、前述したとおり蛍光体薄膜を成膜した後に大気中で６００℃程度の高温熱処理が必要である。ところが、高温熱処理により、硫化物である蛍光体が酸化されると硫酸塩が生成し、イオン化されやすい構造となる。酸化された硫化物蛍光体ＥＬ素子を高電圧で駆動させると、硫酸系のガス等が発生し輝度の低下をはじめ薄膜の剥離等の不具合を引き起こすことが確認されている。
【００２５】
熱処理時の酸化を防止するためには、蛍光体上に０．３μm よりも厚い上部薄膜誘電体を形成した後に熱処理を施すことが有効であり、上述した不具合の発生を抑制することは可能である。しかし、比誘電率５の上部誘電体の膜厚を０．１μm から０．３μm に増やすことにより、発光開始電圧Ｖthは１５０Ｖから１９０Ｖに増大し、通常のドライバーＩＣでは駆動できないという問題が発生する。
【００２６】
さらに、蛍光体層に注入される電荷量は厚膜誘電体層と上部薄膜誘電体層の合成容量に比例するので、誘電率の低い上部薄膜誘電体層を厚くすると合成容量が小さくなるため輝度は著しく低下する。
【００２７】
したがって、高誘電率厚膜誘電体と低誘電率上部薄膜誘電体とで蛍光体を扶持してなるＥＬディスプレイでは、低電圧駆動下で高輝度発光を得るためには上部薄膜誘電体を極力薄くすることが望ましいが、高い信頼性を得るためには上部薄膜誘電体層を厚くすることが必要になるため、輝度と信頼性を両立することが著しく困難であった。
【００２８】
【発明が解決しようとする課題】
本発明の目的は、低い電圧で駆動可能な高輝度かつ高い信頼性を有するＥＬディスプレイを実現することである。
【００２９】
【課題を解決するための手段】
すなわち、上記目的は以下の構成により達成される。
（１） 粉体焼成法により形成された厚膜誘電体層と、薄膜誘電体層と、これらの誘電体層間に蛍光体薄膜を有するＥＬ素子であって、
前記薄膜誘電体と透明電極の間に酸化亜鉛（ＺｎＯ）を主成分とするバッファ層を有するＥＬ素子。
（２） 前記薄膜誘電体層と酸化亜鉛（ＺｎＯ）を主成分とする薄膜とを合わせた厚さが、
０．３μm 以上である上記（１）のＥＬ素子。
（３） 前記蛍光体薄膜が熱処理されている上記（１）または（２）のＥＬ素子。
（４） 粉体焼成法により形成された厚膜誘電体層と、薄膜誘電体層と、これらの誘電体層間に蛍光体薄膜を有するＥＬ素子の製造方法であって、
前記薄膜誘電体と透明電極の間に酸化亜鉛（ＺｎＯ）を主成分とするバッファ層を有し、
このバッファ層を形成した後に蛍光体薄膜を熱処理するＥＬ素子の製造方法。
【００３０】
【発明の実施の形態】
本発明のＥＬ素子は、少なくとも耐熱性基板上に導体層、厚膜誘電体層、蛍光体層、上部薄膜誘電体層、透明電極層が順次形成されているＥＬ素子であって、上部薄膜誘電体層と透明電極層との間に酸化亜鉛を主成分とする薄膜が形成されているものである。
【００３１】
このような酸化亜鉛を主成分とするバッファー層を設けることにより、発光層の酸化、輝度低下を防止し、上部誘電体層、電極層の剥離を防止して、高輝度で信頼性の高い素子が得られる。
【００３２】
バッファー層の主成分である酸化亜鉛は、通常、ＺｎＯの化学量論組成で存在するが、Ｏ量は多少偏倚していてもよい。
【００３３】
また、副成分としてＡｌ等の金属元素がドーピングされていてもよい。Ａｌは、ＺｎＯのＺｎサイトに置換する形で取り込まれている。Ａｌ等の金属元素をドープすることにより、Ａｌがドナーとなり、比抵抗を低減させることができる。
【００３４】
Ａｌ等の金属元素のドーピング量としては、ＺｎＯに対して好ましくは１〜５原子％、より好ましくは１．５〜３原子％程度である。
【００３５】
ＺｎＯバッファー層は、スパッタ法、ＥＢ蒸着法等により形成することができるが、良好な被覆性が得られること等の点からスパッタ法が好ましい。
【００３６】
また、ＺｎＯにＡｌをドーピングする方法としては、ＺｎＯ粉体とＡｌ2Ｏ3 粉体の混合物の圧縮焼結体ターゲット（あるいは蒸着ソース）を使用等すればよい。
【００３７】
バッファ層の膜厚としては、薄すぎると発光層の保護効果が得られず、厚すぎると発光効率が低下することから、好ましくは５０〜５００nm、特に１００〜３００nm程度がよい。
【００３８】
なお、バッファ層は、少なくとも発光層の発光に直接寄与する領域を保護すればよい。このため、少なくとも発光層の画素となる領域の上に製膜されていることが必要である。
【００３９】
基板としては、絶縁性を有し、その上に形成される導体層、厚膜誘電体層を汚染することなく、所定の強度を維持できるものであれば特に限定されるものではない。具体的には、アルミナ（Ａｌ2Ｏ3）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、ステアタイト（ＭｇＯ・ＳｉＯ2）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ＋ＢｅＯ）等のセラミック基板を挙げることができる。これらの耐熱温度はいずれも１０００℃以上である。これらのなかでも特にアルミナ基板が好ましく、熱伝導性が必要な場合にはベリリア、窒化アルミニウム、炭化シリコン等が好ましい。またガラスとセラミックの複合材料であるガラス／セラミクス（結晶化ガラス）を用いることもできる。
【００４０】
基板として用いる材料は、ＥＬ素子の各層の形成温度、ＥＬ素子のアニール温度に耐えうる耐熱温度ないし融点が６００℃以上、好ましくは７００℃以上、特に８００℃以上のものが好ましい。
【００４１】
また、このほかに、石英、熱酸化シリコンウエハー等、チタン、ステンレス、インコネル、鉄系などの金属基板を用いることもできる。金属等の導電性基板を用いる場合には、基板上に内部に電極を有した厚膜を形成した構造が好ましい。
【００４２】
導体層は、少なくとも基板側に形成され、その後に続く厚膜誘電体焼成、平坦化処理、発光層形成等の高温プロセスを経ても充分な導電性と、基板との密着強度を有し、かつ高温で厚膜誘電体層との反応（相互拡散）が生じ難い材料が好ましい。
【００４３】
導体層は、具体的には主成分としてパラジウム、ロジウム、イリジウム、レニウム、ルテニウム、白金、銀、金、タンタル、ニッケル、クロム、チタン等の通常用いられている金属電極を用いればよい。特に、一般的にチップコンデンサの電極に使用されているような耐熱性金属材料、たとえばＡｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｐｔ、Ａｇ／Ｐｄ／Ｃｕ、Ａｕ等の薄膜、厚膜を使用することができる。
【００４４】
導体層の厚さは下地の基板の表面粗さ、誘電体の焼成温度によって最低膜厚が決まる。すなわち基板の表面の凹凸に追随して、連続的に被覆できる膜厚が必要であり、また誘電体焼成時に誘電体との反応により高抵抗化がおこらないだけの膜厚が必要である。
【００４５】
次に、厚膜誘電体層を形成する。この工程では上述したように基板材料との熱膨張係数差による、クラックが発生しない高誘電率厚膜材料を選択する必要がある。
【００４６】
アルミナ基板を使用する場合にはＰｂＮｂＯ3 ，ＰｂＴｉＯ3 ，ＰＭＮ−ＰＴ等の材料の中から選択することができる。一般的なチップコンデンサーに使用されているようなペーストを使用し、スクリーン印刷等の手法で塗布、乾燥を複数回行った後に大気中で８５０℃で焼成することにより所定の厚さの厚膜誘電体層を形成することが可能である。
【００４７】
厚膜誘電体層の抵抗率としては、１０8 Ω・cm以上、特に１０10 〜１０18 Ω・cm程度である。また比較的高い誘電率を有する物質であることが好ましく、その誘電率εとしては、好ましくはε＝１００〜１００００程度である。膜厚としては、５〜５０μm が好ましく、１０〜３０μm が特に好ましい。
【００４８】
さらに必要に応じて厚膜誘電体層表面の微細なポアや凹凸を埋めて、平坦化するためにＰＺＴ系もしくはＢＴＯ系の溶液を塗布、焼成し厚膜誘電体層の表面に平坦化処理を施すことが望ましい。
【００４９】
次に、厚膜誘電体層が形成された基板上に蛍光体層を形成する。蛍光体層は、ＥＢ−蒸着法などにより形成することができる。
【００５０】
発光層の材料としては、例えば、月刊ディスプレイ ’９８ ４月号 最近のディスプレイの技術動向 田中省作 p1〜10に記載されているような材料を挙げることができる。具体的には、赤色発光を得る材料として、ＺｎＳ、Ｍｎ／ＣｄＳＳｅ等、緑色発光を得る材料として、ＺｎＳ：ＴｂＯＦ、ＺｎＳ：Ｔｂ、ＺｎＳ：Ｔｂ等、青色発光を得るための材料として、ＳｒＳ：Ｃｅ、（ＳｒＳ：Ｃｅ／ＺｎＳ）ｎ、ＣａＧａ2Ｓ4：Ｃｅ、Ｓｒ2Ｇａ2Ｓ5：Ｃｅ等を挙げることができる。
【００５１】
また、白色発光を得るものとして、ＳｒＳ：Ｃｅ／ＺｎＳ：Ｍｎ等が知られている。
【００５２】
これらのなかでも、上記ＩＤＷ(International Display Workshop)’97 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596 で検討されている、ＳｒＳ：Ｃｅの青色発光層を有するＥＬに本発明を適用することにより特に好ましい結果を得ることができる。
【００５３】
蛍光体層の膜厚としては、特に制限されるものではないが、厚すぎると駆動電圧が上昇し、薄すぎると発光効率が低下する。具体的には、蛍光体材料にもよるが、好ましくは１００〜１０００nm、特に３００〜８００nm程度である。
【００５４】
蛍光体層の形成方法は、上記ＩＤＷに記載されているように、ＺｎＳ：Ｍｎの蛍光体層を形成する場合には、エレクトロンビーム蒸着法により形成すると、高輝度の発光を得ることができる。
【００５５】
蛍光体層の形成後、上部薄膜誘電体層を形成する。
薄膜誘電体（絶縁）層（第２の絶縁層）の構成材料としては、例えば酸化シリコン（ＳｉＯ2 ）、窒化シリコン（ＳｉＮ）、酸化タンタル（Ｔａ2Ｏ5 ）、チタン酸ストロンチウム（ＳｒＴｉＯ3 ）、酸化イットリウム（Ｙ2Ｏ3 ）、チタン酸バリウム（ＢａＴｉＯ3 ）、チタン酸鉛（ＰｂＴｉＯ3 ）、ＰＺＴ、ジルコニア（ＺｒＯ2 ）、シリコンオキシナイトライド（ＳｉＯＮ）、アルミナ（Ａｌ2Ｏ3 ）、サイアロン（ＳｉＡｌＯＮ）、ニオブ酸鉛、ＰＭＮ−ＰＴ系材料等およびこれらの多層または混合薄膜を挙げることができる。特にＳｉＯＮ、Ａｌ2Ｏ3 、ＡＴＯ（ＡｌＴｉＯ）、ＳｉＡｌＯＮの単層もしくは多層膜を採用することがプロセス、安定性、絶縁耐圧特性、密着性の面で好ましい。
【００５６】
これらの材料で絶縁層を形成する方法としては、蒸着法、スパッタ法、ＣＶＤ法、ゾルゲル法、印刷焼成法など既存の方法を用いればよい。この場合の絶縁層の膜厚としては、好ましくは５０〜１０００nm、特に１００〜５００nm程度である。
【００５７】
発光効率を向上させるためには、蛍光体を熱処理、つまり熱アニールすることが必要である。熱処理温度は蛍光体材料にもよるが、好ましくは４５０℃以上６５０℃以下である。熱処理雰囲気は不活性ガス雰囲気でも良いが、厚膜誘電体の還元を避けるためには空気中での熱処理が好ましい。上部薄膜誘電体形成後に空気中で熱処理を行うことにより、蛍光体層の著しい酸化は抑制されるので、高輝度発光は得られるが、蛍光体層はわずかながらも酸化されるため、長期間高電圧を印加し発光させると、上述した輝度低下や薄膜の剥離等の不具合が発生する。
【００５８】
この問題を解消するためには、上述したようにＺｎＯを主成分とする導電性薄膜を形成した後に熱処理を施すことが好ましい。ＺｎＯを主成分とする導電性薄膜だけでディスプレイに要求される抵抗値が得られない場合には、さらにその上にＩＴＯ薄膜を形成し、透明電極層とすれば良い。
【００５９】
次いで、ホトリソグラフィーの手法を用い、透明電極層を所望するパターンに加工し、さらに必要に応じて透明電極層とパッド電極とを接続する配線を形成することによりＥＬディスプレイパネルが完成する。
【００６０】
なお、上記例では、単一発光層のみの場合を例示して説明したが、本発明のＥＬ素子はこのような構成に限定されるものではなく、膜厚方向に発光層を榎数積層してもよいし、マトリクス状にそれぞれ種類の異なる発光層（画素）を組み合わせて平面的に配置するような構成としてもよい。
【００６１】
次に本発明の薄膜ＥＬ素子の製造工程について、図を参照しつつ説明する。
【００６２】
先ず、図２に示すように、所定の耐熱性および機械的強度を有する基板１の上に、Ａｕ系厚膜電極ペーストを、スクリーン印刷法等により塗布する。電極ペースト塗布後、１００〜１５０℃程度の温度、空気雰囲気中で１０〜６０分間の乾燥を行い、更にベルト炉を用いて８００〜９００℃の温度、空気中で５〜３０分間の焼成を行うことにより下部電極層２を形成する。次いで、下部電極層２を通常のフォトリソグラフィーとウェットエッチング法等により、所定の幅と、スペースのライン状に加工し、ロウラインおよび取り出し電極パッドを形成する。
【００６３】
次いで図２、３に示すように、同様のスクリーン印刷法によりニオブ酸鉛系厚膜ペースト（例えばＥＳＬ社製４２１０−Ｃ）を所定の厚さに印刷する。この時下部電極層２は、外部駆動回路に接続するための部分以外はこのパターンに覆われるように設計されている。
【００６４】
塗布後、下部電極層２と同様に大気中、１００〜１５０℃で乾燥した後、ベルト炉にて大気中、８００〜９００℃の温度で５〜３０分間焼成し、厚膜誘電体層３を形成する。
【００６５】
焼成後の厚膜誘電体層３の表面は結晶粒径と同程度（〜１μm ）の粗さを有するため、その上に直接薄膜を積層しても、厚膜誘電体層３の表面を完全に被覆することは困難であり、膜厚方向に電界を印加すると、比較的低い電界強度でも絶縁破壊が起こってしまう。
【００６６】
そこで本発明においては、これらの表面粗さや段差による性能低下を回避するために次の工程を設けることが好ましい。
【００６７】
図４に示すように、ＰＺＴ系溶液材料４を塗布、焼成し、下部電極層２の厚膜誘電体層３の全面にわたって所定の厚さに形成する。塗布は通常のスピンコーティング法を使用し、通常のベルト炉で空気雰囲気中６００〜８００℃程度で焼成する。この平坦化処理により表面の粗さを０．１μm 以下、特に０．０５μm 以下とすることが可能となる。
【００６８】
次いで、図５に示すようにＺｎＳ：Ｍｎ発光層５をＥＢ蒸着法により、６００nmの膜厚に形成する。この際ＺｎＳ：Ｍｎは、発光が必要な領域にのみマスク蒸着法により成膜する。
【００６９】
次いで、図６に示すように、同様のＥＢ蒸着法により、Ａｌ2Ｏ3 薄膜を図５に示した発光層５と同じ領域に、所定の厚さにマスク蒸着し、図６に示す上部誘電体層６を形成する。
【００７０】
その後、図７に示すようにＤＣスパッタ装置を使用し、ＺｎＯ：Ａｌをターゲットとして、ＺｎＯ：Ａｌバッファー層７を所定の膜厚に形成する。その後、通常のベルト炉を使用し、バッファー層７までが形成されたパネルを空気雰囲気中６００〜７００℃、１０〜６０分熱処理する。
【００７１】
さらにその後、図１に示すようにＤＣスパッタ装置等を使用し、ＩＴＯからなる透明電極層８を形成する。
【００７２】
透明電極層８およびバッファー層７を、ロウラインを形成する下部電極層２と直交する、ライン状パターンに加工するために、通常のフォトリソグラフィーとウェットエッチング法等を使用し、所望の幅と、スペースのカラムラインを形成する。
【００７３】
また、図では示していないが、カラムラインと電極パッドを接続するためのＡｌ／Ｃｒからなるメタル配線を形成する。
【００７４】
その後、封止ガラスを表示面側の表面に樹脂接着し、ＦＰＣにより外部駆動回路とパネルを電気的に接続し、黄橙色に発光するモノカラーＥＬディスプレイが完成する。
【００７５】
本発明の薄膜ＥＬ素子は、通常、パルス駆動、交流駆動され、その印加電圧は８０〜２５０V 程度である。
【００７６】
【実施例】
＜実施例１＞
次に本発明の薄膜ＥＬ素子について、実施例を挙げてより詳細に説明する。
【００７７】
先ず、図２に示すように、所定の耐熱性および機械的強度を有する（アルミナ、純度９６％：厚さ１．０mm）基板１の上にスクリーン印刷法により、Ａｕ系厚膜電極ペーストを塗布した。電極ペースト塗布後、１２５℃の温度、空気雰囲気中で３０分間の乾燥を行い、さらにベルト炉を用いて８５０℃の温度、空気中で１５分間の焼成を行うことにより、下部電極層２を形成した。次いで、下部電極層２を通常のフォトリソグラフィーとウェットエッチング法により、幅２７０μm 、スペース３０μm のライン状に加工し、ロウラインおよび取り出し電極パッドを形成した。
【００７８】
次いで図２、３に示すように、同様のスクリーン印刷法によりニオブ酸鉛系厚膜ペースト（ＥＳＬ社製４２１０−Ｃ）３を２０μm の厚さに印刷した。この時、下部電極層２は、外部駆動回路に接続するための部分以外はこのパターンに覆われるように設計されている。
【００７９】
塗布後、下部電極層２と同様に大気中、１２５℃で乾燥した後、ベルト炉にて大気中、８５０℃の温度で１５分間焼成し、厚膜誘電体層３を形成した。
【００８０】
焼成後の厚膜誘電体層３の表面は、結晶粒径と同程度（〜１μm ）の粗さを有するため、その上に直接薄膜を積層しても、厚膜誘電体層３の表面を完全に被覆することは困難であり、膜厚方向に電界を印加すると、比較的低い電界強度でも絶縁破壊が起こってしまう。
【００８１】
そこで、本実施例においてはこれらの表面粗さや段差による性能低下を回避するために次の工程を設た。
【００８２】
図４に示したように、ＰＺＴ系溶液材料４を塗布、焼成し、下部電極層２の厚膜誘電体層３の全面にわたって約１μm の厚さに形成した。塗布は通常のスピンコーティング法を使用し、通常のベルト炉で空気雰囲気中７００℃で焼成した。この平坦化処理により表面の粗さを０．１μm 以下とすることが可能となった。
【００８３】
次いで、図５に示したようにＺｎＳ：Ｍｎ発光層５をＥＢ蒸着法により、６００nmの膜厚に形成した。この際ＺｎＳ：Ｍｎは、Ｍｎを０．５wt％含む材料を用い、図２に示した領域にのみマスク蒸着法により成膜した。
【００８４】
次いで、同様のＥＢ蒸着法により、Ａｌ2Ｏ3 薄膜を図２に示した発光層５と同じ領域に、５０nmの厚さにマスク蒸着し、図６に示す上部誘電体層６を形成した。
【００８５】
その後、図７に示すようにＤＣスパッタ装置を使用し、ＺｎＯ：Ａｌをターゲットとして、ＺｎＯ：Ａｌバッファー層７を３００nmの膜厚に形成した。また、比較サンプル１として、バッファー層を形成しないサンプル、比較サンプル２として、バッファー層を形成しないでＡｌ2Ｏ3 薄膜の膜厚を３００nmとしたサンプルも作製した。その後、通常のベルト炉を使用し、バッファー層７までが形成されたパネルを空気雰囲気中６００℃で、３０分間熱処理した。
【００８６】
また、比較サンプル１として、バッファー層を形成しないサンプル、比較サンプル２として、バッファー層を形成しないでＡｌ2Ｏ3 薄膜の膜厚を３００nmとしたサンプルも作製し、上記同様アニール処理した。
【００８７】
さらにその後、図１に示すようにＤＣスパッタ装置を使用し、ＩＴＯからなる透明電極層８を形成した。
【００８８】
透明電極層８およびバッファー層７を、ロウラインを形成する下部電極層２と直交するライン状パターンに加工するために、通常のフォトリソグラフィーとウェットエッチング法を使用し、幅２７０μm 、スペース３０μm のカラムラインを形成した。
【００８９】
図では示していないが、カラムラインと電極パッドを接続するためのＡｌ／Ｃｒからなるメタル配線も形成した。
【００９０】
その後、封止ガラスを表示面側の表面に樹脂接着し、ＦＰＣにより外部駆動回路とパネルを電気的に接続し、黄橙色に発光するモノカラーＥＬディスプレイが完成した。
【００９１】
得られたＥＬディスプレイの発光開始電圧Ｖthは１４５Ｖであり、通常のバッファー層７を形成していないものとまったく変わらなかった。フレーム周波数１２０Hz、電圧１８５Ｖで駆動した際の発光輝度も通常のものと変わらず、１０００cd/m2 以上が得られた。
【００９２】
本発明サンプルは、ＺｎＯ系バッファー層７を形成せず、上部薄膜誘電体層６を形成した後に、熱処理を施した比較サンプル１と、Ｖth、輝度等の初期特性はほとんど同じである。本発明の最大の効果は図１０に示すように、その輝度安定性の高さである。ここで、図１０は、１０万時間駆動試験による輝度変化を示したグラフであり、駆動電圧Ｖth＋５０Ｖ、フレーム周波数２kHzでの加速条件下で行い、駆動時間を通常使用する１５０Hzに換算して表示した。
【００９３】
従来の、上部薄膜誘電体を１００nm形成した後に、熱処理を施して作製した比較サンプル１では、１００００時間以上の動作で、急激に輝度が低下しているが、本発明サンプルでは１０００００時間動作後も初期輝度の８割以上を維持している。
【００９４】
従来の比較サンプル１の１００００時間以降の輝度低下の主要因は非発光個所（ダークスポット）の生成であることを観察し、確認した。非発光個所を解析したところ、Ａｌ2Ｏ3 上部薄膜誘電体近傍のＺｎＳ：Ｍｎ発光層の結晶性低下、イオウの脱離、Ａｌ2Ｏ3 との相互拡散等が起こり、最終的に膜剥離に至っていた。このダークスポットの生成は、ＺｎＳ：Ｍｎ発光層成膜時にＺｎＳ：Ｍｎ蒸着源ペレットからクラスター状に飛散する粒が付着した部分にのみ観察され、時間経過とともにその面積は増加する傾向が見られた。一方、本発明サンプルでは非発光個所はまったく観察されなかった。
【００９５】
また、ＺｎＯバッファー層を形成せず、Ａｌ2Ｏ3 上部薄膜誘電体層を３００nmにまで厚く形成した比較サンプル２においても同様の輝度安定性の改善効果が観察されたが、Ｖthが１９０Ｖにまで増大し、輝度も本発明を適用したＥＬ素子の６０％程度しか得られなかった。Ｖthの増大は前述した通り、Ａｌ2Ｏ3 層の厚さの増加に伴う容量の低下に起因するものであり、輝度の低下は厚膜誘電体層と上部薄膜誘電体層の合成容量の低下に伴う、移動電荷量の減少に起因するものである。一方素子の輝度安定性改善についてはＡｌ2Ｏ3 膜厚を厚くしたことにより、熱処理時の酸化が抑制されたためであると考えられる。
【００９６】
ＳＩＭＳによる酸素濃度分析を行ったところ、本発明サンプル、およびＡｌ2Ｏ3 を３００nmにまで厚くしたサンプル２の発光層の酸素濃度は、従来の比較サンプル１の発光層の酸素濃度よりも２桁以上低いことが判明した。
【００９７】
ＺｎＯバッファー層７を形成せず、ＩＴＯからなる透明電極層８を形成した後に熱処理を施した比較サンプル１でも、ＺｎＳ：Ｍｎ発光層の酸化は抑制されるが、インジウム元素の拡散による同様の輝度低下現象が観察された。
【００９８】
すなわち本発明を適用することにより、薄い上部薄膜誘電体が被覆しきれない微小な凹凸部を、ＺｎＯ系導電膜で完全に被覆した後に熱処理を行うので、発光層の酸化が防止され、１０００００時間以上の長時間にわたって輝度が安定したＥＬ素子を得ることが可能になる。また、発光開始電圧Ｖthを低く抑えることができるので、通常のドライバーＩＣ等を用いることができ、装置のコスト上昇を抑制することもできる。
【００９９】
【発明の効果】
以上のように本発明によれば、低い電圧で駆動可能な高輝度かつ高い信頼性を有するＥＬディスプレイを実現することができる。
【図面の簡単な説明】
【図１】本発明の薄膜ＥＬ素子の基本構成を示した部分断面図である。
【図２】本発明の薄膜ＥＬ素子の製造工程を示した部分断面図である。
【図３】本発明の薄膜ＥＬ素子の製造工程を示した部分上面図である。
【図４】本発明の薄膜ＥＬ素子の製造工程を示した部分断面図である。
【図５】本発明の薄膜ＥＬ素子の製造工程を示した部分断面図である。
【図６】本発明の薄膜ＥＬ素子の製造工捏を示した部分断面図である。
【図７】本発明の薄膜ＥＬ素子の製造工捏を示した部分断面図である。
【図８】本発明の薄膜ＥＬ素子の上下の誘電体層と、発光層をキャパシタと見なしたときの等価回路図である。
【図９】ＥＬ素子に加えられる電圧と電流の関係を示した波形図である。
【図１０】１０万時間駆動試験による輝度変化を示したグラフである。
【符号の説明】
１ 基板
２ 下部電極層
３ 厚膜誘電体層
４ 平坦化層
５ 発光層
６ 上部薄膜誘電体層
７ バッファー層
８ 上部透明電極層
Claims (4)
- 粉体焼成法により形成された厚膜誘電体層と、薄膜誘電体層と、これらの誘電体層間に蛍光体薄膜を有するＥＬ素子であって、前記薄膜誘電体層と透明電極の間に酸化亜鉛（ＺｎＯ）を主成分とする導電性薄膜からなるバッファ層を有するＥＬ素子。
- 前記薄膜誘電体層と前記酸化亜鉛（ＺｎＯ）を主成分とする導電性薄膜とを合わせた厚さが、０．３μｍ以上である請求項１のＥＬ素子。
- 前記蛍光体薄膜が熱処理されている請求項１または２のＥＬ素子。
- 粉体焼成法により形成された厚膜誘電体層と、薄膜誘電体層と、これらの誘電体層間に蛍光体薄膜を有するＥＬ素子の製造方法であって、前記薄膜誘電体層と透明電極の間に酸化亜鉛（ＺｎＯ）を主成分とする導電性薄膜からなるバッファ層を有し、このバッファ層を形成した後に蛍光体薄膜を熱処理するＥＬ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002025754A JP3966732B2 (ja) | 2002-02-01 | 2002-02-01 | Ｅｌ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002025754A JP3966732B2 (ja) | 2002-02-01 | 2002-02-01 | Ｅｌ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229281A JP2003229281A (ja) | 2003-08-15 |
| JP3966732B2 true JP3966732B2 (ja) | 2007-08-29 |
Family
ID=27747798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002025754A Expired - Fee Related JP3966732B2 (ja) | 2002-02-01 | 2002-02-01 | Ｅｌ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3966732B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106062971A (zh) * | 2014-05-22 | 2016-10-26 | 东芝三菱电机产业系统株式会社 | 缓冲层的成膜方法及缓冲层 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10251583A1 (de) * | 2002-11-06 | 2004-05-19 | Philips Intellectual Property & Standards Gmbh | Anzeigevorrichtung mit Varistorschicht |
-
2002
- 2002-02-01 JP JP2002025754A patent/JP3966732B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106062971A (zh) * | 2014-05-22 | 2016-10-26 | 东芝三菱电机产业系统株式会社 | 缓冲层的成膜方法及缓冲层 |
| US11075318B2 (en) | 2014-05-22 | 2021-07-27 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Buffer layer film-forming method and buffer layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003229281A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704068B2 (ja) | Ｅｌパネル | |
| JP4252665B2 (ja) | Ｅｌ素子 | |
| WO2001060124A1 (fr) | Substrat composite et dispositif el comprenant ce dernier | |
| KR20030035935A (ko) | 복합기판 및 이를 사용한 ｅｌ패널과 그 제조방법 | |
| US6809474B2 (en) | Thin-film EL device, and its fabrication process | |
| US8466615B2 (en) | EL functional film and EL element | |
| JP4230363B2 (ja) | 蛍光体薄膜およびその製造方法ならびにｅｌパネル | |
| JP2002063987A (ja) | 複合基板の製造方法、複合基板およびｅｌ素子 | |
| US20020125821A1 (en) | Electroluminescent display formed on glass with a thick film dielectric layer | |
| KR100506833B1 (ko) | 박막전계발광소자 및 그 제조방법 | |
| JP3966732B2 (ja) | Ｅｌ素子およびその製造方法 | |
| JP4563539B2 (ja) | 複合基板およびこれを用いたｅｌ素子 | |
| KR100432681B1 (ko) | 형광체박막 및 ｅｌ패널 | |
| JP4199673B2 (ja) | Ｅｌ蛍光体積層薄膜およびｅｌ素子 | |
| JP4685253B2 (ja) | Ｅｌ素子 | |
| JP4749536B2 (ja) | 薄膜ｅｌ素子及びその製造方法 | |
| JP3914067B2 (ja) | Ｅｌディスプレイ | |
| JP4646347B2 (ja) | 複合基板およびこれを用いたｅｌ素子 | |
| JP2001250677A (ja) | 複合基板の製造方法、複合基板およびこれを用いた薄膜発光素子 | |
| JP4831939B2 (ja) | 発光体薄膜及び発光素子 | |
| JP3958960B2 (ja) | Ｅｌ素子 | |
| JP4705212B2 (ja) | 複合基板およびそれを用いたエレクトロルミネセンス素子 | |
| JP2003347062A (ja) | Ｅｌ素子の製造方法およびｅｌ素子 | |
| JP2003249374A (ja) | 薄膜ｅｌ素子 | |
| JP2004079372A (ja) | Ｅｌ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040601 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |