JP2003229281A - El素子およびその製造方法 - Google Patents

El素子およびその製造方法

Info

Publication number
JP2003229281A
JP2003229281A JP2002025754A JP2002025754A JP2003229281A JP 2003229281 A JP2003229281 A JP 2003229281A JP 2002025754 A JP2002025754 A JP 2002025754A JP 2002025754 A JP2002025754 A JP 2002025754A JP 2003229281 A JP2003229281 A JP 2003229281A
Authority
JP
Japan
Prior art keywords
layer
thin film
dielectric layer
film dielectric
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002025754A
Other languages
English (en)
Other versions
JP3966732B2 (ja
Inventor
Masato Usuda
真人 薄田
Etsuo Mihashi
悦央 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002025754A priority Critical patent/JP3966732B2/ja
Publication of JP2003229281A publication Critical patent/JP2003229281A/ja
Application granted granted Critical
Publication of JP3966732B2 publication Critical patent/JP3966732B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 低い電圧で駆動可能な高輝度かつ高い信頼性
を有するELディスプレイを実現する。 【解決手段】 粉体焼成法により形成された厚膜誘電体
層3と、薄膜誘電体層6と、これらの誘電体層3,6間
に蛍光体薄膜5を有するEL素子であって、前記薄膜誘
電体6と透明電極8の間に酸化亜鉛(ZnO)を主成分
とするバッファ層7を有する構成のEL素子およびその
製造方法とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄型でかつ平板状
の表示手段として好適に用いられるEL(エレクトロル
ミネセンス)素子に関する。
【0002】
【従来の技術】エレクトロルミネセンス(電界効果)と
いう現象を応用した無機物質からなる発光層を有する薄
膜EL素子は、発光デバイスとして平面薄型ディスプレ
イに用いられている。
【0003】薄膜EL素子の発光色は、その素子のもつ
発光層の材料によって定まる。従来から、発光層の材料
として、母体材料にはZnS、CaS、SrS等が選ば
れ、発光中心材料には、例えば遷移金属元素群の中から
選ばれている。
【0004】これらの組み合わせにより、ZnS:Mn
等を用いた黄色発光素子、ZnS:Tb等を用いた緑色
発光素子、CaS:EuあるいはZnS:Sm等を用い
た赤色発光素子、およびSrS:Ce或いはZnS:T
m等を用いた青色発光素子等が知られている。
【0005】また、白色発光素子としては、SrS:C
e,EuあるいはZnS:Pr等の単膜発光層や、Sr
S:Ce/CaS:Eu、あるいは特開昭62−749
86号公報に開示されているSrS:Ce/ZnS:M
n等の積層発光層等が知られている。
【0006】しかしながら、上述の発光素子のうち、実
用化されているものはZnS:Mnを用いた黄色発光素
子程度であり、他の発光素子については十分な発光輝度
が得られておらず、特に青色発光素子では未だ実用化に
は至っていないのが現状である。
【0007】ELディスプレイの発展を妨げているの
は、高輝度で色純度の高い青色発光素子ないし白色発光
素子が見つかっていない点にある。
【0008】フルカラーディスプレイや、現在実用化さ
れているZnS:Mnを用いた黄色発光素子を利用して
白色発光素子を得ようとすると、3元色の1つであり、
黄色発光の補色である青色発光素子の高性能化が必要に
なってくる。
【0009】上述の特開昭62−74986号公報に開
示された白色発光素子は、SrS:Ceの性能が劣って
おり、やや緑がかった青色を呈するので、全体的にも緑
がかった白色を呈してしまう。
【0010】高性能の青色発光素子が実現すれば、Zn
S:Mnを用いた黄色発光素子と組み合わせることによ
り、高性能の白色発光素子も実現できる。
【0011】青色発光のための有望な蛍光物質として、
SrSが知られている。IDW(International Display
Workshop)1997 X.Wu "Multicolor Thin-Film Ceramic
Hybrid EL Displays" p593 to 596 には、SrSを用い
たELディスプレイについての検討がなされている。
【0012】この文献では、SrSにCeをドープして
安定性を向上させると共に、SrSの劣化を防止する有
効な手段として酸素からの汚染を防止し、高純度のSr
S発光層を形成するために、H2S雰囲気下で電子ビー
ム蒸着法により発光層を形成する手法が有効である旨記
載されている。また、形成された発光層を、窒素雰囲気
下、600℃以上の温度でアニールすることにより、良
好な発光特性が得られる旨記載されてる。
【0013】しかし一般的なEL素子ではガラス基板、
ITO薄膜上に誘電体層、発光層が形成されるため、6
00℃以上での高温アニールはガラス基板、ITO薄膜
の耐熱性が不充分であるため、実用化には至っていな
い。
【0014】そこで、特開平7−50197号公報のE
Lディスプレイでは、耐熱性セラミック基板上に、銀/
プラチナ等の厚膜導体ペーストを印刷、焼成した後Pb
NbO3 、BaTlO3 、SrTiO3 、PbTlO3
等の厚膜誘電体ペーストを印刷、焼成することにより発
光層の下地を形成している。これらの厚膜焼成導体およ
び誘電体は850℃から1000℃以上の高温で焼成さ
れるため、その後の発熱体形成および高温熱処理に充分
耐え得る耐熱性を有する。
【0015】また、上記公報では厚膜焼成誘電体の表面
を平坦化し、その後に続く薄膜プロセスで形成される発
光層および上部誘電体層の絶縁耐圧を確保する方法が開
示されている。
【0016】通常の焼成後の厚膜セラミックの表面は1
μm 以上の表面粗さを有し、その上に1μm 程度以下の
厚さを有する薄膜を形成しても、均一にその表面を被覆
することは困難であり、膜厚方向に電界が印加されると
低電界でも絶縁破壊にいたる場合が多い。充分な絶縁耐
圧を得るためにほ薄膜の膜厚を下地の表面粗さ以上に充
分厚くするか、あるいは下地の表面を平坦化することが
必要である。上記ELディスプレイでは焼成後の誘電体
セラミック表面に、Pb,Zr,Tiを含むゾルをスピ
ンコーティング等の手法により塗布した後、空気中で6
00℃、30分の加熱をすることにより、2〜3μm の
PZT層を形成している。そのPZT層の表面は、スク
リーン印刷されて焼結された第1誘電体層の表面よりも
著しく滑らかであることが観察されたと記されている。
【0017】上記第1誘電体層上に第2誘電体層を重ね
て形成した厚膜誘電体層の合成誘電率は、約2000と
従来のTFELに採用されている薄膜誘電体層と比較す
ると2桁以上高い。上記厚膜誘電体層上に比誘電率10
の蛍光体層および上部薄膜誘電体層を形成し、二重絶縁
型EL素子を作製する場合には、厚膜誘電体層、蛍光体
層および上部薄膜誘電体層の膜厚構成は、各層の誘電率
と駆動電圧を考慮して設計する必要がある。
【0018】例えば図8に示すように、厚膜誘電体層、
蛍光体層および上部薄膜誘電体層を直列に接続されたキ
ヤパシタCLD,CP ,CUDと仮定すると、3つのキヤパ
シタ全体に加わる電圧Vは式(1)により定められる。 V=E1 ×d1 +E2 ×d2 +E3 ×d3 (1) この揚合、E1 は厚膜誘電体層内の電界、E2 は蛍光体
層内の電界、E3 は上部薄膜誘電体層内の電界、d1 は
厚膜誘電体層の厚さ、d2 は蛍光体層の厚さ、d3 は上
部薄膜誘電体層の厚さである。ただし式1は蛍光体が発
光を開始する電圧Vthよりも低い電圧において成り立つ
が、例えば図9に示すように、しきい値電圧Vthよりも
高い電圧においては蛍光体がブレークダウンし、電流が
過渡的に流れるため式(1)は成り立たない。なお、図
9はEL素子に加える電圧と電流の関係を示したもので
ある。
【0019】また、異なる誘電率を有するキャパシタが
直列に接続された場合、式(2)の関係が成り立つこと
が知られている。 k1 ×E1 =k2 ×E2 =k3 ×E3 (2) ここで、k1 は厚膜誘電体層の誘電率、k2 は蛍光体層
の誘電率、k3 は上部薄膜誘電体層の誘電率をそれぞれ
示している。
【0020】二重絶縁型EL素子の発光機構として、一
般的に認められている過程を簡単に説明する。蛍光体層
と誘電体層の界面に蓄積された電子が1MV/cm程度の
高電界で蛍光体層内部へ注入され、電界から高い運動エ
ネルギを獲得して加速され、発光中心と直接に衝突して
エネルギを与える。発光中心はこのエネルギにより励起
あるいは電離されて高いエネルギ状態へ遷移し、一定寿
命の後の緩和過程の際、そのエネルギを発光の形で外部
に放出する。
【0021】したがって、EL素子の発光には1MV/
cmの電界が蛍光体層に印加されることが必要である。
【0022】式(2)において、E2 をEL発光に必要
な電界1×106 V/cmとし、k1、k2 、k3 にそれぞ
れ1000、10、5を代入した場合、E1 およびE3
は、それぞれ1×104 V/cm、2×106 V/cmとな
り、厚膜誘電体層には蛍光体層、上部薄膜誘電体層と比
較すると1/100の電界しか印加されないことがわか
る。
【0023】また式(1)において厚膜誘電体層の厚さ
を30μm 、蛍光体層の厚さを1.0μm 、上部薄膜誘
電体層の厚さを0.1μm とした場合、発光開始にかか
る電圧Vthは150Vとなる。前述した通り、各層の膜
厚構成は、各層の誘電率と、所望するVth(通常はロウ
側ドライバーICの性能で制限される)および各層の絶
縁耐圧等を考慮して設計することが可能である。通常、
ELディスプレイに使用されるドライバーICではVth
は180V以下を想定されており、消費電力の面でも駆
動電圧は低い方が望ましい。
【0024】一方、高輝度EL発光を得るためには、前
述したとおり蛍光体薄膜を成膜した後に大気中で600
℃程度の高温熱処理が必要である。ところが、高温熱処
理により、硫化物である蛍光体が酸化されると硫酸塩が
生成し、イオン化されやすい構造となる。酸化された硫
化物蛍光体EL素子を高電圧で駆動させると、硫酸系の
ガス等が発生し輝度の低下をはじめ薄膜の剥離等の不具
合を引き起こすことが確認されている。
【0025】熱処理時の酸化を防止するためには、蛍光
体上に0.3μm よりも厚い上部薄膜誘電体を形成した
後に熱処理を施すことが有効であり、上述した不具合の
発生を抑制することは可能である。しかし、比誘電率5
の上部誘電体の膜厚を0.1μm から0.3μm に増や
すことにより、発光開始電圧Vthは150Vから190
Vに増大し、通常のドライバーICでは駆動できないと
いう問題が発生する。
【0026】さらに、蛍光体層に注入される電荷量は厚
膜誘電体層と上部薄膜誘電体層の合成容量に比例するの
で、誘電率の低い上部薄膜誘電体層を厚くすると合成容
量が小さくなるため輝度は著しく低下する。
【0027】したがって、高誘電率厚膜誘電体と低誘電
率上部薄膜誘電体とで蛍光体を扶持してなるELディス
プレイでは、低電圧駆動下で高輝度発光を得るためには
上部薄膜誘電体を極力薄くすることが望ましいが、高い
信頼性を得るためには上部薄膜誘電体層を厚くすること
が必要になるため、輝度と信頼性を両立することが著し
く困難であった。
【0028】
【発明が解決しようとする課題】本発明の目的は、低い
電圧で駆動可能な高輝度かつ高い信頼性を有するELデ
ィスプレイを実現することである。
【0029】
【課題を解決するための手段】すなわち、上記目的は以
下の構成により達成される。 (1) 粉体焼成法により形成された厚膜誘電体層と、
薄膜誘電体層と、これらの誘電体層間に蛍光体薄膜を有
するEL素子であって、前記薄膜誘電体と透明電極の間
に酸化亜鉛(ZnO)を主成分とするバッファ層を有す
るEL素子。 (2) 前記薄膜誘電体層と酸化亜鉛(ZnO)を主成
分とする薄膜とを合わせた厚さが、0.3μm 以上であ
る上記(1)のEL素子。 (3) 前記蛍光体薄膜が熱処理されている上記(1)
または(2)のEL素子。 (4) 粉体焼成法により形成された厚膜誘電体層と、
薄膜誘電体層と、これらの誘電体層間に蛍光体薄膜を有
するEL素子の製造方法であって、前記薄膜誘電体と透
明電極の間に酸化亜鉛(ZnO)を主成分とするバッフ
ァ層を有し、このバッファ層を形成した後に蛍光体薄膜
を熱処理するEL素子の製造方法。
【0030】
【発明の実施の形態】本発明のEL素子は、少なくとも
耐熱性基板上に導体層、厚膜誘電体層、蛍光体層、上部
薄膜誘電体層、透明電極層が順次形成されているEL素
子であって、上部薄膜誘電体層と透明電極層との間に酸
化亜鉛を主成分とする薄膜が形成されているものであ
る。
【0031】このような酸化亜鉛を主成分とするバッフ
ァー層を設けることにより、発光層の酸化、輝度低下を
防止し、上部誘電体層、電極層の剥離を防止して、高輝
度で信頼性の高い素子が得られる。
【0032】バッファー層の主成分である酸化亜鉛は、
通常、ZnOの化学量論組成で存在するが、O量は多少
偏倚していてもよい。
【0033】また、副成分としてAl等の金属元素がド
ーピングされていてもよい。Alは、ZnOのZnサイ
トに置換する形で取り込まれている。Al等の金属元素
をドープすることにより、Alがドナーとなり、比抵抗
を低減させることができる。
【0034】Al等の金属元素のドーピング量として
は、ZnOに対して好ましくは1〜5原子%、より好ま
しくは1.5〜3原子%程度である。
【0035】ZnOバッファー層は、スパッタ法、EB
蒸着法等により形成することができるが、良好な被覆性
が得られること等の点からスパッタ法が好ましい。
【0036】また、ZnOにAlをドーピングする方法
としては、ZnO粉体とAl23粉体の混合物の圧縮焼
結体ターゲット(あるいは蒸着ソース)を使用等すれば
よい。
【0037】バッファ層の膜厚としては、薄すぎると発
光層の保護効果が得られず、厚すぎると発光効率が低下
することから、好ましくは50〜500nm、特に100
〜300nm程度がよい。
【0038】なお、バッファ層は、少なくとも発光層の
発光に直接寄与する領域を保護すればよい。このため、
少なくとも発光層の画素となる領域の上に製膜されてい
ることが必要である。
【0039】基板としては、絶縁性を有し、その上に形
成される導体層、厚膜誘電体層を汚染することなく、所
定の強度を維持できるものであれば特に限定されるもの
ではない。具体的には、アルミナ(Al23)、フォル
ステライト(2MgO・SiO2)、ステアタイト(M
gO・SiO2)、ムライト(3Al23・2Si
2)、ベリリア(BeO)、窒化アルミニウム(Al
N)、窒化シリコン(SiN)、炭化シリコン(SiC
+BeO)等のセラミック基板を挙げることができる。
これらの耐熱温度はいずれも1000℃以上である。こ
れらのなかでも特にアルミナ基板が好ましく、熱伝導性
が必要な場合にはベリリア、窒化アルミニウム、炭化シ
リコン等が好ましい。またガラスとセラミックの複合材
料であるガラス/セラミクス(結晶化ガラス)を用いる
こともできる。
【0040】基板として用いる材料は、EL素子の各層
の形成温度、EL素子のアニール温度に耐えうる耐熱温
度ないし融点が600℃以上、好ましくは700℃以
上、特に800℃以上のものが好ましい。
【0041】また、このほかに、石英、熱酸化シリコン
ウエハー等、チタン、ステンレス、インコネル、鉄系な
どの金属基板を用いることもできる。金属等の導電性基
板を用いる場合には、基板上に内部に電極を有した厚膜
を形成した構造が好ましい。
【0042】導体層は、少なくとも基板側に形成され、
その後に続く厚膜誘電体焼成、平坦化処理、発光層形成
等の高温プロセスを経ても充分な導電性と、基板との密
着強度を有し、かつ高温で厚膜誘電体層との反応(相互
拡散)が生じ難い材料が好ましい。
【0043】導体層は、具体的には主成分としてパラジ
ウム、ロジウム、イリジウム、レニウム、ルテニウム、
白金、銀、金、タンタル、ニッケル、クロム、チタン等
の通常用いられている金属電極を用いればよい。特に、
一般的にチップコンデンサの電極に使用されているよう
な耐熱性金属材料、たとえばAg/Pd、Ag/Pt、
Pt、Ag/Pd/Cu、Au等の薄膜、厚膜を使用す
ることができる。
【0044】導体層の厚さは下地の基板の表面粗さ、誘
電体の焼成温度によって最低膜厚が決まる。すなわち基
板の表面の凹凸に追随して、連続的に被覆できる膜厚が
必要であり、また誘電体焼成時に誘電体との反応により
高抵抗化がおこらないだけの膜厚が必要である。
【0045】次に、厚膜誘電体層を形成する。この工程
では上述したように基板材料との熱膨張係数差による、
クラックが発生しない高誘電率厚膜材料を選択する必要
がある。
【0046】アルミナ基板を使用する場合にはPbNb
3 ,PbTiO3 ,PMN−PT等の材料の中から選
択することができる。一般的なチップコンデンサーに使
用されているようなペーストを使用し、スクリーン印刷
等の手法で塗布、乾燥を複数回行った後に大気中で85
0℃で焼成することにより所定の厚さの厚膜誘電体層を
形成することが可能である。
【0047】厚膜誘電体層の抵抗率としては、108 Ω
・cm以上、特に1010 〜1018 Ω・cm程度である。ま
た比較的高い誘電率を有する物質であることが好まし
く、その誘電率εとしては、好ましくはε=100〜1
0000程度である。膜厚としては、5〜50μm が好
ましく、10〜30μm が特に好ましい。
【0048】さらに必要に応じて厚膜誘電体層表面の微
細なポアや凹凸を埋めて、平坦化するためにPZT系も
しくはBTO系の溶液を塗布、焼成し厚膜誘電体層の表
面に平坦化処理を施すことが望ましい。
【0049】次に、厚膜誘電体層が形成された基板上に
蛍光体層を形成する。蛍光体層は、EB−蒸着法などに
より形成することができる。
【0050】発光層の材料としては、例えば、月刊ディ
スプレイ ’98 4月号 最近のディスプレイの技術
動向 田中省作 p1〜10に記載されているような材料を
挙げることができる。具体的には、赤色発光を得る材料
として、ZnS、Mn/CdSSe等、緑色発光を得る
材料として、ZnS:TbOF、ZnS:Tb、Zn
S:Tb等、青色発光を得るための材料として、Sr
S:Ce、(SrS:Ce/ZnS)n、CaGa
24:Ce、Sr2Ga25:Ce等を挙げることがで
きる。
【0051】また、白色発光を得るものとして、Sr
S:Ce/ZnS:Mn等が知られている。
【0052】これらのなかでも、上記IDW(Internati
onal Display Workshop)’97 X.Wu"Multicolor Thin-Fi
lm Ceramic Hybrid EL Displays" p593 to 596 で検討
されている、SrS:Ceの青色発光層を有するELに
本発明を適用することにより特に好ましい結果を得るこ
とができる。
【0053】蛍光体層の膜厚としては、特に制限される
ものではないが、厚すぎると駆動電圧が上昇し、薄すぎ
ると発光効率が低下する。具体的には、蛍光体材料にも
よるが、好ましくは100〜1000nm、特に300〜
800nm程度である。
【0054】蛍光体層の形成方法は、上記IDWに記載
されているように、ZnS:Mnの蛍光体層を形成する
場合には、エレクトロンビーム蒸着法により形成する
と、高輝度の発光を得ることができる。
【0055】蛍光体層の形成後、上部薄膜誘電体層を形
成する。薄膜誘電体(絶縁)層(第2の絶縁層)の構成
材料としては、例えば酸化シリコン(SiO2 )、窒化
シリコン(SiN)、酸化タンタル(Ta25 )、チ
タン酸ストロンチウム(SrTiO3 )、酸化イットリ
ウム(Y23 )、チタン酸バリウム(BaTiO
3 )、チタン酸鉛(PbTiO3 )、PZT、ジルコニ
ア(ZrO2 )、シリコンオキシナイトライド(SiO
N)、アルミナ(Al 23 )、サイアロン(SiAl
ON)、ニオブ酸鉛、PMN−PT系材料等およびこれ
らの多層または混合薄膜を挙げることができる。特にS
iON、Al23 、ATO(AlTiO)、SiAl
ONの単層もしくは多層膜を採用することがプロセス、
安定性、絶縁耐圧特性、密着性の面で好ましい。
【0056】これらの材料で絶縁層を形成する方法とし
ては、蒸着法、スパッタ法、CVD法、ゾルゲル法、印
刷焼成法など既存の方法を用いればよい。この場合の絶
縁層の膜厚としては、好ましくは50〜1000nm、特
に100〜500nm程度である。
【0057】発光効率を向上させるためには、蛍光体を
熱処理、つまり熱アニールすることが必要である。熱処
理温度は蛍光体材料にもよるが、好ましくは450℃以
上650℃以下である。熱処理雰囲気は不活性ガス雰囲
気でも良いが、厚膜誘電体の還元を避けるためには空気
中での熱処理が好ましい。上部薄膜誘電体形成後に空気
中で熱処理を行うことにより、蛍光体層の著しい酸化は
抑制されるので、高輝度発光は得られるが、蛍光体層は
わずかながらも酸化されるため、長期間高電圧を印加し
発光させると、上述した輝度低下や薄膜の剥離等の不具
合が発生する。
【0058】この問題を解消するためには、上述したよ
うにZnOを主成分とする導電性薄膜を形成した後に熱
処理を施すことが好ましい。ZnOを主成分とする導電
性薄膜だけでディスプレイに要求される抵抗値が得られ
ない場合には、さらにその上にITO薄膜を形成し、透
明電極層とすれば良い。
【0059】次いで、ホトリソグラフィーの手法を用
い、透明電極層を所望するパターンに加工し、さらに必
要に応じて透明電極層とパッド電極とを接続する配線を
形成することによりELディスプレイパネルが完成す
る。
【0060】なお、上記例では、単一発光層のみの場合
を例示して説明したが、本発明のEL素子はこのような
構成に限定されるものではなく、膜厚方向に発光層を榎
数積層してもよいし、マトリクス状にそれぞれ種類の異
なる発光層(画素)を組み合わせて平面的に配置するよ
うな構成としてもよい。
【0061】次に本発明の薄膜EL素子の製造工程につ
いて、図を参照しつつ説明する。
【0062】先ず、図2に示すように、所定の耐熱性お
よび機械的強度を有する基板1の上に、Au系厚膜電極
ペーストを、スクリーン印刷法等により塗布する。電極
ペースト塗布後、100〜150℃程度の温度、空気雰
囲気中で10〜60分間の乾燥を行い、更にベルト炉を
用いて800〜900℃の温度、空気中で5〜30分間
の焼成を行うことにより下部電極層2を形成する。次い
で、下部電極層2を通常のフォトリソグラフィーとウェ
ットエッチング法等により、所定の幅と、スペースのラ
イン状に加工し、ロウラインおよび取り出し電極パッド
を形成する。
【0063】次いで図2、3に示すように、同様のスク
リーン印刷法によりニオブ酸鉛系厚膜ペースト(例えば
ESL社製4210−C)を所定の厚さに印刷する。こ
の時下部電極層2は、外部駆動回路に接続するための部
分以外はこのパターンに覆われるように設計されてい
る。
【0064】塗布後、下部電極層2と同様に大気中、1
00〜150℃で乾燥した後、ベルト炉にて大気中、8
00〜900℃の温度で5〜30分間焼成し、厚膜誘電
体層3を形成する。
【0065】焼成後の厚膜誘電体層3の表面は結晶粒径
と同程度(〜1μm )の粗さを有するため、その上に直
接薄膜を積層しても、厚膜誘電体層3の表面を完全に被
覆することは困難であり、膜厚方向に電界を印加する
と、比較的低い電界強度でも絶縁破壊が起こってしま
う。
【0066】そこで本発明においては、これらの表面粗
さや段差による性能低下を回避するために次の工程を設
けることが好ましい。
【0067】図4に示すように、PZT系溶液材料4を
塗布、焼成し、下部電極層2の厚膜誘電体層3の全面に
わたって所定の厚さに形成する。塗布は通常のスピンコ
ーティング法を使用し、通常のベルト炉で空気雰囲気中
600〜800℃程度で焼成する。この平坦化処理によ
り表面の粗さを0.1μm 以下、特に0.05μm 以下
とすることが可能となる。
【0068】次いで、図5に示すようにZnS:Mn発
光層5をEB蒸着法により、600nmの膜厚に形成す
る。この際ZnS:Mnは、発光が必要な領域にのみマ
スク蒸着法により成膜する。
【0069】次いで、図6に示すように、同様のEB蒸
着法により、Al23 薄膜を図5に示した発光層5と
同じ領域に、所定の厚さにマスク蒸着し、図6に示す上
部誘電体層6を形成する。
【0070】その後、図7に示すようにDCスパッタ装
置を使用し、ZnO:Alをターゲットとして、Zn
O:Alバッファー層7を所定の膜厚に形成する。その
後、通常のベルト炉を使用し、バッファー層7までが形
成されたパネルを空気雰囲気中600〜700℃、10
〜60分熱処理する。
【0071】さらにその後、図1に示すようにDCスパ
ッタ装置等を使用し、ITOからなる透明電極層8を形
成する。
【0072】透明電極層8およびバッファー層7を、ロ
ウラインを形成する下部電極層2と直交する、ライン状
パターンに加工するために、通常のフォトリソグラフィ
ーとウェットエッチング法等を使用し、所望の幅と、ス
ペースのカラムラインを形成する。
【0073】また、図では示していないが、カラムライ
ンと電極パッドを接続するためのAl/Crからなるメ
タル配線を形成する。
【0074】その後、封止ガラスを表示面側の表面に樹
脂接着し、FPCにより外部駆動回路とパネルを電気的
に接続し、黄橙色に発光するモノカラーELディスプレ
イが完成する。
【0075】本発明の薄膜EL素子は、通常、パルス駆
動、交流駆動され、その印加電圧は80〜250V 程度
である。
【0076】
【実施例】<実施例1>次に本発明の薄膜EL素子につ
いて、実施例を挙げてより詳細に説明する。
【0077】先ず、図2に示すように、所定の耐熱性お
よび機械的強度を有する(アルミナ、純度96%:厚さ
1.0mm)基板1の上にスクリーン印刷法により、Au
系厚膜電極ペーストを塗布した。電極ペースト塗布後、
125℃の温度、空気雰囲気中で30分間の乾燥を行
い、さらにベルト炉を用いて850℃の温度、空気中で
15分間の焼成を行うことにより、下部電極層2を形成
した。次いで、下部電極層2を通常のフォトリソグラフ
ィーとウェットエッチング法により、幅270μm 、ス
ペース30μm のライン状に加工し、ロウラインおよび
取り出し電極パッドを形成した。
【0078】次いで図2、3に示すように、同様のスク
リーン印刷法によりニオブ酸鉛系厚膜ペースト(ESL
社製4210−C)3を20μm の厚さに印刷した。こ
の時、下部電極層2は、外部駆動回路に接続するための
部分以外はこのパターンに覆われるように設計されてい
る。
【0079】塗布後、下部電極層2と同様に大気中、1
25℃で乾燥した後、ベルト炉にて大気中、850℃の
温度で15分間焼成し、厚膜誘電体層3を形成した。
【0080】焼成後の厚膜誘電体層3の表面は、結晶粒
径と同程度(〜1μm )の粗さを有するため、その上に
直接薄膜を積層しても、厚膜誘電体層3の表面を完全に
被覆することは困難であり、膜厚方向に電界を印加する
と、比較的低い電界強度でも絶縁破壊が起こってしま
う。
【0081】そこで、本実施例においてはこれらの表面
粗さや段差による性能低下を回避するために次の工程を
設た。
【0082】図4に示したように、PZT系溶液材料4
を塗布、焼成し、下部電極層2の厚膜誘電体層3の全面
にわたって約1μm の厚さに形成した。塗布は通常のス
ピンコーティング法を使用し、通常のベルト炉で空気雰
囲気中700℃で焼成した。この平坦化処理により表面
の粗さを0.1μm 以下とすることが可能となった。
【0083】次いで、図5に示したようにZnS:Mn
発光層5をEB蒸着法により、600nmの膜厚に形成し
た。この際ZnS:Mnは、Mnを0.5wt%含む材料
を用い、図2に示した領域にのみマスク蒸着法により成
膜した。
【0084】次いで、同様のEB蒸着法により、Al2
3 薄膜を図2に示した発光層5と同じ領域に、50nm
の厚さにマスク蒸着し、図6に示す上部誘電体層6を形
成した。
【0085】その後、図7に示すようにDCスパッタ装
置を使用し、ZnO:Alをターゲットとして、Zn
O:Alバッファー層7を300nmの膜厚に形成した。
また、比較サンプル1として、バッファー層を形成しな
いサンプル、比較サンプル2として、バッファー層を形
成しないでAl23 薄膜の膜厚を300nmとしたサン
プルも作製した。その後、通常のベルト炉を使用し、バ
ッファー層7までが形成されたパネルを空気雰囲気中6
00℃で、30分間熱処理した。
【0086】また、比較サンプル1として、バッファー
層を形成しないサンプル、比較サンプル2として、バッ
ファー層を形成しないでAl23 薄膜の膜厚を300n
mとしたサンプルも作製し、上記同様アニール処理し
た。
【0087】さらにその後、図1に示すようにDCスパ
ッタ装置を使用し、ITOからなる透明電極層8を形成
した。
【0088】透明電極層8およびバッファー層7を、ロ
ウラインを形成する下部電極層2と直交するライン状パ
ターンに加工するために、通常のフォトリソグラフィー
とウェットエッチング法を使用し、幅270μm 、スペ
ース30μm のカラムラインを形成した。
【0089】図では示していないが、カラムラインと電
極パッドを接続するためのAl/Crからなるメタル配
線も形成した。
【0090】その後、封止ガラスを表示面側の表面に樹
脂接着し、FPCにより外部駆動回路とパネルを電気的
に接続し、黄橙色に発光するモノカラーELディスプレ
イが完成した。
【0091】得られたELディスプレイの発光開始電圧
Vthは145Vであり、通常のバッファー層7を形成し
ていないものとまったく変わらなかった。フレーム周波
数120Hz、電圧185Vで駆動した際の発光輝度も通
常のものと変わらず、1000cd/m2 以上が得られた。
【0092】本発明サンプルは、ZnO系バッファー層
7を形成せず、上部薄膜誘電体層6を形成した後に、熱
処理を施した比較サンプル1と、Vth、輝度等の初期特
性はほとんど同じである。本発明の最大の効果は図10
に示すように、その輝度安定性の高さである。ここで、
図10は、10万時間駆動試験による輝度変化を示した
グラフであり、駆動電圧Vth+50V、フレーム周波数
2kHzでの加速条件下で行い、駆動時間を通常使用する
150Hzに換算して表示した。
【0093】従来の、上部薄膜誘電体を100nm形成し
た後に、熱処理を施して作製した比較サンプル1では、
10000時間以上の動作で、急激に輝度が低下してい
るが、本発明サンプルでは100000時間動作後も初
期輝度の8割以上を維持している。
【0094】従来の比較サンプル1の10000時間以
降の輝度低下の主要因は非発光個所(ダークスポット)
の生成であることを観察し、確認した。非発光個所を解
析したところ、Al23 上部薄膜誘電体近傍のZn
S:Mn発光層の結晶性低下、イオウの脱離、Al23
との相互拡散等が起こり、最終的に膜剥離に至ってい
た。このダークスポットの生成は、ZnS:Mn発光層
成膜時にZnS:Mn蒸着源ペレットからクラスター状
に飛散する粒が付着した部分にのみ観察され、時間経過
とともにその面積は増加する傾向が見られた。一方、本
発明サンプルでは非発光個所はまったく観察されなかっ
た。
【0095】また、ZnOバッファー層を形成せず、A
23 上部薄膜誘電体層を300nmにまで厚く形成し
た比較サンプル2においても同様の輝度安定性の改善効
果が観察されたが、Vthが190Vにまで増大し、輝度
も本発明を適用したEL素子の60%程度しか得られな
かった。Vthの増大は前述した通り、Al23 層の厚
さの増加に伴う容量の低下に起因するものであり、輝度
の低下は厚膜誘電体層と上部薄膜誘電体層の合成容量の
低下に伴う、移動電荷量の減少に起因するものである。
一方素子の輝度安定性改善についてはAl23 膜厚を
厚くしたことにより、熱処理時の酸化が抑制されたため
であると考えられる。
【0096】SIMSによる酸素濃度分析を行ったとこ
ろ、本発明サンプル、およびAl23 を300nmにま
で厚くしたサンプル2の発光層の酸素濃度は、従来の比
較サンプル1の発光層の酸素濃度よりも2桁以上低いこ
とが判明した。
【0097】ZnOバッファー層7を形成せず、ITO
からなる透明電極層8を形成した後に熱処理を施した比
較サンプル1でも、ZnS:Mn発光層の酸化は抑制さ
れるが、インジウム元素の拡散による同様の輝度低下現
象が観察された。
【0098】すなわち本発明を適用することにより、薄
い上部薄膜誘電体が被覆しきれない微小な凹凸部を、Z
nO系導電膜で完全に被覆した後に熱処理を行うので、
発光層の酸化が防止され、100000時間以上の長時
間にわたって輝度が安定したEL素子を得ることが可能
になる。また、発光開始電圧Vthを低く抑えることがで
きるので、通常のドライバーIC等を用いることがで
き、装置のコスト上昇を抑制することもできる。
【0099】
【発明の効果】以上のように本発明によれば、低い電圧
で駆動可能な高輝度かつ高い信頼性を有するELディス
プレイを実現することができる。
【図面の簡単な説明】
【図1】本発明の薄膜EL素子の基本構成を示した部分
断面図である。
【図2】本発明の薄膜EL素子の製造工程を示した部分
断面図である。
【図3】本発明の薄膜EL素子の製造工程を示した部分
上面図である。
【図4】本発明の薄膜EL素子の製造工程を示した部分
断面図である。
【図5】本発明の薄膜EL素子の製造工程を示した部分
断面図である。
【図6】本発明の薄膜EL素子の製造工捏を示した部分
断面図である。
【図7】本発明の薄膜EL素子の製造工捏を示した部分
断面図である。
【図8】本発明の薄膜EL素子の上下の誘電体層と、発
光層をキャパシタと見なしたときの等価回路図である。
【図9】EL素子に加えられる電圧と電流の関係を示し
た波形図である。
【図10】10万時間駆動試験による輝度変化を示した
グラフである。
【符号の説明】
1 基板 2 下部電極層 3 厚膜誘電体層 4 平坦化層 5 発光層 6 上部薄膜誘電体層 7 バッファー層 8 上部透明電極層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3K007 AB02 AB06 AB12 CB04 DA02 DB01 DB02 EA02 EC00 FA01 FA03

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 粉体焼成法により形成された厚膜誘電体
    層と、薄膜誘電体層と、これらの誘電体層間に蛍光体薄
    膜を有するEL素子であって、 前記薄膜誘電体と透明電極の間に酸化亜鉛(ZnO)を
    主成分とするバッファ層を有するEL素子。
  2. 【請求項2】 前記薄膜誘電体層と酸化亜鉛(ZnO)
    を主成分とする薄膜とを合わせた厚さが、 0.3μm 以上である請求項1のEL素子。
  3. 【請求項3】 前記蛍光体薄膜が熱処理されている請求
    項1または2のEL素子。
  4. 【請求項4】 粉体焼成法により形成された厚膜誘電体
    層と、薄膜誘電体層と、これらの誘電体層間に蛍光体薄
    膜を有するEL素子の製造方法であって、 前記薄膜誘電体と透明電極の間に酸化亜鉛(ZnO)を
    主成分とするバッファ層を有し、 このバッファ層を形成した後に蛍光体薄膜を熱処理する
    EL素子の製造方法。
JP2002025754A 2002-02-01 2002-02-01 El素子およびその製造方法 Expired - Fee Related JP3966732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002025754A JP3966732B2 (ja) 2002-02-01 2002-02-01 El素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025754A JP3966732B2 (ja) 2002-02-01 2002-02-01 El素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003229281A true JP2003229281A (ja) 2003-08-15
JP3966732B2 JP3966732B2 (ja) 2007-08-29

Family

ID=27747798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002025754A Expired - Fee Related JP3966732B2 (ja) 2002-02-01 2002-02-01 El素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP3966732B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004043116A1 (en) * 2002-11-06 2004-05-21 Philips Intellectual Property & Standards Gmbh Display device with varistor layer
WO2015177899A1 (ja) * 2014-05-22 2015-11-26 東芝三菱電機産業システム株式会社 バッファ層の成膜方法およびバッファ層

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004043116A1 (en) * 2002-11-06 2004-05-21 Philips Intellectual Property & Standards Gmbh Display device with varistor layer
WO2015177899A1 (ja) * 2014-05-22 2015-11-26 東芝三菱電機産業システム株式会社 バッファ層の成膜方法およびバッファ層
JPWO2015177899A1 (ja) * 2014-05-22 2017-04-20 東芝三菱電機産業システム株式会社 バッファ層の成膜方法およびバッファ層
US11075318B2 (en) 2014-05-22 2021-07-27 Toshiba Mitsubishi-Electric Industrial Systems Corporation Buffer layer film-forming method and buffer layer

Also Published As

Publication number Publication date
JP3966732B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
KR100395632B1 (ko) 전계발광소자
KR20010109344A (ko) 복합기판의 제조방법, 복합기판 및 이를 사용한 el소자
US6809474B2 (en) Thin-film EL device, and its fabrication process
US8466615B2 (en) EL functional film and EL element
JP4230363B2 (ja) 蛍光体薄膜およびその製造方法ならびにelパネル
KR20020046137A (ko) 전계발광소자 및 그 제조방법
JP2002063987A (ja) 複合基板の製造方法、複合基板およびel素子
KR100506833B1 (ko) 박막전계발광소자 및 그 제조방법
JP3966732B2 (ja) El素子およびその製造方法
JP4199673B2 (ja) El蛍光体積層薄膜およびel素子
KR100432681B1 (ko) 형광체박막 및 el패널
JP2001250691A (ja) 無機el素子
JP4685253B2 (ja) El素子
JP4206221B2 (ja) El蛍光体積層薄膜およびel素子
JP3914067B2 (ja) Elディスプレイ
JP4831939B2 (ja) 発光体薄膜及び発光素子
JP4749536B2 (ja) 薄膜el素子及びその製造方法
JP3958960B2 (ja) El素子
JP2003272848A (ja) 蛍光体薄膜およびelパネルの製造方法
JP2003347062A (ja) El素子の製造方法およびel素子
JP2004079372A (ja) El素子及びその製造方法
JP2004296136A (ja) 積層薄膜el素子およびその製造方法並びにelパネル
JP2003249374A (ja) 薄膜el素子
JP2004006288A (ja) 薄膜el素子および複合基板
JP2005216757A (ja) 電界発光素子及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees