KR20020015293A - 효과적인 소음 대책을 가지는 엠램 - Google Patents

효과적인 소음 대책을 가지는 엠램 Download PDF

Info

Publication number
KR20020015293A
KR20020015293A KR1020010050200A KR20010050200A KR20020015293A KR 20020015293 A KR20020015293 A KR 20020015293A KR 1020010050200 A KR1020010050200 A KR 1020010050200A KR 20010050200 A KR20010050200 A KR 20010050200A KR 20020015293 A KR20020015293 A KR 20020015293A
Authority
KR
South Korea
Prior art keywords
high frequency
magnetic material
mram
magnetic
random access
Prior art date
Application number
KR1020010050200A
Other languages
English (en)
Inventor
히로시 오노
시게요시 요시다
토시아키 마스모토
Original Assignee
도낀 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도낀 가부시끼가이샤 filed Critical 도낀 가부시끼가이샤
Publication of KR20020015293A publication Critical patent/KR20020015293A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

자성 물질을 이용하는 메모리 장치부(33,34,35)를 가지는 자기저항식 랜덤 액세스 메모리에서, 고주파 전류 억제부(26)가 자성 물질에 인접 배치되어 메모리 장치부내에서 흐르는 고주파 전류를 억제한다. 메모리 장치 및 고주파 전류 억제부는 플라스틱 수지의 몰드 본체(25)내에 함께 몰딩된다. 상기 고주파 전류 억제부는, M-X-Y 로 표시되는 조성을 가지는 과립형 자성 물질의 박막에 의해 만들어지는 것이 바람직하며, 이때 M 은 자성 금속 원소이고, Y 는 산소, 질소 및, 불소 중에서 선택된 하나의 원소이고, X 는 M 및 Y 와 다른 원소이다.

Description

효과적인 소음 대책을 가지는 엠램{MRAM WITH AN EFFECTIVE NOISE COUNTERMEASURE}
본 발명은 메모리 장치에 관한 것으로서, 특히 비휘발성 자기 메모리 셀(cell)을 사용하는 자기저항식 랜덤 액세스 메모리(magnetic random access memory)(이하에서는 MRAM 이라 약칭함)에 관한 것이다.
최근에, 고속의 판독 작업 및 기록 작업을 수행할 수 있는 대용량 메모리 장치로서의 MRAM 개발이 급속도로 이루어지고 있다. MRAM 으로서, 많은 수의 메모리 셀을 포함하고 소위 터널 접합(tunnel junction)을 이용하는 구조가 대개 이용되고 있다. 터널 접합은, 비자성 필름이 사이에 놓인 2 개의 자성층 간의 전기저항은 당업계에 공지된 스핀(spin)이 자성층들 간에 서로 평행인지 또는 반평행 (antiparallel) 인지의 여부에 따라 달라진다는, 사실을 이용한다. 그러한 타입의 MRAM 은 접근할 특정 메모리 셀을 선택하기 위한 트랜지스터를 포함한다.
도 1 을 참조하여, 실재(實在)하는 MRAM 에 대해 설명한다. 도 1 에 도시된 MRAM 은 기판(1) 과 그 기판(1)에 장착된 집적 장치부(2)를 포함한다. 집적 장치부(2)는 리드선(3)을 통해 리드 단자(4)에 연결된다. 기판(1), 집적 장치부(2), 리드선(3) 및, 리드 단자(4)는 수지 몰드(5)에 의해 몰딩된다.
집적 장치부(2)는 많은 수의 트랜지스터부 및 많은 수의 메모리 장치부를 포함한다. 각 메모리 장치부는 메모리 셀로서의 역할을 한다. 각 트랜지스터부는 특정 메모리 셀을 선택하는 역할을 한다.
도 2 를 참조하여, 집적 장치부(2)의 구조를 설명한다. 집적 장치부(2)는기판상의 제 1 전도부(11)와, 제 1 전도부(11) 상의 제 1 절연층(12)과, 제 1 절연층(12) 상의 제 1 강자성 부재 또는 층(13)과, 제 1 강자성 부재(13)를 덮는 제 2 절연층(14)과, 제 2 절연층(14) 상의 제 2 강자성 부재(15)와, 제 2 강자성 부재(15)를 덮고 있는 제 3 절연층(16)과, 제 3 절연층(16)상에 형성된 제 4 절연층(17) 및 제 2 전도부(18)를 포함한다. 제 1 강자성 부재(13)와, 제 2 절연층(14) 및, 제 2 강자성 부재(15)가 조합되어, 하나의 메모리 장치부로서의 자기 터널 기능 장치를 형성한다.
제 1 및 제 2 전도부(11 및 18) 각각은, 전류가 공급될 때 자장이 제 2 강자성 부재(15)에 가해지도록 배치된다. 제 1 및 제 2 전도부(11 및 18) 모두에 전류가 공급되는 경우에, 자기장이 전류에 의해 발생하고 복합 자기장으로 조합된다. 복합 자기장 하에서, 제 2 강자성 부재(15)의 자화(magnetization)가 회전되고 역전된다. 한편, 제 1 강자성 부재(13)는, 예를 들어 높은 포화 자화(saturation magnetization) 특성을 가지는 강자성 재료를 사용함으로써, 자화가 고정된다.
제 1 강자성 부재(13)는 CoPt 합금으로 제조되는데 대해, 제 2 강자성 부재(15)는 NiFe 합금으로 제조된다. 제 2 절연층(14)은 Al2O3등으로 제조된다.
한편, 고속 작업을 수행할 수 있는 고집적 반도체 장치는 MRAM 뿐만 아니라, 동적 랜덤 액세스 메모리(DRAM), 판독 전용 메모리(ROM), 마이크로프로세서 유닛(MPU), 영상처리 산술논리 연산장치(image processor arithmetic logic unit ; IPALU) 등이 있다. 최근에, 이러한 장치들의 계산속도 및 신호처리속도는 비약적으로 빨라졌다. 계산속도 및 신호처리속도의 증가는 이러한 장치들내에서 흐르는 전류의 급격하고도 신속한 변화를 일으킨다. 전류의 신속한 변화는 고주파 유도 소음을 일으키는 주 요인이다.
한편, 전자 부품 및 전자 제품의 중량, 두께 및 크기 감소 역시 급속히 이루어지고 있다. 따라서, 전자부품으로서의 반도체 장치의 집적 정도와 인쇄 회로기판에 장착되는 반도체 장치의 장착밀도는 증대되었다. 결과적으로, 전자부품이 고집적되었거나 또는 전자부품이 고밀도로 장착된 경우, 신호 라인들은 서로 매우 인접하게 된다. 전술한 신호처리 속도의 증가와 함께, 고주파 방출 소음이 용이하게 유도된다.
전술한 전자회로에서, 인쇄회로기판상의 부품의 배열을 최적화하고 감결합(decoupling) 커패시터와 같은 집중상수(lumped-constant) 부품을 전력 공급선에 삽입하거나 기판상의 부품들 사이에 배선하여, 소음을 억제하기 위한 시도가 있어 왔다.
그러나, 작업속도가 증가된 인쇄회로기판이나 반도체 장치에서, 그들로부터 발생하는 소음은 고조파 성분(harmonics components)을 포함하여, 신호경로의 양식이 분포상수(distributed-constant) 회로의 양식과 유사하다. 이러한 경우에, 집중상수 회로를 가정한 현재의 소음대책은 더이상 효과적이지 못하다. 또한, 전자 부품의 배열 및 배선을 최적화하여 소음을 감소시키는데는 제약이 있다.
전술한 MRAM 의 작동시에, 전류의 급속한 변화시에 발생하는 고조파 왜곡 (harmonic distortion)은, 다른 종류의 반도체 랜덤 액세스 메모리(RAM)와 같이,고주파 방출 소음의 주 요인이 된다. 한편, 자성층 또는 기록전류상에 중첩된 소음은 자성층의 자화의 크기를 요동시키는 원인이 된다. 결과적으로, 기록시에 부가적인 작업이 필요하게 된다. 만약, 판독중에 소음이 신호에 혼입되면, 판독작업의 반복과 같은 부가적인 처리가 필요하게 된다. 다시 말해, 만약 소음 대책이 효과적이지 못하다면, 데이터를 기록하고 판독하는 중에 실질적인 기록 및 판독 속도가 감소된다. 따라서, MRAM 의 작동중에, 다른 부품 또는 부분으로부터 침투하는 소음을 방지하는 것 뿐만 아니라, 소음으로 인한 기록 및 판독 속도의 실질적인 감소를 방지하는 것 또한 중요하다.
발명의 개요
따라서, 본 발명의 목적은, 소음 발생이 억제되고 소음에 대한 저항이 우수하여 실질적으로 고속으로 기록 및 판독 작업을 실행할 수 있는, 대용량 비휘발성 메모리를 제공하는 것이다.
본 발명의 다른 목적들은 이하의 설명으로부터 분명해 질 것이다.
본 발명의 발명자들은 고주파에서 높은 자손(magnetic loss) 특성을 가지는 복합 자기 재료를 개발하였으며, 그 복합 자기 재료를 외부 소음원에 인접하여 배치함으로써 반도체 장치 또는 전자회로로부터 발생되는 불필요한 방출 또는 외부의 배출을 효과적으로 억제하는 방법을 발명하였다. 최근 연구로부터, 자손을 이용하여 외부의 배출을 완화시키는 효과는, 외부 배출원으로서의 전자회로에 등가 (equivalent)의 저항 성분을 더하는 메카니즘에 기초하고 있다는 것을 발견하였다.여기서, 등가 저항 성분의 크기는 자기 재료의 자손 항(term) μ" 의 크기에 의존한다. 특히, 전자회로에 등가적으로 삽입되는 저항 성분의 크기는 자기재료의 면적이 일정한 한 그 재료의 두께 및 μ" 값에 실질적으로 비례한다. 여기서 자손 항 μ" 은 자기 재료의 상대적인 투자율(透磁率)의 허수부(imaginary part)라는 것을 주지하여야 한다. 따라서, 작은 또는 얇은 자기 재료를 이용하여 외부 배출의 완화를 소정 정도까지 달성하기 위해서는 μ" 값이 커야 한다. 예를 들어, 반도체 장치의 몰드의 내부와 같이 매우 적은 영역에서 자손 재료를 사용하여 외부 배출을 방지하기 위해서는, 자손 항 μ" 은 매우 큰 값을 가져야 한다.
스퍼터링 또는 증착에 의해 제조되는 연질 자성 재료에 대한 연구중에, 본 발명자들은 세라믹과 같은 비자성 물질 내에 미세한 자성 금속 입자 또는 과립과 함께 균일하게 분포된 과립형 자성 물질의 우수한 투자율 특성에 초점을 맞췄다. 비자성 물질로 둘러싸인 자성 금속 입자의 미세 구조를 조사한 결과, 본 발명자들은, 과립형 자성 물질내의 자성 금속 입자의 비율이 특정 범위에 놓이는 경우, 고주파대역에서 우수한 자손 특성이 얻어지는 것을 발견하였다.
여기서, 과립형 자성 박막은, 자성 입자가 몇 나노미터 내지 몇십 나노미터 정도의 작은 크기를 갖고, 각 입자는 세라믹 성분을 포함하는 입계(粒界)에 의해 경계지어진 미세 구조를 가지며, 몇십 MHz 내지 몇 GHz 의 고주파대역에서 매우 큰 자손을 나타내는, 자성 박막이라는 것을 주지하여야 한다. 과립형 자성 박막은 미세 결정 박막이라 칭할 수도 있다.
M-X-Y(M 은 자성 금속 원소, Y 는 산소, 질소 및 불소 중에서 선택된 하나의원소, X 는 M 및 Y 와 다른 원소)로 표시되는 조성을 가지는 과립형 자성 물질과 관련하여, 이제까지 많은 연구가 있어 왔다. 과립형 자성 물질은 낮은 자손 및 큰 포화 자화를 갖는다는 것이 알려졌다. M-X-Y 과립형 자성 물질에서 보다 큰 포화 자화를 달성하기 위해서는, M 성분의 비를 크게 하는 것이 필요하다. 따라서, 고주파 인덕터 장치 또는 트랜스포머의 자성 코어와 같은 일반적인 용도에서, 포화 자화가 M 성분만을 포함하는 벌크형 금속 자성 물질의 포화 자화의 약 80 % 또는 그 이상이 되도록 하는 범위에서 M-X-Y 과립형 자성 물질에서의 M 성분비를 제한한다.
본 발명자들은 M-X-Y(M 은 자성 금속 원소, Y 는 산소, 질소 및 불소 중에서 선택된 하나의 원소, X 는 M 및 Y 와 다른 원소)로 표시되는 조성을 가지는 과립형 자성 물질 내에서의 M 성분비의 넓은 범위에 대하여 조사하였다. 결과적으로, 어떠한 조성 시스템에서도, 자성 금속 (M)의 농도가 특정 범위에 있는 경우, 고주파대역에서 큰 자손을 나타낸다는 것을 발견하였다.
M 성분비가 가장 높은 영역은, 포화 자화가 M 성분만을 포함하는 벌크형 금속 자성 물질의 포화 자화의 80 % 또는 그 이상이 되는 영역이다. 이러한 영역은, 포화 자화가 높고 그리고 손실이 작으며 적극적으로 탐구하고 개발되어 왔던 M-X-Y 과립형 자성 재료에 상당한다. 전술한 영역내의 물질들은 실수부(real part) 투자율(μ') 및 포화 자화 모두가 크며, 따라서 전술한 고주파 인덕터와 같은 고주파 미세자기 (micromagnetic) 장치에 사용된다. 그러나, 전기저항을 결정하는 X 및 Y 의 각각의 성분비가 작으므로 전기저항은 작다. 따라서, 막(film)의 두께가 두꺼워지면, 고주파대역에서의 와전류 손실(eddy current loss)의 발생에 따라, 고주파에서의 투자율은 작아진다. 그에 따라, 이러한 물질들은 소음대책용 자성 필름으로서 부적절하다.
M 성분비의 다음 영역은, 포화 자화가 M 성분만을 포함하는 벌크형 금속 자성 물질의 포화 자화의 80 % 이하 및 60 % 이상이 되는 영역이다. 이러한 영역에서, 전기저항은 비교적 큰 값인 약 100 μΩㆍcm 와 같다. 따라서, 물질의 두께가 몇 μm 정도인 경우에도, 와전류 손실은 작고, 대부분의 자손은 본래의 공진 (resonance)으로 인해 발생한다. 결과적으로, 자손 항 μ" 은 좁은 폭의 진동수 분포를 가진다. 따라서, 이러한 영역은 좁은 주파수대역에서의 소음대책(고주파 전류 억제)에 적합하다.
M 성분비의 다음 영역은, 포화 자화가 M 성분만을 포함하는 벌크형 금속 자성 물질의 포화 자화의 60 % 이하 및 35 % 이상이 되는 영역이다. 이러한 영역에서, 전기저항은 전술한 경우보다 큰 값인 약 500 μΩㆍcm 와 같다. 따라서, 와전류 손실은 극히 작고, M 성분 입자간의 상호 자기작용은 작다. 그에 따라, 스핀의 열적 교란이 증가하고 본래의 공진을 일으키는 주파수가 요동한다. 결과적으로, 자손 항 μ" 은 넓은 주파수대역에 걸쳐 큰 값을 가진다. 따라서, 이 성분비 영역은 넓은 주파수대역에 걸쳐 고주파 전류의 억제에 적합하다.
한편, M 성분 입자 간의 실질적인 상호 자기작용의 발생이 유발되지 않기 때문에, M 성분비가 작은 영역은 초자기 특성을 제공한다.
고주파 전류를 억제하기 위해 자손 물질이 소음 방출부에 근접하여 배치된경우, 물질 디자인의 기준은 자손 항 μ" 및 두께 δ의 곱 μ"ㆍδ 에 의해 주어진다. 수백 MHz 의 고주파 전류의 효과적인 억제를 위해서는, 다음 관계식이 만족되어야 한다:
μ"ㆍδ ≥ 약 1000(μm)
특히, 자손 물질이 μ" = 1000 인 자속 항을 가진다면, 두께는 1 μm 또는 그 이상이어야 한다. 낮은 전기 저항을 가지고 와전류를 발생하기 용이한 그러한 물질은 바람직하지 않다. 전기 저항이 100 μΩㆍcm 또는 그 이상이 되도록 하는 조성이 바람직하다. 본 발명에서 사용된 조성 시스템에서, 포화 자화가 M 성분만을 포함하는 벌크형 금속 자성 물질의 포화 자화의 80 % 이하 및 35 % 이상이 되도록 하는 범위에, M 성분비가 오도록 하는 것이 바람직하다. 포화 자화가 포화의 35 % 또는 그 이상이 되는 영역은 초자기가 나타나지 않는 영역이다.
본 발명자들은 전술한 자기 물질을 MRAM 에 도포하여 본 발명을 완성하였다.
본 발명에 따라, 메모리 장치부를 포함하는 자기저항식 랜덤 액세스 메모리가 제공되는데, 그 메모리 장치부는 자성 물질과, 그 자성물질에 근접 배치되어 메모리 장치부에 흐르는 고주파 전류를 억제하는 고주파 전류 억제부를 이용한다.
도 1 은 관련 기술의 MRAM 의 단면도.
도 2 는 도 1 에 도시된 MRAM의 특징부의 확대 단면도.
도 3 은 본 발명의 제 1 실시예에 따른 MRAM 의 단면도.
도 4 는 도 3 에 도시된 MRAM의 특징부의 확대 단면도.
도 5 는 과립형 자성 물질의 자손 항 μ" 의 주파수 특성을 나타낸 그래프.
도 6 은 과립형 자성 박막이 근접 배치된 마이크로 스트립(microstrip)에서의 전달 특성 S21의 주파수 특성을 나타낸 그래프.
도 7 은 본 발명의 제 2 실시예에 따른 MRAM 의 단면도.
도 8 은 본 발명의 제 3 실시예에 따른 MRAM 의 단면도.
* 도면의 주요 부분에 대한 간단한 설명 *
21 : 기판 22 : 집적 장치부
23 : 리드선 24 : 리드 단자
25 : 몰드 본체 26, 27 : 고주파 전류 억제부
먼저, 도 3 을 참조하여, 본 발명의 제 1 실시예에 따른 MRAM 과 관련하여 설명한다.
도 3 에 도시된 MRAM 은 기판(21) 과 그 기판(21)에 장착된 집적 장치부(22)를 포함한다. 집적 장치부(22)는 리드선(23)을 통해 리드 단자(24)에 연결된다.기판(21), 집적 장치부(22), 리드선(23) 및, 리드 단자(24)는 플라스틱 수지로 만들어진 몰드 본체(25)내에 함께 몰딩된다. 몰딩중에, 고주파 전류 억제부(26)가 기판(21)의 낮은 표면에 배치된다. 또 다른 고주파 전류 억제부(27)가 집적 장치부(22) 위쪽에 이격 배치된다. 고주파 전류 억제부(26,27)는 다음에 상세히 설명한다.
집적 장치부(22)는 이하에서 명확히 설명할 많은 수의 메모리 장치부를 포함한다. 각 메모리 장치부는 메모리 셀로서의 역할을 한다. 집적 장치부(22)는 각 메모리 장치부와 기판(21) 사이에 배치되어 특정 메모리 셀을 선택하는 트랜지스터부(도시 안함)를 구비한다.
도 4 를 참조하여, 집적 장치부(22)의 구조를 설명한다. 집적 장치부(22)는 기판(21)상의 제 1 전도부(31)와, 제 1 전도부(31) 상의 제 1 절연층(32)과, 제 1 절연층(32) 상의 제 1 강자성 부재(33)와, 제 1 강자성 부재(33)를 덮는 제 2 절연층(34)과, 제 2 절연층(34) 상의 제 2 강자성 부재(35)와, 제 2 강자성 부재(35)를 덮고 있는 제 3 절연층(36)과, 제 3 절연층(36)상에 형성된 제 4 절연층(37) 및 제 2 전도부(38)를 포함한다. 제 1 강자성 부재(33)와, 제 2 절연층(34) 및, 제 2 강자성 부재(35)가 조합되어, 전술한 메모리 장치 중 하나로서의 자기 터널 기능 장치를 형성한다.
제 1 및 제 2 전도부(31 및 38) 각각은, 전류가 공급될 때, 자장이 제 2 강자성 부재(35)에 가해지도록 배치된다. 제 1 및 제 2 전도부(31 및 38) 모두에 전류가 공급되는 경우에, 자기장이 전류에 의해 발생하고 복합 자기장으로 조합된다.복합 자기장 하에서, 제 2 강자성 부재(35)의 자화가 회전되고 역전된다. 한편, 제 1 강자성 부재(33)는, 예를 들어 높은 포화 자화를 가지는 강자성 재료를 사용함으로써, 자화가 고정된다.
제 1 강자성 부재(33)는 CoPt 합금으로 제조되는데 대해, 제 2 강자성 부재(35)는 NiFe 합금으로 제조된다. 제 2 절연층(34)은 Al2O3등으로 제조된다.
제 1 및 제 2 고주파 전류 억제부(26 및 27)는 제 1 또는 제 2 전도부(31 또는 37)를 통해 흐르는 펄스 전류의 고조파 왜곡을 억제하는 역할을 하여, 고주파 방출 소음을 억제하고, 판독 전류가 제 1 및 제 2 강자성 부재(33 및 35) 사이에서 유동할 때 소음이 중첩되는 것을 방지한다.
다음에, 고주파 전류 억제부(26 및 27)의 형성에 관하여 설명한다. 각각의 고주파 전류 억제부(26 및 27)는 Fe, Al 및 O 를 함유한 과립형 자성 박막을 포함한다.
산소 가스 공급기를 구비한 진공 챔버에서, 막은, 용착물질로서 Fe70Al30합금을 사용한 증착에 의해 폴리이미드(polyimide)판에 용착된다. 용착전의 진공도는 1.33 × 10-4Pa 또는 그 이하이다. 용착중의 산소가스 유동 속도는 3.0 sccm 이다. 증착 후에, 진공 자기장 하에서 약 2 시간 동안 300 ℃ 에서 열처리를 실시하였다. 그에 따라, 과립형 자성 박막이 얻어졌다.
그 박막은 2.0μm 의 두께와, 530μΩㆍcm 의 d.c.(직류) 저항과, 18 Oe(1422 A/m)의 이방성 자장(Hk)과, 16800 Gause(1.68 T) 의 포화 자화(Ms)와, 148% 의 상대적인 대역폭(relative bandwidth ; bwr)을 가진다. 상대적인 대역폭(bwr)은, 두 주파수 사이에서 μ 값이 최대 μ"max의 50 % 가 되는 주파수 대역폭을 추출하고 그 중심에서 주파수 대역폭을 표준화함으로써, 얻어진다. 박막의 포화 자화는 자성 금속만을 포함하는 벌크형 물질의 포화 자화의 72.2 % 이다.
도 5 를 참조하면, 자손 항 μ" 은 도면에 도시한 바와 같은 주파수 특성을 가진다. 수평축 및 수직축은 주파수와, 복합 투자율의 허수부 μ" 인 자손 항을 나타낸다.
그렇게 얻어진 박막의 고주파 전류 억제 효과에 대해 조사하였다. 특히, 박막은 75 mm 의 길이와 50 Ω 의 특징적인 임피던스를 가지는 마이크로 스트립상에 직접 위치된다. 네트워크 분석기를 사용하여 전달 특성을 측정하였다. 그 측정 결과를 도 6 에 도시하였다. 과립형 자성 박막의 사용에 의해, S21전달 특성은 주파수 100 MHz 근방에서부터 단순 감소하여 약 3 GHz 에서는 10 dB 을 나타낸다. 그 결과는, S21전달 특성이 μ" 의 분포에 의존하고, 억제 효과의 정도는 μ" 와 두께 δ 의 곱에 의존하다는 것을 나타낸다.
진공 증착으로 막을 형성하는 것에 관해 전술하였다. 그 대신에, 스퍼터링, 이온 빔 용착 및 가스 용착을 이용할 수도 있다. 자손 물질이 균일하게 용착되는 한, 박막을 형성하는 기술에 특별한 제한이 없다.
도 7 을 참조하여, 본 발명의 제 2 실시예에 따른 MRAM 에 관해 설명한다.
도 7 에 도시된 MRAM 은 기판(41)과 그 기판(41)상에 장착된 집적장치부(42)를 포함한다. 집적 장치부(42)는 리드선(43)을 통해 리드 단자(44)에 연결된다. 기판(41), 집적 장치부(42), 리드선(43) 및, 리드 단자(44)는 수지 몰드(45)로 몰딩된다. 몰딩중에, 고주파 전류 억제부(46)가 기판(41)의 낮은 표면에 배치된다. 집적 장치부(42)의 구조는 도 4 에 도시된 집적 장치부(22)와 유사하다.
고주파 전류 억제부(46)는 과립형 자성 물질의 박막을 포함한다. 박막은 도 3 및 4 와 관련하여 설명한 MRAM 의 고주파 전류 억제부(26)와 실질적으로 유사한 방법으로 형성된다. 바람직하게, 박막은, 증착 등에 의해 용착된 후 열처리가 불필요한 조성을 가지고 또 그러한 물질로 만들어 진다.
도 8 을 참조하여, 본 발명의 제 3 실시예에 따른 MRAM 에 대해 설명한다.
도 8 에 도시된 MRAM 은 기판(51)과 그 기판(51)상에 장착된 집적 장치부(52)를 포함한다. 집적 장치부(52)는 리드선(53)을 통해 리드 단자(54)에 연결된다. 기판(51), 집적 장치부(52), 리드선(53) 및, 리드 단자(54)는 수지 몰드(55)로 몰딩된다. 몰딩중에, 고주파 전류 억제부(56)가 집적 장치부(52) 위쪽에 이격되어 배치된다. 집적 장치부(52)의 구조는 도 4 에 도시된 집적 장치부(22)와 유사하다. 고주파 전류 억제부(56)는 과립형 자성 물질의 박막을 포함한다. 예를 들어, 박막은, 도 3 및 4 와 관련하여 설명한 MRAM 의 고주파 전류 억제부(27)와 실질적으로 유사한 방법으로, 폴리이미드판 상에 형성될 수 있다. 그렇게 얻어진 고주파 전류 억제부(56)는 폴리이미드와 같은 수지 몰드(55)로 몰딩하여 집적 장치부(52) 위쪽에 배치된다.
전술한 MRAM 중 어느 하나에서, 신호 펄스 전류의 고조파 왜곡이 감소되고, 바람직하지 못한 배출 또는 방출이 감소될 수 있다. 따라서, 데이터 기록속도 및 데이터 판독속도의 실질적인 감소를 피할 수 있다.

Claims (6)

  1. 자기저항식 랜덤 액세스 메모리로서:
    자성 물질을 사용하는 메모리 장치부와; 그리고
    상기 자성 물질에 인접 배치되어 상기 메모리 장치부내에서 흐르는 고주파 전류를 억제하는 고주파 전류 억제부를 포함하는 자기저항식 랜덤 액세스 메모리.
  2. 제 1 항에 있어서, 상기 메모리 장치부와 상기 고주파 전류 억제부를 내부에 몰딩하는 몰드 본체를 추가로 포함하는 자기저항식 랜덤 액세스 메모리.
  3. 제 1 항에 있어서, 상기 고주파 전류 억제부는 과립형 자성 물질의 박막을 포함하는 자기저항식 랜덤 액세스 메모리.
  4. 제 3 항에 있어서, 상기 과립형 자성 물질은 M-X-Y 로 표시되는 조성을 가지며, 이때 M 은 자성 금속 원소이고, Y 는 산소, 질소 및, 불소 중에서 선택된 하나의 원소이고, X 는 M 및 Y 와 다른 원소인 자기저항식 랜덤 액세스 메모리.
  5. 제 4 항에 있어서, 상기 과립형 자성 물질은 M 만을 포함하는 벌크형 물질의 포화 자화의 35 % 이상에 상응하는 포화 자화를 가지는 자기저항식 랜덤 액세스 메모리.
  6. 제 4 항에 있어서, 상기 과립형 자성 물질은 약 100 μΩㆍcm 이상의 전기저항을 갖는 자기저항식 랜덤 액세스 메모리.
KR1020010050200A 2000-08-21 2001-08-21 효과적인 소음 대책을 가지는 엠램 KR20020015293A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00249452 2000-08-21
JP2000249452A JP2002064189A (ja) 2000-08-21 2000-08-21 マグネティック・ランダム・アクセス・メモリ

Publications (1)

Publication Number Publication Date
KR20020015293A true KR20020015293A (ko) 2002-02-27

Family

ID=18739188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010050200A KR20020015293A (ko) 2000-08-21 2001-08-21 효과적인 소음 대책을 가지는 엠램

Country Status (9)

Country Link
US (1) US6657246B2 (ko)
EP (1) EP1182665B1 (ko)
JP (1) JP2002064189A (ko)
KR (1) KR20020015293A (ko)
CN (1) CN1339800A (ko)
DE (1) DE60101074T2 (ko)
NO (1) NO20014004L (ko)
SG (1) SG100748A1 (ko)
TW (1) TW495969B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903396B2 (en) * 2002-04-12 2005-06-07 Micron Technology, Inc. Control of MTJ tunnel area
US6936763B2 (en) * 2002-06-28 2005-08-30 Freescale Semiconductor, Inc. Magnetic shielding for electronic circuits which include magnetic materials
US6950577B2 (en) * 2002-07-01 2005-09-27 Intel Corporation Waveguide-based Bragg gratings with spectral sidelobe suppression and method thereof
JP4424298B2 (ja) * 2005-10-26 2010-03-03 Ｔｄｋ株式会社 電子部品
US20090102015A1 (en) * 2007-10-17 2009-04-23 Ulrich Klostermann Integrated Circuit, Memory Cell Array, Memory Cell, Memory Module, Method of Operating an Integrated Circuit, and Method of Manufacturing an Integrated Circuit
DE102007049786A1 (de) * 2007-10-17 2009-04-23 Qimonda Ag Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117224B (fi) 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
WO1995031826A1 (en) * 1994-05-17 1995-11-23 Olin Corporation Electronic packages with improved electrical performance
JPH0935927A (ja) 1995-07-20 1997-02-07 Tokin Corp 複合磁性体及びそれを用いた電磁干渉抑制体
US5741435A (en) * 1995-08-08 1998-04-21 Nano Systems, Inc. Magnetic memory having shape anisotropic magnetic elements
WO1997035331A1 (fr) * 1996-03-18 1997-09-25 Seiko Epson Corporation Procede de formation d'aimant a liaison de terres rares, composition dudit aimant et son procede de fabrication
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム
US5902690A (en) 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
JPH10307902A (ja) 1997-05-01 1998-11-17 Tokin Corp Ｉｃカードのための保護具及び保護方法
JP2001291989A (ja) * 2000-04-04 2001-10-19 Tokin Corp 金属筐体を備えた電子部品
SG100666A1 (en) * 2000-04-04 2003-12-26 Nec Tokin Corp Wiring board comprising granular magnetic film

Also Published As

Publication number Publication date
EP1182665B1 (en) 2003-10-29
NO20014004L (no) 2003-02-24
US6657246B2 (en) 2003-12-02
SG100748A1 (en) 2003-12-26
CN1339800A (zh) 2002-03-13
DE60101074T2 (de) 2004-07-15
JP2002064189A (ja) 2002-02-28
TW495969B (en) 2002-07-21
US20020020865A1 (en) 2002-02-21
NO20014004D0 (no) 2001-08-16
DE60101074D1 (de) 2003-12-04
EP1182665A3 (en) 2002-03-06
EP1182665A2 (en) 2002-02-27

Similar Documents

Publication Publication Date Title
EP1518451B1 (en) Magnetic shielding for electronic circuits which include magnetic materials
US7795708B2 (en) Multilayer structures for magnetic shielding
US6534708B2 (en) Signal transmission cable with a noise absorbing high loss magnetic film formed on a sheath of the cable
US20060114618A1 (en) Storage element and memory
JP4398056B2 (ja) 樹脂モールド体
KR20020015293A (ko) 효과적인 소음 대책을 가지는 엠램
KR20010095254A (ko) 자기 손실 물질이 제공된 금속 케이스를 포함하는 전자부품
JP4417521B2 (ja) 配線基板
US20190081007A1 (en) Semiconductor device
US6635961B2 (en) Electronic component of a high frequency current suppression type and bonding wire for the same
JP2002184945A (ja) 磁気素子一体型半導体デバイス
KR100334828B1 (ko) 스핀밸브형 자기저항효과형 박막소자 및 이것을 사용한 스핀밸브형 자기저항효과형 박막헤드
KR20010095323A (ko) 전자기 노이즈 억제기, 전자기 노이즈 억제기를 이용하는반도체 소자 및 이를 제조하는 방법
JP4287020B2 (ja) 高周波電流抑制型放熱板
JP4271825B2 (ja) 半導体ベアチップおよび半導体ウエーハ
JP2002124717A (ja) 磁気抵抗効果素子及びその製造方法並びにその磁気抵抗効果素子を用いた磁気薄膜メモリ
KR20020033602A (ko) 준마이크로파 대역에서 최대의 복합 투자율을 가진자성체와 그 제조방법
JP4191888B2 (ja) 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法
JP4243000B2 (ja) 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品
JP2001284132A (ja) 磁気コア

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid