KR20010095323A - 전자기 노이즈 억제기, 전자기 노이즈 억제기를 이용하는반도체 소자 및 이를 제조하는 방법 - Google Patents

전자기 노이즈 억제기, 전자기 노이즈 억제기를 이용하는반도체 소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20010095323A
KR20010095323A KR1020010017977A KR20010017977A KR20010095323A KR 20010095323 A KR20010095323 A KR 20010095323A KR 1020010017977 A KR1020010017977 A KR 1020010017977A KR 20010017977 A KR20010017977 A KR 20010017977A KR 20010095323 A KR20010095323 A KR 20010095323A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
semiconductor
magnetic loss
film
thin film
Prior art date
Application number
KR1020010017977A
Other languages
English (en)
Other versions
KR100844612B1 (ko
Inventor
시게요시 요시다
히로시 오노
요시오 아와쿠라
미치오 네모토
에이지 야마나카
마사히로 야마구치
유타카 시마다
Original Assignee
도낀 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000101895A external-priority patent/JP4271825B2/ja
Priority claimed from JP2000340406A external-priority patent/JP4582893B2/ja
Priority claimed from JP2000342835A external-priority patent/JP4191888B2/ja
Priority claimed from JP2000342789A external-priority patent/JP4481478B2/ja
Application filed by 도낀 가부시끼가이샤 filed Critical 도낀 가부시끼가이샤
Publication of KR20010095323A publication Critical patent/KR20010095323A/ko
Application granted granted Critical
Publication of KR100844612B1 publication Critical patent/KR100844612B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Magnetic Films (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

그 앞면 상에 집적 회로가 형성되는 반도체 베어칩(17)에서, 자기 손실 필름(15)은 상기 반도체 베어칩의 후면 상에 형성된다.

Description

전자기 노이즈 억제기, 전자기 노이즈 억제기를 이용하는 반도체 소자 및 이를 제조하는 방법 {ELECTROMAGNETIC NOISE SUPPRESSOR, SEMICONDUCTOR DEVICE USING THE SAME, AND METHOD OF MANUFACTURING THE SAME}
본 발명은 산업계에서 매일 사용되는 여러 가지 반도체 소자의 제조에 이용되는 반도체 기판 및 집적 회로가 형성되는 표면을 가진 반도체 베어칩 및 반도체 웨이퍼에 관한 것이다. 특히, 본 발명은 노이즈 억제 전자기파 흡수 반도체 기판, 이의 제조 방법 및 상기와 같은 반도체 기판을 이용하여 제조된 반도체 소자에 관한 것이다.
본 발명은 또한 상당한 고주파 전자기 노이즈 억제 효과를 나타내는 전자기 노이즈 억제 바디에 관한 것이며, 특히 고속으로 동작하는 능동 소자 또는 고주파 전자 부품 및 전자 장비에서 문제가 되는 전자기 노이즈를 억제하는데 효과적인 전자기 노이즈 억제 바디 및 상기 바디를 이용하는 고주파 전자기 노이즈 억제 방법에 관한 것이다.
고속으로 동작하는 고집적 반도체 소자의 확산은 최근에 상당히 두드러진다. 이는 예를 들어 랜덤 액세스 메모리(RAM) 및 판독전용 메모리(ROM)로 대표되는 반도체 저장 장치 또는 마이크로프로세서(MPU), 중앙처리유니트(CPU), 이미지 처리연산 로직 유니트(IPALU)를 포함한다. 이들 능동 소자에서, 계산 속도 및 신호 처리 속도 측면에서 상당히 속도가 높아졌으며, 고속 전자 회로를 통해 전파되는 전기 신호는 이와 관련된 빠른 전압 및 전류 변경 때문에 유도성 고주파 노이즈의 주요 원인이 된다.
한편, 전자 부품 및 전자 장치의 경량화, 박막화 및 소형화 경향은 빠르게 그리고 줄지 않고 계속되고 있다. 이러한 경향과 관련하여, 반도체 소자에서 얻어지는 집적화 레벨 및 인쇄회로기판에서 구현되는 높은 전자 부품 장착 밀도 역시 상당하다. 따라서, 상당히 조밀하게 집적되거나 장착되는 전자 소자 및 신호 라인은 서로 상당히 가깝게 되고, 이러한 상황은 높은 신호 처리 속도를 얻는 것과 관련하여 상당히 빨리, 고주파 불요 방사선이 쉽게 유도되도록 한다.
통상적인 반도체 기판에서는 노이즈 방지 대책이 기판 자체에 대하여 이루어지지 않았다. 따라서, 반도체 소자가 제조된 후에 노이즈가 반도체 소자 회로 패턴 영역으로부터 발생할 때, 노이즈가 외부로 누출되고 때때로 다른 소자 또는 장비에 오동작을 야기시킨다.
따라서, 반도체 소자에 대한 노이즈 방지 대책 측면에서 수행된 것은 각각의 개별 반도체 소자의 후면에 전자기파 흡수 물질 또는 이와 유사한 물질을 부착하여 추가의 전자기파 흡수층을 형성하는 것이었다.
그러나, 상기와 같은 통상적인 반도체 기판의 노이즈 방지 대책에서는, 전자기파 흡수 물질과 같은 노이즈 흡수 물질이 다음 공정에서 각각의 개별 반도체 소자의 후면에 부착되어야 하고, 이를 위하여 상당히 많은 시간이 노이즈 방지 대책을 구현하기 위하여 공정에서 요구된다는 문제를 가진다. 또한, 이들은 각각의 개별 반도체 소자의 후면에 부착되기 때문에, 전자기파 흡수 물질과 같은 노이즈 흡수 부재의 두께 변동이 쉽게 발생하고 또한 개별 반도체 소자의 노이즈 흡수 특성 변동이 발생하고, 이는 문제를 야기한다.
또한, 일반적으로 공지된 바와 같이, 집적 회로가 표면에 형성되며 반도체 소자를 형성하는 반도체 베어칩은 반도체 기판인 반도체 웨이퍼를 절단함으로써 얻어진다.
상기와 같은 베어칩에서 전력공급 라인으로부터의 불요 방사선과 관련된 문제가 지적되었으며, 이에 대하여 전력라인에 디커플링 캐패시터 또는 기타 농축된 상수 부품을 삽입하는 것과 같은 대책이 구현되었다. 전자 집적소자의 능동 소자 및 배선 기판에 전달되는 전력공급라인으로부터의 불요 방사선과 관련된 문제가 지적되었는데, 이에 대하여 유사하게 전력라인에 디커플링 캐패시터 또는 기타 농축된 상수 부품을 삽입하는 것과 같은 대책이 구현되었다.
그러나, 반도체 베어칩에서, 그 표면에 고속 동작 집적 회로가 형성되고 노이즈가 발생되는 집적 소자 및 배선 기판은 고조파 성분을 포함하며, 따라서 신호 경로는 분포된 상수 작용을 나타낸다. 그 결과, 통상적인 농축된 상수 회로로 생각되는 노이즈에 대한 대책이 효과적이지 못한 상황이 발생했다.
따라서, 고속에서 동작하는 반도체 소자 및 전자 회로에서 전자기 노이즈를 억제하기 위한 대책으로서 효율적인 전자기 노이즈 억제 바디를 개발할 필요성이있었다. 특히, 필요한 것은 작은 부피를 가지며 전자기 노이즈에 효과적인 대책을 가능하게 하는 전자기 노이즈 억제 바디의 개발이다.
따라서, 본 발명의 목적은 MHz 내지 GHz 대역에서 간섭 전자기파를 효과적으로 흡수하고 개별 반도체 소자로 분할될 때 전자기파 흡수 효과를 나타내고 노이즈 억제 반도체 소자의 체적에 있어서 우수한 반도체 기판을 제공하고, 이를 위한 제조 방법 및 이들 반도체 기판이 이용되는 반도체 소자를 제공하는 것이다.
본 발명의 다른 목적은 집적 회로에서 발생된 불요 방사선을 효과적으로 감소시킬 수 있는 반도체 베어칩 및 반도체 웨이퍼를 제공하는 것이 본 발명의 목적인데, 반도체 베어칩 및 반도체 웨이퍼의 표면에는 고속에서 동작하는 상기와 같은 집적 회로가 형성된다.
본 발명의 다른 목적은 상당히 높은 자기 손실 특정을 나타내는 전기 도전성 자기 박막 필름을 이용할 때에도 반도체 소자 내부에서 발견되는 것과 같은 미소 전자 회로의 비반사 전자기 노이즈 억제를 구현하기 위한 전자기 노이즈 억제 바디를 제공하는 것이며, 또한 상기 바디를 이용하여 전자기 노이즈 억제 방법을 제공하는 것이다.
도 1a는 통상적인 반도체 웨이퍼의 평면도이다.
도 1b는 도 1a의 원 부분의 확대도이다.
도 1c는 도 1b의 라인 IC-IC에서의 절단도이다.
도 2a는 통상적인 반도체 웨이퍼의 평면도이다.
도 2b는 도 2a의 라인 ⅡB-ⅡB에서의 절단도이다.
도 3a는 통상적인 반도체 기판에 여러 가지 반도체 제조 공정을 적용한 후의 반도체 기판의 마지막 형태를 나타내는 평면도이다.
도 3b는 도 3a의 라인 ⅢB-ⅢB에서의 절단도이다.
도 4a는 통상적인 반도체 기판을 절단한 후에 완전한 하나의 반도체 소자의 사시도이다.
도 4b는 도 4a의 라인 ⅣB-ⅣB에서의 절단도이다.
도 5a는 통상적인 반도체 기판에서 노이즈 방지 방법의 예를 설명하기 위하여 제공된 노이즈 방지 방법에 수반하는 사시도이다.
도 5b는 도 5a의 라인 ⅤB-ⅤB에서의 절단도이다.
도 6a는 본 발명의 실시예에서의 반도체 웨이퍼의 평면도이다.
도 6b는 도 6a의 원 부분의 확대도이다.
도 6c는 도 6b의 라인 ⅥB-ⅥB에서의 절단도이다.
도 7은 스퍼터링 방법을 이용하는 샘플 제조 장치의 개략적인 단면도이다.
도 8은 자기 손실 필름으로서 샘플1에 대한 자기 손실율μ"의 주파수 종속성의 일 예에 대한 그래프이다.
도 9는 자기 손실율μ"으로서 샘플1을 이루는 고주파 전류 억제 바디의 억제 효과를 관찰하기 위한 측정 시스템에 대한 사시도이다.
도 10은 자기 손실 필름으로 샘플1의 전송 특성S21에 대한 주파수 응답에 대한 도면이다.
도 11은 자기 손실 필름인 자기 바디의 등가 회로도이다.
도 12는 자기 손실 필름으로 샘플1의 전송 특성S21로부터 계산된 저항값R의 주파수 응답에 대한 도면이다.
도 13a는 본 발명의 제 1실시예에 관련된 반도체 기판의 평면도이다.
도 13b는 13a에서 라인ⅩⅢB-ⅩⅢB의 단면도이다.
도 14a는 본 발명의 제 1실시예에 따른 반도체 기판 제조 방법을 설명하는 도면이며, 자기 손실 부재가 실리콘 기판의 전체면 위에 형성되는 상태를 나타낸다.
도 14b는 레지스트 패턴이 도 14a에 도시된 반도체 기판의 자기 손실 부재층에 형성된 상태를 나타내는 도면이다.
도 14c는 미리 설정된 패턴을 가지는 자기 손실 부재(2)가 형성된 상태를 나타내는 도면이며, 자기 손실 부재층의 레지스트 패턴이 도 14b에 도시된 단계에 부가되는 부분만이 남아 있다.
도 14d는 자기 손실 부재(2)가 도 14c에 도시된 도면에 형성되는 표면이 절연 필름으로 덮인 상태를 나타내는 도면이다.
도 15a 은 본 발명의 제 2실시예에 관련된 반도체 기판의 평면도이다.
도 15b는 15a에서 라인ⅩⅤB-ⅩⅤB의 단면도이다.
도 16a는 본 발명의 제 2실시예에 따른 반도체 기판 제조 방법을 설명하는 도면이며, 실리콘 산화물 패턴이 제 1실리콘 기판 상에 형성되어 있고 실리콘의 노출 부분이 건식 에칭되는 상태를 나타낸다.
도 16b는 미리 설정된 깊이L1을 가진 트렌치(41)가 도 16a의 반도체 기판에 형성된 상태를 나타내는 도면이다.
도 16c는 도 16b에 도시된 상태로부터, 실리콘 산화물이 제거되고 트렌치를 가진 실리콘 기판의 표면이 노출된 상태를 나타내는 도면이다.
도 16d는 자기 손실 부재층이 도 16c에 도시된 기판의 일면상의 전체 표면상에 형성된 상태를 나타내는 도면이다.
도 16e는 한쪽 면이 연마 공정에 적용되고 트렌치내의 실리콘 기판 표면 및 자기 손실 부재가 노출된 상태를 나타내는 도면이다.
도 16f는 제 1실리콘 기판에 접합하기 바로 전에 제 2실리콘 기판이 준비되는 상태를 나타내는 도면이다.
도 16g는 제 1 및 제 2실리콘 기판이 접합된 상태를 나타내는 도면이다.
도 17a는 본 발명의 제 3실시예에 관련된 반도체 소자의 외부 사시도이다.
도 17b는 도 17a의 라인 ⅩⅦB-ⅩⅦB에서의 단면도이다.
도 18은 본 발명의 실시예에 따라 전자기 노이즈를 평가하는데 사용되는 샘플을 설명하기 위하여 제공된 도면이다.
도 19는 전자기 노이즈 평가 시스템의 도면이다.
도 20은 본 발명의 실시예에 따른 전자기 노이즈 억제 바디의 샘플의 전자기 노이즈 억제 효과를 도시하는 그래프로서, 반사 특성S11에 대한 값을 도시한다.
도 21은 본 발명에 따른 전자기 노이즈 억제 바디의 샘플의 전자기 노이즈 억제 효과를 도시하는 그래프로서, 반사 특성S21을 도시한다.
도 22는 본 발명의 실시예에 따른 전자기 노이즈 억제 바디의 샘플을 설명하기 위하여 제공된 도면이다.
도 23은 본 발명의 실시예에 따른 전자기 노이즈 억제 바디에 대한 도전성 전자기 노이즈 평가 시스템의 개략적인 구조도이다.
도 24는 본 발명에 따른 전자기 노이즈 억제 바디의 샘플의 전자기 노이즈 억제 효과를 도시하는 그래프로서, 반사 특성S11을 도시한다.
도 25는 본 발명에 따른 전자기 노이즈 억제 바디의 샘플의 전자기 노이즈 억제 효과를 도시하는 그래프로서, 반사 특성S21을 도시한다.
*도면의 주요부분에 대한 부호 설명*
55: 자기 손실 필름 57: 베어칩
59: 진공 챔버 61: 가스 공급 유니트
63: 기판 65: 셔틀
67: 타깃 71: RF 전력공급장치
본 발명의 실시예에 따르면, 집적 회로가 표면에 형성되는 반도체 베어칩이 제공된다. 본 발명의 이러한 실시예에서, 자기 손실 필름은 반도체 베어칩의 후면 에 형성된다.
본 발명의 다른 실시예에 따르면, 집적 회로가 표면에 형성되는 반도체 웨이퍼가 제공된다. 본 발명의 이러한 실시예에서, 자기 손실 필름은 반도체 웨이퍼의 후면에 형성된다.
본 발명의 다른 실시예에 따르면, 자기 손실 부재가 표면에 형성되는 반도체 기판이 제공된다. 본 발명의 이러한 실시예에서, 자기 손실 부재는 반도체 기판중 하나의 표면 근처에서 미리 설정한 패턴으로 형성된다. 자기 손실 부재 및 반도체 기판 영역의 표면은 절연 필름으로 균일하게 덮인다.
본 발명의 다른 실시예에 따르면, 제 1반도체 기판 부재 및 제 2반도체 기판 부재를 서로 부착시키고 그 일부에 자기 손실 부재를 형성함으로써 만들어진 반도체 기판이 제공된다. 본 발명의 이 실시예에서, 제 1반도체 기판 부재 및 제 2반도체 기판 부재중 적어도 하나의 반도체 기판 부재에는 트렌치가 제공되고, 상기 트렌치는 서로 접합된 쪽의 표면상에 형성되며, 자기 손실 부재는 상기 트렌치에 삽입된다.
본 발명의 실시예에 따르면, 반도체 기판의 적어도 일부에 자기 손실 부재를 포함하는 층을 형성하는 공정을 포함하는 반도체 기판 제조 방법이 제공된다.
본 발명의 다른 실시예에 따르면, 전도성 소프트 자기 박막 필름을 포함하며, 상기 소프트 자기 박막 필름이 전자기 노이즈의 파장에 대하여 충분히 작은 구성 유니트로 미세하게 분할된 구조를 가지는 전자기 노이즈 억제 바디를 제공한다. 이들 구성 유니트사이의 DC 전류 도통은 방해된다.
본 발명의 다른 실시예에 따르면, 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인 바로 위에 전자기 노이즈 억제 바디를 형성함으로써 도전성 전자기노이즈가 억제되는 전자기 노이즈 억제 방법이 제공된다.
본 발명의 다른 실시예에 따르면, 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인 위에 인접하게 형성된 전기 도전성 소프트 자기 박막 필름을 포함하는 도전성 전자기 노이즈를 억제하는 전자기 노이즈 억제 바디가 제공된다. 본 발명의 이 실시예에서, 도전성 소프트 자기 박막 필름은 그의 폭이 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인의 라인 폭과 거의 동일하거나 또는 이보다 좁도록 만들어진다.
본 발명의 다른 실시예에 따르면, 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인 바로 위에 전기 도전성 소프트 자기 박막 필름을 포함하는 전자기 노이즈 억제 바디를 형성함으로써 도전성 전자기 노이즈를 제어하는 도전성 노이즈 억제 방법이 제공된다. 본 발명의 이 실시예에서, 도전성 소프트 자기 박막 필름은 그의 폭이 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인의 라인 폭과 거의 동일하거나 또는 이보다 좁도록 만들어진다.
본 발명의 실시예들을 설명하기 전에, 본 발명을 용이하게 이해하기 위하여, 먼저 종래 기술에 따른 반도체 웨이퍼가 도 1 내지 5를 참조로 설명된다.
도 1a, 1b 및 1c에서, 반도체 베어칩은 예를 들어 공지된 웨이퍼 제조 기술을 이용하여 만들어진다. 반도체 웨이퍼(27)는 다수의 칩웨이퍼(29)를 가지며, 상기 칩웨이퍼의 표면에는 집적 회로(도시안됨)가 형성되며, 그 상부에 형성된 칩 전극(31)(전극 패드)을 가진다. 도시된 칩 전극(31)은 칩웨이퍼(29)의 외주 에지를 따라 형성되지만, 칩 전극(31)은 액티브 영역에 형성된다. 알루미늄 합금이 일반적으로 칩 전극이 형성되는 금속으로 이용된다. 반도체 웨이퍼(27)는 또한 패시베이션 필름(33)을 포함한다. 특히, 반도체 웨이퍼(27)의 전체 표면은 패시베이션 필름(33)으로 덮인다. 패시베이션 필름(33)은 예를 들어 스핀 코팅과 같은 공지된 기술을 이용하여 예를 들어 폴리이미드, 실리콘 질화물 필름 또는 실리콘 산화물 필름으로 만들어진다. 패시베이션 필름(33)의 두께는 20μm이하이어야 한다. 패시베이션 필름(33)이 형성된 후에, 칩 전극(31)은 반도체 웨이퍼(27)를 노출시키고 에칭시킴으로써 대기 공기에 노출된다. 그 결과, 패시베이션 필름(33)은 반도체 웨이퍼(27)의 전체 표면을 덮지만, 칩 전극(31)이 형성되는 위치는 제외된다. 다음에 칩웨이퍼(29)는 스크라이브 라인(35)을 따라 개별 반도체 베어칩으로 서로 분리된다. 상기 분리는 다이싱 톱(dicing saw)을 이용하여 공지된 다이싱 기술에 의하여 수행된다. 이들 칩웨이퍼(29)는 반도체 베어칩(37)이다.
도 2a 및 2b에서, 반도체 기판(39)은 그 기본 물질로서 실리콘을 가지고 있으며, 반도체 기판은 반도체 소자 제조 공정의 초기 상태에 있다. 여러 가지 공지된 반도체 제조 공정들을 반도체 기판(39)에 적용함으로써, 도 3a에 도시된 반도체 기판이 얻어지는데, 상기 반도체 기판에는 앞서 언급한 개별 반도체 소자 회로 패턴이 형성된다.
도 3a 및 3b에서, 반도체 기판(39)의 개별 회로 패턴 영역(4A)은 몇 개의 반도체 소자의 기능 부분에 대응한다. 반도체 기판(39)으로부터 각각의 회로 패턴 영역(41)을 포함한 개별 반도체 소자를 절단함으로써, 몇 개의 반도체 소자가 제조된다.
도 4에 따르면, 통상적인 반도체 기판(39)에는 노이즈 방지 대책이 기판 자체에는 이루어져 있지 않다. 따라서, 반도체 소자(43)가 제조된 후에, 노이즈가 반도체 소자(43)의 회로 패턴 영역(45)에서 발생될 경우, 노이즈는 외부로 누출되고 다른 소자 및 장비에 오동작을 발생시킬 수 있다.
도 5a 및 5b에서, 반도체 소자에 대한 노이즈 방지 대책 측면에서 수행된 것은 각각의 개별 반도체 소자의 후면에 전자기파 흡수 물질 또는 이와 유사한 물질을 부착하여 추가의 전자기파 흡수층을 형성하는 그이였다. 도 5a 및 5b에 도시된 반도체 소자(47)에서, 반도체 기판으로부터 개별 반도체 소자를 절단한 후에, 전자기파 흡수 물질(49)은 반도체(47)의 후면(즉, 회로 패턴 영역(45)이 형성되지 않는 쪽의 표면)에 부착되거나 또는 유사한 것이 수행되어 추가의 전자기파 흡수층을 형성하도록 하였다.
그러나, 상기와 같은 통상적인 반도체 기판(47)의 노이즈 방지 대책에서는, 전자기파 흡수 물질(49)과 같은 노이즈 흡수 부재가 다음 공정에서 각각의 모든 반도체 소자(47)의 후면에 부착되어야 하고, 이를 위하여 상당히 많은 시간이 노이즈 방지 대책을 구현하기 위하여 요구된다는 문제를 가진다. 또한, 이들은 각각의 개별 반도체 소자의 후면에 부착되기 때문에, 전자기파 흡수 물질(49)과 같은 노이즈 흡수 부재의 두께 변동이 쉽게 발생하고 또한 개별 반도체 소자의 노이즈 흡수 특성 변동이 발생하고, 이는 문제를 야기한다.
본 발명의 간단한 이력이 설명된다.
고주파에서 큰 자기 손실을 나타내는 복소 자기 몸체를 발명한 본 발명자들은 불요 방사선 소스 근처에 복소 자기 바디를 형성함으로써, 전술한 반도체 소자 및 전자 회로로부터의 불요 방사선 발생이 효율적으로 억제되는 방법을 발견했다. 등가 저항 성분이 불요 방사선 소스를 구성하는 전자 회로에 부가된다는 사실 때문에 상기와 같은 자기 손실을 이용하는 불요 방사선 감쇠 액티브 메커니즘에 대한 최근 연구로부터 알려져 있다. 여기서, 등가 저항 성분의 사이즈는 복소 투자율의 허수부인 자기 바디의 자기 손실율μ"의 사이즈에 대응한다. 특히, 전자 회로에 등가적으로 삽입된 저항기 성분의 저항값은 자기 바디의 면적이 일정할 경우 자기 바디의 μ" 및 두께에 비례한다. 따라서, 큰μ"은 작거나 얇은 자기 바디로 적정한 불요 방사선 감쇠를 얻기 위하여 필요하다. 예를 들어, 예를 들어 반도체 소자 몰드의 내부와 같은, 미소 영역에 자기 손실 바디를 이용하여 불요 방사선에 대한 대책을 세우고자 할 경우, 상당히 큰 값의 자기 손실율이 필요하며, 이 때 통상적인 자기 손실 물질보다 상당히 큰μ"를 가진 자기 바디가 요구된다. 본 발명은 상기 상황에 대한 것이다.
또한, 본 발명자들은, 스퍼터링 방법 또는 기상 증착 방법을 이용하여 소프트 자기 물질에 대한 연구 중에, 매우 미세한 자기 금속 입자가 세라믹과 같은 비자기 바디에 균일하게 확산되는 과립형 자기 바디의 현저한 투자율에 주목하였으며, 자기 금속 입자 및 이들을 감싸는 비자기 바디의 미소구조에 대해 연구하였다. 그 결과, 본 발명자들은 과립형 자기 바디의 자기 금속 입자의 농도가 소정 범위에 있을 경우 고주파 영역에서 현저한 자기 손실 특성을 얻을 수 있다는 것을 발견했다. M-X-Y 조성을 가진 과립형 자기 바디에 대하여 오늘날까지 많은 연구가 수행되었는데, 여기서 M은 자기 금속 원소이고, Y는 O, N 또는 F이며, X는 M 또는 Y가 아닌 원소이며, 이들은 낮은 손실을 가지며 큰 포화 자화성을 가진다는 것이 알려져 있다. 이들 M-X-Y 과립형 자기 바디에서, 포화 자화성의 사이즈는 M 성분에 의해 고려된 부피 비에 의존한다. 따라서, M성분의 비는 큰 포화 자화성을 얻기 위해 높아야 한다. 따라서, 고주파 인덕터 소자 또는 변압기 등의 자기 코어에 이용하는 것과 같이 일반 이용을 위한 M-X-Y 과립형 자기 바디에서 M성분의 비는 약 80%이상의 포화 자화력이 M성분만을 포함하는 벌크형 금속 자기 몸체의 포화 자화력에 대하여 얻어질 수 있도록 하는 범위로 제한된다.
본 발명자들은 M-X-Y 조성을 가지는 과립형 자기 바디에서 M 성분의 비를 연구했으며(여기서 M은 자기 금속 원소이고, Y는 O, N 또는 F이며, X는 M 또는 Y가 아닌 원소이며), 그 결과 광범위한 범위에서, 모든 조성 시스템에서, 큰 자기 손실은 자기 금속M이 특정 농도 범위 내에 있을 때 고주파 범위에서 나타나며 따라서 본 발명에 도달했다.
M성분이 M성분만을 포함하는 벌크형 금속 자기 몸체의 포화 자화력에 비하여 80%이상의 포화 자화력을 나타내는 가장 높은 영역은 언제가 광범위하게 연구된 높은 포화 자화력에서 낮은 손실의 M-X-Y 과립형 자기 바디 영역이다. 이 영역의 물질은 전술한 고주파 인덕터와 같은 고주파 마이크로자기 소자에 이용되는데, 실수 투자율(μ')의 값 및 포화 자화력이 모두 크지만 전기 저항에 영향을 주는 M-Y 성분에 의하여 고려되는 비는 작고, 이에 따라 전기 저항이 작기 때문이다. 따라서, 필름 두께가 얇을 때, 고주파에서의 투자율은 고주파 영역에서 와전류 손실의 발생과 관련하여 악화되며, 따라서 이들 물질은 노이즈를 억제하기 위하여 사용되는 것과 같은 상대적으로 두꺼운 자기 필름에 이용하기에 부적합하다. M 성분이 M성분만을 포함하는 벌크형 금속 자기 몸체의 포화 자화력에 비하여 80%이하 60%이상의 포화 자화력을 가지는 영역에서, 전기 저항율은 100μΩ·cm이상으로 상대적으로 크다. 따라서, 물질의 두께가 약 몇μm일 경우에도, 와전류에 의한 손실은 작으며, 거의 모든 자기 손실은 고유 공진 때문이다. 따라서, 자기 손실율μ"에 대한 주파수 분산폭은 좁아지고, 따라서 상기와 같은 물질은 협대역 주파수 범위에서 노이즈 방지 대책에 적합하다. M 성분이 M성분만을 포함하는 벌크형 금속 자기 몸체의 포화 자화력에 비하여 60%이하 35%이상의 포화 자화력을 가지는 영역에서, 전기 저항율은 500μΩ·cm이상에서 크고, 따라서 와전류에 의한 손실은 상당히 작으며, M 성분사이의 자기 상호작용은 작기 때문에, 스핀 열적 방해는 고유 공진이 발생하는 주파수에서 진동이 발생한다. 따라서, 자기 손실율μ"은 광범위하게 큰 값을 나타낼 것이다. 따라서 상기와 같은 물질은 광대역 고주파수 노이즈 방지에 적합하다.
한편, M 성분이 본 발명의 영역에서 보다 작은 영역에서, 슈퍼-정상 자기작용이 발생하는데, 이는 M 성분사이의 자기 상호작용이 거의 전혀 나타나지 않기 때문이다.
자기 손실 물질이 전자 회로에 바로 인접하게 형성되고 고주파 전류를 억제하고자 할 때, 물질 설계 표준은 자기 손실율μ"과 자기 손실 물질의 두께δ의 곱, 즉 μ"·δ에 의하여 주어지고, 수백 MHz의 주파수에서 고주파 전류를 효율적으로억제하기 위하여 대략적으로 μ"·δ≥1000(μm)이 요구된다. 따라서, 자기 손실 물질이 μ"=1000일 때, 1μm이상의 두께가 필요하며, 이 때 와전류 손실이 발생할 것 같은 낮은 전기 저항의 물질은 적합하지 않다. 그러나, 적당한 물질은 전기 저항이 100μΩcm 이상인 조성물, 즉 본 발명의 조성 시스템이며, 여기서 M 성분비는 포화 자화력이 M 성분만을 가진 벌크형 금속 자기 몸체의 포화 자화력보다 80%이하이고 슈퍼-정상 자기작용이 나타나지 않는 영역에 있다. 즉 포화 자화력이 M 성분만을 가진 벌크형 금속 자기 몸체의 포화 자화력에 비하여 35%이상인 영역에 있다.
본 발명은 전술한 과립형 자기 박막 필름과 같은 자기 손실 필름이 부착되는 발명이다. "과립형 자기 박막 필름"은 수십 MHz 내지 수 GHz의 고주파에서 매우 큰 자기 손실을 나타내는 자기 박막 필름을 의미하며, 이것의 미세 구조는 몇nm에서 몇십 nm의 매우 미세한 입자 직경을 나타낸다. 상기와 같은 필름을 또한 본 기술 분야에서 "마이크로결정 박막 필름"이라고 한다.
본 발명의 실시예는 이하에서 도면을 참조로 설명된다.
도 6a 내지 6c에서, 본 발명의 일 실시예에 따른 반도체 웨이퍼가 설명된다.
도시된 반도체 웨이퍼(51)는 도 1에 도시된 반도체 웨이퍼와 동일한 구성을 가지지만, 여기서 후면이 자기 손실 필름(55)으로 덮이는 것이 다르다. 도 1에 도시된 것과 동일한 기능을 가지는 부재는 동일 부호를 병기했으며, 중복 설명을 피하기 위하여, 이를 더 이상 설명하지 않는다.
칩부분(53)은 스크라이브 라인(35)을 따라 개별 반도체 베어칩으로 상호 분할된다. 상기 분할은 다이싱 톱을 이용하여 공지된 다이싱 기술에 의하여 수행된다. 이들 칩부분(53)은 반도체 베어칩(57)이다.
여기서, 자기 손실 필름(55)에 대하여, 본 발명자들에 의하여 2000년 1월 24일 이미 출원된 일본특허출원에 대응하는 2001년 1월 24일 출원된 국제출원 PCT/JP01/00437(이하 선행 출원)에서 안출된 과립형 자기 박막 필름이 이용될 수 있다. 상기와 같은 과립형 자기 박막 필름은 선행 출원의 명세서에 기술된 바와 같이 스퍼터링 방법, 반응성 스퍼터링 방법, 또는 기상 증착 방법에 의하여 제조될 수 있다. 다시 말해, 과립형 자기 박막 필름은 스퍼터링 또는 반응성 스퍼터링에 의하여 형성된 스퍼터링된 필름 또는 선택적으로 기상 증착에 의하여 형성된 기상 증착된 필름일 수 있다. 실제로, 과립형 자기 박막 필름을 제조할 때, 상기와 같은 스퍼터링된 필름 또는 기상 증착된 필름은 소정 시간 동안 소정 온도에서 진공 자기장에서 열처리된다.
과립형 자기 박막 필름을 제조 방법의 상세한 설명은 선행 출원을 참조하기 바란다.
본 발명자들은 테스트를 통해 이 방식으로 형성된 과립형 자기 박막 필름이 예를 들어 2.0μm이하와 같은 박막 필름일지라도 몇십 MHz 내지 몇 GHz의 고주파수에서 매우 작은 자기 손실을 나타낸다는 것을 이미 검증했다.
본 발명자들은 또한 테스트를 통해 서브 마이크로파 대역에서 μ" 분산을 나타내는 본 발명에 따른 과립형 자기 박막 필름가 약 500배의 두께를 가지는 복소 자기 시트와 동일한 고주파 전류 억제 효과를 나타낸다는 것을 이미 검증했다. 따라서, 본 발명에 따른 과립형 자기 박막 필름은 반도체 집적 소자 및 예를 들어1GHz의 높은 클록 속도에서 동작하는 소자에서 EMI 방지 대책에 이용되는 물질로 사용할 수 있음이 보장되었다.
다음, 도 7에서, 스퍼터링 제조 장치가 자기 손실 필름(55)과 같은 과립형 자기 박막 필름을 제조하는 장치의 예로서 설명된다. 이 스퍼터링 제조 장치는 진공 챔버(59), 가스 공급 유니트(61) 및 챔버에 연결된 진공 펌프(23)를 포함한다. 진공 챔버(59)에서, 기판(63) 및 타깃(67)은 조정 셔틀(65)과 반대로 형성된다. 타깃(67)은 M 성분으로 구성되며, 여 기서 성분 X 및 Y 또는 성분X로 구성된 칩(69)은 미리 설정한 간격으로 형성된다. 칩(69) 및 타깃(67)의 지지측 상에는 RF 전력공급장치(71)의 일 단부가 연결되어 있으며, RF 전력공급장치(71)의 다른 단부는 접지되어 있다.
다음, 상기와 같은 구성의 스퍼터링 제조 장치를 이용하여 과립형 자기 박막 필름, 샘플을 제조하는 예가 설명된다.
먼저, 치수=5mm높이 x 5mm폭 x 2mm 두께를 가진 전체 120개의 Al2O3칩은 직경Φ100mm를 가지는 철로 만들어진 원형판(타깃(67))상에 형성된다. 다음에, 진공 챔버(59)의 내부는 진공 펌프(73)에 의하여 약 1.33 x 10-4Pa의 진공을 유지하고, 아르곤 가스는 가스 공급 유니트(61)에 의하여 진공 챔버(59)에 공급되어 아르곤 가스 분위기가 진공 챔버(59)내부에 형성된다. 이 상태에서, 고주파수 전기 에너지가 RF 전력공급장치(26)에 의하여 공급된다. 이와 같은 상태에서, 자기 박막 필름은 유리 기판 상에 스퍼터링에 의하여 형성되어 기판(63)을 형성하도록 한다.다음에 얻어진 자기 박막 필름은 300℃의 온도 조건하에서 진공 자기장에서 2시간 동안 열처리되어 전술한 과립형 자기 박막 필름에 따른 샘플1을 형성한다.
이렇게 얻어진 샘플1을 형광 투시경 x-레이 분석을 할 때, 2.0μm필름 두께 및 530μΩ·cm DC저항을 가진 Fe72Al11O17조성을 가진 것이 발견되었다. 샘플1의 이방성 전기장Hk는 18(Oe)이고, 포화 자화력Ms는 1.68T(tesla)이다. 또한, 샘플1에서, 상대 대역폭bwr는 148%이다. 여기서 상기 상대 대역폭bwr은 μ"(복소 투자율의 자기 손실율 또는 허수부)의 값이 최대값μ"max의 50%인 두 주파수사이의 주파수 대역을 추출하고 상기 주파수 대역을 중심 주파수에서 정규화함으로써 얻어진다. 샘플1의 포화 자화력Ms(M-X-Y) 및 성분 Md으로만 이루어진 금속 자기 바디의 포화 자화력Ms(M)사이의 비, 즉 {Ms(M-X-Y)/Ms(M)}은 72.2%이다.
샘플1의 자기 손실 특성을 검증하기 위하여, 투자율μ 특성(μ-f응답)이 다음과 같이 검사된다. μ-f응답은 리본 형태의 검출 코일에 샘플1을 삽입함으로써 측정되며, 임피던스는 바이어스 자기장을 인가하는 동안 측정된다. 이러한 결과를 기초로, 자기 손실율μ"의 주파수 응답(μ"-f응답)이 얻어진다.
이 샘플1의 μ"-f응답은 도 8에 도시된다. 도 8에서, 주파수f(MHz)는 수평측에 도시되고, 자기 손실율μ"은 수직축에 도시된다. 도 8에서, 샘플1에 대한 자기 손실율μ"은 매우 크고 약간 급격한 피크 값으로 분포되며, 공진 주파수는 또한 700MHz 근처로 높다.
또한 테스트가 도 9에 도시된 고주파 전자기 간섭 억제 효과 측정 장치(65)를 이용하여 샘플1에서 고주파 전자기 간섭 억제 효과를 검증하기 위하여 수행되었다. 고주파 전자기 간섭 억제 효과 측정 장치(65)는 마이크로스트립 라인(77)과 네트워크 분석기(HP8753D, 도시안됨)를 연결하는 동축 라인(32)을 길이 방향으로 한쪽 단부에 먼저 형성하고(상기 마이크로스트립 라인(77)은 75mm의 라인 길이 및 Zc=50Ω의 특성 임피던스를 가짐), 샘플(31a)이 형성되는 마이크로스트립 라인(77)상의 위치 바로 위에 자기 바디 샘플(33)을 형성함으로써 두 개의 포트사이에서 전송 특성S21을 측정할 수 있다.
고주파 전자기 간섭 억제 효과 측정 장치(65)의 구성에서와 같이, 고주파 손실 물질이 전송 라인 바로 근처에 형성되어 고주파 전류가 전송 라인에 등가 저항 성분을 추가함으로써 제어될 때, 고주파 전류 억제 효과의 크기는 자기 손실율μ"의 크기 및 자기 바디의 두께δ의 곱, 즉μ"·δ 에 비례한다.
도 10에는 고주파 전자기 간섭 억제 효과 측정 장치(65)를 이용하여 샘플 자기 바디의 고주파 전류 억제 효과를 측정한 결과에 의하여 나타나는 주파수f(MHz)에 대한 전송 특성S21이 도시되어 있다.
도 10으로부터, 샘플1의 전송 특성S21이 100MHz 이상 감소하고, 2GHz근처에서 최소값 -10dB를 나타낸 후에 다시 증가하는 것을 볼 수 있다. 이러한 결과로부터, 전송 특성S21은 자기 바디의 자기 손실율μ"의 분포에 의존하지만, 억제 효과의 크기는 상기 곱μ"·δ 에 의존한다는 것을 볼 수 있다.
이제, 샘플1과 같은 자기 바디는 분배 상수 라인으로서 구성된 것으로 처리될 수 있으며, 투자율μ 및 유전상수ε이고, 치수는 1이다. 상기와 같은 경우, 단위 길이(Δl)당 다수의 등가 회로 상수가 있다. 즉 직렬 연결된 구성의 단위 인덕턴스ΔL 및 단위 저항ΔR 그리고 단위 그라운드 컨덕턴스ΔG 및 이들과 접지 라인사이에 존재하는 정전기 캐패시턴스ΔC이다. 이들이 전송 특성S21을 기초로 샘플 치수로 변환되면, 샘플1은 등가 회로 상수로서, 인덕턴스L 및 저항R 그리고 정전기 캐패시턴스C 및 그라운드 컨덕턴스G를 가지는 등가 회로로서 취급될 수 있다.
여기서 고주파 전자기 간섭 억제 효과의 실험에서, 자기 바디 마이크로스트립 라인(77)상에 형성된 경우, 전송 특성S21에서의 변동은 등가 회로에서 인덕턴스L에 직렬로 추가된 저항R 성분으로부터 주로 발생하며, 이의 주파수 의존성은 저항R의 값을 발견함으로써 검증될 수 있다.
도 12에 도시된 값은 도 11에 도시된 등가 회로의 인덕턴스L에 직렬로 추가된 저항R의 값을 기초로 계산된다. 도 12는 주파수f(MHz)에 대한 저항값R(Ω)의 특성을 나타낸다.
도 12에서, 저항값R은 서브마이크로 대역 영역에서 간단히 증가하여 3GHz에서 몇십Ω이 되며, 이것의 주파수 의존성은 1GHz 근처에서 최대값을 가지는 자기 손실율μ"의 주파수 분포와 다른 경향을 나타내는 것을 볼 수 있다. 이는 파장에 대한 샘플 치수의 비가 전술한 곱μ"·δ에 더하여 단순히 증가된다는 사실 때문이다.
전술한 상기 결과를 기초로, 서브마이크로파 대역에서 자기 손실율μ" 분포를 나타내는 샘플은 500배의 두께를 가진 복소 자기 바디 시트와 동일한 고주파 전류 억제 효과를 나타내며, 따라서 GHz에서 고주파 전자기 간섭 억제 효과 대응책으로 효과적이다.
그러나, 본 발명은 상기 실시예에 한정되는 것이 아니며, 본 발명의 주요 개념에서 벗어나지 않는 범위내에서 여러 가지 변형이 가능하다. 예를 들어, 본 발명의 실시예에서, 과립형 자기 박막 필름을 제조하는 방법으로서 스퍼터링을 이용하여 샘플을 제조하는 것만이 설명되었지만, 진공 기상 증착, 이온 빔 기상 증착 또는 가스 증착 등과 같은 다른 제조 방법을 이용할 수 있다. 본 발명에 따른 자기 손실 필름이 균일하게 구현될 수 있는 한 제조 방법은 제한되지 않는다.
또한, 본 발명의 실시예에서, 필름이 형성된 후에 열처리가 진공 자기장에서 수행되지만, 증착 필름으로서, 조성 및 필름 형성 방법이 본 발명의 성능이 얻어지도록 되는 한, 실시예에서 설명된 필름 형성 다음의 처리는 제한이 없다.
또한, 전술한 실시예에서, 반도체 베어칩(57) 또는 반도체 웨이퍼(51)의 후면이 자기 손실 필름(55)으로 직접 코팅되는 경우에 대하여만 설명되었다. 그러나, 당연히 후면 상에 자기 손실 필름이 혀 성된 접착 테이프가 반도체 베어칩(57) 또는 반도체 웨이퍼(51)의 후면에 부착되는 것이 가능하다. 또한, 전술한 실시예에서, 예를 들어 자기 손실 필름(55)이 과립형 자기 박막 필름인 경우가 설명된다. 그러나, 이는 제한이 없으며 몇십 MHz내지 몇GHz의 고주파에서 매우 큰 자기 손실을 나타내는 한 어떠한 필름도 가능하다.
본 발명이 제 1실시예에 따르면, 전술한 바와 같이, 반도체 베어칩 또는 반도체 웨이퍼의 후면은 자기 손실 필름으로 커버되며, 따라서 앞면에 형성된 집적회로로부터 발생된 불요 방사선을 효율적으로 감소시키는 것이 가능하다.
다음, 본 발명의 다른 실시예에 따른 반도체 기판 및 제조 방법은 반도체 기판이 이용되는 반도체 소자와 함께 설명된다.
도 13a 및 13b에서, 본 발명의 제 2실시예에 따른 반도체 기판(85)은 실리콘 기판 또는 실리콘 웨이퍼(87)상에 형성된 소정 영역에서 패턴화된 자기 손실 부재(89)이며, 이의 전체는 절연 필름(91)으로 덮혀있다.
도 13b에 도시된 바와 같이, 이 실시예의 반도체 기판(85)에서, 반도체 소자가 형성되는 표면은 자기 손실 부재(89)가 형성되는 표면과 대향하는 쪽의 표면이다. 실리콘 기판(1)에서, 소정 불순물 농도는 최종적으로 형성되는 제품이 되는 여러 가지 반도체 소자에 따라 형성된다.
자기 손실 부재(89)의 물질은 M-X-Y로 구성되며, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 혼합물이다. 자기 손실 부재(89)의 조성은 예를 들어, Fe72Al11O17로서 형성된다. 상기와 같은 조성의 자기 손실 부재는 특히 MHz 대역 내지 GHz 대역의 전자기파에 대하여 상당한 흡수 특성을 나타내며, 실리콘 기판(87)상에 형성된 여러 가지 반도체 소자로부터 발생된 상기 대역의 전자기파를 효과적으로 흡수한다.
또한, 상기의 조성을 자기 손실 부재(89)는 전자기파 흡수 때문에 상당히 높은 자기 손실을 나타내는 혼합물이기 때문에, 자기 손실 부재(89)의 두께는 상당히얇게 만들어질 수 있다. 따라서, 자기 손실 부재(89)의 두께는 몇십 미크론 이하일 수 있다.
자기 손실 부재(89)에 의하여 나타나는 전자기 파 흡수 특성은 본 실시예의 반도체 기판(85)을 이용하여 제조된 반도체 소자에 대하여 검증됐다. 그 결과, 통상적인 반도체 기판을 이용한 반도체 소자의 경우와 비교하여, 예를 들어, 도 2a 및 2b에 도시된 전자기 방사선에 대한 대책이 없는 반도체 기판(39)과 비교하여, 약 3GHz의 주파수에서 약 10dB의 전자기파 흡수 효과가 자기 손실 부재(2)에서 발견되었다.
실리콘 기판(87)상에 자기 손실 부재(89)를 형성하는 방법에 대하여, 먼저, 예를 들어, 자기 손실 부재(89) 층은 실리콘 기판(87)의 대향면상의 전체 면위에 형성되며, 상기 면으로부터 상기 반도체 소자가 스퍼터링 또는 기상 증착을 이용하여 형성된다. 다음에, 자기 손실 부재(2)가 스트라이프, 격자 또는 섬 형태의 미리 설정된 패턴으로 리소그래피에 의하여 형성된다. 실리콘 기판(87)상에 자기 손실 부재(89) 층을 형성하기 위하여, 상기 스퍼터링 또는 기상 증착 방법이외의 필름 형성 방법이 이용될 수 있는데, 예를 들어 화학 기상 성장(CVD) 방법 등이 있다. 절연 필름(91)에 대한 물질은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산화질화물일 수 있다. 각각의 자기 손실 부재(89)는 반도체 기판(85)으로 개별적으로 분할되는 반도체 소자 영역(이것의 한쪽면 길이는 도 13a에서 L1로 표시됨)의 영역 보다 적어도 좁은 영역을 가지는 영역에 형성된다.
이 제 2실시예에서 반도체 기판(85)을 제조하는 방법이 설명된다. 이 실시예에서 반도체 기판(101)을 제조하기 위하여, 먼저, 도 14a에 도시된 바와 같이, 스퍼터링 또는 기상 증착 방법을 이용하여, 전술한 바와 같이, 자기 손실 부재층(93)은 전술한 반도체 소자가 형성되는 실리콘 기판(87)쪽과 반대쪽상의 전체 표면상에 형성된다.
다음, 소정 패턴에서 자기 손실 부재(89)는 전술한 리소그래픽 방법을 이용하여 자기 손실 부재층(93)으로부터 형성된다. 특히, 도 14b에 도시된 바와 같이, 레지스트 패턴(7)은 자기 손실 부재층(93)상에 형성되고, 다음에 도 14c에 도시된 것처럼, 자기 손실 부재(89)는 전술한 바와 같이 스트라이프, 격자 또는 섬과 같은 소정 패턴 형상으로 형성되어, 자기 손실 부재층(93)의 이들 부분만을 남기며, 여기에 레지스트 패턴(7)이 도 14b에 도시된 바와 같이 가산된다.
다음에, 도 14d에 도시된 바와 같이, 자기 손실 부재(89)가 도 14c에 도시된 바와 같이 형성되는 실리콘 기판(87)의 표면은 전술한 바와 같이 실리콘 산화물, 실리콘 질화물 또는 실리콘 산화질화물로 구성된 절연 필름(91)으로 코팅된다. 따라서, 도 14d에 도시된 이 실시예의 반도체 기판(85)이 완성된다.
자기 손실 부재(89)가 형성되는 이 반도체 기판(85)의 반대쪽의 표면상의 각각의 개별 영역에서, 각각의 반도체 소자에 대한 회로 패턴이 형성되며, 반도체 소자는 이들 개별 영역을 절단함으로써 제조된다. 또한, 자기 손실 부재(89)가 예를 들어 전술한 바와 같이 스트라이프, 격자 또는 섬 형태로 형성될 때, 각각의 반도체 소자는 자기 손실 부재(89)가 형성되는 적어도 하나의 단위 영역을 포함하는 것으로 간주된다.
이 제 2실시예에 따르면, 기판 자체 스테이지에 대한 노이즈 방지 대책이 구현되며, 이를 위해 노이즈 억제 반도체 소자의 볼륨 제조 측면에서 탁월한 기술이 제공될 수 있다. 특히, 반도체 소자가 반도체 기판(85)을 이용하여 제조될 때, 노이즈가 반도체 소자로부터 발생되면, 상기 노이즈는 외부로 누출되지 않으며 반도체 소자의 후면 상에 형성된 자기 손실 부재(89)에 흡수된다. 그 결과, 다른 소자 또는 장비에 오동작이 유도되지 않는다. 노이즈 방지 대책이 노이즈 흡수 부재를 다음 공정에서 각각의 개별 반도체 소자의 후면에 한번에 부착함으로써 구현되는 통상적인 실시예에 비하여, 본 발명의 방법은 노이즈 방지 대책을 구현하는 공정에 많은 시간을 요구하지 않는다. 또한, 자기 손실 부재(89)가 반도체 기판(85)의 개별 반도체 소자 형성 영역의 후면 상에 동일 공정 단계에서 형성된다는 측면에서, 자기 손실 부재(89)의 두께 변동은 거의 발생하지 않으며, 따라서 개별 반도체 소자의 노이즈 흡수 특성의 변동은 발생하지 않는다.
도 15a 및 15b를 참조하면, 본 발명의 제 3실시예에 대한 반도체 기판(97)은 서로 연결된 제 1실리콘 기판(99) 및 제 2실리콘 기판(101)을 가지며, 이들은 두 개의 실리콘 기판을 서로 연결하거나 또는 이들을 정전기 접합시킴으로써 연결된다. 여기서, 트렌치(103)는 제1실리콘 기판(99)에 소정 패턴으로 형성되며, 자기 손실 부재(103)는 트렌치(103)의 내부에 삽입되어 형성된다.
여기서, 도 15b에 도시된 바와 같이, 반도체 소자가 형성되는 반도체 기판(97)의 표면은 제 1실리콘 기판(99)에 대응하는 제 1반도체 소자 형성 표면 또는 제 2실리콘 기판(101)에 대응하는 제 2반도체 소자 형성 표면일 수 있다. 실리콘 기판(99) 또는(101)에서, 이전에 설명된 불순물 농도는 마지막으로 제조될 반도체 소자에 따라 형성된다.
자기 손실 부재(105)의 물질은 M-X-Y로 구성되며, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 혼합물이다. 자기 손실 부재(105)의 조성은 예를 들어, Fe72Al11O17로서 형성된다. 상기와 같은 조성의 자기 손실 부재는 특히 MHz 대역 내지 GHz 대역의 전자기파에 대하여 상당한 흡수 특성을 나타내며, 실리콘 기판(101)상에 형성된 여러 가지 반도체 소자로부터 발생된 상기 대역의 전자기파를 효과적으로 흡수한다. 또한, 상기의 조성을 자기 손실 부재(105)는 전자기파 흡수 때문에 상당히 높은 자기 손실을 나타내는 혼합물이기 때문에, 자기 손실 부재(105)의 두께는 상당히 얇게, 즉 몇십 미크론 이하로 만들어질 수 있다. 각각의 트렌치(103)는 각각의 반도체 소자 영역 보자 적어도 좁은 면적을 가진 영역에 형성되며, 여기서, 이것의 길이는 반도체 기판(97)으로부터 개별적으로 분할되는 도 15a의 L2로 표시된다. 또한, 도 15b에 도시된 제 1실리콘 기판(99)의 두께t1및 제 2실리콘 기판(101)의 두께t2는 다음 두 조건을 만족하도록 형성될 수 있다. 제 1조건은 적정 두께가 t1+ t2로 구현되는 반도체 기판이 얻어진다는 것이다. 제 2조건은 t1, t2및 트렌치(103)의 깊이는 자기 손실 부재(105)가 제 1실리콘 기판(99)과 제 2실리콘 기판(101) 각각에 형성된 반도체 소자에 의하여 발생된 노이즈의 저항 성질 및 크기에 따라 최적화되는 위치에 형성된다는 것이다.
제 3실시예에서 반도체 기판(97)을 제조하는 방법이 이하에서 설명된다.
먼저, 도 16a에 도시된 바와 같이, 제 1실리콘 기판(99)상에 실리콘 산화물(107) 패턴이 형성된 후에, 제 1실리콘 기판(99)은 건식에칭된다. 그 결과, 제 1실리콘 기판(99)에서 실리콘 산화물(107) 패턴이외의 실리콘의 노출 부분은 에칭되고 트렌치(109)의 패턴은 도 16b에 도시된 바와 같이 소정 깊이로 형성된다.
다음에, 도 16c에 도시된 바와 같이, 실리콘 산화물(107)은 트렌치(109)를 가지는 실리콘 기판을 노출시키도록 제거된다.
다음, 도 16d에 도시된 바와 같이, 자기 손실 부재층(111)은 도 16e에서 노출된 트렌치(109)를 포함하는 제 1실리콘 기판(99)의 측면상의 전체 표면 위에 형성된다. 자기 손실 부재층(111)을 형성하는 방법에 대하여, 스퍼터링, 기상 증착 또는 화학 기상 성장(CVD)과 같은 필름 형성 방법이 이용될 수 있다.
다음에, 도 16e에 도시된 바와 같이, 자기 손실 부재층(111)이 도 16d에 도시된 단계에서 형성된 측면상의 제 1실리콘 기판(99)의 표면이 연마 처리되어, 실리콘 기판 표면 및 트렌치(109)내에 삽입된 자기 손실 부재층(111) 노출되는 상태를 얻도록 한다. 그 결과, 도 16e에 도시된 바와 같이, 자기 손실 부재(105)는 제 1실리콘 기판(99)상의 트렌치(109)의 패턴에 따라 형성된다.
또한, 도 16f에 도시된 바와 같이, 상기 제 2실리콘 기판(101)이 준비되고, 도 16g에 도시된 것처럼 도 16e에 도시된 단계에서 연마되는 제 1실리콘 기판(99)의 표면 측에 접합된다. 또한, 도 16f에 도시된 단계에서, 제 1실리콘 기판(99)과 반대인 제 2실리콘 기판(111) 쪽의 전체 표면은 미리 열적으로 산화된다. 다음에,열적으로 산화된 제 2실리콘 기판(101)의 반대면은 정전기 결합에 의하여 제 1실리콘 기판(99)에 접합된다. 다음에, 제 1실리콘 기판(99) 및 제 2실리콘 기판(101)이 서로 접합되는 도 16g에 도시된 반도체 기판(97)이 제조된다. 도 16g에서, 심볼(113)은 접한 계면을 나타낸다. 도 16g에 도시된 반도체 기판(97)은 이 실시예의 반도체 기판의 종료 상태이다.
트렌치(109)의 패턴이 도 16a에 도시된 실리콘 산화물(107)을 형성하는 패턴에 따라 결정되기 때문에, 실리콘 산화물(107) 패턴은 이들 트렌치(109)내부에 삽입된 자기 손실 부재(105)의 패턴이 스트라이프, 격자 또는 섬과 같은 소정 패턴이 되도록 형성될 수 있다. 이 제 3실시예에서, 제 2실리콘 기판(101)은 자기 손실 부재(105)가 삽입된 제 1실리콘 기판(99)의 표면에 접합되며, 이를 위하여, 제1실시예와 달리, 자기 손실 부재(105)가 실리콘 산화물과 같은 절연 필름으로 형성되는 표면을 코팅할 필요가 없다.
이제, 전술한 바와 같이, 본 실시예의 반도체 기판(115)에서, 반도체 소자는 제 1실리콘 기판(99)에 대응하는 제 1반도체 소자 형성 표면 또는 제 2실리콘 기판(101)에 대응하는 제 2반도체 소자 형성 표면에 형성될 수 있다. 반도체 소자 회로 패턴은 제 1 및 제 2표면의 개별 영역 각각에 형성된다. 반도체 소자는 이들 개별 영역을 절단함으로써 제조된다. 또한, 전술한 바와 같이, 자기 손실 부재(21)가 스트라이프, 격자 또는 섬 형태 등으로 형성될 때, 각각의 반도체 소자는 자기 손실 부재(21)가 형성되는 적어도 하나의 단위 영역을 포함한다.
이 실시예에 따르면, 노이즈 방지 대책은 반도체 자체의 스테이지에서 구현되며, 이를 위하여 노이즈 억제된 반도체 소자의 볼륨 제조 측면에서 우수한 기술이 제공될 수 있다. 특히, 이 반도체 기판(97)의 이용에 의하여 반도체 소자를 제조할 때, 노이즈가 반도체 소자로부터 발생될 경우, 노이즈는 외부로 누출되지 않고 반도체 내부에 삽입된 자기 손실 부재(105)에 의하여 흡수된다. 그 결과, 오동작은 다른 소자 및 장비에 유도되지 않는다. 노이즈 방지 대책이 노이즈 흡수 부재를 다음 공정에서 각각의 개별 반도체 소자의 후면에 한번에 부착함으로써 구현되는 통상적인 실시예에 비하여, 본 발명의 방법은 노이즈 방지 대책을 구현하는 공정에 많은 시간을 요구하지 않는다. 또한, 자기 손실 부재(105)가 반도체 기판(97)의 개별 반도체 소자 형성 영역의 후면 상에 동일 공정 단계에서 형성된다는 측면에서, 자기 손실 부재(105)의 두께 변동은 거의 발생하지 않으며, 따라서 개별 반도체 소자의 노이즈 흡수 특성의 변동은 발생하지 않는다.
도 17a 및 17b에서, 본 발명의 제 4실시예와 관련된 반도체 소자(117)가 상기 제 3실시예에 따른 반도체 기판을 이용하여 제조된다. 반도체 소자(117)는 자기 손실 부재(119)가 제 2실리콘 기판(123)에 접합되어 삽입되는 제 1실리콘 기판(121)으로 형성되며, 회로 패턴 영역(125)은 제 2실리콘 기판(123)의 후면 근처에 형성된다.
이 제 4실시예의 반도체 소자(117)에서, 상기 반도체 소자의 구조 때문에, 회로 패턴 영역(125) 근처로부터 발생된 전자기 노이즈는 자기 손실 부재(119)에 의하여 효율적으로 흡수된다. 이 실시예의 반도체 소자(117)에 의하여 발생된 전자기파 흡수 특성이 실험될 때, 전자기파 흡수 효과는 노이즈 방지 대책이 구현되지 않은 도 4에 도시된 통상적인 반도체 소자와 비교했을 때 약 10dB 정도 이였다. 또한, 본 실시예의 반도체 소자(117)에 의하여 형성된 전자기파 흡수 특성은 노이즈 방지 대책이 구현되지 않은 도 5에 도시된 통상적인 반도체 소자와 비교했을 때, 약 3GHz에서, 약 7dB 정도의 전자기파 흡수 효과를 얻었다.
본 발명의 여러 가지 실시예가 설명되었지만, 본 발명은 이들 실시예에 한정되지 않으며 청구범위에 기재된 본 발명의 범위내에서 다른 실시예가 이용될 수 있다.
상기 제 2내지 4실시예에서, 예를 들어, 반도체 기판 물질이 실리콘으로 만들어졌지만, 유사한 효과는 갈륨-비소 물질 또는 실리콘-게류마늄 물질과 같은 실리콘 이외의 물질에 의하여 얻어진다.
본 발명의 제 2 및 제 3실시예를 기초로, MHz 대역에서 GHz대역까지 전자기파를 효율적으로 흡수할 수 있으며, 개별 소자로 분할될 때 노이즈 흡수 효과를 나타낼 수 있으며 그리고 소자 조립시 상당한 생산성을 나타내는 반도체 기판을 제공할 수 있으며, 이와 더불어 반도체 기판 제조 방법이 제공되며, 그리고 반도체 기판이 이용되는 반도체 소자가 제공된다.
본 발명의 제 5실시예가 이하에 설명된다.
먼저, M-X-Y로 조성을 포함하는 과립형 구조를 가진 도전성 자기 박막 필름의 제조 방법 예가 설명되는데, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 이들의 혼합물이며, 본 발명에 이용될 수 있다.
본 발명에서 이용되는 과립형 구조 박막 필름은 표1에 나타난 상태 하에서 스퍼터링에 의하여 유리 기판 상에 제조된다. 이와 같이 얻어진 스퍼터링된 필름은 진공 자기장에서 2시간 동안 300℃에서 열처리되어 전자기 노이즈 평가 샘플을 형성하도록 한다.
상기 샘플이 형광 투시경 x-레이 분석을 할 때, 필름 조성은 Fe70Al12O18을 가진 것이 발견되었다.
샘플의 DC 저항은 330μΩ·cm이고, Hk는 21(Oe)(1.66kA/m)이고, Ms는 14300가우스(1.43T)이다. 샘플의 필름 두께는 SEM으로 단면을 관측했을 때 2μm으로 발견됐다.
표1
스퍼터링 조건
증착전의 진공도 <1×10-6Torr
증착시 분위기 Ar
전력 공급 RF


타깃		 Fe(직경φ:100mm)
+
Al2O3칩(135개)
(칩사이즈:5mm×5mm×2mmt)
μ-f 응답은 샘플의 자기 손실 특성을 검증함으로써 검사된다. μ-f 응답은 리본 형상의 검출 코일에 샘플을 삽입하고 바이어스 자기장을 인가하면서 임피던스를 측정함으로써 측정되어, 자기 손실률μ"의 주파수 응답을 얻는다.
자기 손실률μ"은 930MHz에서 최대값 945를 나타낸다. 이 샘플로부터, 일 측면 상에 20mm인 3개의 사각 샘플이 절단된다. 이들중 하나는 샘플2이고, 다른두 개는 0.8mm사각형 및 3.8mm사각형 구성 유니트로 미세하게 분할되어 각각 샘플3과 4를 형성하며, 도 18에 도시된 바와 같이, 이 구성 유니트사이의 DC 전류 도통이 간섭되도록 구성된다. 여기서, 도 18에서, 이중헤드 화살표(127)는 자기에 높은 저항성을 나타내는 축방향을 나타낸다. 샘플2, 3 및 4의 종횡비는 5000, 400 및 1000이며, 형상 이방성은 역방향 자기장 계수가 미세하게 분할된 구성 엘리먼트에서도 거의 제로가 되도록 유지된다.
샘플2, 3 및 4의 전자기 노이즈 억제 효과는 도 19에 도시된 도전성 자기 노이즈 평가 시스템에서 실험된다. 도 19에서, 자기 노이즈 평가 시스템은 심볼(133)로 표시되는 샘플이 유전체 기판(129)의 마이크로스트립 라인(131)상에 형성되고 측정 및 평가가 동축 케이블(135, 137)에 의하여 마이크로스트립 라인(131)의 한 단부에 연결된 네트워크 분석기(139)에서 이루어지도록 구성된다.
여기서, 모든 샘플은 자기 저항축이 평가 시스템의 유전체 기판(129)의 마이크로스트립 라인(131)의 긴 쪽에 직각이 되도록 형성된다. 스터브 효과를 검증하기 위한 비교 샘플에 대하여, 한 면이 20mm이고 두께가 18μm인 사각 구리 포일(유리판 기판을 가짐)이 준비되며, 이와 함께 상기 구리 포일을 0,8mm 사각 구성 유니트로 미세하게 분할함으로써 만들어진 망형태의 구리 포일이 제공되며, 구성 유니트사이의 DC 전류 도통은 방해되도록 구성된다. 이들은 비교 샘플1 및 비교 샘플2로서 본 발명의 샘플과 함께 측정된다. 전자기 노이즈 억제 효과는 도 20 및 21에 도시된다.
여기서, 평가 시스템에 샘플을 형성함으로써 형성되는 반사 특성(S11)은 도20에 도시되고, 전송 특성(S21)은 도 21에 도시된다. 도 3에서, 본 발명의 두 샘플2 및 비교 샘플1에 대하여, 반사 특성(S11)은 GHz 대역에서 -10dB이상이며, 반사는 전송 라인 바로 위에 형성함으로써 발생되는 것을 볼 수 있다. 본 발명의 샘플 3 또는 4 및 비교 샘플2(0.8mm 또는 3.8mm 사각형 구성 유니트로 미세하게 분할되며 이 구성 유니트사이의 DC 전류 도통이 방해되도록 하는 구성을 가짐)에 대하여, GHz의 대역에서도 -20dB이하의 반사특성이 나타나며, 이는 비반사로 간주될 수 있으며, 스터브 효과는 전자기 노이즈의 파장 보다 충분히 작은 사이즈로 도전성 소프트 자기 박막 필름을 미세하게 분할하고 이들 미세하게 분할된 유니트를 전기적으로 절연함으로써 억제될 수 있다.
도 21에서, 파장에 비하여 충분히 작은 구성 유니트로 미세하게 분할된 비자기 비교 샘플4에 관심을 가질 필요는 없지만, 미세하게 분할된 소프트 자기 바디 샘플인 본 발명의 샘플3 또는 4에서, 자기 손실 때문에 GHz대역에서 전송 손실이 발생되었음을 알 수 있으며, 본 발명의 효과인 비반사 전자기 노이즈 억제 효과가 나타남을 알 수 있다.
본 발명의 제 5실시예를 기초로, 전술한 바와 같이, 고속에서 동작하는 반도체 소자 및 전자 회로에서 전자기 노이즈를 억제하는데 효과적인 전자기 노이즈 억제 바디가 제공될 수 있다.
또한, 본 발명의 제 2실시예를 기초로, 작은 부피로 전자기 노이즈를 효과적으로 억제할 수 있는 전자기 노이즈 억제 바디가 제공될 수 있다.
또한, 본 발명의 제 5실시예에서, 과립형 구조를 가진 소프트 자기 박막 필름은 2μm의 상당히 얇은 두께를 가지며, 본 발명을 이용하여 내부 반도체 집적 소자와 같은 미소 영역에서 반사하지 않고 도전성 전자기 노이즈를 제어할 수 있으며, 이의 산업적 가치는 상당히 높다.
마지막으로, 본 발명의 제 6실시예가 설명된다.
먼저, M-X-Y로 조성을 포함하는 과립형 구조를 가진 도전성 자기 박막 필름의 제조 방법 예가 설명되는데, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 이들의 혼합물이며, 본 발명에 이용될 수 있다.
본 발명에서 이용되는 과립형 구조 박막 필름은 표2에 나타난 상태 하에서 스퍼터링에 의하여 유리 기판 상에 제조된다. 이와 같이 얻어진 스퍼터링된 필름은 진공 자기장에서 2시간 동안 300℃에서 열처리되어 전자기 노이즈 평가 샘플을 형성하도록 한다.
상기 샘플이 형광 투시경 x-레이 분석을 할 때, 필름 조성은 Fe70Al12O18을 가진 것이 발견되었다.
샘플의 DC 저항은 330μΩ·cm이고, Hk는 21(Oe)(1.66kA/m)이고, Ms는 14300가우스(1.43T)이다. 샘플의 필름 두께는 SEM으로 단면을 관측했을 때 2μm으로 발견됐다. μ-f 응답은 샘플의 자기 손실 특성을 검증함으로써 검사된다.
μ-f 응답은 리본 형상의 검출 코일에 샘플을 삽입하고 바이어스 자기장을 인가하면서 임피던스를 측정함으로써 측정되어, 자기 손실률μ"의 주파수 응답을얻는다. 자기 손실률μ"은 930MHz에서 최대값 945를 나타낸다. 이 샘플로부터, 다른 모양이지만 동일 단면적을 가진 4개의 사각 샘플이 이하의 표3에 나타난 바와 같이 절단되고, 도 22에 도시된 바와 같이 샘플5 내지 8로 지정된다. 여기서, 도 22에서, 이중헤드 화살표는 각각의 샘플에서 자기 저항 축 방향을 나타낸다.
샘플5 내지 8의 전자기 노이즈 억제 효과는 도 23에 도시된 도전성 자기 노이즈 평가 시스템에서 실험된다. 도 23에서, 자기 노이즈 평가 시스템에서, 마이크로스트립 라인(141)의 두 단부는 전체 후면이 도체인 유전체 기판(129)상에 형성되며, 동축 케이블(135, 137)을 통하여 네트워크 분석기(139)에 연결되며, 샘플은 마이크로스트립 라인(141)위의 심볼(143)로 표시되는 부분에 형성된다. 마이크로스트립 라인(141)의 라인 폭은 3mm이며, 샘플5의 폭은 마이크로스트립 라인(141)에 비하여 충분히 넓다. 한편, 샘플6은 마이크로스트립 라인(141)의 폭과 거의 동일한 폭을 가지며, 샘플7은 마이크로스트립 라인(141)의 폭보다 좁다.
검증 샘플8은 마이크로스트립 라인(141)의 폭보다 좁은 3개의 조각으로 구성된다. 샘플5를 제외하고, 각각의 샘플은 마이크로스트립 라인(141)으로부터 돌출하도록 형성되며, 모든 샘플5 내지 8은 샘플의 자기 저항축이 마이크로스트립 라인의 길이 방향에 직각이 되도록 형성된다. 마이크로스트립 라인(141)의 폭차원에서 샘플의 종횡비는 모든 경우에 10 이상이다. 스터브 효과를 검증하기 위한 비교 샘플로서 샘플 5 및 6과 동일한 형상을 가지며 유리판 기판을 가지며 폭이 18μm인 구리 포일이 준비되며 이들은 비교 샘플 3 및 4라고 하며, 본 발명의 샘플과 함께 측정된다. 도 24 및 25에 전자기 노이즈 억제 효과 측정 결과가 도시된다. 여기서 도 24는 평가 시스템에 샘플을 형성하여 형성된 반사 특성(S11)을 나타내며, 도 25는 전송 특성(S21)을 나타낸다.
도 24에서, 본 발명의 샘플6 및 비교 샘플3에 대하여, 반사 특성(S11)은 GHz 대역에서 -10dB이상이고, 따라서 샘플들이 마이크로스트립 라인(141) 바로 위에 형성될 때 반사가 발생되는 것을 알 수 있다.
본 발명의 샘플6, 7, 8 및 비교 샘플4는 마이크로스트립 라인(141)의 폭과 동일하거나 좁은 폭을 가지며 -20dB이상의 반사 특성을 나타내며, 이는 GHz대역에서도 비반사로 간주된다. 이 경우, 소프트 자기 박막 필름의 전도성에 의하여 발생된 스터브 효과는 마이크로스트립 라인과 같거나 좁은 소프트 자기 박막 필름의 폭을 만듦으로써 억제될 수 있음을 알 수 있다.
도 25에서, 비자기 샘플4는 관심을 가질 필요가 없지만, 마이크로스트립 라인의 폭보다 좁거나 같은 폭을 가진 샘플5와 7, 마이크로스트립 라인 보다 좁은 작은 3개의 작은 조각으로 이루어진 샘플8 및 비자기 비교 샘플4에서 투과 손실은 자기 손실 때문에 GHz 대역에서 관측된다. 따라서, 본 발명의 효과인 비자기 전자기 노이즈 억제 효과가 나타난다.
표2
스퍼터링 조건
증착전의 진공도 <1×10-6Torr
증착시 분위기 Ar
전력 공급 RF


타깃		 Fe(직경φ:100mm)
+
Al2O3칩(135개)
(칩사이즈:5mm×5mm×2mmt)
표3
폭(mm) 길이(mm)


본 발명		 샘플5 20 3
샘플6 3 20
샘플7 2 30
샘플8 2 10×3
비교 샘플
 비교샘플3 20 3
비교샘플4 3 20
상기 설명에서처럼, 전자기 노이즈 유출이 과립형 자기 바디의 형성에 의하여 효과적으로 억제되지만, 전자기 노이즈 성분이 부분적으로 반사되어 신호 소스로 되돌아가는 경우가 발생하며, 따라서 이차 간섭이 신호 소스에서 발생되는 경우가 있다. 그러나, 본 발명에서 이용되는 과립형 구조를 가진 소프트 자기 박막 필름은 2μm의 상당히 얇은 두께를 가지며, 본 발명에 이용될 때, 반도체 집적 소자내부에서 처럼 미소 영역에서도 반사 없이 도전성 전자기 노이즈를 억제할 수 있으며, 따라서 본 발명의 산업상 가치는 상당히 높다.

Claims (42)

  1. 앞면에는 집적 회로가 형성되고 후면에는 자기 손실 필름이 형성된 반도체 베어칩.
  2. 제 1항에 있어서, 상기 자기 손실 필름은 과립형 자기 박막 필름인 것을 특징으로 하는 반도체 베어칩.
  3. 제 2항에 있어서, 상기 과립형 자기 박막 필름은 스퍼터링 방법에 의하여 스퍼터링된 필름인 것을 특징으로 하는 반도체 베어칩.
  4. 제 2항에 있어서, 상기 과립형 자기 박막 필름은 기상 증착 방법에 의하여 기상 증착된 필름인 것을 특징으로 하는 반도체 베어칩.
  5. 앞면에는 집적 회로가 형성되고 후면에는 자기 손실 필름이 형성된 반도체 웨이퍼.
  6. 제 5항에 있어서, 상기 자기 손실 필름은 과립형 자기 박막 필름인 것을 특징으로 하는 반도체 웨이퍼.
  7. 제 6항에 있어서, 상기 과립형 자기 박막 필름은 스퍼터링 방법에 의하여 스퍼터링된 필름인 것을 특징으로 하는 반도체 웨이퍼.
  8. 제 6항에 있어서, 상기 과립형 자기 박막 필름은 기상 증착 방법에 의하여 기상 증착된 필름인 것을 특징으로 하는 반도체 웨이퍼.
  9. 일부분에 자기 손실 부재를 가지는 반도체 기판으로서,
    상기 자기 손실 부재는 상기 반도체 기판의 일면상의 표면 근처에 미리 설정된 패턴으로 형성되며,
    상기 표면상의 자기 손실 부재와 반도체 기판 영역은 절연 필름으로 균일하게 덮이는 것을 반도체 기판.
  10. 제 9항에 있어서, 상기 자기 손실 부재는 상기 반도체 기판의 거의 전체 표면 위에 형성되는 것을 특징으로 하는 반도체 기판.
  11. 제 9항에 있어서, 상기 미리 설정된 패턴은 상기 자기 손실 부재에 의하여 형성되며, 스트라이프형 패턴인 것을 특징으로 하는 반도체 기판.
  12. 제 9항에 있어서, 상기 미리 설정된 패턴은 상기 자기 손실 부재에 의하여 형성되며, 격자 패턴인 것을 특징으로 하는 반도체 기판.
  13. 제 9항에 있어서, 상기 미리 설정된 패턴은 상기 자기 손실 부재에 의하여 형성되며, 섬 패턴인 것을 특징으로 하는 반도체 기판.
  14. 제 9항에 있어서, 상기 절연 필름은 실리콘 산화물, 실리콘 질화물 및 실리콘 산화질화물로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 기판.
  15. 일부에 다수의 자기 손실 부재가 형성된 반도체 기판으로서, 상기 자기 손실 부재는 상기 미리 설정된 패턴으로 형성되며, 상기 각각의 자기 손실 부재는 상기 반도체 기판을 개별적으로 분할함으로써 분리되는 각각의 반도체 소자 영역의 내부면에 형성되는 것을 특징으로 하는 반도체 기판.
  16. 제 1반도체 기판 부재 및 제 2반도체 기판 부재를 서로 접합하고 그 일부에 자기 손실 부재를 형성함으로써 만들어진 반도체 기판으로서,
    상기 제 1반도체 기판 부재 및 제 2반도체 기판 부재중 적어도 하나의 반도체 기판 부재에는 트렌치가 제공되고, 상기 트렌치에는 서로 접합된 쪽의 표면상에 형성되며,
    자기 손실 부재는 상기 트렌치에 삽입되는 반도체 기판.
  17. 제 16항에 있어서, 상기 트렌치는 미리 설정된 패턴으로 형성되는 다수의 트렌치 부분을 포함하며, 상기 각각의 트렌치는 반도체 기판을 분할함으로써 분리되는 각각의 반도체 소자 영역의 내부면에 형성되는 것을 특징으로 하는 반도체 기판.
  18. 제 16항에 있어서, 상기 자기 손실 부재는 M-X-Y로 조성되며, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 이들의 혼합물인 것을 특징으로 하는 반도체 기판.
  19. 제 9항에 있어서, 상기 반도체 기판, 상기 제 1반도체 기판 부재 및 상기 제 2반도체 기판 부재의 물질은 각각 실리콘으로 구성되는 것을 특징으로 하는 반도체 기판.
  20. 제 9항에 있어서, 상기 반도체 기판, 상기 제 1반도체 기판 부재 및 상기 제 2반도체 기판 부재의 물질은 각각 갈륨-비소로 구성되는 것을 특징으로 하는 반도체 기판.
  21. 제 9항에 따른 반도체 기판 상에 미리 설정된 패턴으로 반복적으로 형성된 다수의 반도체 소자로서,
    상기 각각의 반도체 소자는 상기 자기 손실 부재가 형성되는 적어도 하나의 단위 영역을 포함하는 다수의 반도체 소자.
  22. 반도체 기판의 적어도 일부에 자기 손실 부재를 포함하는 층을 형성하는 공정을 포함하는 반도체 기판 제조 방법.
  23. 제 22항에 있어서, 상기 자기 손실 부재는 M-X-Y로 조성되며, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 이들의 혼합물인 것을 특징으로 하는 반도체 기판 제조 방법.
  24. 제 22항에 있어서, 상기 반도체 기판, 상기 제 1반도체 기판 부재 및 상기 제 2반도체 기판 부재의 물질은 각각 실리콘으로 구성되는 것을 특징으로 하는 반도체 기판 제조 방법.
  25. 제 22항에 있어서, 상기 반도체 기판, 상기 제 1반도체 기판 부재 및 상기 제 2반도체 기판 부재의 물질은 각각 갈륨-비소로 구성되는 것을 특징으로 하는 반도체 기판 제조 방법.
  26. 제 22항에 있어서,
    미리 설정한 필름 두께 및 미리 설정한 패턴으로 상기 반도체 기판의 한쪽의 표면상에 상기 자기 손실 부재 또는 부재들을 형성하는 제 1공정; 및
    상기 제 1공정 다음에, 상기 자기 손실 부재 또는 부재들을 포함하여 상기 반도체 기판의 전체 표면을 절연 필름으로 균일하게 코딩하는 제 2공정을 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
  27. 제 22항에 있어서, 상기 제1반도체 부재에 트렌치 구조 또는 구조들을 형성하고, 상기 자기 손실 부재 또는 부재들을 상기 트렌치 구조 또는 구조들에 형성한 후에 상기 제 1반도체 기판에 상기 제 2반도체 기판 부재를 부착시킴으로써 반도체 기판의 제조하는 단계를 포함하며,
    상기 반도체 기판 제조 방법은:
    상기 제 1반도체 기판 부재 상에 절연 필름 패턴을 형성하는 단계;
    상기 절연 필름 패턴을 형성한 후에 상기 제 1반도체 기판 부재를 에칭함으로써 소정 깊이로 상기 트렌치 구조 또는 구조들을 형성하는 단계;
    상기 트렌치 구조 또는 구조들을 형성한 후에, 상기 반도체 기판 부재로부터 상기 절연 필름 패턴을 제거하는 단계;
    상기 절연 필름 패턴을 제거한 후에, 상기 제 1반도체 기판 부재 상에 상기 자기 손실 부재 필름을 균일하게 형성하는 단계;
    상기 자기 손실 부재 필름을 형성한 후에, 상기 트렌치 구조 또는 구조들 이외의 영역이 노출되도록 상기 제 1반도체 기판 부재의 전체 표면을 연마 처리하는단계; 및
    상기 제 1반도체 기판 부재와 빈틈없이 접촉하는 상기 제 1반도체 기판 부재를 연마 처리하고 접착 결합 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
  28. 제 22항에 있어서, 상기 제1반도체 부재에 트렌치 구조 또는 구조들을 형성하고, 상기 자기 손실 부재 또는 부재들을 상기 트렌치 구조 또는 구조들에 형성한 후에 상기 제 1반도체 기판에 상기 제 2반도체 기판 부재를 결합함으로써 반도체 기판의 제조하는 단계를 포함하며,
    상기 반도체 기판 제조 방법은:
    상기 제 1반도체 기판 부재 상에 절연 필름 패턴을 형성하는 단계;
    상기 절연 필름 패턴을 형성한 후에 상기 제 1반도체 기판 부재를 에칭함으로써 소정 깊이로 상기 트렌치 구조 또는 구조들을 형성하는 단계;
    상기 트렌치 구조 또는 구조들을 형성한 후에, 상기 반도체 기판 부재로부터 상기 절연 필름 패턴을 제거하는 단계;
    상기 절연 필름 패턴을 제거한 후에, 상기 제 1반도체 기판 부재 상에 상기 자기 손실 부재 필름을 균일하게 형성하는 단계;
    상기 자기 손실 부재 필름을 형성한 후에, 상기 트렌치 구조 또는 구조들 이외의 영역이 노출되도록 상기 제 1반도체 기판 부재의 전체 표면을 연마 처리하는 단계;
    상기 트렌치 구조 또는 구조들이 형성되지 않으며 상기 제 1반도체 기판 부재와 반대인 상기 제 1반도체 기판 부재의 전체 표면을 열적으로 산화시키는 단계; 및
    반대면이 열적으로 산화된 상기 제 2반도체 기판 부재를 정전기 접합에 의하여 상기 제 1반도체 기판 부재에 결합시키는 단계를 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
  29. 전자기 노이즈 억제 바디로서,
    전도성 소프트 자기 박막 필름을 포함하며, 상기 소프트 자기 박막 필름이 전자기 노이즈의 파장에 대하여 충분히 작은 구성 유니트로 미세하게 분할된 구조를 가지며,
    이들 구성 유니트사이의 DC 전류 도통은 방해되는 전자기 노이즈 억제 바디.
  30. 제 29항에 있어서, 상기 소프트 자기 박막 필름은 10이상의 종횡비를 가지는 것을 특징으로 하는 전자기 노이즈 억제 바디.
  31. 제 29항에 있어서, 상기 소프트 자기 박막 필름은 M-X-Y로 조성되며, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 이들의 혼합물인 것을 특징으로 하는 전자기 노이즈 억제 바디.
  32. 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인 바로 위에 전자기 노이즈 억제 바디를 형성함으로써 도전성 전자기 노이즈가 억제되는 전자기 노이즈 억제 방법.
  33. 제 32항에 있어서, 상기 전자기 노이즈 억제 바디는 하드(hard) 자화축이 상기 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인의 폭 방향과 거의 평행하게 되도록 부착되는 것을 특징으로 하는 전자기 노이즈 억제 방법.
  34. 제 32항에 있어서, 상기 소프트 자기 박막 필름은 M-X-Y로 조성되며, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 이들의 혼합물이고 과립형 구조인 것을 특징으로 하는 전자기 노이즈 억제 방법.
  35. 도전성 전자기 노이즈 억제 바디로서,
    마이크로스트립 라인 또는 이와 유사한 신호 전송 라인 위의 근처에 부착된 전기 도전성 소프트 자기 박막 필름을 포함하며, 상기 도전성 소프트 자기 박막 필름은 그의 폭이 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인의 라인 폭과 거의 동일하거나 또는 이보다 좁도록 만들어지는 도전성 전자기 노이즈 억제 바디.
  36. 제 35항에 있어서, 상기 전자기 노이즈 억제 바디는 하드 자화축이 상기 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인의 폭 방향과 거의 평행하게 되도록 부착되는 것을 특징으로 하는 전자기 노이즈 억제 바디.
  37. 제 35항에 있어서, 상기 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인의 폭과 거의 같거나 이보다 좁은 폭을 가진 형상의 상기 소프트 자기 박막 필름은 폭 방향으로 10이상의 종횡비를 가지는 것을 특징으로 하는 전자기 노이즈 억제 바디.
  38. 제 35항에 있어서, 상기 소프트 자기 박막 필름은 M-X-Y로 조성되며, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 이들의 혼합물이고 과립형 구조인 것을 특징으로 하는 전자기 노이즈 억제 바디.
  39. 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인 위의 근처에 전기 도전성 소프트 자기 박막 필름을 포함하는 전자기 노이즈 억제 바디를 형성함으로써 도전성 전자기 노이즈를 제어하는 전자기 노이즈 억제 방법으로서,
    상기 도전성 소프트 자기 박막 필름은 그의 폭이 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인의 라인 폭과 거의 동일하거나 또는 이보다 좁도록 만들어지는 도전성 노이즈 억제 방법.
  40. 제 39항에 있어서, 상기 전자기 노이즈 억제 바디는 하드 자화축이 상기 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인의 폭 방향과 거의 평행하게 되도록 형성되는 것을 특징으로 하는 전자기 노이즈 억제 방법.
  41. 제 39항에 있어서, 상기 마이크로스트립 라인 또는 이와 유사한 신호 전송 라인의 폭과 거의 같거나 이보다 좁은 폭을 가진 형상의 상기 소프트 자기 박막 필름은 폭 방향으로 10이상의 종횡비를 가지는 것을 특징으로 하는 전자기 노이즈 억제 방법.
  42. 제 39항에 있어서, 상기 소프트 자기 박막 필름은 M-X-Y로 조성되며, 여기서 M은 Fe, Co 및 Ni중 하나 또는 이들의 혼합물이며, X는 M 및 Y이외의 원소 또는 이들의 혼합물이며, Y는 F, N 및 O중 하나 또는 이들의 혼합물이고 과립형 구조인 것을 특징으로 하는 전자기 노이즈 억제 방법.
KR1020010017977A 2000-04-04 2001-04-04 반도체 소자와 전자기 노이즈 억제체 KR100844612B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2000101895A JP4271825B2 (ja) 2000-04-04 2000-04-04 半導体ベアチップおよび半導体ウエーハ
JP2000-101895 2000-04-04
JP2000-340406 2000-11-02
JP2000340406A JP4582893B2 (ja) 2000-11-02 2000-11-02 半導体基板及びその製造方法、並びに該半導体基板を用いた半導体素子
JP2000342835A JP4191888B2 (ja) 2000-11-10 2000-11-10 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法
JP2000-342835 2000-11-10
JP2000-342789 2000-11-10
JP2000342789A JP4481478B2 (ja) 2000-11-10 2000-11-10 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137439A Division KR100908356B1 (ko) 2000-04-04 2007-12-26 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법

Publications (2)

Publication Number Publication Date
KR20010095323A true KR20010095323A (ko) 2001-11-03
KR100844612B1 KR100844612B1 (ko) 2008-07-07

Family

ID=27481190

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020010017977A KR100844612B1 (ko) 2000-04-04 2001-04-04 반도체 소자와 전자기 노이즈 억제체
KR1020070137439A KR100908356B1 (ko) 2000-04-04 2007-12-26 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070137439A KR100908356B1 (ko) 2000-04-04 2007-12-26 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법

Country Status (8)

Country Link
US (1) US7075163B2 (ko)
EP (2) EP2028690A3 (ko)
KR (2) KR100844612B1 (ko)
CN (1) CN1288753C (ko)
DE (1) DE60137881D1 (ko)
MY (1) MY131112A (ko)
NO (1) NO20011705L (ko)
TW (1) TW561607B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7160636B2 (en) * 2002-09-13 2007-01-09 Nec Tokin Corporation Ferrite thin film, method of manufacturing the same and electromagnetic noise suppressor using the same
DE10248821A1 (de) * 2002-10-19 2004-04-29 Robert Bosch Gmbh Versorgungsleitungsstruktur
DE10325541A1 (de) * 2003-06-04 2005-01-13 Infineon Technologies Ag Elektronisches Bauteil, sowie Halbleiterwafer und Bauteilträger zur Herstellung des Bauteils
US7371471B2 (en) * 2004-03-08 2008-05-13 Nec Tokin Corporation Electromagnetic noise suppressing thin film
US20080014678A1 (en) * 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US7709934B2 (en) * 2006-12-28 2010-05-04 Intel Corporation Package level noise isolation
US7968978B2 (en) * 2007-06-14 2011-06-28 Raytheon Company Microwave integrated circuit package and method for forming such package
KR100866139B1 (ko) * 2007-06-26 2008-10-31 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3317863A (en) * 1965-05-07 1967-05-02 Bell Telephone Labor Inc Variable ferromagnetic attenuator having a constant phase shift for a range of wave attenuation
US3783499A (en) * 1972-01-24 1974-01-08 Bell Telephone Labor Inc Semiconductor device fabrication using magnetic carrier
US3963489A (en) * 1975-04-30 1976-06-15 Western Electric Company, Inc. Method of precisely aligning pattern-defining masks
JPH0695404B2 (ja) * 1985-12-27 1994-11-24 ソニー株式会社 光磁気記録方法
JPH06244609A (ja) * 1993-02-18 1994-09-02 Tdk Corp 静磁波ｓ／ｎエンハンサ
JPH06244359A (ja) 1993-02-19 1994-09-02 Takashi Murai 多層チップ
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5698284A (en) * 1994-09-21 1997-12-16 Dai Nippon Printing Co., Ltd. Optical recording medium
KR0175000B1 (ko) 1994-12-14 1999-02-01 윤종용 전자파 억제구조를 갖는 반도체 소자
US6972097B2 (en) * 1995-07-20 2005-12-06 Nec Tokin Corporation Composite magnetic material and electromagnetic interference suppressor member using the same
JPH0935927A (ja) * 1995-07-20 1997-02-07 Tokin Corp 複合磁性体及びそれを用いた電磁干渉抑制体
KR20000064304A (ko) * 1996-09-03 2000-11-06 도낀 가부시끼가이샤 복합자성 시트의 제조방법
JPH10128140A (ja) 1996-10-31 1998-05-19 Ishikawajima Harima Heavy Ind Co Ltd 竪型ミル
JPH10270246A (ja) * 1997-03-22 1998-10-09 Res Inst Electric Magnetic Alloys 磁性薄膜
CN1115394C (zh) * 1997-07-16 2003-07-23 松下电器产业株式会社 润滑剂组合物、磁性记录媒体及磁性记录媒体的制作方法
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
US5998048A (en) * 1998-03-02 1999-12-07 Lucent Technologies Inc. Article comprising anisotropic Co-Fe-Cr-N soft magnetic thin films
US6284363B1 (en) * 1998-03-23 2001-09-04 Fuji Polymer Industries Co., Ltd. Electromagnetic wave absorbing thermoconductive silicone gel molded sheet and method for producing the same
JPH11307983A (ja) * 1998-04-21 1999-11-05 Tokin Corp 電子部品及びその製造方法
US6719615B1 (en) * 2000-10-10 2004-04-13 Beaver Creek Concepts Inc Versatile wafer refining
US6738240B1 (en) * 1999-12-10 2004-05-18 Micron Technology, Inc. Microtransformer for system-on-chip power supply
JP2001210518A (ja) 2000-01-24 2001-08-03 Tokin Corp 磁気損失材料とその製造方法およびそれを用いた高周波電流抑制体
JP2001223493A (ja) * 2000-02-08 2001-08-17 Sony Corp 電波吸収体
SG100666A1 (en) * 2000-04-04 2003-12-26 Nec Tokin Corp Wiring board comprising granular magnetic film
EP1143480A1 (en) * 2000-04-04 2001-10-10 Tokin Corporation Light emitting element, plasma display panel, and CRT display device capable of considerably suppressing a high-frequency noise
US6452253B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Method and apparatus for magnetic shielding of an integrated circuit
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
EP1237165B1 (en) * 2001-03-01 2008-01-02 Hitachi Metals, Ltd. Co-based magnetic alloy and magnetic members made of the same
WO2003078685A1 (fr) * 2002-03-15 2003-09-25 Canon Kabushiki Kaisha Dispositif fonctionnel et procede de fabrication du dispositif, support d'enregistrement magnetique vertical, dispositif d'enregistrement et de lecture magnetique, et dispositif de traitement d'information

Also Published As

Publication number Publication date
KR100844612B1 (ko) 2008-07-07
NO20011705L (no) 2001-10-05
US20020030249A1 (en) 2002-03-14
KR100908356B1 (ko) 2009-07-20
TW561607B (en) 2003-11-11
CN1288753C (zh) 2006-12-06
EP1143516A2 (en) 2001-10-10
DE60137881D1 (de) 2009-04-23
CN1316777A (zh) 2001-10-10
EP1143516B1 (en) 2009-03-11
MY131112A (en) 2007-07-31
KR20080005476A (ko) 2008-01-14
EP2028690A3 (en) 2011-02-09
EP2028690A2 (en) 2009-02-25
US7075163B2 (en) 2006-07-11
EP1143516A3 (en) 2003-02-19
NO20011705D0 (no) 2001-04-04

Similar Documents

Publication Publication Date Title
KR100908356B1 (ko) 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법
EP1148773B1 (en) High-frequency current suppression body using magnetic loss material exhibiting outstanding complex permeability characteristics
JP4210016B2 (ja) 通信ケーブル
EP1143774B1 (en) Wiring board comprising granular magnetic film
JP4398056B2 (ja) 樹脂モールド体
JP4417521B2 (ja) 配線基板
EP1146637B1 (en) Electronic component of a high frequency current suppression type and bonding wire for the same
US6624714B2 (en) Radiator capable of considerably suppressing a high-frequency current flowing in an electric component
JP4271825B2 (ja) 半導体ベアチップおよび半導体ウエーハ
JP4191888B2 (ja) 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法
JP4243000B2 (ja) 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品
JP2001284132A (ja) 磁気コア

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee