DE10325541A1 - Elektronisches Bauteil, sowie Halbleiterwafer und Bauteilträger zur Herstellung des Bauteils - Google Patents

Elektronisches Bauteil, sowie Halbleiterwafer und Bauteilträger zur Herstellung des Bauteils Download PDF

Info

Publication number
DE10325541A1
DE10325541A1 DE10325541A DE10325541A DE10325541A1 DE 10325541 A1 DE10325541 A1 DE 10325541A1 DE 10325541 A DE10325541 A DE 10325541A DE 10325541 A DE10325541 A DE 10325541A DE 10325541 A1 DE10325541 A1 DE 10325541A1
Authority
DE
Germany
Prior art keywords
carrier
magnetic layer
chip
component
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10325541A
Other languages
English (en)
Inventor
Simon Jerebic
Jens Pohl
Horst Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10325541A priority Critical patent/DE10325541A1/de
Priority to EP04738559A priority patent/EP1629530A1/de
Priority to PCT/DE2004/001090 priority patent/WO2004109792A1/de
Publication of DE10325541A1 publication Critical patent/DE10325541A1/de
Priority to US11/291,072 priority patent/US7397111B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2916—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/839—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/49036—Fabricating head structure or component thereof including measuring or testing
    • Y10T29/49043—Depositing magnetic layer or coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
    • Y10T29/53061—Responsive to work or work-related machine element
    • Y10T29/53083—Responsive to work or work-related machine element including means to apply magnetic force directly to position or hold work
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53165—Magnetic memory device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53196—Means to apply magnetic force directly to position or hold work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil sowie einen Halbleiterwafer und einen Bauteilträger zur Herstellung des Bauteils. Das elektronische Bauteil weist dazu einen Halbleiterchip (1) mit einer eine integrierte Schaltung aufweisenden Chipoberseite (2) und einer Chiprückseite (3) auf, wobei die Chiprückseite (3) eine magnetische Schicht (7) hat. Außerdem weist ein Chipträger an seiner Trägeroberseite (5) ebenfalls eine magnetische Schicht (8) auf. Mindestens eine der beiden Schichten (7, 8) ist permanentmagnetisch, so dass der Halbleiterchip auf dem Chipträger (5) magnetisch fixiert ist.

Description

  • Die Erfindung betrifft elektronische Bauteile, sowie einen Halbleiterwafer und einen Bauteilträger zur Herstellung derartiger Bauteile, die einen Halbleiterchip mit einer integrierten Schaltung und mit einer Chiprückseite, die auf einem Chipträger montiert ist, aufweisen.
  • Durch die Montage des Halbleiterchips auf dem Chipträger sind Halbleiterchip und Chipträger über Lotverbindungen oder Klebeverbindungen starr in allen drei Raumrichtungen aufeinander fixiert. Bei thermischer Belastung kann diese starre mechanische Verbindung reißen. Dabei bilden sich Mikrorisse oder Mikrospalte bis hin zu einer mechanischen Delamination des Halbleiterchips von dem Chipträger. Durch die Bildung von Mikrorissen oder Mikrospalten bilden sich Bereiche, in denen sich Feuchte ansammelt und Speichert, so daß Fehlfunktionen des elektronischen Bauteils auftreten können.
    •
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil anzugeben, bei dem Spannungsspitzen zwischen Halbleiterchip und Chipträger abbaubar sind, ohne dass elektronische Fehlfunktionen des elektronischen Bauteils auftreten.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß weist das elektronische Bauteil einen Halbleiterchip mit einer eine integrierte Schaltung aufweisende Chipoberseite und mit einer Chiprückseite auf. Dieser Halbleiterchip ist auf einer Trägeroberseite eines Chipträgers angeordnet, der eine Trägerrückseite aufweist. Die Chiprückseite und die Trägeroberseite weisen jeweils eine magnetische Schicht auf und mindestens eine der beiden Schichten ist permanentmagnetisch. Der permanentmagnetische Zustand wird durch entsprechende Magnetisierung hartmagnetischer Werkstoffe erreicht. Bei der Magnetisierung können gleichzeitig unterschiedliche Polungen, unterschiedliche Schichtbereiche durch Ausrichten der Weisschen-Bezirke in dem hartmagnetischen Material erreicht werden.
  • Solange ein permanentmagnetischer Zustand nicht erreicht ist, bleibt die Schicht magnetisch und kann von einer permanentmagnetischen Schicht fixiert werden. Die beiden aufeinander liegenden Schichten auf der Chiprückseite und auf der Trägeroberseite können trotz der magnetischen transversalen Fixierung lateral verschoben werden. Dadurch wird gewährleistet, dass bei unterschiedlicher thermischer Ausdehnung von Halbleiterchip und Chipträger keine Spannungsspitzen im elektronischen Bauteil auftreten, da sich die Bauteiloberseite gegenüber der Chiprückseite bei thermischer Belastung lateral verschieben kann und dennoch ein intensiver thermischer Kontakt zwischen Chiprückseite und Trägeroberseite erhalten bleibt, so dass Fehlfunktionen vermieden werden.
  • Als magnetisches Schichtmaterial können ferromagnetische Werkstoffe und/oder ferrimagnetische Werkstoffe eingesetzt werden. Als ferromagnetische Werkstoffe können Eisen, Nickel, Kobalt und/oder Gadolinium als seltenes Erd in der magnetischen Schicht enthalten sein, während als ferrimagnetische Werkstoffe Oxidkeramiken eingesetzt werden. Die ferrimagneti schen Werkstoffe sind insbesondere für die Ausbildung von permanentmagnetischen Schichten vorgesehen.
  • In einer Ausführungsform der Erfindung sind sowohl die magnetische Schicht auf der Chiprückseite als auch die magnetische Schicht auf der Trägeroberseite permanentmagnetisch. Dabei weisen die permanentmagnetischen Schichten Strukturen auf, die radialsymmetrisch beispielsweise strahlenförmig auf einen Symmetriepunkt hin ausgerichtet sind und eine abwechselnde Polarität aufweisen.
  • Eine derartige Strukturierung und Polarisierung der permanentmagnetischen Schichten hat den Vorteil, dass beim Aufsetzen eines Halbleiterchips mit einer entsprechend strukturierten magnetischen Schicht auf seiner Rückseite auf einen Chipträger mit entsprechend strukturierter permanentmagnetischer Schicht mit entsprechender Gegenpolung auf seiner Trägeroberseite der Halbleiterchip automatisch beim Aufsetzen auf den Chipträger zentriert und positioniert wird. Beim Bestücken eines Bauteilträgers, der mehrere Chipträger aufweist, kann somit der Fertigungsaufwand vermindert wird, zumal eine Mikromanipulation der Halbleiterchips entfallen kann.
  • Weiterhin ist es möglich, dass die permanentmagnetischen Strukturen auf der Trägeroberseite und der Halbleiterchiprückseite konzentrisch angeordnet sind und eine abwechselnde Polarität aufweisen. Eine konzentrische Anordnung beispielsweise von Ringsegmenten hat im Prinzip die gleiche Wirkung wie eine radialsymmetrische Anordnung von strahlenförmigen Bereichen, indem der Halbleiterchip automatisch auf der Trägeroberseite mit einer entsprechenden konzentrischen Struktur fixiert wird.
  • Ein weiterer Aspekt der Erfindung betrifft einen Halbleiterchipwafer zur Herstellung mehrerer Halbleiterchips, wobei der Halbleiterwafer in Zeilen und Spalten angeordnete Halbleiterchippositionen aufweist. Auf seiner Waferoberseite weist der Halbleiterchip in den Halbleiterchippositionen integrierte Schaltungen auf. Auf der gegenüberliegenden Seite, der Waferrückseite, weist der Halbleiterwafer eine magnetische Schicht auf. Diese magnetische Schicht kann permanentmagnetisch sein und insbesondere kann diese permanentmagnetische Schicht in jeder der Halbleiterchippositionen derart strukturiert sein, dass Bereiche unterschiedlicher Polung radialsymmetrisch und/oder konzentrisch vorhanden sind.
  • Ein derartiger Halbleiterwafer hat den Vorteil, dass aus ihm eine Vielzahl von elektronischen Halbleiterchips durch Trennung entlang von Trennfugen der in Zeilen und Spalten angeordneten Halbleiterchippositionen entstehen, die für ein Aufbringen auf einen entsprechend präparierten Halbleiterchipträger mit magnetischer Schicht und/oder mit permanentmagnetischer Schicht geeignet sind. Somit hat der Halbleiterwafer mit seinen Strukturen auf der Halbleiterchiprückseite den Vorteil, dass bereits für viele Halbleiterchips gleichzeitig eine magnetische Schicht vorhanden ist.
  • Ein weiterer Aspekt der Erfindung betrifft einen Bauteilträger, der in Zeilen und Spalten angeordnete Bauteilpositionen aufweist, wobei die Bauteilpositionen Chipträger mit Chipträgeroberseiten und Chipträgerrückseiten aufweisen. Dabei können die Chipträgeroberseiten magnetische Schichten aufweisen und/oder permanentmagnetische Strukturen mit Bereichen unterschiedlicher Polarität in radialsymmetrischer und/oder konzentrischer Anordnung besitzen.
  • Ein derartiger Bauteilträger hat den Vorteil, dass er mit entsprechend präparierten Halbleiterchips bestückt werden kann, und diese Halbleiterchips zwar transversal durch die magnetische Anziehung fixiert sind, jedoch sich lateral gegenüber dem Chipträger bei thermischer Belastung verschieben können. Dabei hat eine radialsymmetrische und/oder konzentrische Anordnung von Bereichen von permanentmagnetischen Schichten den Vorteil, dass der Halbleiterchip auf dem Chipträger trotz unterschiedlicher thermischer Ausdehnung von Chipträger und Halbleiterchip mit seinem Zentrum auf dem Chipträger zentriert bleibt.
  • Ein Verfahren zur Herstellung eines Halbleiterwafers mit mehreren Halbleiterchippositionen für mehrere elektronische Bauteile weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen und mit einer Waferoberseite und mit einer Waferrückseite bereitgestellt. Anschließend wird auf die Waferrückseite eine magnetische Schicht aufgebracht. Diese magnetische Schicht kann in den Halbleiterchippositionen zusätzlich strukturiert werden, so dass sie radialsymmetrische und/oder konzentrische Bereiche aufweist. Anschließend können diese Bereiche unterschiedlich magnetisiert werden, so dass unterschiedlich gepolte permanentmagnetische Bereiche entstehen. Eine derartige Strukturierung in den Halbleiterchippositionen ist nur dann erforderlich, wenn nach dem Auftrennen des Halbleiterwafers in einzelne Halbleiterchips diese selbstzentrierend auf einen entsprechenden Chipträger aufzubringen sind. Im Prinzip reicht es, die Halbleiterwaferrückseite mit einer magnetischen Schicht aus ferromagnetischen oder ferrimagnetischen Werkstoffen ohne jede Strukturierung zu beschichten.
  • Ein Verfahren zur Herstellung eines Bauteilträgers mit mehreren Bauteilpositionen für mehrere elektronische Bauteile weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Bauteilträgerrohling mit in Zeilen und Spalten angeordneten Bauteilpositionen einer Bauteilträgeroberseite und einer Bauteilträgerrückseite bereitgestellt. Dieser Bauteilträgerrohling kann eine nicht magnetische Kupfer- oder Kupferlegierungsplatte aufweisen. Er kann aber auch eine kupferkaschierte Leiterplatte aufweisen. Auf diesen Bauteilträgerrohling wird eine magnetische Schicht auf die Bauteilträgeroberseite aufgebracht. Wird dieser Bauteilträger für Halbleiterchips vorbereitet, die bereits permanentmagnetische Schichten auf ihren Rückseiten aufweisen, so reicht es, auf den Bauteilträger lediglich eine magnetische Schicht aufzubringen. Jedoch ist dann eine automatische Zentrierung des Halbleiterchips auf dem Chipträger nicht gegeben. Es muss vielmehr mit einem Mikromanipulator der Halbleiterchip auf dem Bauteilträger positioniert werden.
  • Um eine automatische Zentrierung zu erreichen, wird die magnetische Schicht auf der Bauteilträgeroberseite zunächst strukturiert und anschließend wird die strukturierte magnetische Schicht in unterschiedlich gepolte permanentmagnetische Bereiche magnetisiert. Bei der Strukturierung und/oder bei der Magnetisierung können radialsymmetrische und/oder koaxial ausgerichtete Bereiche vorgesehen werden, um eine automatische Positionierung und Zentrierung von Halbleiterchips auf dem Bauteilträger zu gewährleisten.
  • Zur Herstellung eines elektronischen Bauteils mit Hilfe eines nach den obigen Aspekten präparierten, vorbereiteten und zur Verfügung stehenden Halbleiterwafers ist dieser lediglich in einzelne Halbleiterchips zu trennen. Anschließend können die Halbleiterchips auf einen entsprechend bereitgestellten Bauteilträger aufgebracht werden, wobei je nach Präparation der magnetischen Schichten auf der Rückseite der Halbleiterchips und der Bauteilträgeroberseite eine automatische Zentrierung der Halbleiterchips erfolgt oder eine Ausrichtung und Justage mittels eines Mikromanipulators erforderlich wird.
  • Nach dem Fixieren der Halbleiterchips auf entsprechenden Chipträgeroberseiten des Bauteilträgers kann ein Verdrahten der Halbleiterchips mit entsprechenden Außenkontaktstrukturen des Bauteilträgers und ein Verpacken der Halbleiterchips in den Bauteilpositionen des Bauteilträgers zu elektronischen Bauteilen erfolgen, so dass als abschließender Verfahrensschritt zur Herstellung von elektronischen Bauteilen der Bauteilträger lediglich noch in einzelne elektronische Bauteile aufzutrennen ist.
  • Dieses Verfahren hat den Vorteil, dass elektronische Bauteile entstehen, die selbst bei Verschiebungen der Halbleiterchips gegenüber dem Trägermaterial durch thermische Belastungen ein elektrischer Kontakt zum Trägermaterial nicht gestört wird, da eine Lateralverschiebung zwischen den magnetischen Schichten jederzeit möglich ist, ohne den Anpressdruck zwischen den magnetischen Schichten zu vermindern oder den Kontaktwiderstand zu erhöhen. Somit entsteht ein elektronisches Bauteil, dessen Funktionalität durch thermische Belastungen nicht beeinträchtigt wird.
  • Zusammenfassend ist festzustellen, dass zum Verbinden des Halbleiterchips in einem elektronischen Bauteil mit einem Chipträger gegenwärtig die Technik des Klebens oder des Lötens verwendet wird. Diese Verbindung ist in allen Richtungen starr, was zur Folge hat, dass die Haftkraft zwischen Träger und Chip schlagartig nachlässt, sobald eine kritische Spannung im Material überschritten wird. Es entsteht ein Spalt, in dem sich Feuchte ansammeln kann, was zum Ausfall des Bauteils führt. Ferner neigen selbst die Klebstoffe zwischen Halbleiterchip und Chipträger zur Aufnahme von Feuchtigkeit, was die Funktionalität eines elektronischen Bauteils beeinträchtigen kann.
  • Bisher wurde deshalb versucht, die Stabilität dieser starren Verbindung in allen drei Raumrichtungen zwischen Träger und Chip zu erhöhen, damit derartige Risse nicht auftreten. Jedoch kann die prinzipielle Anfälligkeit gegen Mikrorisse bei derartigen elektronischen Bauteilen mit einem Halbleiterchip, der Starr auf einem Chipträger fixiert ist, nicht ausgeschlossen werden.
  • Mit der vorliegenden Erfindung wird eine Verbindung realisiert, die eine Lateralverschiebung der Verbindungspartner aus Halbleiterchip und Chipträger zulässt, ohne dass die transversale Verbindungskraft nachlässt. Somit wird aufgrund der vorliegenden Erfindung eine hohe Haftkraft zwischen beiden Verbindungspartnern auch aufrecht erhalten, selbst wenn sich die Verbindungspartner gegeneinander lateral verschieben. Dabei dient der Chipträger des Bauteilträgers als Montagefläche für eine mit einer magnetischen Schicht beschichteten Rückseite des Halbleiterchips. Lediglich einer der beiden Kontaktpartner muss dabei permanentmagnetisch sein, also ein Magnetfeld aktiv erzeugen. Es genügt somit, wenn jeweils der andere Partner magnetisierbar ist.
  • Wird der Halbleiterchip mit einer derartigen magnetischen Schicht in Kontakt zu einem Chipträger mit permanentmagnetischer Schicht gebracht, so werden beide Komponenten aufeinan der fixiert. Durch Feinstrukturierung der Magnetbereiche kann auch eine Selbstzentrierung des Halbleiterchips auf dem Chipträger erreicht werden.
  • Die Erfindung wird nun anhand der beiliegenden 1 näher erläutert.
    •
  • 1 zeigt einen prinzipiellen Querschnitt durch einen Halbleiterchip 1 auf einem Halbleiterchipträger 4. Der Halbleiterchip 1 hat eine Chipoberseite mit einer integrierten Schaltung, deren Kontaktflächen 9 über Bondverbindungen 10 mit nicht gezeigten Außenkontakten des elektronischen Bauteils verbunden sind. Eine Chiprückseite 3 weist eine magnetische Schicht 7 auf. Der Halbleiterchip 1 ist auf einem Chipträger 4 angeordnet, der seinerseits eine Rückseite 6 und eine Oberseite 5 aufweist. Auf der Oberseite 5 des Chipträgers 4 ist eine permanentmagnetische Schicht 8 angeordnet, welche derart magnetisiert ist, dass die magnetische Schicht 7 auf der Chiprückseite 3 des Halbleiterchips 1 von der permanentmagnetischen Schicht 8 angezogen und auf der Trägeroberseite 5 des Chipträgers 4 fixiert wird.
  • Wenn beide magnetischen Schichten 7 und 8 strukturierte permanentmagnetische Bereiche aufweisen und diese radialsymmetrisch oder konzentrisch strukturiert sind, so wird der Halbleiterchip 1 automatisch auf dem Chipträger 4 in vorbestimmter Weise ausgerichtet, zentriert und fixiert.
    • 1
    Halbleiterchip
    2
    Chipoberseite
    3
    Chiprückseite
    4
    Chipträger
    5
    Trägeroberseite
    6
    Trägerrückseite
    7
    magnetische Schicht auf Chiprückseite
    8
    magnetische Schicht auf Trägeroberseite
    9
    Kontaktflächen
    10
    Bondverbindungen

Claims (12)

  1. Elektronisches Bauteil das folgende Merkmale aufweist: – einen Halbleiterchip (1) mit einer eine integrierte Schaltung aufweisenden Chipoberseite (2) und mit einer Chiprückseite (3) – einen Chipträger (4) mit einer den Halbleiterchip (1) tragenden Trägeroberseite (5) und mit einer Trägerrückseite (6), und wobei die Chiprückseite (3) und die Trägeroberseite (5) jeweils eine magnetische Schicht (7, 8) aufweisen und mindestens eine der beiden Schichten (7, 8) permanentmagnetisch ist.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die magnetische Schicht (7) auf der Chiprückseite (3) und die magnetische Schicht (8) auf der Trägeroberseite (5) permanentmagnetische Strukturen aufweisen, die radialsymmetrisch angeordnet sind und eine abwechselnde Polarität aufweisen.
  3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die magnetische Schicht (7) auf der Chiprückseite (3) und die magnetische Schicht (8) auf der Trägeroberseite (5) permanentmagnetische Strukturen aufweisen, die konzentrisch angeordnet sind und eine abwechselnde Polarität aufweisen.
  4. Halbleiterwafer, der folgende Merkmale aufweist: – in Zeilen und Spalten angeordnete Halbleiterchippositionen, – eine Waferoberseite mit integrierten Schaltungen in den Halbleiterchippositionen, – eine Waferrückseite mit einer magnetischen Schicht.
  5. Halbleiterwafer nach Anspruch 4, dadurch gekennzeichnet, dass die magnetische Schicht permanentmagnetisch ist.
  6. Halbleiterwafer nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass die magnetische Schicht in den Halbleiterchippositionen strukturiert ist, wobei Bereiche unterschiedlicher Polung radialsymmetrisch und/oder konzentrisch angeordnet sind.
  7. Bauteilträger, der in Zeilen und Spalten angeordnete Bauteilpositionen aufweist, wobei die Bauteilpositionen Chipträger mit Chipträgeroberseiten und Chipträgerrückseiten aufweisen, und wobei die Chipträgeroberseiten eine magnetische Schicht aufweisen, und wobei die magnetische Schicht eine permanentmagnetische Struktur aufweist.
  8. Verfahren zur Herstellung eines Halbleiterwafers mit mehreren Halbleiterchippositionen für mehrere elektronischen Bauteile, wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen und mit einer Waferoberseite und einer Waferrückseite, – Aufbringen einer magnetischen Schicht auf die Waferrückseite, – Strukturieren der magnetischen Schicht in den Halbleiterchippositionen, – Magnetisieren der strukturierten magnetischen Schicht in unterschiedlich gepolte permanentmagnetische Bereiche.
  9. Verfahren zur Herstellung eines Bauteilträgers mit mehreren Bauteilpositionen für mehrere elektronischen Bauteile, wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines Bauteilträgerohlings mit in Zeilen und Spalten angeordneten Bauteilpositionen, einer Bauteilträgeroberseite und einer Bauteilträgeroberseite – Aufbringen einer magnetischen Schicht auf die Bauteilträgerrückseite, – Strukturieren der magnetischen Schicht in den Bauteilpositionen, – Magnetisieren der strukturierten magnetischen Schicht in unterschiedlich gepolte permanentmagnetische Bereiche.
  10. Verfahren zur Herstellung von elektronischen Bauteilen mit Halbleiterchips, – Bereitstellen eines Halbleiterwafers nach Anspruch 8, – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips, – Bereitstellen eines Bauteilträgers nach Anspruch 9 Aufbringen der Halbleiterchips (1) mit ihren magnetischen Schichten (7) ihrer Rückseiten (3) auf die permanentmagnetische Schicht (8) der Trägeroberseite (5) in den Bauteilpositionen, – Verdrahten der Halbleiterchips (1) mit entsprechenden Außenkontaktstrukturen und Verpacken der Halbleiterchips (1) in den Bauteilpositionen zu elektronischen Bauteilen, – Auftrennen der Bauteilpositionen des Bauteilträgers in einzelne elektronische Bauteile.
  11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die magnetische Schicht in den Halbleiterchippositionen und/oder auf dem Bauteilträger in den Bauteilpositionen strukturiert wird und die strukturierte magnetische Schicht in unterschiedlich gepolte permanentmagnetische Bereiche magnetisiert wird.
  12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die magnetische Schicht in den Bauteilpositionen strukturiert wird und die strukturierte magnetische Schicht in unterschiedlich gepolte permanentmagnetische Bereiche magnetisiert wird.
DE10325541A 2003-06-04 2003-06-04 Elektronisches Bauteil, sowie Halbleiterwafer und Bauteilträger zur Herstellung des Bauteils Ceased DE10325541A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10325541A DE10325541A1 (de) 2003-06-04 2003-06-04 Elektronisches Bauteil, sowie Halbleiterwafer und Bauteilträger zur Herstellung des Bauteils
EP04738559A EP1629530A1 (de) 2003-06-04 2004-05-26 Elektronisches bauteil sowie halbleiterwafer und bauteilträger zur herstellung des bauteils
PCT/DE2004/001090 WO2004109792A1 (de) 2003-06-04 2004-05-26 Elektronisches bauteil sowie halbleiterwafer und bauteilträger zur herstellung des bauteils
US11/291,072 US7397111B2 (en) 2003-06-04 2005-12-01 Semiconductor wafer, an electronic component, and a component carrier for producing the electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10325541A DE10325541A1 (de) 2003-06-04 2003-06-04 Elektronisches Bauteil, sowie Halbleiterwafer und Bauteilträger zur Herstellung des Bauteils

Publications (1)

Publication Number Publication Date
DE10325541A1 true DE10325541A1 (de) 2005-01-13

Family

ID=33494855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10325541A Ceased DE10325541A1 (de) 2003-06-04 2003-06-04 Elektronisches Bauteil, sowie Halbleiterwafer und Bauteilträger zur Herstellung des Bauteils

Country Status (4)

Country Link
US (1) US7397111B2 (de)
EP (1) EP1629530A1 (de)
DE (1) DE10325541A1 (de)
WO (1) WO2004109792A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005022780B4 (de) * 2005-05-12 2017-12-28 Infineon Technologies Ag Halbleiterchips für Tag-Anwendungen und Verfahren zur Packung von Halbleiterchips
US7687923B2 (en) * 2007-08-08 2010-03-30 Advanced Chip Engineering Technology Inc. Semiconductor device package having a back side protective scheme
US8559139B2 (en) 2007-12-14 2013-10-15 Intel Mobile Communications GmbH Sensor module and method for manufacturing a sensor module
US8080993B2 (en) * 2008-03-27 2011-12-20 Infineon Technologies Ag Sensor module with mold encapsulation for applying a bias magnetic field
US8119427B1 (en) * 2011-01-06 2012-02-21 Chi Mei Lighting Technology Corporation Light emitting diode die-bonding with magnetic field
CN102683541A (zh) * 2011-03-11 2012-09-19 新世纪光电股份有限公司 以磁力固晶的发光二极管封装组件
KR101829395B1 (ko) 2011-09-01 2018-02-20 삼성전자주식회사 표시장치
CN103730438A (zh) * 2013-11-26 2014-04-16 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
CN115121508A (zh) * 2022-07-19 2022-09-30 深圳市诺泰芯装备有限公司 一种转塔式高温分选设备及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695795A (en) * 1983-12-28 1987-09-22 Sony Corporation Rotation sensor with co-planar velocity and position responsive elements
JPS63208226A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd マルチチツプモジユ−ルの製造方法
US5561265A (en) * 1993-03-24 1996-10-01 Northern Telecom Limited Integrated circuit packaging
DE19528062A1 (de) * 1995-07-31 1997-02-06 Kohler Gerd Dipl Ing Tu Lösbare elektrische Verbindung
US20020030249A1 (en) * 2000-04-04 2002-03-14 Shigeyoshi Yoshida Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612955A (en) * 1969-01-21 1971-10-12 Bell Telephone Labor Inc Circuit board containing magnetic means for positioning devices
US3963489A (en) * 1975-04-30 1976-06-15 Western Electric Company, Inc. Method of precisely aligning pattern-defining masks
JPS5996741A (ja) * 1982-11-25 1984-06-04 Nec Home Electronics Ltd 半導体装置の製造方法
JPH04211998A (ja) * 1990-02-14 1992-08-03 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造装置
JP2002057433A (ja) * 2000-08-08 2002-02-22 Rohm Co Ltd チップ型電子部品及びこれを用いた実装構造
US6759248B2 (en) * 2001-09-28 2004-07-06 Motorola, Inc. Semiconductor wafer identification
DE10344756A1 (de) 2003-09-25 2005-05-12 Micronas Gmbh Verfahren und Schaltungsanordnung zum Entscheiden eines Symbols im komplexen Phasenraum eines Quadraturmodulationsverfahrens

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695795A (en) * 1983-12-28 1987-09-22 Sony Corporation Rotation sensor with co-planar velocity and position responsive elements
JPS63208226A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd マルチチツプモジユ−ルの製造方法
US5561265A (en) * 1993-03-24 1996-10-01 Northern Telecom Limited Integrated circuit packaging
DE19528062A1 (de) * 1995-07-31 1997-02-06 Kohler Gerd Dipl Ing Tu Lösbare elektrische Verbindung
US20020030249A1 (en) * 2000-04-04 2002-03-14 Shigeyoshi Yoshida Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing the same

Also Published As

Publication number Publication date
EP1629530A1 (de) 2006-03-01
WO2004109792A1 (de) 2004-12-16
US20060131712A1 (en) 2006-06-22
US7397111B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
DE69533336T2 (de) Testkarte und ihre anwendung
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE102008052029A1 (de) Halbleitermodul mit Schaltbauteilen und Treiberelektronik
EP3081056A1 (de) Verfahren zum einbetten einer komponente in eine leiterplatte
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102008050063B4 (de) Chipinduktionsspule und verfahren zum herstellen einer halbleiterchipinduktionsspule
DE10100282A1 (de) Integrierter elektrischer Transformator
DE10325541A1 (de) Elektronisches Bauteil, sowie Halbleiterwafer und Bauteilträger zur Herstellung des Bauteils
EP1518267A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE102006003931B3 (de) Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
WO1996002042A1 (de) Trägerelement zum einbau in chipkarten oder anderen datenträgerkarten
WO2000041241A1 (de) Vertikal integrierte halbleiteranordnung
DE102013103351A1 (de) Elektronikmodul
WO1996020500A1 (de) Chipkontaktierungsverfahren
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE4113034A1 (de) System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern
EP1425765B1 (de) Magnetisches bauelement
DE102007002807B4 (de) Chipanordnung
DE19528062C2 (de) Lösbare elektrische Verbindung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection