KR20020001417A - 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법 - Google Patents

선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR20020001417A
KR20020001417A KR1020000036130A KR20000036130A KR20020001417A KR 20020001417 A KR20020001417 A KR 20020001417A KR 1020000036130 A KR1020000036130 A KR 1020000036130A KR 20000036130 A KR20000036130 A KR 20000036130A KR 20020001417 A KR20020001417 A KR 20020001417A
Authority
KR
South Korea
Prior art keywords
contact plug
forming
contact
film
plug
Prior art date
Application number
KR1020000036130A
Other languages
English (en)
Other versions
KR100372640B1 (ko
Inventor
정우석
신동석
김봉수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0036130A priority Critical patent/KR100372640B1/ko
Publication of KR20020001417A publication Critical patent/KR20020001417A/ko
Application granted granted Critical
Publication of KR100372640B1 publication Critical patent/KR100372640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 0.15㎛ 이하의 디자인 룰을 갖는 반도체 소자에서의 콘택 플러그 형성방법을 개시한다. 개시된 본 발명의 콘택 플러그 형성방법은 층간절연막을 BPSG막으로 형성하며, 그리고, 콘택 플러그용 도전막을 선택적 에피택셜 성장에 의한 단결정 실리콘막으로 형성하는 것을 특징으로 한다. 이때, 상기 BPSG막의 형성시, 보론을 함유한 컴파운드의 상대적 양이 15∼25, 그리고, 인을 함유한 컴파운드의 상대적 양이 5∼10 정도가 되도록 한다. 또한, 상기 콘택 플러그용 단결정 실리콘막은 LPCVD 방식으로 성장시키며, 그리고, 인-시튜 도핑 방식으로 성장시킨다. 게다가, 상기 콘택 플러그용 단결정 실리콘막을 형성하기 위한 선택적 에피택셜 성장 동안, 상기 BPSG막에서의 인(P)이 상기 단결정 실리콘막으로 외방-확산되는 것에 의해서 상기 단결정 실리콘막에서의 도핑 농도가 향상되도록 한다.

Description

선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법{METHOD FOR FORMING CONTACT PLUG USING SELECTIVE EPITAXIAL GROWTH}
본 발명은 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법에 관한 것으로, 보다 상세하게는, 도핑 농도를 원하는 수준까지 높일 수 있는 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법에 관한 것이다.
고집적 반도체 소자를 구현함에 있어서, 패턴의 임계 치수를 낮추는 것이 무엇보다 우선적으로 이루어져야 하지만, 이에 수반해서, 하부 패턴과 상부 패턴간의 안정적인 콘택도 확보되어야만 한다. 이것은 패턴의 미세화가 달성되더라도, 하부 패턴과 상부 패턴간의 안정적인 콘택이 이루어지지 않거나, 또는, 그들간의 콘택 저항이 증가되면, 소자의 신뢰성 및 고속 구동을 얻지 못하기 때문이다.
이에 따라, 고집적 반도체 소자, 예를들어, 256M급 이상의 메모리 소자의 제조시에는 하부 패턴과 상부 패턴간의 안정적인 콘택을 확보하기 위해서 자기정렬콘택(Self Aligned Contact) 기술이 적용되고 있다.
상기 자기정렬콘택 기술은 하부 패턴과 상부 패턴간의 안정적인 콘택을 확보하기 위한 기술로서, 통상의 콘택 기술이 특정 영역에만 하부 패턴을 노출시키는 콘택홀을 형성한 후, 상기 콘택홀 내에 도전막, 예컨데, 비정질 실리콘막을 매립시켜 콘택 플러그를 형성하고, 그런다음, 상기 콘택 플러그와 콘택되게 상부 패턴을 형성하는 방식으로 진행되는 반면, 상기 자기정렬콘택 기술은 콘택홀을 소정 개의 워드라인들 및 이들 사이의 실리콘 기판 부분을 동시에 노출시키도록 형성한 후, 상기 콘택홀이 매립되도록 비정질 실리콘의 증착 및 연마 공정을 순차로 수행하여 콘택 플러그들을 형성하고, 그런다음, 상기 콘택 플러그들과 각각 콘택되게 상부 패턴을 형성하는 방식으로 진행된다.
그런데, 자기정렬콘택 기술이 적용된 고집적 반도체 소자는 하부 패턴과 상부 패턴간의 안정적인 콘택은 확보되지만, 콘택 사이즈의 감소에 기인하여 콘택 저항이 증가되는 문제는 해결되지 못하며, 그래서, 고속 구동이 확보되지 못한다. 이것은 상기 비정질 실리콘과 단결정 실리콘으로 이루어진 실리콘 기판간의 계면 불일치, 또는, 제거되지 않고 잔류된 산화막의 영향에 의한 것이다.
따라서, 콘택 사이즈의 감소에 기인된 콘택 저항의 증가 문제를 해결하기 위해서, 선택적 에피택셜 성장(Selective Epitaxial Growth : 이하, SEG)에 의한 단결정 실리콘막을 플러그용 도전막으로 이용하는 기술이 제안되었다.
이러한 SEG를 이용한 기술은, 이미, DRAM과 같은 메모리 소자에서의 소자분리공정에 적용되고 있으며, 최근에는 얕은 접합 깊이의 소오스/드레인 영역 형성에 적용되고 있고, 특히, 콘택 플러그 형성에 대한 기술로서 확장되고 있다.
그러나, 종래의 SEG를 이용한 콘택 플러그 형성방법은, 기본적으로, 단결정 실리콘으로 이루어진 실리콘 기판 상에 단결정 실리콘막을 성장시키는 것이므로, 상기 실리콘 기판과 SEG 기술에 의한 단결정 실리콘막(이하, SEG 플러그라 칭함)간의 콘택 저항이 존재하지 않는 것에 기인해서 콘택 저항의 문제는 해결할 수 있지만, 상기 SEG 플러그를 성장시키는 동안에 인-시튜(in-situ) 방식으로 불순물의 도핑을 행할 경우에는 원하는 수준의 도핑 농도를 얻을 수 없기 때문에, 그 벌크 저항의 감소가 원하는 정도로 이루어지지 못하며, 그래서, 비정질 실리콘 재질의 콘택 플러그를 SEG 플러그로 대체하는데 어려움이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, SEG를 이용하여 콘택 플러그를 형성하되, 소망하는 수준으로 도핑 농도를 높일 수 있는 SEG를 이용한 콘택 플러그 형성방법을 제공하는데, 그 목적이 있다.
도 1은 BPSG에서의 보론과 인이 선택적 에피택셜 성장 공정에 의해서 외방-확산되는 양상을 SIMS 프로파일로 분석한 그래프.
도 2는 BPSG의 종류에 따른 인의 확산 경향을 보여주는 그래프.
상기와 같은 목적을 달성하기 위한 본 발명의 SEG를 이용한 콘택 플러그 형성방법은, 수 개의 워드라인들이 형성된 실리콘 기판 상에 층간절연막을 형성하는 제1공정과, 상기 층간절연막을 식각하여 소정 개의 워드라인들 및 이들 사이의 실리콘 기판 영역을 동시에 노출시키는 콘택홀을 형성하는 제2공정과, 상기 콘택홀이 매립되도록 콘택 플러그용 도전막을 형성하는 제3공정, 및 상기 도전막을 연마하는제4공정으로 구성되는 0.15㎛ 이하의 디자인 룰을 갖는 반도체 소자에서의 콘택 플러그 형성방법으로서, 상기 층간절연막은 BPSG막으로 형성하며, 상기 콘택 플러그용 도전막은 SEG를 이용한 단결정 실리콘막으로 형성하는 것을 특징으로 한다.
여기서, 상기 BPSG막은 보론을 함유한 컴파운드의 상대적 양이 15∼25, 그리고, 인을 함유한 컴파운드의 상대적 양이 5∼10 정도가 되도록 하며, 780∼850℃에서 20∼30분간 플로우시켜 형성하는 것을 특징으로 한다.
또한, 상기 선택적 에피택셜 성장을 이용한 단결정 실리콘막의 형성 전, 습식 세정 및 건식 세정을 차례로 행하는 것을 특징으로 하며, 상기 습식 세정은 황산(H2SO4) 베이스 용액에 디핑시키는 1차 세정 및 불산(HF) 베이스 용액에 연이어서 디핑시키는 2차 세정을 포함하여 이루어지고, 상기 건식 세정은 챔버 내에 장입시킨 후, 인-시튜 방식으로 950℃까지 상승시켰다가 SEG 온도까지 하강시키는 급속열처리 방식, 또는, 850∼900℃ 부근에서 일정 시간 동안 유지시키는 방식 중에서 선택되는 하나로 행해진다.
게다가, 상기 콘택 플러그용 단결정 실리콘막은 SiCl2H2는 0.1∼2slm, HCl은 0∼3slm, 그리고, H2는 10∼150slm의 속도로 플로우시키고, 챔버의 압력은 20∼ 250torr 정도, 온도는 830∼930℃ 정도로 유지시키는 LPCVD 방식으로 성장시키는 것을 특징으로 하며, 아울러, 인-시튜 도핑 방식으로 성장시키는 것을 특징으로 하고, 상기 인-시튜 도핑은 PH3를 500∼2,500sccm 정도 흘려주는 것에 의해서 그 도핑레벨이 5×1019원자/cc 이상이 되도록 한다.
또한, 상기 콘택 플러그용 단결정 실리콘막은, 초기 성장 단계시, 비도핑 상태로 성장시키는 것을 특징으로 하며, 상기 콘택 플러그용 단결정 실리콘막의 성장 후, 850∼900℃ 및 90∼110 torr의 압력에서 3∼30분간 어닐링을 행하는 것을 특징으로 한다.
본 발명에 따르면, 층간절연막으로서 BPSG막을 이용하는 것에 기인해서, SEG 플러그 형성 공정 동안에 상기 BPSG막에 함유된 인(P)이 상기 SEG 플러그로 외방-확산되도록 할 수 있으며, 그래서, 상기 SEG 플러그에서의 도핑 농도를 원하는 수준으로 높일 수 있다.
(실시예)
본 발명의 실시예에 따른 콘택 플러그 형성방법은, 도시되지는 않았으나, 다음과 같은 순으로 진행한다.
우선, 0.15㎛급 이하의 디자인 룰을 갖는 DRAM과 같은 메모리 소자를 제조함에 있어서, 상면에 수 개의 워드라인들이 형성된 실리콘 기판 상부에 층간절연막으로서 BPSG막을 증착한다. 이때, 상기 BPSG막의 증착은 780∼850℃에서 20∼30분간 실시하되, 보론을 함유한 컴파운드(Tetra Methyl Boron : 이하, TMB)와, 인을 함유한 컴파운드(Tetra Methyl Phosphorus : 이하, TMP)의 상대적 비율을 각각 15∼25, 5∼10 정도로 한다. 또한, 상기 BPSG막의 증착시, TMB의 상대적 양을 증가시켜서, 콘택 사이즈의 감소에 따른 BPSG막의 플로우 특성을 향상시킨다.
그 다음, 상기 BPSG막을 패터닝하여 수 개의 워드라인들과 그들 사이의 실리콘 기판 부분을 동시에 노출시키는 콘택홀을 형성한다. 그런다음, SEG 플러그를 형성하기 전, 상기 콘택홀에 대한 세정을 행한다. 여기서, 상기 세정은 콘택홀 내에 잔류된 두꺼운 산화막 및 유기물질을 제거하기 위한 습식 세정과, 콘택홀 저면의 기판 표면에 발생된 박막의 자연산화막을 제거하기 위한 건식 세정을 포함한다.
상기 습식 세정은 실리콘 기판, 즉, 웨이퍼를 40∼50:1의 황산(H2SO4) 베이스 (base) 용액에 10분 정도 딥핑(dipping)시키는 1차 세정과, 상기 1차 세정된 웨이퍼를 연이어서 50∼100:1의 불산(HF) 베이스 용액에 10∼30초 동안 딥핑시키는 2차 세정으로 구성된다.
상기 건식 세정은 상기 습식 세정이 완료된 웨이퍼를 LPCVD 챔버 내에 장입시킨 후, 상기 챔버 내에서 인-시튜 방식으로 행해지며, 이때, 상기 건식 세정은 웨이퍼의 온도를 950℃까지 순간적으로 온도를 상승시켰다가 SEG 성장 온도까지 하강시키는 급속열처리 방식, 또는, 웨이퍼의 온도를 850∼900℃ 부근에서 일정 시간 동안 유지시키는 방식 중에서 선택되는 하나의 방식으로 행하며, 상기 방식들은 모두 H2분위기에서 행한다.
계속해서, 세정이 완료된 상기 결과물에 대해서, SEG 공정을 통해 상기 콘택홀 내에 SEG 플러그를 성장시킨다. 이때, 상기 SEG 플러그는 LPCVD 방식으로 성장시키며, 공정 가스인 DCS(Diclorosilane,SiCl2H2)는 0.1∼2slm, HCl은 0∼3slm, 그리고, H2는 10∼150slm의 속도로 플로우시키고, 챔버의 압력은 20∼250torr 정도,온도는 830∼930℃ 정도로 유지시킨다.
또한, 본 발명은 SEG 플러그의 벌크 저항을 낮추기 위해서, 상기 SEG 플러그를 성장 동안, 챔버 내에 PH3가스를 500∼2,500sccm 정도 흘려주어는 것에 의해서 인-시튜 방식으로 상기 SEG 플러그에 인(P)을 도핑시켜, 상기 SEG 플러그에서의 도핑 레벨이 5×1019원자/cc 이상이 되도록 한다.
여기서, 상기 SEG 플러그의 성장 동안, 열에 의해서 상기 층간절연막의 재질인 BPSG막으로부터 상기 SEG 플러그로 인(P)의 외방-확산이 초래되고, 그래서, 상기 SEG 플러그에의 추가 도핑이 행해진다. 따라서, 최종적으로 얻게 되는 SEG 플러그는 전술한 인-시튜 방식의 인(P)의 도핑 이외에, 상기 BPSG막으로부터의 인(P)의 추가 도핑이 이루어지는 바, 그 도핑 농도가 실리콘 내의 고용한(solubility limit)까지 확산되며, 그 결과, 상기 SEG 플러그의 콘택 저항은 물론 벌크 저항도 충분히 낮아진다. 이때, BPSG막에 함유된 보론(B)의 확산은 억제된다.
한편, 상기 SEG 플러그가 인-시튜 도핑 방식으로 성장될 경우, 초기 단계에서의 상기 SEG 플러그의 성장시, 도핑 가스인 PH3가스 및 상기 BPSG막으로부터의 인(P)이 콘택홀의 저면 아래, 즉, 실리콘 기판의 접합 영역으로 확산되는 것에 의해서, 상기 접합 영역에서의 전기적 특성을 저하시킬 수 있다.
따라서, 상기한 결함의 발생을 방지하기 위해서, 본 발명은 상기 SEG 플러그의 소정 두께까지는 도핑되지 않은 상태로 성장시키며, 그 이후에는 인-시튜 도핑 방식으로 성장시킨다. 이때, 비도핑 상태의 SEG 플러그의 성장은 도핑 SEG 플러그에 비해 그 성장 속도를 대략 2배 정도 증가시킬 수 있으며, 공정 온도가 낮을수록 압력도 낮추어 수행하는 것이 바람직하다. 또한, 이 방법은 SEG 플러그의 성장 시간을 줄이는 것에 의해서 보론의 표면 확산을 막을 수 있다.
여기서, 상기 방식이 적용된 경우, BPSG막에서의 인(P)의 외방-확산의 정도를 인위적으로 조절하기 위해서, SEG 플러그의 성장 후에는 850∼900℃, 90∼110torr의 압력 및 수소, 질소 또는 아르곤 분위기에서 3∼30분 정도 어닐링을 행한다.
이후, 상기 SEG 플러그에 대한 연마 공정을 수행하는 것에 의해서, 최종적으로 SEG 플러그의 형성을 완료한다.
도 1은 BPSG에서의 보론(B)과 인(P)이 선택적 에피택셜 성장 공정에 의해서 외방-확산되는 양상을 SIMS 프로파일로 분석한 그래프이다.
상기 도 1로부터, 인-시튜 도핑 SEG 플러그에서의 자체적인 인(P)의 농도는 대략 5×1019원자/cc 정도임을 알 수 있고, 이때의 면저항값은 대략 108Ω/? 정도임을 알 수 있다. 이때, SEG 플러그의 두께는 1,800Å 정도이다. 또한, 상기 도 1로부터 SEG의 온도가 증가됨에 따라 인(P)의 확산이 활성화되는 것에 의해서 면 저항이 50% 가량 감소되었음을 알 수 있으며, 또한, 확산 길이도 500Å 이상이 되어 SEG 플러그에서의 도핑 농도가 향상되었음을 알 수 있다.
반면, BPSG막에서의 보론(B)은 실리콘 보다 산화막에서의 고용한이 높기 때문에 외방-확산이 억제됨을 알 수 있다.
도 2는 BPSG의 종류에 따른 인(P)의 확산 경향이 상이하게 되는 현상을 보여주는 그래프이다. 여기서, SEG 공정은 900℃에서 진행된 것이며, SEG 플러그의 두께는 2,500Å 정도이다.
상기 도 2로부터, TMB:TMP의 비율이 20:9인 BPSG막(A)에서의 인(P)의 외방-확산이 가장 활발하게 이루어진 것을 알 수 있으며, 면 저항은 거의 50% 정도 감소되었음을 알 수 있다. 반면, TMB:TMP의 비율이 16:6, 또는, 0:20인 BPSG막의 경우는 면 저항이 30% 정도 감소된 것을 알 수 있다. 이것은 BPSG막에서의 TMP의 상대적 양의 증가된 경우 보다는 TMB의 상대적 양이 증가된 경우가 인(P)의 외방-확산이 활발하다는 것을 의미한다.
따라서, BPSG막의 TMB의 상대적 양을 증가시키는 것에 의해서 인(P)의 외방-확산을 향상시킬 수 있는 바, SEG 플러그에서의 도핑 농도의 증가는 BPSG막에서의 TMB의 상대적 양을 증가시키는 것에 의해서 얻을 수 있다.
이상에서와 같이, 본 발명은 SEG 공정을 통해 콘택 플러그를 형성하되, 층간절연막으로서 BPSG막을 이용하고, 이때, 상기 BPSG막에서의 TMB의 상대적 양을 증가시킴으로써, 상기 콘택 플러그에서의 인(P)의 도핑 농도를 원하는 수준까지 높일 수 있다.
따라서, 콘택 사이즈의 감소에 따른 콘택 플러그의 콘택 저항 및 벌크 저항을 낮출 수 있으며, 그래서, 고집적 소자의 제조에 상기한 SEG 기술을 유용하게 적용할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (11)

  1. 수 개의 워드라인들이 형성된 실리콘 기판 상에 층간절연막을 형성하는 제1공정과, 상기 층간절연막을 식각하여 소정 개의 워드라인들 및 이들 사이의 실리콘 기판 영역을 동시에 노출시키는 콘택홀을 형성하는 제2공정과, 상기 콘택홀이 매립되도록 콘택 플러그용 도전막을 형성하는 제3공정, 및 상기 도전막을 연마하는 제4공정으로 구성되는 0.15㎛ 이하의 디자인 룰을 갖는 반도체 소자에서의 콘택 플러그 형성방법으로서,
    상기 층간절연막은 BPSG막으로 형성하며,
    상기 콘택 플러그용 도전막은 선택적 에피택셜 성장을 이용한 단결정 실리콘막으로 형성하는 것을 특징으로 하는 콘택 플러그 형성방법.
  2. 제 1 항에 있어서, 상기 BPSG막은, 보론을 함유한 컴파운드(Tetra Methyl Boron : 이하, TMB)의 상대적 양은 15∼25, 그리고, 인을 함유한 컴파운드(Tetra Methyl Phosphorus : 이하, TMP)의 상대적 양은 5∼10 정도로 하고, 780∼850℃에서 20∼30분간 플로우시켜 형성하는 것을 특징으로 하는 콘택 플러그 형성방법.
  3. 제 1 항에 있어서, 상기 선택적 에피택셜 성장을 이용한 단결정 실리콘막의 형성 전, 습식 세정 및 건식 세정을 차례로 행하는 것을 특징으로 하는 콘택 플러그 형성방법.
  4. 제 3 항에 있어서, 상기 습식 세정은, 황산(H2SO4) 베이스 용액에 디핑시키는 1차 세정과, 상기 1차 세정된 결과물을 불산(HF) 베이스 용액에 디핑시키는 2차 세정을 포함하여 이루어지는 것을 특징으로 하는 콘택 플러그 형성방법.
  5. 제 3 항에 있어서, 상기 건식 세정은,
    챔버 내에 장입시킨 후, H2분위기에서 인-시튜 방식으로 950℃까지 상승시켰다가 선택적 에피택셜 성장 온도까지 하강시키는 급속열처리 방식, 또는, 850∼900℃ 부근에서 일정 시간 동안 유지시키는 방식 중에서 선택되는 하나로 행하는 것을 특징으로 하는 콘택 플러그 형성방법.
  6. 제 1 항에 있어서, 상기 콘택 플러그용 단결정 실리콘막은,
    공정 가스인 DCS(Diclorosilane,SiCl2H2)는 0.1∼2slm, HCl은 0∼3slm, 그리고, H2는 10∼150slm의 속도로 플로우시키고, 챔버의 압력은 20∼250torr 정도, 온도는 830∼930℃ 정도로 유지시키는 LPCVD 방식으로 성장시키는 것을 특징으로 하는 콘택 플러그 형성방법.
  7. 제 6 항에 있어서, 상기 콘택 플러그용 단결정 실리콘막은, 인-시튜 도핑 방식으로 성장시키는 것을 특징으로 하는 콘택 플러그 형성방법.
  8. 제 7 항에 있어서, 상기 인-시튜 도핑은 PH3를 500∼2,500sccm 정도 흘려주는 것에 의해서 그 도핑 레벨이 5×1019원자/cc 이상이 되도록 하는 것을 특징으로 하는 콘택 플러그 형성방법.
  9. 제 6 항에 있어서, 상기 콘택 플러그용 단결정 실리콘막은,
    초기 성장 단계시, 비도핑 상태로 성장시키는 것을 특징으로 하는 콘택 플러그 형성방법.
  10. 제 9 항에 있어서, 상기 콘택 플러그용 단결정 실리콘막의 성장 후, 어닐링을 더 행하는 것을 특징으로 하는 콘택 플러그 형성방법.
  11. 제 10 항에 있어서, 상기 어닐링은, 850∼900℃ 및 90∼110 torr의 압력에서 3∼30분간 행하는 것을 특징으로 하는 콘택 플러그 형성방법.
KR10-2000-0036130A 2000-06-28 2000-06-28 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법 KR100372640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0036130A KR100372640B1 (ko) 2000-06-28 2000-06-28 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0036130A KR100372640B1 (ko) 2000-06-28 2000-06-28 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20020001417A true KR20020001417A (ko) 2002-01-09
KR100372640B1 KR100372640B1 (ko) 2003-02-17

Family

ID=19674558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0036130A KR100372640B1 (ko) 2000-06-28 2000-06-28 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100372640B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713387B2 (en) 2002-03-30 2004-03-30 Hynix Semiconductor Inc. Method for forming contact plug in semiconductor device
US7524739B2 (en) 2006-11-27 2009-04-28 S.O.I.Tec Silicon On Insulator Technologies Method of improving a surface of a semiconductor substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128750A (ja) * 1986-11-19 1988-06-01 Toshiba Corp 半導体装置
JPH02157822A (ja) * 1988-12-12 1990-06-18 Matsushita Electric Ind Co Ltd 配向制御膜および配向制御法および液晶表示素子
JPH0330422A (ja) * 1989-06-28 1991-02-08 Toshiba Corp 選択気相成長法
KR100269272B1 (ko) * 1992-06-03 2000-10-16 윤종용 반도체장치의제조방법
JP3213437B2 (ja) * 1993-05-27 2001-10-02 三洋電機株式会社 半導体装置
KR19990051897A (ko) * 1997-12-20 1999-07-05 김영환 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713387B2 (en) 2002-03-30 2004-03-30 Hynix Semiconductor Inc. Method for forming contact plug in semiconductor device
US7524739B2 (en) 2006-11-27 2009-04-28 S.O.I.Tec Silicon On Insulator Technologies Method of improving a surface of a semiconductor substrate

Also Published As

Publication number Publication date
KR100372640B1 (ko) 2003-02-17

Similar Documents

Publication Publication Date Title
KR100449948B1 (ko) 콘택저항을 감소시킨 콘택플러그 형성방법
US7238613B2 (en) Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
US6177696B1 (en) Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices
KR100327596B1 (ko) Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
US20050164469A1 (en) Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches
KR20020008213A (ko) 트렌치 캐패시터를 위한 매립 스트랩 제조 방법
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100517328B1 (ko) 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
US20030068885A1 (en) Method of forming a contact plug for a semiconductor device
KR100372640B1 (ko) 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법
KR100505441B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100407683B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100524802B1 (ko) 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR100335328B1 (ko) 반도체장치 제조방법
KR100548846B1 (ko) 도핑 균일도를 향상시킨 캐패시터의 제조 방법
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
KR20040096341A (ko) 반도체 소자의 제조방법
KR100818074B1 (ko) 반도체 소자의 캐패시터 형성방법
JPH0583173B2 (ko)
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
KR20010061290A (ko) 선택적 에피택셜 성장법을 적용한 반도체소자 제조방법
KR20050002056A (ko) 엠피에스 도핑 효율을 향상시킨 반도체 소자의 캐패시터제조 방법
KR20050003144A (ko) 수소를 이용하여 자연산화막을 제거한 반도체 소자 제조방법
KR20030049568A (ko) 도전 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee