KR100269272B1 - 반도체장치의제조방법 - Google Patents
반도체장치의제조방법 Download PDFInfo
- Publication number
- KR100269272B1 KR100269272B1 KR1019920009622A KR920009622A KR100269272B1 KR 100269272 B1 KR100269272 B1 KR 100269272B1 KR 1019920009622 A KR1019920009622 A KR 1019920009622A KR 920009622 A KR920009622 A KR 920009622A KR 100269272 B1 KR100269272 B1 KR 100269272B1
- Authority
- KR
- South Korea
- Prior art keywords
- bpsg film
- film
- contact hole
- bpsg
- interconnection layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract 10
- 238000005530 etching Methods 0.000 claims description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 9
- 238000009832 plasma treatment Methods 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 19
- 230000008961 swelling Effects 0.000 abstract description 9
- 238000001312 dry etching Methods 0.000 abstract description 7
- 238000001039 wet etching Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 238000004381 surface treatment Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로, 다층배선 구조에서 층간절연막으로 BPSG막을 사용하는 반도체장치의 제조방법에 있어서, 상기 BPSG막에 콘택트 홀 형성을 위한 제1마스크패턴의 형성전에, 상기 BPSG막을 표면처리하는 공정을 구비하는 것을 특징으로 한다.
따라서 본 발명에 의한 층간절연막의 형성방법은, 종래 층간절연막으로 사용되는 고농도의 BPSG막에 발생하던 스웰링현상을 상기 BPSG막의 표면처리를 통해 제거할 수 있게 되어, 저온 BPSG평탄화를 위한 고농도의 BPSG막을 적용할 수 있게 되었다.
Description
제1a도 내지 제1d도는 종래 층간절연막의 형성방법을 나타낸 공정순서도.
제2a도 내지 제2f도는 본 발명에 의한 층간절연막의 형성방법을 나타낸 공정순서도.
본 발명은 반도체장치의 배선 공정에 관한 것으로, 특히 다층배선시 배선층간을 절연시키는 층간절연막의 형성방법에 관한 것이다.
최근 반도체 메모리장치의 초고집적화 경향으로 배선설계가 자유롭고 용이하며, 배선저항 및 전류용량등의 설정을 여유있게 할 수 있는 다층배선기술에 관한 연구가 활발히 진행되고 있다.
다층배선기술에서는 하부배선층의 표면요철로 인한 상부배선층의 단선문제, 배선층간의 단락문제 등을 최소화시키기 위해, 층간절연막으로 BPSG(Boro-Phosphorous Silicate Glass)막과 같이 저온에서 용융되어 유동(flow) 가능한 글래스(glass)를 사용하여 피복력(step coverage)을 향상시키고 있는데, 이러한 층간절연막의 형성공정은 반도체 제조공정이 고집적화 됨에 따라 저온 평탄화 공정이 요구된다. 이에 층간절연막으로 사용되는 상기 BPSG막의 저온 플로우(flow)가 요구되며, 이러한 저온 플로우 특성을 얻기 위해서는 상기 BPSG막내의 인(P) 농도를 높힌 고농도의 BPSG을 사용하게 된다.
제1a도 내지 제1d도는 종래 층간절연막의 형성방법을 나타낸 공정순서도이다.
제1a도는 층간절연막(15) 및 제1마스크패턴(20)의 형성공정을 도시한 것으로, 먼저 소정의 구조물(도면에는 도시되지 않았음), 예컨대 하부배선층등이 형성된 반도체기판(10)상에 상부배선층 및 하부배선층을 절연시켜주기 위한 층간절연막(20), 예컨대 고농도의 인이 포함된 BPSG막을 플로우시킨다. 이어서, 상기 층간절연막(15)에, 상기 상부 및 하부배선층을 연결시켜주기 위한 콘택트 홀을 형성하기 위하여, 마스크물질 예컨대 포토레지스트를 도포하고, 노광 및 현상등의 공정을 거쳐 포토레지스트 패턴, 즉 제1마스크패턴(20)을 형성한다.
제1b도는 콘택트 홀의 형성을 위한 1차 식각공정을 도시한 것으로, 상기 제1마스크패턴(20)을 적용하여 콘택트 홀을 형성하되, 먼저 상기 콘택트 홀의 프로화일(profile)을 개선하기 위하여 MRE(Modify Round Etch) 공정중에 상기 BPSG막(15)에 대한 1차 식각공정으로 건식식각을 2000Å을 실시한다. 여기서, 상기 MRE 공정은 소자의 집적도가 증가하면서 콘택트 홀의 어스펙트 비(aspect ratio)가 증가되어, 기존의 라운드 식각(round etch)에다가 건식식각을 혼합한 개량된 식각방법이다. 즉, 1차로 건식식각을 하고, 라운드 식각을 함으로써 최종적으로 사용하는 콘택트 홀의 깊이를 감소시키는 것이다.
제1c도는 2차 식각공정을 도시한 것으로, 상기 제1b도 공정후 2차 식각공정으로 SBOE(Surface Buffered Oxide Etchant)용액에서 상기 BPSG막(15)을 3000Å정도 습식식각을 실시한다. 상기 습식식각을 실시하면, 상기 제1c도에 도시된 바와 같이, 상기 BPSG막(15)의 측면(side)의 식각율이 매우 빨라서 상기 포토레지스트 패턴(20) 하단부의 BPSG막이 완전히 식각되어 터널링(tunneling) 현상을 보인다. 이때, 상기 포토레지스트가 들뜨는 스웰링(swelling)현상이 나타난다. 이러한 스웰링현상의 주 원인은, 상기 BPSG막내에 고농도로 주입된 인으로 인하여 콘택트 홀 형성을 위한 습식식각시에 깊이 방향으로의 식각속도에 비해 포토레지스트 패턴과 BPSG막 계면에서의 식각속도가 4배정도 빨라져서 발생한다.
제1d도는 콘택트 홀(CH)의 형성공정을 도시한 것으로, 상기 제1c도 공정후 3차 식각공정으로 건식식각공정을 거쳐 상기 MRE공정을 끝내면, 도시된 바와 같은 콘택트 홀(CH)을 얻게 된다.
상술한 바와 같이 종래 층간절연막의 형성방법에서는, 저온 플로우가 가능한 고농도의 BPSG막의 사용으로 인해 상부 및 하부배선층을 연결시켜 주기 위한 콘택트 홀을 습식식각으로 형성할 때, 빠른 습식식각 속도 및 포토레지스트와의 접착력(adhesion) 약화에 의한 막이 부풀어 오르는 스웰링현상이 일어나는 문제점이 발생된다.
따라서 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 스웰링현상을 방지할 수 있는 층간절연막의 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 방법은 다층배선구조에서 층간절연막으로 BPSG막을 사용하는 반도체장치의 제조방법에 있어서, 상기 BPSG막에 콘택트 홀 형성을 위한 제1마스크패턴의 형성전에, 상기 BPSG막을 표면처리하는 공정을 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2a도 내지 제2f도는 본 발명에 의한 층간절연막의 형성방법을 나타낸 공정순서도이다.
제2a도는 층간절연막(15)의 형성공정을 도시한 것으로, 먼저 소정의 구조물(도면에는 도시되지 않았음), 예컨대 하부배선층등이 형성된 반도체기판(10)상에 상부배선층 및 하부배선층을 절연시켜주기 위한 층간절연막(15), 예컨대 고농도의 인이 포함된 BPSG막을 플로우시킨다.
제2b도는 상기 층간절연막(15)의 표면처리공정을 도시한 것으로, 상기 BPSG막(15)의 플로우후 전표면에 대하여 산화질소(N2O) 플라즈마(plasma) 처리, 혹은 아르곤(Ar) 플라즈마처리를 이용한 에치백(etch back) 공정을 실시한다. 이때, 상기 산화질소 플라즈마 처리공정은 압력 2.2torr, 온도 400℃, 및 5리터의 산화질소 플라즈마 가스 분위기하인 반응로에서 상기 BPSG막이 형성된 결과물을 10분정도 표면처리하는 것으로, 이러한 산화질소 플라즈마 처리를 통하여 상기 BPSG막 표면중 불완전한 붕소 혹은 인의 결합 본드(bond)가 상기 산화질소 플라즈마의 산소와 결합하게 하는 것이다. 여기서 상기 산화질소 플라즈마 대신 산소(O2) 플라즈마를 사용할 수도 있다. 또한, 상기 아르곤 플라즈마를 이용한 에치 백 공정은 상기 BPSG막의 표면을 아르곤 원자를 이용하여 표면으로부터 300Å~500Å정도 식각함으로써 이루어진다.
이와 같은 BPSG막이 표면처리는 BPSG막의 표면을 조밀화(density)시키는 효과가 있어, BPSG막 내부에 비해 식각율을 감소시키는 효과가 있다. 즉, 고농도 BPSG막 사용시 나타나는 스웰링현상은 표면에 주입된 인의 농도에 의한 것이기 때문에, 상기 BPSG막의 저온 플로우를 위해 막내에 인의 농도를 증가시키면 BPSG막의 식각율이 증가하고, 더욱이 마스크물질로 사용되는 포토레지스터 도포전에 실시하는 황산(H2SO4) 보일(boil), 즉 프리-클린(pre-clean)공정에서 붕소(B) 이온의 아웃 확산(out diffusion)으로 인해 인 농도의 상대적 비율이 증가하기 때문에, 상기 BPSG막 표면에서 식각율이 가속화된다. 따라서, 상기 BPSG막 표면에서 붕소의 아웃 확산 효과를 보상할 만한 공정이 요구되는데, 이 방법으로 앞서 언급한 BPSG막을 표면처리하여 조밀화시킴으로써 표면과 깊이방향으로의 식각율을 동일화시켜 포토레지스트 패턴의 스웰링현상을 방지할 수 있다.
제2c도는 제1마스크패턴(20)의 형성공정을 도시한 것으로, 상기 표면처리가 된 BPSG막(15')에 상부 및 하부배선층을 연결시켜주기 위한 콘택트 홀을 형성하기 위하여, 마스크물질 예컨대 포토레지스트를 도포하고, 노광 및 현상등의 공정을 거쳐 포토레지스트 패턴, 즉 제1마스크패턴(20)을 형성한다.
제2d도는 1차 식각공정을 도시한 것으로, 상기 제1마스크패턴(20)을 적용하여 콘택트 홀을 형성하되, 먼저 상기 콘택트 홀의 프로화일(profile)을 개선하기 위하여 MRE 공정중에 상기 BPSG막(15')에 대한 1차 식각공정으로 건식식각을 2000Å을 실시한다.
제2e도는 2차 식각공정을 도시한 것으로, 상기 제2d도 공정후 2차 식각공정으로 SBOE(Surface Buffered Oxide Etchant)용액에서 상기 BPSG막(15')을 3000Å정도 습식식각을 실시한다. 이때, 도면에 도시된 바와 같이 고농도의 인이 포함된 BPSG막을 층간절연막으로 사용했음에도 불구하고 상기 제1마스크패턴(20)인 포토레지스트 패턴의 스웰링현상을 완전히 제거할 수 있다.
제2f도는 콘택트 홀(CH)의 형성공정을 도시한 것으로, 상기 제2e도 공정후 3차 식각공정으로 건식식각공정을 거쳐 상기 MRE 공정을 끝내면, 도시된 바와 같은 콘택트 홀(CH)을 얻게 된다.
이상과 같이 본 발명에 의한 층간절연막의 형성방법은, 종래 층간절연막으로 사용되는 고농도의 BPSG막에 상부 및 하부배선층을 연결시켜주기 위한 콘택트 홀의 형성시(습식식각) 발생하던 스웰링현상을, 상기 BPSG막의 표면처리를 통해 제거할 수 있게 되어, 저온 BPSG평탄화를 위한 고농도의 BPSG막을 적용할 수 있게 되었다. 따라서 고집적 회로에서 저온공정이 가능해졌다.
Claims (4)
- 다층배선구조에서 층간절연막으로 BPSG막을 사용하는 반도체장치의 제조방법에 있어서,상기 BPSG막에 콘택트 홀 형성을 위한 제1마스크패턴의 형성전에 상기 BPSG막을 플라즈마 처리하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1마스크패턴은 포토레지스트 패턴인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 BPSG막의 플라즈마 처리는 N2O플라즈마처리, 혹은 O2플라즈마처리, 혹은 아르곤 플라즈마처리 공정을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제3항에 있어서, 상기 아르곤 플라즈마처리 공정은 상기 BPSG막을 표면으로부터 300Å~500Å정도 식각함으로써 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009622A KR100269272B1 (ko) | 1992-06-03 | 1992-06-03 | 반도체장치의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009622A KR100269272B1 (ko) | 1992-06-03 | 1992-06-03 | 반도체장치의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001378A KR940001378A (ko) | 1994-01-11 |
| KR100269272B1 true KR100269272B1 (ko) | 2000-10-16 |
Family
ID=19334123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920009622A KR100269272B1 (ko) | 1992-06-03 | 1992-06-03 | 반도체장치의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100269272B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372640B1 (ko) * | 2000-06-28 | 2003-02-17 | 주식회사 하이닉스반도체 | 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법 |
| KR101105603B1 (ko) * | 2011-09-05 | 2012-01-19 | (주)유바이오시스 | 염침전 압축 농축법을 이용한 콜라겐 용액 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136317A (ja) * | 1989-10-23 | 1991-06-11 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
-
1992
- 1992-06-03 KR KR1019920009622A patent/KR100269272B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136317A (ja) * | 1989-10-23 | 1991-06-11 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001378A (ko) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269272B1 (ko) | 반도체장치의제조방법 | |
| KR19980033871A (ko) | 반도체 장치의 제조 방법 | |
| US6319844B1 (en) | Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths | |
| JPH02125449A (ja) | 半導体装置の製造方法 | |
| KR100774802B1 (ko) | 이온주입공정에 의한 저 유전상수를 갖는 층간 절연막형성방법 | |
| JPS59112656A (ja) | 半導体装置及びその製造方法 | |
| JPS58176949A (ja) | 多層配線形成方法 | |
| JPS627699B2 (ko) | ||
| JPH1064995A (ja) | 半導体装置の製造方法 | |
| JPS6033307B2 (ja) | 半導体装置の製造方法 | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR101033981B1 (ko) | 반도체 소자의 형성 방법 | |
| JP2003017436A (ja) | 半導体装置の製造方法 | |
| KR100204411B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100277181B1 (ko) | 다층 금속 배선용 절연막을 구비한 반도체 장치의 제조 방법 | |
| KR920000629B1 (ko) | 에치백 공정을 이용한 반도체 장치의 제조방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| JP2000243829A (ja) | デュアル・ダマスク構造及びその製造方法 | |
| KR940011742B1 (ko) | 배선층간의 절연막 평탄화방법 | |
| KR100341881B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| JPH01191450A (ja) | 半導体装置の製造方法 | |
| KR19980038047A (ko) | 반도체소자의 제조방법 | |
| JPS5853846A (ja) | 多層配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090714 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |