KR19990051897A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR19990051897A KR19990051897A KR1019970071317A KR19970071317A KR19990051897A KR 19990051897 A KR19990051897 A KR 19990051897A KR 1019970071317 A KR1019970071317 A KR 1019970071317A KR 19970071317 A KR19970071317 A KR 19970071317A KR 19990051897 A KR19990051897 A KR 19990051897A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- teos
- manufacturing
- semiconductor device
- reflow process
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, PMOSFET가 형성된 반도체 기판 상에 확산방지막으로서 테트라 에틸렌 오르소 실리케이트(TEOS)막을 형성하고, 평탄화막으로서 보론 포스포러스 실리카 글라스(BPSG)막을 형성한 후, 리플로우(reflow) 공정을 실시하여 층간 절연막을 형성하는데, TEOS막을 플라즈마 증가 화학적 기상 증착법(LPCVD)으로 증착한 후에 포스포러스(P) 이온을 주입하여 이후에 실시되는 BPSG막의 리플로우 공정시 포스포러스 도프트(P-doped) TEOS막이 결정화되면서 리플로우 공정시 분위기 가스인 산소(O2)의 확산에 의해 TEOS막의 표면에 인산(P2O5)층이 형성되어 산소가 PMOSFET의 접합부로 확산되어 결정 결함(crystal defect)층을 생성시키는 것을 방지하므로써, 접합부의 면 저항 및 이후에 실시되는 콘택 공정에서의 콘택 저항을 개선시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 PMOSFET가 형성된 반도체 기판 상에 층간 절연막의 표면 평탄화막으로서 보론 포스포러스 실리카 글라스(이하, BPSG라 칭함)막을 사용할 때, BPSG막의 리플로우 공정시 PMOSFET의 소오스/드레인 접합부 표면에 결정 결함(crystal defect)이 생성되는 것을 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정중 형성된 소자를 전기적으로 절연하면서 보호하기 위하여 층간 절연막을 형성한다. 층간 절연막은 후속 공정을 용이하게 하기 위하여 표면 평탄화를 이루어야 하는데, 표면 평탄화막으로 BPSG막이 널리 상용되고 있다.
도 1은 종래 반도체 소자의 제조 방법을 설명하기 위해 도시된 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(1)상에 게이트(2) 및 소오스/드레인 접합부(3)로 이루어진 PMOSFET가 형성된다. 소오스/드레인 접합부(3)는 BF3이온 주입 공정으로 형성된다. PMOSFET의 게이트(2)는 절연막(4)에 의해 전기적으로 절연 및 보호된다. 소오스/드레인 접합부(3) 및 절연막(4)을 포함한 전체 구조상에 TEOS막(5) 및 BPSG막(6)을 순차적으로 증착 하여 층간 절연막(7)이 형성된다. TEOS막(5)은 산소(O2) 가스를 사용하여 약 650℃의 온도에서 저온 산화 방식으로 형성되며, BPSG막(6)에 함유된 보론(B)이나 포스포러스(P) 이온이 소오스/드레인 접합부(3)로 확산되는 것을 방지하는 역할을 한다. BPSG막(6)을 증착한 후에 표면 평탄화를 위해 산소(O2) 및 질소(N2) 가스를 사용하여 약 900℃의 고온에서 리플로우(reflow) 공정 약 1시간 정도 실시한다.
상기에서, BPSG막(6) 리플로우 공정시 분위기 가스인 산소가 고온에서 열 가속화되어 BPSG막(6) 및 TEOS막(5)을 통해 소오스/드레인 접합부(3)까지 확산된다. 확산된 산소는 소오스/드레인 접합부(3)의 보론 이온과 반응하여 소오스/드레인 접합부(3)의 표면에 붕산층(B2O3; 8)을 형성하게 된다. 이 붕산층(8)은 반도체 소자의 제조 공정중 결정 결함층으로 작용되어 소오스/드레인 접합부(3)의 면 저항을 증가시킬 뿐만 아니라, 이후에 실시되는 콘택 공정에서의 콘택 저항을 증가시키게 되어 소자의 전기적 특성 및 신뢰성을 저하시키는 문제가 있다.
따라서, 본 발명은 PMOSFET가 형성된 반도체 기판 상에 층간 절연막의 표면 평탄화막으로서 BPSG막을 사용할 때, BPSG막의 리플로우 공정시 PMOSFET의 소오스/드레인 접합부 표면에 결정 결함이 생성되는 것을 방지하여 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 제조 방법은 BF3이온 주입에 의해 형성된 접합부를 갖는 반도체 기판 상에 포스포러스 도프트 비정질 TEOS막을 형성하는 단계; 및 상기 도프트 비정질 TEOS막상에 BPSG막을 증착한 후, 리플로우 공정을 실시하여, 이로 인하여, 상기 도프트 비정질 TEOS막은 재결정화가 일어나고, 그 표면에는 인산층이 형성되는 것을 특징으로 한다.
도 1은 종래 반도체 소자의 제조 방법을 설명하기 위해 도시된 소자의 단면도.
도 2(a) 및 도 2(b)는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시된 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 및 11: 반도체 기판 2 및 12: 게이트
3 및 13: 소오스/드레인 접합부 4 및 14: 절연막
5 및 15: TEOS막
6 및 16: BPSG막 7 및 17: 층간 절연막
8: 붕산층 15A: 비정질 TEOS막
100: 인산층
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2(a) 및 도 2(b)는 본 발명의 실시 예에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 도시된 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 기판(11)상에 게이트(12) 및 소오스/드레인 접합부(13)로 이루어진 PMOSFET가 형성된다. 소오스/드레인 접합부(13)는 BF3이온 주입 공정으로 형성된다. PMOSFET의 게이트(12)는 절연막(14)에 의해 전기적으로 절연 및 보호된다. 소오스/드레인 접합부(13) 및 절연막(14)을 포함한 전체 구조상에 TEOS 증착 및 포스포러스(P) 이온 주입 공정으로 도프트 비정질 TEOS막(15A)이 형성된다.
상기에서, 도프트 비정질 TEOS막(15A)은 플라즈마 증가 화학적 기상 증착(PECVD)법으로 약 2000Å의 두께로 증착한 후, 포스포러스 이온 주입에 의해 형성되는데, 이때의 증착 조건은 13.5MHz와 600 내지 800W의 고주파 전력(RF power)과, 1.8 내지 2.0Torr의 압력과, 약 350℃의 온도에서 TEOS 가스 1.3 내지 1.8ml와 O2가스 5 내지 7slm를 흘려주며, 이때 O2: TEOS 의 몰(mole) 비율은 40 : 1 이다. 이러한 증착 조건은 TEOS에 함유된 에틸기가 이산화탄소로 되어 증발되어, 탄소 성분이 없어진다. 포스포러스 이온 주입은 15KeV의 에너지와 3×1015atm/cm2의 도우즈(dose)로 실시되는데, 증착된 TEOS는 이온 주입에 의해 비정질화되어 SiO2결합을 끊게되어 주입된 포스포러스 이온과 함께 존재하게 된다.
도 2(b)를 참조하면, 도프트 비정질 TEOS막(15A)상에 BPSG막(16)을 증착 하여 층간 절연막(17)이 형성된다. BPSG막(16)은 상압 화학적 기상 증착(APCVD)법으로 약 5000Å의 두께로 증착한 후에 표면 평탄화를 위해 산소(O2) 및 질소(N2) 가스를 사용하여 약 900℃의 고온에서 리플로우(reflow) 공정을 약 1시간 정도 실시한다. 리플로우 온도에 의해 도프트 비정질 TEOS막(15A)은 결정 재배열이 일어나 결정질의 TEOS막(15)으로 되고, 이때 BPSG막(16) 리플로우 공정시 분위기 가스인 산소가 고온에서 열 가속화되어 BPSG막(16)을 통해 하부로 확산되는데, TEOS막(15)의 포스포러스 이온과 반응하여 TEOS막(15)의 표면에 인산층(P2O5; 100)을 형성하게 된다. 이 인산층(100)은 게트링(gettering) 역할을 하게되어 산소가 소오스/드레인 접합부(13)까지 확산되어 가는 것을 방지한다.
상술한 바와 같이, 본 발명은 포스포러스 도프트 TEOS막을 형성하여 BPSG막의 리플로우 공정시 TEOS막의 표면에 인산(P2O5)층이 형성되어 산소가 접합부로 확산되어 결정 결함층을 생성시키는 것을 방지하므로써, 접합부의 면 저항 및 이후에 실시되는 콘택 공정에서의 콘택 저항을 개선시킬 수 있어, 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
Claims (7)
- BF3이온 주입에 의해 형성된 접합부를 갖는 반도체 기판 상에 포스포러스 도프트 비정질 TEOS막을 형성하는 단계; 및상기 도프트 비정질 TEOS막상에 BPSG막을 증착한 후, 리플로우 공정을 실시하여, 이로 인하여, 상기 도프트 비정질 TEOS막은 재결정화가 일어나고, 그 표면에는 인산층이 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 포스포러스 도프트 비정질 TEOS막은 플라즈마 증가 화학적 기상 증착(PECVD)법으로 약 2000Å의 두께로 증착한 후, 포스포러스 이온 주입에 의해 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 TEOS막 증착 조건은 13.5MHz와 600 내지 800W의 고주파 전력과, 1.8 내지 2.0Torr의 압력과, 약 350℃의 온도에서 TEOS 가스 1.3 내지 1.8ml와 O2가스 5 내지 7slm를 흘려주는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 O2: TEOS 가스의 몰 비율은 40 : 1 인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 포스포러스 이온 주입은 15KeV의 에너지와 3×1015atm/cm2의 도우즈(dose)로 실시되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 BPSG막은 상압 화학적 기상 증착법으로 약 5000Å의 두께로 증착한 후에 표면 평탄화를 위해 산소(O2) 및 질소(N2) 가스를 사용하여 약 900℃의 고온에서 리플로우 공정을 약 1시간 정도 실시하여 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 인산층은 상기 BPSG막의 리플로우 공정시 분위기 가스인 산소가 고온에서 열 가속화되어 상기 도프트 비정질 TEOS막의 포스포러스 이온과 반응하여 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970071317A KR19990051897A (ko) | 1997-12-20 | 1997-12-20 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970071317A KR19990051897A (ko) | 1997-12-20 | 1997-12-20 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990051897A true KR19990051897A (ko) | 1999-07-05 |
Family
ID=66090781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970071317A KR19990051897A (ko) | 1997-12-20 | 1997-12-20 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990051897A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372640B1 (ko) * | 2000-06-28 | 2003-02-17 | 주식회사 하이닉스반도체 | 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법 |
| KR100881493B1 (ko) * | 2007-06-26 | 2009-02-05 | 주식회사 동부하이텍 | 반도체 소자의 층간 절연막 형성 방법 |
-
1997
- 1997-12-20 KR KR1019970071317A patent/KR19990051897A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372640B1 (ko) * | 2000-06-28 | 2003-02-17 | 주식회사 하이닉스반도체 | 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법 |
| KR100881493B1 (ko) * | 2007-06-26 | 2009-02-05 | 주식회사 동부하이텍 | 반도체 소자의 층간 절연막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100377672B1 (ko) | 반도체장치및그제조방법 | |
| KR20020041312A (ko) | 에어 갭 셸로우 트랜치 절연체(ｓｔｉ) 구조를 제조하는방법 | |
| US5814545A (en) | Semiconductor device having a phosphorus doped PECVD film and a method of manufacture | |
| US8164142B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| EP0817251A1 (en) | Method of forming a doped silicon oxide film | |
| JPH10209147A (ja) | 半導体装置の製造方法 | |
| JP3616035B2 (ja) | 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 | |
| KR19990051897A (ko) | 반도체 소자의 제조 방법 | |
| KR100496716B1 (ko) | 반도체장치및그제조방법 | |
| JP2917348B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| KR100472006B1 (ko) | 모스 트랜지스터 제조 방법 | |
| KR100361535B1 (ko) | 반도체소자의제조방법 | |
| KR19980043745A (ko) | 반도체 장치의 층간 절연막 형성방법 | |
| KR100494142B1 (ko) | 반도체장치의층간절연막형성방법 | |
| KR0140812B1 (ko) | 평탄화 절연막 형성 방법 | |
| KR100416814B1 (ko) | 반도체소자의층간절연막형성방법 | |
| KR100845718B1 (ko) | 모스 트랜지스터 제조 방법 | |
| KR100485174B1 (ko) | 모스 트랜지스터 제조 방법 | |
| KR100255165B1 (ko) | 반도체소자의제조방법 | |
| KR100256232B1 (ko) | 반도체소자의층간절연막형성방법 | |
| KR100315010B1 (ko) | 반도체소자의층간절연막형성방법 | |
| KR19990005919A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR100814257B1 (ko) | 반도체 소자 제조 방법 | |
| KR100462368B1 (ko) | 반도체소자의제조방법 | |
| KR20010094840A (ko) | 반도체 소자의 금속전 절연막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |