KR20010085669A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010085669A
KR20010085669A KR1020010010034A KR20010010034A KR20010085669A KR 20010085669 A KR20010085669 A KR 20010085669A KR 1020010010034 A KR1020010010034 A KR 1020010010034A KR 20010010034 A KR20010010034 A KR 20010010034A KR 20010085669 A KR20010085669 A KR 20010085669A
Authority
KR
South Korea
Prior art keywords
film
insulating film
interlayer insulating
opening region
active layer
Prior art date
Application number
KR1020010010034A
Other languages
English (en)
Other versions
KR100789340B1 (ko
Inventor
다나카쓰토무
나카노미노루
후지노마사히로
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010085669A publication Critical patent/KR20010085669A/ko
Application granted granted Critical
Publication of KR100789340B1 publication Critical patent/KR100789340B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판과 화소 사이에 끼여 있는 다층막에 의한 불요 반사나 착색을 방지한다.
표시 장치는 투명한 기판의 위에 매트릭스형으로 배열한 화소를 가진다. 각 화소는 기판을 통해 광을 출사하는 전기 광학 소자가 형성된 개구 영역과, 전기 광학 소자를 구동하는 박막 트랜지스터(TFT)가 형성된 비개구 영역을 가진다. 비개구 영역은 박막 트랜지스터(TFT)를 포함하는 제1막 구성을 가진다. 개구 영역은 제1막 구성으로부터 연장되고 또한 전기 광학 소자와 기판 사이에 끼여 있는 제2막 구성을 가진다. 제2막 구성은 개구 영역을 통하는 광을 조정하기 위해, 제1막 구성으로부터 변화되어 있다.

Description

표시 장치 및 그 제조 방법 {DISPLAY DEVICE AND MANUFACTURING MEHTOD FOR THE SAME}
본 발명은 액정 디스플레이나 유기 일렉트로루미네선스 디스플레이 등의 표시 장치 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 투명한 기판의 위에 매트릭스형으로 배열한 화소를 가지고, 각 화소는 액정 셀이나 유기 일렉트로루미네선스 소자 등의 전기 광학 소자가 형성된 개구 영역과, 이 전기 광학 소자를 구동하는 박막 트랜지스터가 형성된 비개구 영역을 가지는 표시 장치에 있어서, 개구 영역의 광학적인 특성을 개선하는 기술에 관한 것이다.
도 16은 종래의 액티브 매트릭스형 액정 표시 장치의 일례를 나타내는 개략적인 부분 단면도이다. 도시하는 바와 같이, 유리 등으로 이루어지는 기판(1)의 위에는 금속의 게이트 전극(2)이 형성되어 있다. 게이트 전극(2)을 피복하도록 게이트 절연막(3)이 형성되어 있다. 그 위에는, 박막 트랜지스터의 능동층이 되는 비정질 반도체 박막(4A)이 형성되어 있다. 반도체 박막(4A)의 일단측에는 불순물 농도가 높게 저저항화된 비정질 반도체 박막(4A)(n+)을 통해 드레인 전극(5D)이 형성되어 있다. 비정질 반도체 박막(4A)의 타단측에는 동일하게 저저항화된 비정질 반도체 박막(4A)(n+)을 통해 소스 전극(5S)이 형성되어 있다. 이들 드레인 전극(5D) 및 소스 전극(5S)을 피복하도록 보호막(8)이 형성되어 있다. 그 위에는, ITO 등의 투명 도전막으로 이루어지는 화소 전극(10)이 형성되어 있으며, 콘택트 홀(CON)을 통해 드레인 전극(5D)에 전기 접속되어 있다. 도시한 박막 트랜지스터는 아몰퍼스 실리콘(amorphous silicon) 등의 비정질 반도체 박막(4A)을 능동층으로 하는 보텀 게이트 구조의 대표적인 형태를 가지고 있다. 이러한 구성을 가지는 박막 트랜지스터는 「역(逆)스태거 ·채널 에치형 트랜지스터」라고 불려지고 있다.
도 17은 종래의 표시 장치의 다른 예를 나타내는 개략적인 부분 단면도이다. 도 16에 나타낸 종래예와 대응하는 부분에 대응하는 참조 번호를 붙여 이해를 용이하게 하고 있다. 그리고, 이하의 도면에 대해서도, 대응하는 부분에는 대응하는 참조 번호를 붙여 이해를 용이하게 하고 있다. 도 17에 나타낸 디스플레이 디바이스는 기본적으로 도 16에 나타낸 구조와 동일하지만, 능동층으로 되는 비정질 반도체 박막(4A) 상부에 채널 보호막(6)이 형성되어 있는 점이 상이하다. 이 채널보호막(6)은 바로 게이트 전극(2)의 직상(直上)에 위치하는 능동층의 채널 영역 부분을 보호하고 있다. 이 구조는, 「역스태거 ·채널 보호형 트랜지스터」라고 불린다.
도 18은 다른 종래예를 나타내는 개략적인 부분 단면도이다. 기판(10의 위에 차광막(11)이 형성되어 있으며, 그 위에 바탕막(12)을 통해 비정질 반도체 박막(4A)이 형성되어 있다. 반도체 박막(4A)의 일단에는 저저항화된 비정질 반도체 박막(4A)(n+)을 통해 화소 전극(10)이 접속되고, 타단에는 동일하게 비정질 반도체 박막(4A)(n+)을 통해 소스 전극(5S)이 접속되어 있다. 능동층이 되는 비정질 반도체 박막(4A)은 보호층(6) 및 게이트 절연막(3)으로 피복되어 있으며, 그 위에 게이트 전극(2)이 형성되어 있다. 앞의 종래예와는 비정질 반도체 박막(4A) 및 게이트 전극(2)이 상하로 역전되어 있어, 「순(順)스태거 ·트랜지스터」라고 불린다.
도 19는 도 16에 나타낸 종래예의 개량형이다. 박막 트랜지스터는 평탄화막(9)으로 피복되어 있으며, 그 위에 화소 전극(10)이 형성되어 있다. 이 구조는 「평탄화막을 사용한 고개구율형 트랜지스터」이다. 이상의 종래예에서는, 게이트 절연막(3)이나 보호막(8)으로서 질화 실리콘막 또는 산화 실리콘막을 사용하는 것이 많다. 또, 평탄화막은 유기 수지막을 사용하는 것이 많다. 도 16~도 19에 나타낸 구조는, 예를 들면, 「액정 디스플레이 공학 입문(닛칸 고교 신분샤(日刊工業新聞社) 1998년 발행) pp27~30」이나 「'99 최신 액정 프로세스 기술(프레스 저널 1998년 발행) pp21~27」이나 「플랫 패널 ·디스플레이 1999(닛케이(日經) BP사 1998년 발생) pp118~131」에 상세히 설명되어 있다.
전술한 디바이스는 능동층으로서 비정질 반도체 박막을 사용하고 있는 데 대하여, 도 20에 나타내는 종래예는 폴리실리콘 등의 다결정 반도체 박막을 사용하고 있다. 유리 기판(1)의 위에 게이트 전극(2)이 형성되고, 그 위에는 게이트 절연막(3)을 통해 다결정 반도체 박막(4P)이 형성되어 있다. 게이트 전극(2)의 직상에 위치하는 부분은 채널 영역이 되고, 그 양측은 불순물이 고농도로 주입된 소스 영역(S) 및 드레인 영역(D)으로 된다. 반도체 박막(4P)은 층간 절연막(7)을 피복되어 있으며, 그 위에 드레인 전극(5D) 및 소스 전극(5S)이 형성되어 있다. 이들 전극(5D, 5S)은 보호막(8)으로 피복되어 있다. 이러한 구조는 게이트 전극(2)이 능동층의 하부에 배치되어 있으며, 「보텀 게이트형 트랜지스터」라고 불린다.
도 21은 동일하게 다결정 반도체 박막을 능동층으로 사용한 박막 트랜지스터의 구조를 나타내고 있다. 이 종래예는, 도 20에 나타낸 구조와 달리, 다결정 반도체 박막(4P)의 위에 게이트 절연막(3)을 통해 게이트 전극(2)이 형성되어 있다. 이러한 구성은 「톱 게이트형 트랜지스터」라고 불린다.
도 22는 톱 게이트 구조의 N 채널 박막 트랜지스터(N 채널 TFT)와 P 채널 박막 트랜지스터(P 채널 TFT)를 조합한 CMOS 구조를 나타내고 있다. P 채널 박막 트랜지스터는, 예를 들면 보론을 소스 영역(S)이나 드레인 영역(D)에 주입한 다결정 반도체 박막(4)을 능동층으로 사용하고 있다. N 채널 박막 트랜지스터는 소스 영역(S)이나 드레인 영역(D)에 인 등을 주입한 다결정 반도체 박막(4)을 능동층으로 사용하고 있다. 이 예에서는, N 채널 박막 트랜지스터는 화소 전극(10)의 구동용으로 사용되고 있다. 이 관계에서, 리크 전류를 억제하기 위해, 드레인 영역(D)및 소스 영역(S)과 중앙의 채널 영역 사이에 불순물이 저농도로 주입된 영역을 형성하여, 이른바 LDD 구조로 해도 된다. 이들의 다결정 반도체 박막을 능동층으로 하는 박막 트랜지스터는, 예를 들면 「'99 최신 액정 프로세스 기술(프레스 저널 1998년 발행) pp53~59」나 「플랫 패널 ·디스플레이 1999(닛케이 BP사 1998년 발행) pp132~139」에 상세히 설명되어 있다. 어느 경우에도, 박막 트랜지스터를 구성하는 게이트 절연막, 층간 절연막, 보호막에는 질화 실리콘막이나 산화 실리콘막이 사용되는 것이 많다.
종래의 액티브 매트릭스형 액정 디스플레이에서는, 하나의 화소는 투명 도전막으로 형성된 화소 전극(10)을 포함하는 개구 영역과, 화소 전극을 구동하는 박막 트랜지스터가 형성된 비개구 영역을 가지고 있다. 비개구 영역은 박막 트랜지스터를 포함하는 게이트 절연막, 층간 절연막, 보호막 등의 막 구성을 가진다. 이 막 구성은 개구 영역에도 그대로 연장되어 있으며, 화소 전극(10)과 유리 기판(1) 사이에 끼여 있다. 이 막 구성에는, 질화 실리콘막, 산화 실리콘막, 유기 수지막 등이 포함되게 된다. 질화 실리콘막의 굴절률은 1.8~2.0인 데 대하여, 유리 기판, 산화 실리콘막, 유기 수지막의 굴절률은 1.4~1.6 정도이다. 따라서, 굴절률이 상이한 이들 막이 다층 구조를 구성하면, 계면(界面)에서 광 간섭 효과가 발생한다.
도 23은 질화 실리콘막이나 산화 실리콘막의 다층 구조를 유리 기판에 형성한 막체의 투과 스펙트럼을 나타내고 있다. 유리 기판 상에 상하로부터 차례로 질화 실리콘막(50nm), 산화 실리콘막(200nm), 질화 실리콘막(200nm), 유기 수지막(2㎛), ITO(50nm)를 적층한 경우의 가시광 영역의 광 스펙터클이다. 이 투과 스펙터클로부터 명백한 바와 같이, 층간의 굴절률차나 막 두께로 결정되는 간섭 형상이 나타나고 있어, 투과광의 파장 분포에 분산이 발생하는 동시에, 투과 광량 전체에도 손실이 발생한다. 막 두께의 분산에 이해 간섭 패턴이 변화되므로, 각각의 디스플레이 디바이스마다 색의 분산이 발생한다고 하는 과제가 있다.
도 1은 본 발명에 관한 표시 장치의 제1 실시 형태를 나타내는 부분 단면도이다.
도 2는 개구 영역에서의 투과 스텍트럼을 나타내는 그래프이다.
도 3는 제2 실시 형태를 나타내는 개략적인 부분 단면도이다.
도 4는 제3 실시 형태를 나타내는 부분 단면도이다.
도 5는 제4 실시 형태를 나타내는 부분 단면도이다.
도 6은 제5 실시 형태를 나타내는 부분 단면도이다.
도 7은 반도체 박막의 투과 스펙트럼을 나타내는 그래프이다.
도 8은 본 발명에 관한 표시 장치의 제조 방법을 나타내는 공정도이다.
도 9는 본 발명에 관한 표시 장치의 제조 방법을 나타내는 공정도이다.
도 10은 본 발명에 관한 표시 장치의 제조 방법을 나타내는 공정도이다.
도 11은 본 발명에 관한 표시 장치의 제조 방법을 나타내는 공정도이다.
도 12는 본 발명에 관한 표시 장치의 제조 방법을 나타내는 공정도이다.
도 13은 본 발명에 관한 표시 장치의 제조 방법을 나타내는 공정도이다.
도 14는 본 발명에 관한 액티브 매트릭스형 액정 표시 장치의 전체 구성을나타내는 사시도이다.
도 15는 본 발명에 관한 유기 일렉트로루미네선스 표시 장치의 일례를 나타내는 부분 단면도이다.
도 16은 종래의 표시 장치를 나타내는 단면도이다.
도 17은 종래의 표시 장치를 나타내는 단면도이다.
도 18은 종래예의 단면도이다.
도 19는 종래예의 단면도이다.
도 20은 종래예의 단면도이다.
도 21은 종래예의 단면도이다.
도 22는 종래예의 단면도이다.
도 23은 종래의 표시 장치의 투과 스펙트럼을 나타내는 그래프이다.
전술한 종래 기술의 과제를 해결하기 위해 다음의 수단을 강구했다. 즉, 본 발명에 관한 표시 장치는 투명한 기판의 위에 매트릭스형으로 배열한 화소를 가지며, 각 화소는 상기 기판을 통해 광을 출사하는 전기 광학 소자가 형성된 개구 영역과, 상기 전기 광학 소자를 구동하는 박막 트랜지스터가 형성된 비개구 영역을 가지며, 상기 비개구 영역은 상기 박막 트랜지스터를 포함하는 제1막 구성을 가지며, 상기 개구 영역은 상기 제1막 구성으로부터 연장되고 또한 상기 전기 광학 소자와 상기 기판 사이에 끼여 있는 제2막 구성을 가지며, 상기 제2막 구성은 상기 개구 영역을 통하는 광을 조정하기 위해, 상기 제1막 구성으로부터 변화되어 있는 것을 특징으로 한다. 이 경우, 상기 제2막 구성은 하나 또는 둘 이상의 막을 포함하고 있으며, 상기 개구 영역을 통하는 광의 투과율 또는 색 온도를 조정하기 위해, 막의 수, 두께, 굴절률 및 광 흡수율 중 최소한 하나가 상기 제1막 구성과는 상이한 것을 특징으로 한다. 또, 상기 제2막 구성은 그 굴절률이 상기 제1막 구성과 비교하여 상기 기판의 굴절률에 근접하도록, 상기 제1막 구성으로부터 변화되어 있는 것을 특징으로 한다. 또, 상기 기판은 유리로 이루어지고, 상기 제1막 구성은유리와 굴절률이 상이한 질화 실리콘막을 포함하고, 상기 제2막 구성은 상기 질화 실리콘막이 제거되어 있는 것을 특징으로 한다. 또, 상기 제1막 구성은 최소한 상기 박막 트랜지스터의 능동층과 게이트 전극 사이에 끼여 있는 게이트 절연막, 상기 박막 트랜지스터와 그 배선 사이에 끼여 있는 층간 절연막 및 상기 박막 트랜지스터를 피복하는 보호막을 포함하고 있으며, 상기 제2막 구성은 상기 게이트 절연막, 층간 절연막 및 보호막 중 최소한 하나가 제거되어 있는 것을 특징으로 한다. 이 경우, 상기 게이트 전극 또는 상기 배선에 대한 콘택트 홀을 형성하는 과정에서, 상기 게이트 절연막 또는 층간 절연막이 상기 제2막 구성으로부터 제거되어 있는 것을 특징으로 한다. 한 양상에서는, 상기 박막 트랜지스터는 게이트 전극의 위에 게이트 절연막을 통해 능동층을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 보텀 게이트 구조를 가지며, 상기 제2막 구성으로부터 최소한 게이트 절연막 또는 층각 절연막이 제거되어 있는 것을 특징으로 한다. 다른 양상에서는, 상기 박막 트랜지스터는 능동층의 위에 게이트 절연막을 통해 게이트 전극을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 톱 게이트 구조를 가지며, 상기 제2막 구성으로부터 최소한 게이트 절연막 또는 층간 절연막이 제거되어 있는 것을 특징으로 한다. 나아가, 상기 능동층은 다결정 실리콘으로 이루어지는 것을 특징으로 한다. 또한, 상기 보호막은 투명한 유기 수지막으로 이루어지고, 상기 제2막 구성은 상기 유기 수지막을 그대로 포함하는 것을 특징으로 한다.
본 발명에 의하면, 비개구 영역에 형성된 다층의 막 구조를 그대로 개구 영역까지 연달아 설치하는 것이 아니고, 막의 물리적인 구성을 비개구 영역과 개구영역으로 변화를 갖게하고 있다. 즉, 개구 영역에 끼여 있는 제2막 구성은 화소 전극을 통하는 광을 조정하기 위해, 비개구 영역에 있는 제1막 구성으로부터 변화를 갖게하고 있다. 예를 들면, 제1막 구성에 포함되는 복수의 투명막 내, 특히 굴절률이 유리 기판부터 크게 상이한 층에 대해서는, 이것을 제2막 구성으로부터 제거함으로써, 다중 간섭에 의한 불필요한 반사를 억제하여, 개구 영역의 투과율이나 색 온도를 개선하는 것이 가능하다.
이하, 도면을 참조하여 본 발명의 실시 형태를 상세히 설명한다. 도 1은 본 발명에 관한 표시 장치의 제1 실시 형태를 나타내는 개략적인 부분 단면도의 일례이며, 1화소분을 나타내고 있다. 본 표시 장치는 유리 등으로 이루어지는 투명한 기판(1)의 위에 매트릭스형으로 배열한 화소를 가진다. 하나의 화소는 개구 영역과 비개구 영역으로 나누어진다. 개구 영역에는, 기판(1)을 통해 광을 출사하는 전기 광학 소자가 형성되어 있다. 본 실시 형태에서는, 이 전기 광학 소자는, 예를 들면 ITO로 이루어지고, 서로 대향하는 투명한 전극(10, 19) 사이에 유지된 액정(17)으로 이루어지며, 이른바 액정 셀이라고 불린다. 이 액정 셀은 유리 기판(1)의 이면측에 배치된 백 라이트(도시하지 않음)로부터 입사된 광을 표면측에 출사하는 라이트 밸브로서 기능한다. 그리고, 한 쪽의 전극(10)은 화소 전극으로서 유리 기판(1)측에 형성되고, 다른 쪽의 전극(19)은 대향 전극으로서 대향 기판(20)측에 형성되어 있다. 화소 전극(10)의 표면은, 예를 들면 폴리이미드로 이루어지는 배향막(16)에 의해 피복되며, 대향 전극(19)의 표면도 배향막(18)에 의해 피복되어 있다.
한편, 비개구 영역은 전술한 액정 셀을 구동하는 박막 트랜지스터(TFT)가 형성되어 있다. 도시하는 바와 같이, 이 박막 트랜지스터는 보텀 게이트 구조를 가지며, 예를 들면 Mo 등 금속으로 이루어지는 게이트 전극(2)의 위에 산화 실리콘 등으로 이루어지는 게이트 절연막(30)을 통해 폴리실리콘 등으로 이루어지는 다결정 반도체 박막(4P)이 형성되어 있다. 이 다결정 반도체 박막(4P)은 질화 실리콘으로 이루어지는 층간 절연막(7N)에 의해 피복되어 있으며, 그 위에, 예를 들면 Al로 이루어지는 소스 전극(5S) 및 드레인 전극(5D)이 형성되어 있다. 이들 전극(5S, 5D)은 유기 투명 수지막으로 이루어지는 평탄화막(9)에 의해 피복되어 있다. 이 평탄화막(9)은 막 두께가 1~3mm 정도이며, 유리 기판(1)의 표면을 평탄화하는 동시에, 박막 트랜지스터(TFT)에 대한 보호막이기도 하다. 평탄화막(9)의 위에는 전술한 바와 같이 화소 전극(10)이 형성되어 있으며, 드레인 전극(5D)을 통해 박막 트랜지스터(TFT)에 전기 접속되어 있다. 이상 설명한 게이트 절연막(30), 층간 절연막(7N), 평탄화막(9) 등이 겹쳐 제1막 구성을 형성한다. 이 제1막 구성은 비개구 영역에서 박막 트랜지스터(TFT)를 포함하고 있다. 바꿔 말하면, 제1막 구성은 박막 트랜지스터를 상하로부터 에워싸는 형으로 형성되어 있다. 한편, 비개구 영역에 인접하는 개구 영역에는, 제1막 구성으로부터 연장된 제2막 구성이 배치되어 있다. 도시한 실시 형태에서는, 제2막 형성은 평탄화막(9)만으로 이루어지며, 화소 전극(10)의 위에 형성된 액정 셀과 유리 기판(1) 사이에 끼여 있다.
본 발명의 특징 사항으로서, 제2막 구성은 개구 영역을 통하는 광을 조정하기 위해, 제1막 구성으로부터 변화되어 있다. 구체적으로는, 제2막 구성은 하나 또는 둘 이상의 막을 포함하고 있으며, 개구 영역을 통하는 광의 투과율 또는 색 온도를 조정하기 위해, 막의 수, 두께, 굴절률 및 광 흡수율 중 최소한 하나가 제1막 구성과는 상이하다. 본 실시 형태에서는, 제2막 구성은 그 굴절률이 제1막 구성과 비교하여 유리 기판(1)의 굴절률에 근접하도록, 제1막 구성으로부터 변화되어 있다. 구체적으로는, 기판(1)은 굴절률이 예를 들면 1.5의 유리로 이루어지며, 제1막 구성은 유리와 굴절률이 상이한 질화 실리콘막(굴절률 1.8~1.9)을 포함한다. 이에 대하여, 개구 영역측에 있는 제2막 구성은 질화 실리콘의 막이 제거되어 있다. 본 실시 형태에서는, 비개구 영역측의 제1막 구성은 최소한 박막 트랜지스터(TFT)의 능동층이 되는 다결정 반도체 박막(4P)과 게이트 전극(2) 사이에 끼여 있는 게이트 절연막(30), 박막 트랜지스터(TFT)와 그 배선 전극(5S, 5D) 사이에 끼여 있는 층간 절연막(7N) 및 박막 트랜지스터(TFT)를 피복하는 평탄화막(보호막)(9)을 포함하고 있다. 이 경우, 개구 영역측에 위치하는 제2막 구성은 게이트 절연막(30), 층간 절연막(7N) 및 보호막(9) 내 최소한 하나가 제거되어 있다. 본 실시 형태에서는, 특히 질화 실리콘으로 이루어지는 층간 절연막(7N)이 제2막 구성으로부터 제거되어 있다. 아울러, 산화 실리콘으로 이루어지는 게이트 절연막(30)도 제거되어 있다. 따라서, 개구 영역에 남는 것은 투명 수지로 이루어지는 평탄화막(9)뿐이다. 이들 게이트 절연막(30)이나 층간 절연막(7N)은 게이트 전극(2)이나 배선 전극(5S, 5D)에 대한 콘택트를 형성하는 과정에서, 제2막 구성으로부터 제거된다. 따라서, 마스크 패턴의 변경만으로 대응할 수 있고, 노광 현상 처리나 에칭 처리는 비개구 영역과 개구 영역에서 공통으로 진행하는 것이 가능하다. 이 예에서는, 박막 트랜지스터(TFT)는 게이트 전극(2)의 위에 게이트 절연막(30)을 통해 능동층으로 되는 다결정 반도체 박막(4P)을 겹치고, 또한 능동층의 위에 층간 절연막(7N)을 통해 배선 전극(5S, 5D)을 형성한 보텀 게이트 구조를 가지며, 개구 영역에 있는 제2막 구성으로부터 최소한 게이트 절연막(300 또는 층간 절연막(7N)이 제거되어 있다. 이와 같이, 본 실시 형태는 능동층으로서, 다결정 실리콘으로 이루어지는 다결정 반도체 박막(4P)을 이용하고 있다. 또, 평탄화막(9)(보호막)은 투명한 유기 수지막으로 이루어지며, 제2막 구성은 이 유기 수지막을 그대로 포함한다. 그리고, 경우에 따라서는, 평탄화막(9)은 유기 수지막 대신에 무기 유리막을 사용할 수 있다. 예를 들면, TEOS를 CVD에 의해 성막하여 평탄화막(9)으로 가공할 수 있다. 또, 다결정 반도체 박막(4P)은 레이저 어닐을 이용함으로써, 600℃ 이하의 온도에서 성막할 수 있다. 경우에 따라서는, 고상(固相) 성장 등에 의해 1000℃ 이상에서 형성하는 고온 폴리실리콘을 이용해도 된다.
이상 설명한 바와 같이, 제1 실시 형태에서는, 개구 영역으로부터 불필요한 막을 제거하고, 유리 기판 상에 직접 유기 수지의 평탄화막(9)만을 형성하고 있다. 아크릴 수지를 이용한 경우, 평탄화막(9)의 굴절률은 1.4~1.6으로, 투명한 유리 기판(1)과 거의 차가 없다. 따라서, 이 계면에서는 굴절률차에 의한 불필요 반사가 발생하지 않게 된다. 이와 같이, 개구 영역으로부터 굴절률이 상이한 층을 될 수 있는 한 제거함으로써, 다중 간섭이 감소되어 패널 투과율이 향상된다. 또, 간섭 효과가 없어지기 때문에, 고체 간에 제조 상의 색 분산 감소가 가능하다. 또, 패널의 반사를 적게할 수 있다. 이 때, 비개구 영역과 개구 영역을 공통의 프로세스로 처리할 수 있기 때문에, 새로운 제조 상의 공정을 필요로 하지 않는다. 특히, 저온폴리실리콘을 능동층으로서 이용하는 경우, 대부분의 박막 트랜지스터 구조에서, 산화 실리콘막을 게이트 절연막으로 하는 한편 질화 실리콘막을 유리로부터의 오염 방지막이나 패시베이션막으로 이용하기 때문에, 굴절률이 상이한 적층 구조가 발생하기 쉽다. 이 경우에, 본 발명은 큰 효과가 있다.
도 2는 도 1에 나타낸 실시 형태의 개구 영역에서의 투과 스펙트럽을 나타낸 그래프이다. 그래프 중, 커브 A는 본 실시 형태를 나타내고, 커브 B는 종래예의 투과광 스펙트럼을 나타내고 있다. 종래예는 제2막 구성이 제1막 구성과 동일하며, 게이트 절연막이나 층간 절연막 등 모두를 포함하고 있다. 그래프로부터 명백한 바와 같이, 개구 영역으로부터 불필요한 막을 제거함으로써, 간섭 현상이 없어져 스펙트럼이 전 가시 파장역에서 평탄하게 되어 있는 동시에, 전체적인 투과율도 종래예에 비해 10% 개선되어 있다. 즉, 불필요한 반사도 적어지고 있다.
도 3는 본 발명에 관한 표시 장치의 제2 실시 형태를 나타내는 개략적인 부분 단면도의 일례이다. 도 1에 나타낸 제1 실시 형태와 대응하는 부분에는 대응하는 참조 번호를 붙여 이해를 용이하게 하고 있다. 이 실시 형태에서는, 게이트 절연막(3N)이 질화 실리콘으로 이루어지며, 층간 절연막(70)이 산화 실리콘으로 이루어진다. 개구 면적으로부터 층간 절연막(70)이 제거되어 있는 한편 게이트 절연막(3N)은 그대로 남아 있다. 도 2에 나타낸 투과 스펙트럼에서는 단파장측(청색)의 스펙트럼이 약간 저하되어 있다. 본 실시 형태는 이 단파장측 투과율의 저하를 들어 올리기 위해, 의도적으로 개구 영역에 질화 실리콘을 남겨 두고 있다. 질화 실리콘의 다중 반사를 이용하여 단파장측 청색을 들어 올리기 위해서는, 그 막두께는 140nm 정도로 설정하면 된다. 즉, 보텀 게이트 구조의 게이트 절연막(3N)을 미리 140nm의 두께로 형성하고, 이 막을 그대로 개구 영역에 남겨 둠으로써, 투과 스펙트럼을 단파장측에서 들어 올릴 수 있다.
도 4는 본 발명에 관한 표시 장치의 제3 실시 형태를 나타내는 개략적인 부분 단면도의 일례이다. 이 예에서는, 박막 트랜지스터로서 아몰퍼스 실리콘 등으로 이루어지는 비정질 반도체 박막(4A)을 능동층으로 이용한 보텀 게이트 구조를 채용하고 있다. 본 예에서는, 특히 채널 에치형의 TFT 구조를 채용하고 있다. 단, 이 방식에 한정되는 것이 아니고, 채널 보호형에도 적용 가능하다. 그리고, 이 실시 형태에서는, 개구 영역으로부터 게이트 절연막(3N) 및 층간 절연막(7N)이 제거되어 있으며, 화소 전극(10)은 유리 기판(1)에 직접 접촉되어 있다. 도 4에 나타낸 TFT 구조는 기본적으로 도 16에 나타낸 TFT 구조와 동일하다.
도 5는 본 발명에 관한 표시 장치의 제4 실시 형태를 나타내는 개략적인 부분 단면도의 일례이다. 기본적으로는, 도 4에 나타낸 제3 실시 형태와 동일하다. 상이한 점은 개구 영역에 유기 수지막으로 이루어지는 평탄화막(9)이 끼여 있는 점이다. 또, 배향막(16)도 생략되어 있다.
도 6은 본 발명에 관한 표시 장치의 제5 실시 형태를 나타내는 개략적인 부분 단면도이다. 박막 트랜지스터는 톱 게이트 구조를 가지며, 기본적으로는 도 21에 나타낸 TFT 구조와 동일하다. 개구 영역으로부터는 산화 실리콘으로 이루어지는 게이트 절연막(30), 질화 실리콘으로 이루어지는 제1 층간 절연막(71N), 동 질화 실리콘으로 이루어지는 제1 층간 절연막(72N)이 제거되는 한편, 투명 수지로 이루어지는 평탄화막(9)은 그대로 남아 있다. 이 실시 형태에서도, 실질적으로 투과광의 제어를 행하는 개구 영역에서, 유리 기판(1)과는 굴절률이 상이한 막을 제거하고 있기 때문에, 다중 간섭의 영향은 작아진다.
그런데, 능동층으로서 이용되는 폴리실리콘이나 아몰퍼스 실리콘은 얇게 착색되어 있지만, 대부분의 광을 투과할 수 있다. 이 착색을 적극적으로 이용하여 개구 영역의 광학적인 특성을 제어하는 것도 고려된다. 이 경우에는, 개구 영역에 능동층으로서 이용되는 반도체 박막을 남겨 두게 된다. 참고로, 도 7에 폴리실리콘막 및 아몰퍼스 실리콘막의 투과 스펙트럼을 나타낸다. 모두 막 두께는 40nm이다. 폴리실리콘의 스펙트럼을 4P로 표시하고, 아몰퍼스 실리콘의 스펙트럼을 4A로 표시하고 있다. 모두 단파장측에서 흡수가 있기 때문에, 전체적으로 황색맛을 띤 색상으로 된다.
다음에, 도 8 및 도 9를 참조하여, 본 발명에 관한 표시 장치의 제조 방법의 일례를 구체적으로 설명한다. 본 예는 폴리실리콘을 능동층으로 이용한 보텀 게이트 구조의 박막 트랜지스터를 집적 형성하는 것이다. 먼저, (a)에서 투명한 유리 기판(1) 상에, 예를 들면 Cr, Al, Mo, Ta 등의 금속을 사용하여 게이트 전극(2)을, 예를 들면 200nm의 두께로 형성한다. 공정 (b)로 진행하여, 게이트 전극(2) 상에 예를 들면 질화 실리콘막을 50nm, 산화 실리콘막을 150nm 적층하여, 각각 게이트 절연막(3N, 30)으로 한 후, 연속해서 아몰퍼스 실리콘을 50nm 성막한다. 그 후, 적외선 램프를 사용한 열 어닐이나 레이저 어닐 등을 수단을 이용하여, 아몰퍼스 실리콘을 결정화(結晶化)하고, 다결정 실리콘으로 이루어지는 반도체 박막(4P)을 형성한다. 또는, 다른 열CVD법 등을 이용하여 직접 폴리실리콘막을 성막해도 된다. 공정 (c)로 진행하여, 산화 실리콘막을 성막하고, 그 후 게이트 전극(2) 상의 반도체 박막(4P) 채널부를 피복하도록 패터닝하여, 채널 보호막(6)으로 한다. 이 채널 보호막(6)을 마스크로서 인 또는 비소를 저농도로 이온 주입하여, LDD 영역을 형성한다. 이 경우, 반드시 마스크용의 채널 보호막(6)을 산화 실리콘으로 형성할 필요는 없고, 레지스트 등을 이용해도 된다. 공정 (d)로 진행하여, 소스 영역(S) 및 드레인 영역(D)을 형성하기 위해, 마스크(M)를 레지스트 등에 의해 형성하고, 고농도의 인 또는 비소 등을 이온 주입한다. 그 후, 적당히 주입한 불순물을 활성화하기 위해, 열 어닐이나 레이저 어닐을 행한다. 공정 (e)로 진행하여, 박막 트랜지스터 소자를 형성하는 부분을 제거하고, 반도체 박막(4P)을 패터닝하며, 그 후 질화 실리콘막 300nm, 산화 실리콘막 200nm를 연속 형성하여, 각각 층간 절연막(7N, 70)으로 한다.
도 9의 공정 (f)로 진행하여, 다결정 반도체 박막(4P) 상의 콘택트 홀(CON)의 부분, 게이트 전극(2) 상의 콘택트 홀(도시하지 않음)의 부분, 및 개구 영역으로 되는 부분에서, 층간 절연막(7N, 70) 및 게이트 절연막(3N, 30)을 에칭 제거한다. 공정 (g)로 진행하여, 알루미늄 등으로 소스 전극(5S) 및 드레인 전극(5D)을 형성한다. 그 후, 콘택트 홀(CON)로 되는 부분이나 패드 형성 부분(도시하지 않음) 등을 제거한 영역에 유기 수지로 이루어지는 평탄화막(9)을 2㎛ 두께로 형성한다. 마지막으로 공정 (h)로 진행하여, 유기 평탄화막(9)으로 매입(埋入)된 개구 영역을 덮도록 ITO 등으로 이루어지는 화소 전극(10)을 형성한다. 그 후, 액정을 배향시키기 위해 폴리이미드로 이루어지는 배향막(16)을 형성하여 배향 처리를 행한다.
이상과 같은 방법으로 작성한 기판은 상법(常法)에 의해 컬러 필터, 대향 전극, 배향막을 형성한 대향 기판을 접합하고, 그후 양 기판 사이에 액정을 주입함으로써 패널로 한다. 이 방법에서는, 개구 영역에 존재하는 굴절률이 상이한 질화 실리콘막 등을 제거하기 위해 특별한 공정은 필요 없고, 게이트 전극이나 반도체 박막에 콘택트를 취하는 공정을 이용하여 동시에 처리하고 있다. 단, 본 발명은 이에 한정되지 않고 개구 영역에서의 적층막의 에칭량을 제어하기 위해 비개구 영역과는 다른 마스크 공정을 이용해도 된다. 또, 본 방법에서는 층간 절연막과 게이트 절연막의 전층(全層)을 에칭 제거하고 있지만, 예를 들면, 게이트 절연막에 산화 실리콘막만을 사용하고 있는 경우 등에는, 반드시 게이트 절연막을 제거할 필요가 없음은 물론이다. 또, 도 23에 나타낸 단(短)주기의 간섭은 층간 절연막으로서 이용한 질화 실리콘막에서 일어나고 있기 때문에, 이 층만을 제거하는 것만으로도 간섭을 작게 하는 것이 가능하다.
도 10 및 도 11은 본 발명에 관한 표시 장치 제조 방법의 다른 예를 나타내는 공정도이다. 기본적으로는, 도 8 및 도 9에 나타낸 앞의 제조 방법과 동일하므로, 여기에서는 특히 상이한 점만을 설명한다. 먼저, 공정 (b)에서는, 질화 실리콘으로 이루어지는 단층의 게이트 절연막(3N)만을 형성한다. 이 막 두께는 140nm 정도이다. 또, 공정 (e)에서는, 먼저 산화 실리콘을 200nm 퇴적하여 층간 절연막(70)으로 하고, 그 위에 질화 실리콘을 300nm 퇴적하여 층간 절연막(7N)으로 한다. 이후 공정 (f)에서는, 개구 영역에 두께가 140nm인 질화 실리콘으로 이루어지는 게이트 절연막(3N)을 남겨 두는 한편, 층간 절연막(70 및 7N)을 제거한다. 이 때, 질화 실리콘으로 이루어지는 게이트 절연막(3N)과 동 질화 실리콘으로 이루어지는 층간 절연막(7N) 사이에 산화 실리콘으로 이루어지는 층간 절연막(70)을 끼우고 있다. 즉, 질화 실리콘으로 이루어지는 게이트 절연막(3N)과 산화 실리콘으로 이루어지는 층간 절연막(70)이 접한 상태로 되어 있다. 양자의 에칭 레이트의 상위를 이용하여, 개구 영역에 질화 실리콘으로 이루어지는 게이트 절연막(3N)만을 남겨 두는 것이 가능하다. 그후, 앞의 예와 마찬가지로 개구 영역 및 비개구 영역을 투명한 유기 수지의 평탄화막(9)으로 피복한다. 본 예에서는, 개구 영역에 두께 140nm의 실리콘 질화막을 남겨 둠으로써, 투과 스펙트럼의 단파장측 청색 영역을 의도적으로 들어 올리는 것이 가능하다.
도 12 및 도 13은 본 발명에 관한 표시 장치 제조 방법의 다른 예를 나타내는 공정도이다. 이 예에서는, 톱 게이트 구조의 TFT를 형성하고 있다. 먼저, 공정 (a)에서, 투명한 유리 기판(1) 상에, 예를 들면 질화 실리콘막을 100nm, 산화 실리콘막을 300nm 적층하고, 유리로부터의 불순물 확산을 방지하기 위해 각각 바탕막(12N, 120)으로 한 후, 연속하여 아몰퍼스 실리콘을 50nm 성막한다. 그후, 적외선 램프를 이용한 열 어닐이나 레이저 어닐 등을 수단을 이용하여 결정화하고, 폴리실리콘으로 이루어지는 반도체 박막(4P)으로 한다. 또, 다른 열CVD법 등을 이용하여 직접 다결정 반도체 박막(4P)을 성막해도 된다. 구후, 다결정 반도체 박막(4P)을 박막 트랜지스터 소자 영역의 형상에 맞춰 패터닝한다. 공정 (b)로 진행하여,반도체 박막(4P)의 위에 게이트 절연막(30)으로서, 예를 들면 산화 실리콘막을 150nm 적층하고, 그후 게이트 전극(2)으로서, 예를 들면 텅스텐이나 몰리브덴, 알루미늄 등을 300nm 적층한다. 그후, 소정의 형상으로 패터닝한다. 공정 (c)로 진행하여, 게이트 전극(2)을 마스크로 하여 LDD 영역을 형성하기 위해 인 또는 비소 등을 비교적 저농도로 이온 주입한다. 공정 (d)로 진행하여, 소스 영역(S) 및 드레인 영역(D)을 형성하기 위해, 마스크(M)을 레지스트 등으로 형성하고, 고농도의 인 또는 비소 등을 주입한다. 그후, 적당히 주입한 불순물을 활성화하기 위해, 열 어닐이나 레이저 어닐을 행한다. 공정 (e)로 진행하여, 층간 절연막(7N)으로서 질화 실리콘막을 400nm 성막한다. 이 경우, 층간 절연막은 산화 실리콘막을 이용해도, 또 질화 실리콘막과 산화 실리콘막의 적층 구조로 해도 된다.
도 13의 공정 (f)로 진행하여, 다결정 반도체 박막(4P) 상의 콘택트 홀(CON) 형성 부분 및 게이트 전극(2) 상의 콘택트 홀 형성 부분(도시하지 않음) 및 개구 영역의 부분에서, 바탕막(12N, 120), 게이트 절연막(30), 층간 절연막(7N)을 에칭 제거한다. 공정 (g)로 진행하여, 화소 전극과의 콘택트 홀(CON)을 형성하는 부분이나 패드 형성 부분(도시하지 않음) 등을 제외한 모든 영역에 유기 수지로 이루어지는 평탄화막(9)을 형성한다. 공정 (h)로 진행하여, 평탄화막(9)으로 매입된 개구 영역을 덮도록, ITO 등으로 이루어지는 화소 전극(10)을 형성한다. 그후, 액정을 배향시키기 위해 배향막(16)을 형성하여 배향 처리를 행한다. 이와 같이 하여 작성한 TFT 기판(1)은 컬러 필터, 대향 전극, 배향막을 형성한 대향 유리 기판과 접합하고, 그후 양 기판 사이에 액정을 주입함으로써 액정 패널이 완성된다.
도 14는 본 발명에 관한 표시 장치의 전체 구성을 나타내는 개략적인 사시도이며, 액티브 매트릭스형 액정 표시 장치의 예를 나타내고 있다. 이 표시 장치는 구동 기판(1)과 대향 기판(20) 사이에 액정(17) 등으로 이루어지는 전기 광학 물질을 유지한 구조로 되어 있다. 구동 기판(1)에는 화소 어레이부와 주변 회로부가 집적 형성되어 있다. 주변 회로부는 수직 주사 회로(41)와 수평 주사 회로(42)로 나누어져 있다. 또, 구동 기판(1)의 상단측에는 외부 접속용의 단자 전극(47)도 형성되어 있다. 각 단자 전극(47)은 배선(48)을 통해 수직 주사 회로(41) 및 수평 주사 회로(42)에 접속되어 있다. 화소 어레이부에는 서로 교차하는 게이트 배선(43)과 신호 배선(44)이 형성되어 있다. 게이트 배선(43)은 수직 주사 회로(41)에 접속하고, 신호 배선(44)은 수평 주사 회로(42)에 접속되어 있다 양 배선(43, 44)의 교차부에는 화소 전극(10)과 이것을 구동하는 본 발명에 의한 박막 트랜지스터(TFT)가 형성되어 있다. 한편, 대향 기판(20)의 내표면에는 도시하지 않지만 ITO에 의한 대향 전극이 형성되어 있다.
도 15는 본 발명에 관한 표시 장치의 다른 실시 형태를 나타내는 개략적인 부분 단면도이며, 1화소만을 표시하고 있다. 본 실시 형태는 전기 광학 소자로서 액정 셀에 대신하여 유기 일렉트로루미네선스 소자(OLED)를 사용하고 있다. OLED는 ITO 등의 투명 도전막 등으로 이루어지는 양극(A), 유기층(110) 및 금속의 음극(K)을 차례로 겹친 것이다. 양극(A)은 화소마다 분리되어 있으며, 기본적으로 투명이다. 음극(K)은 화소 간에서 공통 접속되어 있으며, 기본적으로 광 반사성이다. 이러한 구성을 가지는 OLED의 양극(A)/음극(K) 간에 순방향의 전압(10V 정도)을 인가하면, 전자나 정공(正孔) 등 캐리어의 주입이 일어나 발광이 관측된다. OLED의 동작은 양극(A)으로부터 주입된 정공과 음극(K)으로부터 주입된 전자에 의해 형성된 여기자(勵起子)에 의한 발광으로 생각된다. OLED는 스스로 발한 광을 유리 등으로 이루어지는 기판(1)의 표면측으로부터 이면측으로 출사한다.
한편, OLED를 구동하는 박막 트랜지스터는 게이트 전극(2)과, 그 위에 겹쳐진 게이트 절연막(30)과, 이 게이트 절연막(30)을 통해 게이트 전극(2)의 상방에 겹쳐진 반도체 박막(4)으로 이루어진다. 이 반도체 박막(4)은 예를 들면 레이저 어닐에 의해 결정화된 실리콘 박막으로 이루어진다. 박막 트랜지스터는 OLED에 공급되는 전류의 통로로 되는 소스 영역(S), 채널 영역(Ch) 및 드레인 영역(D)을 구비하고 있다. 채널 영역(Ch)은 바로 게이트 전극(2)의 직상에 위치한다. 이 보텀 게이트 구조를 가지는 박막 트랜지스터는 질화 실리콘으로 이루어지는 제1 층간 절연막(71N)에 의해 피복되어 있으며, 그 위에는 전극(5S, 5D)이 형성되어 있다. 이들의 위에는 산화 실리콘으로 이루어지는 제2 층간 절연막(720)을 통해 전술한 OLED가 성막되어 있다. 이 OLED의 양극(A)은 전극(5D)을 통해 박막 트랜지스터에 전기 접속되어 있다. 이 실시 형태에서는, OLED가 배치되는 개구 영역으로부터 질화 실리콘의 층간 절연막(71N)이 제거되는 한편, 산화 실리콘으로 이루어지는 게이트 절연막(30) 및 동 산화 실리콘으로 이루어지는 제2 층간 절연막(72O)은 그대로 남아 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 개구 영역으로부터 투명 기판과 굴절률이 상이한 층을 될 수 있는 한 제거하기 위해, 다중 간섭이 감소되고, 패널의 투과율이 향상된다. 다중 간섭을 억제할 수 있기 때문에, 제조 상의 색 분산을 감소할 수 있다. 또, 패널의 불요 반사를 작게 할 수 있다. 개구 영역으로부터 굴절률이 상이한 층을 제거하는 경우, 새로운 제조 상의 공정을 필료로 하지 않는다. 특히, 저온 폴리실리콘을 능동층으로 하는 TFT를 형성하는 경우, 산화 실리콘막을 게이트 절연막으로 사용하는 한편, 질화 실리콘막을 유리로부터의 오염을 방지하는 바탕막이나 패시베이션막(보호막)으로 사용하기 위해, 굴절률이 상이한 적층 구조가 발생하기 쉽다. 이 경우, 본 발명에 따라 개구 영역으로부터 질화 실리콘막을 선택적으로 제거하는 것은 투과율 높게 하여 착색(着色)을 방지하는 데 현저한 효과가 있다.

Claims (60)

  1. 투명한 기판의 위에 매트릭스형으로 배열한 화소를 가지며,
    각 화소는 상기 기판을 통해 광을 출사하는 전기 광학 소자가 형성된 개구 영역과, 상기 전기 광학 소자를 구동하는 박막 트랜지스터가 형성된 비개구 영역을 가지며,
    상기 비개구 영역은 상기 박막 트랜지스터를 포함하는 제1막 구성을 가지며,
    상기 개구 영역은 상기 제1막 구성으로부터 연장되고 또한 상기 전기 광학 소자와 상기 기판 사이에 끼여 있는 제2막 구성을 가지며,
    상기 제2막 구성은 상기 개구 영역을 통하는 광을 조정하기 위해, 상기 제1막 구성으로부터 변화되어 있는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 제2막 구성은 하나 또는 둘 이상의 막을 포함하고 있으며, 상기 개구 영역을 통하는 광의 투과율 또는 색 온도를 조정하기 위해, 막의 수, 두께, 굴절률 및 광 흡수율 중 최소한 하나가 상기 제1막 구성과는 상이한 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 제2막 구성은 그 굴절률이 상기 제1막 구성과 비교하여 상기 기판의 굴절률에 근접하도록, 상기 제1막 구성으로부터 변화되어 있는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    상기 기판은 유리로 이루어지고, 상기 제1막 구성은 유리와 굴절률이 상이한 질화 실리콘막을 포함하고, 상기 제2막 구성은 상기 질화 실리콘막이 제거되어 있는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 제1막 구성은 최소한 상기 박막 트랜지스터의 능동층과 게이트 전극 사이에 끼여 있는 게이트 절연막, 상기 박막 트랜지스터와 그 배선 사이에 끼여 있는 층간 절연막 및 상기 박막 트랜지스터를 피복하는 보호막을 포함하고 있으며,
    상기 제2막 구성은 상기 게이트 절연막, 층간 절연막 및 보호막 중 최소한 하나가 제거되어 있는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서,
    상기 게이트 전극 또는 상기 배선에 대한 콘택트 홀을 형성하는 과정에서, 상기 게이트 절연막 또는 층간 절연막이 상기 제2막 구성으로부터 제거되어 있는 것을 특징으로 하는 표시 장치.
  7. 제5항에 있어서,
    상기 박막 트랜지스터는 게이트 전극의 위에 게이트 절연막을 통해 능동층을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 보텀 게이트 구조를 가지며,
    상기 제2막 구성으로부터 최소한 게이트 절연막 또는 층각 절연막이 제거되어 있는 것을 특징으로 하는 표시 장치.
  8. 제5항에 있어서,
    상기 박막 트랜지스터는 능동층의 위에 게이트 절연막을 통해 게이트 전극을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 톱 게이트 구조를 가지며,
    상기 제2막 구성으로부터 최소한 게이트 절연막 또는 층간 절연막이 제거되어 있는 것을 특징으로 하는 표시 장치.
  9. 제5항에 있어서,
    상기 능동층은 다결정 실리콘으로 이루어지는 것을 특징으로 하는 표시 장치.
  10. 제5항에 있어서,
    상기 보호막은 투명한 유기 수지막으로 이루어지고, 상기 제2막 구성은 상기유기 수지막을 그대로 포함하는 것을 특징으로 하는 표시 장치.
  11. 투명한 기판의 위에 매트릭스형으로 배열한 각 화소에 대하여, 상기 기판을 통해 광을 출사하는 전기 광학 소자를 포함하는 개구 영역과, 상기 전기 광학 소자를 구동하는 박막 트랜지스터를 포함하는 비개구 영역을 형성하는 표시 장치의 제조 방법에 있어서,
    상기 비개구 영역에는 상기 박막 트랜지스터를 포함하는 제1 막체(膜體)를 형성하고,
    상기 개구 영역에는 상기 제1 막체로부터 연장되고 또한 상기 전기 광학 소자와 상기 기판 사이에 끼여 있는 제2 막체를 형성하고,
    상기 제2 막체는 상기 개구 영역을 통하는 광을 조정하기 위해, 상기 제1 막체에 변화를 가하는 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제2 막체는 하나 또는 둘 이상의 막을 포함하고 있으며, 상기 개구 영역을 통하는 광의 투과율 또는 색 온도를 조정하기 위해, 막의 수, 두께, 굴절률 및 광 흡수율 중 최소한 하나를 상기 제1 막체와는 상이하도록 가공하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 제2 막체는 그 굴절률이 상기 제1 막체와 비교하여 상기 기판의 굴절률에 근접하도록, 상기 제1 막체부터 변화되어 있는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 기판은 유리를 사용하고, 상기 제1 막체는 유리와 굴절률이 상이한 질화 실리콘의 막을 포함하고, 상기 제2 막체로부터 상기 질화 실리콘의 막을 제거하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 제1 막체는 최소한 상기 박막 트랜지스터의 능동층과 게이트 전극 사이에 끼여 있는 게이트 절연막, 상기 박막 트랜지스터와 그 배선 사이에 끼여 있는 층간 절연막 및 상기 박막 트랜지스터를 피복하는 보호막을 포함하고 있으며,
    상기 제2 막체로부터 상기 게이트 절연막, 층간 절연막 및 보호막 중 최소한 하나를 제거하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 게이트 전극 또는 상기 배선에 대한 콘택트 홀을 형성하는 과정에서, 상기 게이트 절연막 또는 층간 절연막을 상기 제2 막체로부터 제거하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 박막 트랜지스터는 게이트 전극의 위에 게이트 절연막을 통해 능동층을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 보텀 게이트 구조를 가지며,
    상기 제2 막체로부터 최소한 게이트 절연막 또는 층간 절연막을 제거하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제15항에 있어서,
    상기 박막 트랜지스터는 능동층의 위에 게이트 절연막을 통해 게이트 전극을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 톱 게이트 구조를 가지며,
    상기 제2 막체로부터 최소한 게이트 절연막 또는 층간 절연막을 제거하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제15항에 있어서,
    상기 능동층은 다결정 실리콘을 사용하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제15항에 있어서,
    상기 보호막은 투명한 유기 수지막을 사용하고, 상기 제2 막체는 상기 유기 수지막을 그대로 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  21. 투명한 기판의 위에 매트릭스형으로 배열한 화소를 가지고, 각 화소는 상기 기판을 통해 광을 출사하는 전기 광학 소자가 형성된 개구 영역과, 상기 전기 광학 소자를 구동하는 박막 트랜지스터가 형성된 비개구 영역을 가지고,
    상기 전기 광학 소자는 서로 대향하는 투명한 전극 사이에 유지된 액정 재료로 이루어지고, 이 기판의 일면측으로부터 입사된 광을 타면측으로 출사하는 액정 표시 장치에 있어서,
    상기 비개구 영역은 상기 박막 트랜지스터를 포함하는 제1막 구성을 가지고,
    상기 개구 영역은 상기 제1막 구성으로부터 연장되고 또한 상기 전기 광학 소자와 상기 기판 사이에 끼여 있는 제2막 구성을 가지고,
    상기 제2막 구성은 상기 개구 영역을 통하는 광을 조정하기 위해, 상기 제1막 구성으로부터 변화되어 있는 것을 특징으로 하는 액정 표시 장치.
  22. 제21항에 있어서,
    상기 제2막 구성은 하나 또는 둘 이상의 막을 포함하고 있으며, 상기 개구 영역을 통하는 광의 투과율 또는 색 온도를 조정하기 위해, 막의 수, 두께, 굴절률 및 광 흡수율 중 최소한 하나가 상기 제1막 구성과는 상이한 것을 특징으로 하는 액정 표시 장치.
  23. 제21항에 있어서,
    상기 제2막 구성은 그 굴절률이 상기 제1막 구성과 비교하여 상기 기판의 굴절률에 근접하도록, 상기 제1막 구성으로부터 변화되어 있는 것을 특징으로 하는 액정 표시 장치.
  24. 제21항에 있어서,
    상기 기판은 유리로 이루어지고, 상기 제1막 구성은 유리와 굴절률이 상이한 질화 실리콘의 막을 포함하고, 상기 제2막 구성은 상기 질화 실리콘의 막이 제거되어 있는 것을 특징으로 하는 액정 표시 장치.
  25. 제21항에 있어서,
    상기 제1막 구성은 최소한 상기 박막 트랜지스터의 능동층과 게이트 전극 사이에 끼여 있는 게이트 절연막, 상기 박막 트랜지스터와 그 배선 사이에 끼여 있는 층간 절연막 및 상기 박막 트랜지스터를 피복하는 보호막을 포함하고 있으며,
    상기 제2막 구성은 상기 게이트 절연막, 층간 절연막 및 보호막 중 최소한 하나가 제거되어 있는 것을 특징으로 하는 액정 표시 장치.
  26. 제25항에 있어서,
    상기 게이트 전극 또는 상기 배선에 대한 콘택트 홀을 형성하는 과정에서,상기 게이트 절연막 또는 층간 절연막이 상기 제2막 구성으로부터 제거되어 있는 것을 특징으로 하는 액정 표시 장치.
  27. 제25항에 있어서,
    상기 박막 트랜지스터는 게이트 전극의 위에 게이트 절연막을 통해 능동층을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 보텀 게이트 구조를 가지며,
    상기 제2막 구성으로부터 최소한 게이트 절연막 또는 층간 절연막이 제거되어 있는 것을 특징으로 하는 액정 표시 장치.
  28. 제25항에 있어서,
    상기 박막 트랜지스터는 능동층의 위에 게이트 절연막을 통해 게이트 전극을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 톱 게이트 구조를 가지며,
    상기 제2막 구성으로부터 최소한 게이트 절연막 또는 층간 절연막이 제거되어 있는 것을 특징으로 하는 액정 표시 장치.
  29. 제25항에 있어서,
    상기 능동층은 다결정 실리콘으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  30. 제25항에 있어서,
    상기 보호막은 투명한 유기 수지막으로 이루어지고, 상기 제2막 구성은 상기 유기 수지막을 그대로 포함하는 것을 특징으로 하는 액정 표시 장치.
  31. 투명한 기판의 위에 매트릭스형으로 배열한 각 화소에 대하여, 상기 기판을 통해 광을 출사하는 전기 광학 소자를 포함하는 개구 영역과, 상기 전기 광학 소자를 구동하는 박막 트랜지스터를 포함하는 비개구 영역을 형성하고, 상기 전기 광학 소자는 서로 대향하는 투명한 전극 사이에 액정을 유지하여 형성하고, 상기 기판의 일면측으로부터 입사된 광을 타면측으로 출사하는 액정 표시 장치의 제조 방법에 있어서,
    상기 비개구 영역에는 상기 박막 트랜지스터를 포함하는 제1 막체를 형성하고,
    상기 개구 영역에는 상기 제1 막체로부터 연장되고 또한 상기 전기 광학 소자와 상기 기판 사이에 끼여 있는 제2 막체를 형성하고,
    상기 제2 막체는 상기 개구 영역을 통하는 광을 조정하기 위해, 상기 제1 막체에 변화를 가하는 것을 특징으로 하는 액적 표시 장치의 제조 방법.
  32. 제31항에 있어서,
    상기 제2 막체는 하나 또는 둘 이상의 막을 포함하고 있으며, 상기 개구 영역을 통하는 광의 투과율 또는 색 온도를 조정하기 위해, 막의 수, 두께, 굴절률 및 광 흡수율 중 최소한 하나를 상기 제1 막체와는 상이하도록 가공하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  33. 제31항에 있어서,
    상기 제2 막체는 그 굴절률이 상기 제1 막체와 비교하여 상기 기판의 굴절률에 근접하도록, 상기 제1 막체부터 변화되어 있는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  34. 제31항에 있어서,
    상기 기판은 유리를 사용하고, 상기 제1 막체는 유리와 굴절률이 상이한 질화 실리콘의 막을 포함하고, 상기 제2 막체로부터 상기 질화 실리콘의 막을 제거하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  35. 제31항에 있어서,
    상기 제1 막체는 최소한 상기 박막 트랜지스터의 능동층과 게이트 전극 사이에 끼여 있는 게이트 절연막, 상기 박막 트랜지스터와 그 배선 사이에 끼여 있는 층간 절연막 및 상기 박막 트랜지스터를 피복하는 보호막을 포함하고 있으며,
    상기 제2 막체로부터 상기 게이트 절연막, 층간 절연막 및 보호막 중 최소한 하나를 제거하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  36. 제35항에 있어서,
    상기 게이트 전극 또는 상기 배선에 대한 콘택트 홀을 형성하는 과정에서, 상기 게이트 절연막 또는 층간 절연막을 상기 제2 막체로부터 제거하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  37. 제35항에 있어서,
    상기 박막 트랜지스터는 게이트 전극의 위에 게이트 절연막을 통해 능동층을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 보텀 게이트 구조를 가지며,
    상기 제2 막체로부터 최소한 게이트 절연막 또는 층간 절연막을 제거하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  38. 제35항에 있어서,
    상기 박막 트랜지스터는 능동층의 위에 게이트 절연막을 통해 게이트 전극을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 톱 게이트 구조를 가지며,
    상기 제2 막체로부터 최소한 게이트 절연막 또는 층간 절연막을 제거하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  39. 제35항에 있어서,
    상기 능동층은 다결정 실리콘을 사용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  40. 제35항에 있어서,
    상기 보호막은 투명한 유기 수지막을 사용하고, 상기 제2 막체는 상기 유기 수지막을 그대로 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  41. 투명한 기판의 위에 매트릭스형으로 배열한 화소를 가지고, 각 화소는 상기 기판을 통해 광을 출사하는 전기 광학 소자가 형성된 개구 영역과, 상기 전기 광학 소자를 구동하는 박막 트랜지스터가 형성된 비개구 영역을 가지고,
    상기 전기 광학 소자는 서로 대향하는 투명한 전극 사이에 유지된 유기 일렉트로루미네선스 재료로 이루어지고, 스스로 발한 광을 상기 기판의 일면측으로부터 타면측으로 출사하는 유기 일렉트로루미네선스 표시 장치에 있어서,
    상기 비개구 영역은 상기 박막 트랜지스터를 포함하는 제1막 구성을 가지고,
    상기 개구 영역은 상기 제1막 구성으로부터 연장되고 또한 상기 전기 광학 소자와 상기 기판 사이에 끼여 있는 제2막 구성을 가지고,
    상기 제2막 구성은 상기 개구 영역을 통하는 광을 조정하기 위해, 상기 제1막 구성으로부터 변화되어 있는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  42. 제41항에 있어서,
    상기 제2막 구성은 하나 또는 둘 이상의 막을 포함하고 있으며, 상기 개구 영역을 통하는 광의 투과율 또는 색 온도를 조정하기 위해, 막의 수, 두께, 굴절률 및 광 흡수율 중 최소한 하나가 상기 제1막 구성과는 상이한 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  43. 제41항에 있어서,
    상기 제2막 구성은 그 굴절률이 상기 제1막 구성과 비교하여 상기 기판의 굴절률에 근접하도록, 상기 제1막 구성으로부터 변화되어 있는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  44. 제41항에 있어서,
    상기 기판은 유리로 이루어지고, 상기 제1막 구성은 유리와 굴절률이 상이한 질화 실리콘의 막을 포함하고, 상기 제2막 구성은 상기 질화 실리콘의 막이 제거되어 있는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  45. 제41항에 있어서,
    상기 제1막 구성은 최소한 상기 박막 트랜지스터의 능동층과 게이트 전극 사이에 끼여 있는 게이트 절연막, 상기 박막 트랜지스터와 그 배선 사이에 끼여 있는층간 절연막 및 상기 박막 트랜지스터를 피복하는 보호막을 포함하고 있으며,
    상기 제2막 구성은 상기 게이트 절연막, 층간 절연막 및 보호막 중 최소한 하나가 제거되어 있는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  46. 제45항에 있어서,
    상기 게이트 전극 또는 상기 배선에 대한 콘택트 홀을 형성하는 과정에서, 상기 게이트 절연막 또는 층간 절연막이 상기 제2막 구성으로부터 제거되어 있는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  47. 제45항에 있어서,
    상기 박막 트랜지스터는 게이트 전극의 위에 게이트 절연막을 통해 능동층을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 보텀 게이트 구조를 가지며,
    상기 제2막 구성으로부터 최소한 게이트 절연막 또는 층간 절연막이 제거되어 있는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  48. 제45항에 있어서,
    상기 박막 트랜지스터는 능동층의 위에 게이트 절연막을 통해 게이트 전극을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 톱 게이트 구조를 가지며,
    상기 제2막 구성으로부터 최소한 게이트 절연막 또는 층간 절연막이 제거되어 있는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  49. 제45항에 있어서,
    상기 능동층은 다결정 실리콘으로 이루어지는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  50. 제45항에 있어서,
    상기 보호막은 투명한 유기 수지막으로 이루어지고, 상기 제2막 구성은 상기 유기 수지막을 그대로 포함하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치.
  51. 투명한 기판의 위에 매트릭스형으로 배열한 각 화소에 대하여, 상기 기판을 통해 광을 출사하는 전기 광학 소자를 포함하는 개구 영역과, 상기 전기 광학 소자를 구동하는 박막 트랜지스터를 포함하는 비개구 영역을 형성하고, 상기 전기 광학 소자는 서로 대향하는 전극 사이에 유기 일렉트로루미네선스 재료를 유지하여 형성하고, 스스로 발한 광을 상기 기판의 일면측으로부터 타면측으로 출사하는 유기 일렉트로루미네선스 표시 장치의 제조 방법에 있어서,
    상기 비개구 영역에는 상기 박막 트랜지스터를 포함하는 제1 막체를 형성하고,
    상기 개구 영역에는 상기 제1 막체로부터 연장되고 또한 상기 전기 광학 소자와 상기 기판 사이에 끼여 있는 제2 막체를 형성하고,
    상기 제2 막체는 상기 개구 영역을 통하는 광을 조정하기 위해, 상기 제1 막체에 변화를 가하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 제조 방법.
  52. 제51항에 있어서,
    상기 제2 막체는 하나 또는 둘 이상의 막을 포함하고 있으며, 상기 개구 영역을 통하는 광의 투과율 또는 색 온도를 조정하기 위해, 막의 수, 두께, 굴절률 및 광 흡수율 중 최소한 하나를 상기 제1 막체와는 상이하도록 가공하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 제조 방법.
  53. 제51항에 있어서,
    상기 제2 막체는 그 굴절률이 상기 제1 막체와 비교하여 상기 기판의 굴절률에 근접하도록, 상기 제1 막체부터 변화되어 있는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 제조 방법.
  54. 제51항에 있어서,
    상기 기판은 유리를 사용하고, 상기 제1 막체는 유리와 굴절률이 상이한 질화 실리콘의 막을 포함하고, 상기 제2 막체로부터 상기 질화 실리콘의 막을 제거하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 제조 방법.
  55. 제51항에 있어서,
    상기 제1 막체는 최소한 상기 박막 트랜지스터의 능동층과 게이트 전극 사이에 끼여 있는 게이트 절연막, 상기 박막 트랜지스터와 그 배선 사이에 끼여 있는 층간 절연막 및 상기 박막 트랜지스터를 피복하는 보호막을 포함하고 있으며,
    상기 제2 막체로부터 상기 게이트 절연막, 층간 절연막 및 보호막 중 최소한 하나를 제거하는 것을 특징으로 하는 액정 유기 일렉트로루미네선스 장치의 제조 방법.
  56. 제55항에 있어서,
    상기 게이트 전극 또는 상기 배선에 대한 콘택트 홀을 형성하는 과정에서, 상기 게이트 절연막 또는 층간 절연막을 상기 제2 막체로부터 제거하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 제조 방법.
  57. 제55항에 있어서,
    상기 박막 트랜지스터는 게이트 전극의 위에 게이트 절연막을 통해 능동층을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 보텀 게이트 구조를 가지며,
    상기 제2 막체로부터 최소한 게이트 절연막 또는 층간 절연막을 제거하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 제조 방법.
  58. 제55항에 있어서,
    상기 박막 트랜지스터는 능동층의 위에 게이트 절연막을 통해 게이트 전극을 겹치고, 또한 능동층의 위에 층간 절연막을 통해 배선을 형성한 톱 게이트 구조를 가지며,
    상기 제2 막체로부터 최소한 게이트 절연막 또는 층간 절연막을 제거하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 제조 방법.
  59. 제55항에 있어서,
    상기 능동층은 다결정 실리콘을 사용하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 제조 방법.
  60. 제55항에 있어서,
    상기 보호막은 투명한 유기 수지막을 사용하고, 상기 제2 막체는 상기 유기 수지막을 그대로 포함하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 제조 방법.
KR1020010010034A 2000-02-29 2001-02-27 표시 장치 및 그 제조 방법 KR100789340B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000052877A JP2001242803A (ja) 2000-02-29 2000-02-29 表示装置及びその製造方法
JP2000-52877 2000-02-29

Publications (2)

Publication Number Publication Date
KR20010085669A true KR20010085669A (ko) 2001-09-07
KR100789340B1 KR100789340B1 (ko) 2007-12-28

Family

ID=18574328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010034A KR100789340B1 (ko) 2000-02-29 2001-02-27 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6674106B2 (ko)
JP (1) JP2001242803A (ko)
KR (1) KR100789340B1 (ko)
TW (1) TW487953B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535855B1 (ko) * 2002-07-25 2006-01-11 산요덴키가부시키가이샤 유기 ｅｌ 표시 장치
KR100782025B1 (ko) * 2001-09-17 2007-12-04 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 이의 제조방법
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
WO2014175543A1 (ko) 2013-04-23 2014-10-30 경희대학교 산학협력단 복합 추출물을 포함하는 대장염 예방, 개선 또는 치료용 조성물
KR20170039365A (ko) 2015-10-01 2017-04-11 경희대학교 산학협력단 황련 추출물을 포함하는 불면증 예방 또는 치료용 조성물 및 이의 제조방법
US9887294B2 (en) 2004-10-01 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR20210056283A (ko) 2019-11-07 2021-05-18 경희대학교 산학협력단 대두 추출물을 포함하는 불면증 예방 또는 치료용 조성물 및 이의 제조방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000227771A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
JP2000227770A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
JP2003076301A (ja) * 2001-09-07 2003-03-14 Matsushita Electric Ind Co Ltd 発光素子、及びそれを用いた表示装置
JP2003142262A (ja) 2001-11-06 2003-05-16 Seiko Epson Corp 電気光学装置、膜状部材、積層膜、低屈折率膜、多層積層膜、電子機器
JP4182467B2 (ja) 2001-12-27 2008-11-19 セイコーエプソン株式会社 回路基板、電気光学装置及び電子機器
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof
JP4454262B2 (ja) * 2002-07-25 2010-04-21 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP2004296303A (ja) 2003-03-27 2004-10-21 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP4163567B2 (ja) 2003-07-09 2008-10-08 株式会社 日立ディスプレイズ 発光型表示装置
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
US20050157190A1 (en) * 2004-01-16 2005-07-21 Litton Systems, Inc. Combining multiple spectral bands to generate an image
US7315047B2 (en) 2004-01-26 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2005209583A (ja) * 2004-01-26 2005-08-04 Semiconductor Energy Lab Co Ltd 発光装置
JP2005242339A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 発光装置
KR100581901B1 (ko) * 2004-02-06 2006-05-22 삼성에스디아이 주식회사 액티브 매트릭스형 유기전계발광소자
JP4785415B2 (ja) * 2004-05-14 2011-10-05 株式会社半導体エネルギー研究所 エレクトロルミネッセンス表示装置の作製方法
US7687404B2 (en) * 2004-05-14 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4809627B2 (ja) * 2004-05-21 2011-11-09 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7015061B2 (en) * 2004-08-03 2006-03-21 Honeywell International Inc. Low temperature curable materials for optical applications
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
KR100683711B1 (ko) 2004-11-22 2007-02-20 삼성에스디아이 주식회사 유기전계 발광표시장치
US20070099005A1 (en) * 2005-10-31 2007-05-03 Honeywell International Inc. Thick crack-free silica film by colloidal silica incorporation
KR101219047B1 (ko) * 2005-12-13 2013-01-07 삼성디스플레이 주식회사 표시장치와 이의 제조방법
US8089070B2 (en) * 2006-02-16 2012-01-03 California Institute Of Technology Apparatus and method of manufacture for an imager equipped with a cross-talk barrier
US8174014B2 (en) * 2006-02-16 2012-05-08 California Institute Of Technology Apparatus and method of manufacture for depositing a composite anti-reflection layer on a silicon surface
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7786480B2 (en) * 2006-08-11 2010-08-31 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
KR100830318B1 (ko) * 2007-04-12 2008-05-16 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법
JP5169125B2 (ja) * 2007-10-15 2013-03-27 セイコーエプソン株式会社 電気光学装置、電子機器及びアクティブマトリクス基板
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR102215941B1 (ko) 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102576507B (zh) * 2009-09-28 2015-08-05 凸版印刷株式会社 有源矩阵基板及其制造方法和图像显示装置
KR101056250B1 (ko) 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101049003B1 (ko) 2009-12-01 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101101087B1 (ko) * 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
KR101784995B1 (ko) * 2010-10-21 2017-10-13 삼성디스플레이 주식회사 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법
JP5386525B2 (ja) * 2011-02-15 2014-01-15 株式会社半導体エネルギー研究所 発光装置及び発光装置の作製方法
GB201105364D0 (en) 2011-03-30 2011-05-11 Cambridge Display Tech Ltd Surface planarisation
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
KR101833235B1 (ko) 2011-07-14 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015035506A (ja) * 2013-08-09 2015-02-19 株式会社東芝 半導体装置
TWI545733B (zh) * 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
TWI567823B (zh) * 2014-12-22 2017-01-21 群創光電股份有限公司 顯示面板與其製造方法
CN105789216B (zh) * 2014-12-22 2019-02-15 群创光电股份有限公司 显示面板与其制造方法
US10544329B2 (en) 2015-04-13 2020-01-28 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
KR101627815B1 (ko) * 2015-04-21 2016-06-08 인천대학교 산학협력단 비결정질 이그조(igzo) tft 기반 트랜젼트 반도체의 제조 방법
WO2017064593A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN106684099A (zh) * 2017-01-10 2017-05-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN115497961A (zh) * 2022-08-26 2022-12-20 广州华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221206B2 (ja) * 1994-01-24 2001-10-22 ソニー株式会社 表示パネル用半導体装置及びその製造方法
JP2755376B2 (ja) * 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
US6424388B1 (en) * 1995-04-28 2002-07-23 International Business Machines Corporation Reflective spatial light modulator array
JPH101999A (ja) * 1996-06-17 1998-01-06 Kyowa Plast Sangyo Kk 便器用接続フランジおよび同フランジと便器との連結構造
JP2917920B2 (ja) * 1996-06-27 1999-07-12 日本電気株式会社 固体撮像装置およびその製造方法
JPH1020340A (ja) * 1996-07-03 1998-01-23 Canon Inc 液晶表示装置
JP3656076B2 (ja) * 1997-04-18 2005-06-02 シャープ株式会社 表示装置
KR100483522B1 (ko) * 1997-07-23 2005-07-25 삼성전자주식회사 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법
JP3204216B2 (ja) * 1998-06-24 2001-09-04 日本電気株式会社 固体撮像装置およびその製造方法
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782025B1 (ko) * 2001-09-17 2007-12-04 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 이의 제조방법
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
KR100535855B1 (ko) * 2002-07-25 2006-01-11 산요덴키가부시키가이샤 유기 ｅｌ 표시 장치
US9887294B2 (en) 2004-10-01 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US10333003B2 (en) 2004-10-01 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
WO2014175543A1 (ko) 2013-04-23 2014-10-30 경희대학교 산학협력단 복합 추출물을 포함하는 대장염 예방, 개선 또는 치료용 조성물
US10195244B2 (en) 2013-04-23 2019-02-05 University-Industry Cooperation Group Of Kyung Hee University Composition for preventing, relieving or treating colitis, containing complex extracts
US10751381B2 (en) 2013-04-23 2020-08-25 University-Industry Cooperation Group Of Kyung Hee University Composition for preventing, relieving or treating colitis, containing complex extracts
KR20170039365A (ko) 2015-10-01 2017-04-11 경희대학교 산학협력단 황련 추출물을 포함하는 불면증 예방 또는 치료용 조성물 및 이의 제조방법
KR20210056283A (ko) 2019-11-07 2021-05-18 경희대학교 산학협력단 대두 추출물을 포함하는 불면증 예방 또는 치료용 조성물 및 이의 제조방법

Also Published As

Publication number Publication date
KR100789340B1 (ko) 2007-12-28
US6674106B2 (en) 2004-01-06
JP2001242803A (ja) 2001-09-07
TW487953B (en) 2002-05-21
US20010017371A1 (en) 2001-08-30

Similar Documents

Publication Publication Date Title
KR100789340B1 (ko) 표시 장치 및 그 제조 방법
US9136288B2 (en) Display device
TWI418038B (zh) 顯示裝置
JP3695308B2 (ja) アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP5128091B2 (ja) 表示装置及びその製造方法
KR100226494B1 (ko) 액정표시장치 및 그 제조방법
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US8957418B2 (en) Semiconductor device and display apparatus
US20240142836A1 (en) Display device and semiconductor device
US8698152B2 (en) Display panel and thin film transistor substrate
US20150214374A1 (en) Circuit board and display device
KR101059024B1 (ko) 표시 장치
US20220262825A1 (en) Display device and manufacturing method thereof
US9989828B2 (en) Semiconductor device and liquid crystal display device
KR100894594B1 (ko) 표시장치용 소자기판 및 이의 제조방법
JPH11212118A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR20050003898A (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
KR20040049592A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010227

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060207

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010227

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070404

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070920

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071221

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20101213

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111213

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121207

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131213

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131213

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141212

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141212

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151211

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20161209

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180930