KR20010079802A - 화합물 반도체층의 형성방법 및 화합물 반도체 장치 - Google Patents

화합물 반도체층의 형성방법 및 화합물 반도체 장치 Download PDF

Info

Publication number
KR20010079802A
KR20010079802A KR1020017003184A KR20017003184A KR20010079802A KR 20010079802 A KR20010079802 A KR 20010079802A KR 1020017003184 A KR1020017003184 A KR 1020017003184A KR 20017003184 A KR20017003184 A KR 20017003184A KR 20010079802 A KR20010079802 A KR 20010079802A
Authority
KR
South Korea
Prior art keywords
compound semiconductor
semiconductor layer
crystal
nitrogen
source material
Prior art date
Application number
KR1020017003184A
Other languages
English (en)
Other versions
KR100417575B1 (ko
Inventor
다카하시코지
가와니시히데노리
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010079802A publication Critical patent/KR20010079802A/ko
Application granted granted Critical
Publication of KR100417575B1 publication Critical patent/KR100417575B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32358—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers containing very small amounts, usually less than 1%, of an additional III or V compound to decrease the bandgap strongly in a non-linear way by the bowing effect
    • H01S5/32366—(In)GaAs with small amount of N

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

단결정 기판 상에 Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체층을 결정 성장시키는 단계를 포함한다. 화합물 반도체층을 결정 성장시키는 단계는 질소 소스 물질을 단결정 기판에 공급하는 단계를 포함하므로 질소 소스 물질은 적어도 화합물 반도체층의 결정 성장 표면 상에 알루미늄과 상호 작용한다. 그러므로, Ⅴ족 원소로서 비소 및 그와 혼합-결정화된 질소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체를 갖고, 우수한 발광 특성을 갖는 Ⅲ-Ⅴ족 화합물 반도체층의 제조방법을 제공한다.

Description

화합물 반도체층의 형성방법 및 화합물 반도체 장치{METHOD FOR FORMING COMPOUND SEMICONDUCTOR LAYER AND COMPOUND SEMICONDUCTOR APPARATUS}
최근, 광학전자 재료로서 매우 널리 사용되는 Ⅲ-Ⅴ족 화합물 반도체 재료로서는, Ⅴ족 원소로서 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체 재료(GaAs, GaInAs 등)와 이들과 혼합 결정화된 질소가 제안되었다.
일본특허출원 공개 제6-37355호(제1 종래예)에서는 GaAs 기판에 격자-정합된 새로운 반도체 재료로서 Ga1-yInyNzAs1-z계 화합물 혼합 결정 반도체 재료(z=약0.04)를 기재하고 있다. 이러한 반도체 재료를 사용하면 긴 파장 밴드(1.3∼1.55㎛)의 광을 발생하기 위한 반도체 레이저가 종래에는 불가능한 저비용 GaAs 기판에 형성되도록 한다.
"PHOTONICS TECHNOLOGY LETTERS, VOL.10, NO.4, Apr, 1988, page 487"(제2 종래예)에서는 GaAs 기판 상에 반도체 레이저 구조를 형성하는 것에 대해서 기재하고 있다. 반도체 레이저 구조는 Ga0.7In0.3N0.01As0.99로 이루어진 퀀텀 웰층과 가이드층으로 구성된 활성층을 포함하고, 그리고 활성층은 Al0.3Ga0.7As로 이루어진 상하 클래딩층 사이에 지지된다. 이러한 반도체 레이저는 실온에서 1.31㎛의 파장을 갖는 광에 대해 연속적인 발진을 실현시키는 것으로 보고되어 있다. 이러한 연속적인 발진은 GaAs 기판에 격자-정합된 재료로 이루어진 반도체 레이저에 의해 실현된다는 것은 최초의 보고이다.
이들 새로운 반도체 재료의 결정 성장에 대해서는, 분자 빔 에피택시(MBE)법 또는 금속 유기 화학 증착(MOCVD)법이 이용된다. 사용 가능한 질소 소스 물질은 이를테면 플라즈마에 의해 활성화된 디메틸히드라진(DMeHy) 및 질소 가스(N2)이다. 결정 성장은 Ga, In 및 As 소스 물질 그리고 상기한 질소 소스 물질을 동시에 공급함으로써 이루어진다.
이와 같이, Ⅴ족 원소로서 비소를 갖는 Ⅲ-Ⅴ족 화합물 반도체를 함유하고 또한 그와 함께 혼합 결정된 Ⅴ족 원소로서 질소를 함유하는 Ⅲ-Ⅴ족 화합물 결정 반도체 재료는 지금까지 활발하게 연구되지 않았다. 그 이유는 이러한 반도체 재료의 결정을 성장시키기가 어렵기 때문이다.
예를 들면, GaAsN은 Ⅴ족 원소로서 N만을 함유하는 GaN과 Ⅴ족 원소로서 비소만을 함유하는 GaAs의 혼합 결정체로 간주된다. 이 혼합 결정 시스템은 매우 큰 불혼합성 영역(혼합성 갭)을 갖는다. 그러므로, N과 GaAs의 수 퍼센트만을 도입하는 것이 어렵다. 따라서, 결정 성장을 위한 조건과 방법을 주의 깊게 선택할 필요가 있다. 특히, 질소를 GaAs와 함께 도입하는 것은 결정 성장 동안 기판 온도에의해 크게 영향을 받는 것으로 보고되어 있다. 이러한 결정 성장에 대한 기판 온도로서는 약 500℃가 통상 이용된다. 500℃의 온도는 Ⅲ-Ⅴ족 화합물 반도체의 결정 성장 온도만큼 비교적 낮다.
"Jpn. J. Appl. Phys. Vol. 36, No. 12A, Dec. 1997, page L1572"(제3 종래예)에서는 N 소스 물질로서 모노메틸히드라진(MMeHy)을 함유하는 GaAsN이 결정 성장되는 경우에, 결정 성장 동안 기판 온도와 결정 내에서의 질소-혼합 결정비 간의 상호 관계를 나타낸다. 기판 온도가 500℃미만일 때, MMeHy는 충분히 열분해되지 않는다. 그러므로, 소량의 질소만이 도입된다. 반대로, 기판 온도가 500℃보다 높을 때, 질소 소스 물질은 크게 열적으로 증발되어 질소는 GaAs에 도입되지 않는다. 상기 이유 때문에 N은 약 500℃의 기판 온도에서 결정체에 가장 효과적으로 도입될 수 있는 것으로 보고되어 있다.
제2 종래예에서, 플라즈마 분해된 N2는 질소 소스 물질로서 사용된다. 이 실시예에서도 또한 결정 성장 온도로서 약 500℃가 이용된다.
이를테면, GaAs 또는 GaInAs와 혼합 결정된 질소를 함유하는 신규 화합물 반도체 재료는 반도체 레이저의 활성층에 사용된다. 이러한 한 예는 상기 설명하였고, 여기서 GaInNAs 층이 반도체 레이저의 활성층에 사용된다. 이러한 화합물 반도체 재료를 이용하는 반도체 레이저는 질소를 함유하지 않는 화합물 반도체를 사용하여 동일한 구조 상에 우수한 발광 특성을 반드시 제공할 필요가 없다. 예를 들면, 상기 제2 종래예를 나타내는 공보에서, 서로 비슷한 구조를 갖는 반도체 레이저가 제조된다. 이들 반도체 레이저중 하나는 활성층(퀀텀 웰)을 위한 질소를 함유하지 않는 GaInAs를 사용하며, 다른 반도체 레이저는 질소를 함유하는 GaInNAs를 사용한다. 질소 1%가 함유될 때, 발진 임계 전류는 4배 더 크고, 발광 효율은 약 2/3까지 감소된다는 것이 보고되어 있다. 또한, 소량의 질소가 함유될 때, 발광 효율은 크게 감소된다는 것도 보고되어 있다.
발광 효율의 감소에 대한 한 요인으로서는, 결정 성장 온도가 종래의 결정 성장에 따라 너무 낮아 충분한 결정성을 갖는 결정체가 얻어지지 않는다는 것이 지적될 수 있다.
예를 들면, GaAsN의 경우에, 결정은 낮은 성장 온도(약 500℃)에서 비평형 상태에서 결정 성장을 진행시킴으로써 N을 GaAs에 도입함에 따라 생성된다. 이러한 결정은 열 평형 상태에서 생성될 수 없다. GaAsN은 GaAs 및 GaN의 혼합 결정으로 간주될 수 있다. GaAs의 최적 성장 온도는 600℃∼750℃이고, GaN의 최적 성장 온도는 900℃∼1000℃이다. 이들 온도와 비교할 때, GaAsN계 화합물 혼합 결정 반도체 재료에 대한 최적 성장 온도는 약 500℃로 간주될 수 없다.
예를 들면, 활성층과 이 활성층을 샌드위칭하는 상하 클래딩층을 포함하는 반도체 레이저에서, 활성층은 GaInNAs로 이루어지고, 그리고 상하 클래딩층은 이를테면, AlGaAs, GaInP, InGaAsP 또는 AlGaInP로 이루어진다. 이러한 반도체 레이저를 제조하기 위해서, AlhGaiIn1-h-jAsjP1-j(h≥0, i＞0, j≥0)로 이루어진 상하 클래딩층에 대한 결정성장 온도는 통상 GaInNAs 활성층에 대한 결정 성장 온도와 일치하는 낮은 기판 온도(약 500℃)로 설정된다. 상기한 바와 같이, 이러한 낮은 기판 온도에서 결정 성장된 클래딩층은 충분한 결정성을 갖지 않는다. AlhGaiIn1-h-jAsjP1-j(h≥0, i＞0, j≥0)로 이루어지고 GaInNAs 활성층의 하부층으로서 작용하는 하부 클래딩층이 충분한 결정성을 갖지 않는다면, 하부 클래딩층의 결정 결함은 하부 클래딩층에서 결정 성장하는 GaInNAs로 전이된다. 따라서, 상기와 같은 레이저 구조가 저온에서 생성될 때, 만족스러운 발광 특성이 얻어질 수 없으며, 레이저 장치는 즉시 손상된다. 이러한 종래의 저온 결정 성장법은 고온에서 GaAsN 또는 GaInNAs의 성장에 의해 발광 특성을 증진시키는 요건보다 질소를 도입함으로써 신규 물질을 제공하는 조건을 만족하기 위하여 실시되는 것으로 간주되고 있다.
발광 특성을 개선하기 위해서 결정 성장 후에 실시되는 열처리의 효과에 관한 보고가 있다. "Jpn. J. Appl. Phys. Spring 1998, 28p-ZM-12"의 요약서에서는 발광 강도가 GaAsN(질소 조성비: 0.79%)을 700℃에서 10분 동안 수소 분위기에서 가열함으로써 25배 더 높아진다는 것을 기재하고 있다. 그러나, 본 발명자의 연구 결과, 활성층에 대한 GaInNAs를 사용하는 반도체 레이저의 레이저 특성이 결정 성장 후에 단순히 열처리함으로써 실제 이용 가능한 수준까지 개선될 수 없다는 사실이 밝혀졌다. 또한, 본 발명자의 연구 결과, 결정 성장 후에 실시되는 처리 대신에 결정 성장 동안 만족스러운 결정 구조를 제공하는 수단이 필요하다는 사실이 밝혀졌다.
본 발명은 화합물 반도체층의 형성방법, 특히 Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체층을 형성하는 방법에 관한 것이다.
도 1은 실시예 1∼15 및 17∼19, 그리고 비교예 1∼14에서 제조된 단일 퀀텀 웰 구조를 나타내는 개략 단면도이다.
도 2는 Al-혼합 결정비에 대한 웰층의 질소-혼합 결정비의 의존성을 나타내는 그래프로서, 웰층은 일정한 소스 공급 조건과 일정한 성장 온도에서 실시예1∼5 및 비교예1에서의 결정 성장된다.
도 3은 성장 온도에 대한 웰층의 질소-혼합 결정비의 의존성을 나타내는 그래프로서, 웰층은 일정한 소스 공급 조건 하에서 결정 성장된다. 선(a)은 실시예 1, 6∼9와 Al 소스 물질이 함유된 비교예 2 및 3의 결과를 나타낸 도표이고, 선(b)은 Al 소스 물질이 함유되지 않은 비교예 4∼7의 결과를 나타낸 도표이다.
도 4는 혼합 결정화된(z=0.01) 질소 1%를 함유하는 결정의 광전 발광(photoluminescence light emission) 강도의 의존성을 나타내는 그래프이다. 선(a)은 실시예 10∼14와 Al 소스 물질이 함유된 비교예 8 및 9의 결과를 나타낸 도표이고, 선(b)은 Al 소스 물질이 함유되지 않은 비교예 10 및 11의 결과를 나타낸 도표이다.
도 5는 As 이외의 소스 물질의 성장 온도와 공급량이 실시예 1 및 비교예 12∼14에서 유지되는 동안 As의 공급량이 변할 때 필름에 도입되는 질소의 농도 변화를 나타낸 그래프이다.
도 6은 실시예 15에서 웰층을 성장시키기 위한 소스 물질 공급 순서를 나타낸 도면이다.
도 7은 레이저의 발광 표면으로부터 나타난 실시예 16의 반도체 레이저의 개략 단면도이다.
도 8은 파장 1.3㎛를 갖는 광을 발광하기 위한 반도체 레이저에서 AlGaInNAs 웰층에서 Al, N 및 IN-혼합 결정비 사이의 관계를 나타낸 그래프이다.
도 9는 반도체 레이저의 웰층에서 Al-혼합 결정 비에 대한 실시예 16에서 형성된 반도체 레이저의 발진 임계 전류의 의존성을 나타낸 그래프이다.
본 발명은 상기 문제를 해결하기 위한 것이다. 즉, 본 발명의 목적은 Ⅴ족 원소로서 비소를 갖는 Ⅲ-Ⅴ족 화합물 반도체를 함유하고, 또한 그와 혼합 결정된 질소를 함유하며 만족스러운 발광 특성을 갖는 Ⅲ-Ⅴ족 화합물 반도체층을 형성하기 위한 방법을 제공하는 데 있다.
본 발명에 따른 화합물 반도체층을 형성하기 위한 방법은 Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체층을 단결정 기판에 결정 성장시키는 단계를 포함한다. 화합물 반도체층을 결정 성장시키는 단계는 단결정 기판에 질소 소스 물질을 공급하는 단계를 포함하므로, 질소 소스 물질은 적어도 화합물 반도체층의 결정 성장 표면 상에 알루미늄과 상호 작용한다.
본 발명의 또 다른 요지로서는, 본 발명에 따른 화합물 반도체층을 형성하는 방법이 Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체층을 단결정 기판에 결정 성장시키는 단계를 포함하는 것이다. 화합물 반도체층을 결정 성장시키는 단계는 질소 소스 물질과 동시에 알루미늄 소스 물질을 단결정 기판에 공급하는 단계를 포함한다.
본 발명의 또 다른 요지로서는, 본 발명에 따른 화합물 반도체층을 형성하는 방법이 Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체층을 단결정 기판에 결정 성장시키는 단계를 포함하는 것이다. 화합물 반도체층을 결정 성장시키는 단계는 알루미늄을 함유하는 Ⅲ족 원자가 결정 표면에 노출되는 상태에서 질소 소스 물질을 화합물 반도체층의 결정 표면에 공급하는 단계를 포함한다.
양호한 일 실시예에서, 화합물 반도체층에서 Ⅲ족 원소의 알루미늄-혼합 결정 비는 0.02 이상이다.
양호한 일 실시예에서, 화합물 반도체층을 결정 성장시키는 단계는 500℃∼750℃, 바람직하기로는 600℃∼750℃의 단결정 기판의 온도에서 실시된다.
바람직한 일 실시예에서, 질소 소스 물질은 다음 화합물을 포함한다:
상기 식에서, R1, R2, R3및 R4는 수소 또는 저급 알킬기이다.
양호한 일 실시예에서, 화합물 반도체층의 0보다 크고 50%보다 작은 결정성장 표면이 Ⅴ족 원자로 덮인다.
양호한 일 실시예에서, 화합물 반도체층을 결정 성장시키는 단계는 알루미늄을 함유하는 Ⅲ족 원소 소스 물질을 공급하는 단계와 비소 소스 물질을 공급하는 단계를 더 포함하는 데, 여기서 Ⅲ족 원소 소스 물질을 공급하는 단계, 질소 소스 물질을 공급하는 단계 및 비소 소스 물질을 공급하는 단계를 순서대로 포함하는 공정이 적어도 한번 실시된다.
양호한 일 실시예에서, 단결정 기판은 주 평판으로서 {100} 평판을 갖는다.
양호한 일 실시예에서, AlhGaiIn1-h-jAsjP1-j(h≥0, i＞0, j≥0)로 이루어진 층을 단결정 기판에 결정 성장시키는 단계가 더 포함된다. 화합물 반도체층을 결정 성장시키는 단계와 AlhGaiIn1-h-jAsjP1-j로 이루어진 결정을 성장시키는 단계가 동일한온도에서 실시된다.
양호한 일 실시예에서, 화합물 반도체층을 결정 성장시키는 단계는 AlhGaiInl-h-jAsjP1-j로 이루어진 층을 결정 성장시키는 단계 후에 실시된다.
양호한 일 실시예에서, 화합물 반도체층을 결정 성장시키는 단계는 AlhGaiInl-h-jAsjP1-j로 이루어진 층을 결정 성장시키는 단계 전에 실시된다.
양호한 일 실시예에서, 화합물 반도체층은 인듐을 더 포함한다.
본 발명에 따른 화합물 반도체 장치는 Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 적어도 하나의 Ⅲ-Ⅴ족 화합물 반도체층을 포함한다. 화합물 반도체층은 상기 화합물 반도체층을 형성하기 위한 방법들중 어느 하나에 따라 형성된다.
양호한 일 실시예에서, 화합물 반도체 장치는 적어도 하나의 발광층을 포함하는 발광 소자이고, 발광층은 화합물 반도체층을 포함한다.
양호한 일 실시예에서, 발광층은 AlxGayIn1-x-yNzAsl-z(0＜x,y,z＜1)로 이루어지고, 그리고 발광층에서 Al-혼합 결정비 (x)는 0.02∼0.20, 바람직하기로는 0.02∼0.10이다.
양호한 일 실시예에서, 발광 소자는 클래딩층, 가이드층 및/또는 AlhGaiIn1-h-jAsjP1-j(h≥0, i＞0, j≥0)로 이루어진 배리어층을 더 포함한다.
이하, 본 발명의 기능을 더 설명한다.
본 발명에 따라서, 질소 소스 물질이 단결정 기판에 공급되므로, 질소 소스물질은 적어도 화합물 반도체층의 결정 성장 표면 상에 알루미늄과 상호 작용한다. 그러므로, 기판의 표면에 질소 소스 물질의 분해 반응이 촉진되므로, 질소의 열 증발이 억제된다. 결과적으로, 결정 성장 온도가 비교적 높게(600℃∼750℃) 상승될 때, 충분한 양의 질소가 도입된다. 그 결과, 만족스러운 결정성과 특히 만족스러운 발광 특성이 제공될 수 있다. AlGaAs, GaInP, InGaAsP 또는 AlGaInP로 이루어진 결정이 상기 결정 성장 온도와 동일한 비교적 고온에서 결정 성장되는 관계로 만족스러운 결정성을 갖는다. 따라서, 이러한 결정층을 함유하는 다층 필름을 Ⅲ-Ⅴ족 화합물 반도체 결정층의 적어도 한 면에 형성하기 위해서, Ⅲ-Ⅴ족 화합물 반도체 결정의 성장 온도는 상기 물질에 최적인 온도 범위로 조절될 수 있다. 그러므로, 다층 필름의 성장 온도는 높게 유지될 수 있다. 따라서, 고품질 결정의 헤테로 접합이 형성될 수 있다.
본 발명의 실시예는 비교예와 함께 상세히 설명된다.
[실시예 1]
본 실시예에서는, 도1에서 나타낸 바와 같이, 단일 퀀텀 웰 구조를 갖는 다층 막(10)이 MBE(분자 빔 에피택시)법을 이용하여 GaAs 기판(1)에서 결정 성장된다. 다층 막(10)은 두께 약 0.5㎛를 갖는 Al0.5Ga0.5As로 이루어진 하부 배리어층(2), 두께 약 6 nm를 갖는 Al0.05Ga0.95N0.015As0.085로 이루어진 웰층(3)(발광층), 및 두께 약 0.1㎛를 갖는 Al0.5Ga0.5As로 이루어진 상부 배리어층(4)이 적층된 형태로 되어 있다.
이하, 본 실시예에서 화합물 반도체층을 형성하는 방법을 설명한다. 이 방법은 적당량의 Al 소스 물질이 본 실시예에서 발광층의 결정 성장 과정에서 첨가된다는 점에서 종래의 방법과 다르다.
고체 소스로서 금속 Ga, 금속 Al 및 As4, 그리고 기체 소스로서 DMeHy(디메틸히드라진)을 함유하는 MBE 장치가 챔버에 이들 물질을 공급하기 위해 사용되었다. 기판(1)은 주 평판으로서 {100} 평판을 갖는 GaAs 기판(1)의 온도를 650℃로 유지하는 동안 각 소스 물질의 분자 빔으로 조사시킴으로써 결정 성장을 실시하였다. 그러므로, 도1에서 나타낸 단일 퀀텀 웰 구조가 제조되었다. MBE법에 의한 결정 성장을 위한 각 분자 빔의 강도는 다음과 같다:
Ga: 약 3.6x10-7토르;
Al: 웰층(3)을 성장시키기 위해 약 3.6x10-8토르;
배리어층(2,4)을 성장시키기 위해 약 3.3x10-7토르;
As4: 약 4.7x10-6토르; 그리고
DMeHy: 약 3.6x10-6토르.
결정 성장 공정을 통해서 모든 필요한 소스 물질은 동시에 공급되었다. 특히, AlGaNAs 웰층(3)을 제조하기 위해, 도2∼4에서 설명된 바와 같이 Al과 DMeHy를 동시에 공급하는 것이 중요하였다.
이 방법에서, Al0.5Ga0.5As 하부 배리어층(2), Al0.05Ga0.95N0.015As0.085웰층(3)(발광층), 및 Al0.5Ga0.5As 상부 배리어층(4)이 GaAs 기판(1) 상에 순서대로 결정 성장되었다. 다층 막(10)의 발광층(3)에서, 알루미늄 결정비는 0.05이었으며, 질소 혼합 결정비는 0.015이었다. 웰층(3)을 형성하는 Al0.05Ga0.95N0.015As0.085의 조성물은 GaAs 기판에 대해 인장강도 약 -0.3%를 갖는다.
이와 같이 제조된 다층 막의 광전 발광을 실온에서 측정한 결과, 다층막은 약 1.26㎛의 파장을 갖는 광을 발생하고, 생성된 Al0.5Ga0.5As/AlGaNAs/Al0.5Ga0.5As 구조는 단일 퀀텀웰 구조를 갖는다는 것이 확인되었다. 발광 스펙트럼의 반폭(half width)은 25 meV에서 충분히 작았다. 샘플 소스에서 발광 강도나 발광 파장이 불균일하였고, 표면은 매우 평탄하였다. 그러므로, 고품질의 결정이 얻어지는 것이 확인되었다.
[실시예 2 내지 5]
Al-혼합 결정 비 0.02, 0.1, 0.15 및 0.2를 각각 제공하기 위해서, 결정 성장 도안 웰층의 성장 과정에서 Al 소스 물질(금속 Al)의 분자 빔의 강도가 약 7.3x10-9토르, 약 4.0x10-8토르, 약 6.3x10-8토르 및 약 8.8x10-8토르로 조절되는 것을 제외하고는 실시예 1과 유사한 방법으로 다층 막을 제조하였다. 이들 다층 막의 웰층에서 질소-혼합 결정 비의 측정 결과는 도2에 나타냈다.
[비교예 1]
다층막은 결정 성장 과정에서 Al 소스 물질을 공급하지 않음으로써 Al-혼합 결정 비가 제로인 것을 제외하고는 실시예 1과 유사한 방법으로 제조되었다. 다층막의 웰층에서 질소-혼합 결정 비는 도2에 나타냈다.
이하, 실시예 1∼5 및 비교예 1은 도2를 참고로 설명된다. 도2는 결정 성장이 일정 소스 공급 조건 하에서 실시되었을 때 Al의 공급량에 대한 웰층에서 질소-혼합 결정 비의 의존성을 나타낸 그래프이다. Al 소스 물질이, 고체 상에서 Al-혼합 결정비가 실질적으로 2%(Al-혼합 결정비 x=0.02)를 초과하는 양으로 첨가될 때, 질소의 도입량이 증가되므로 Al 소스 물질을 첨가하는 효과가 나타났다.
[실시예 6 내지 9]
다층막은 결정 성장 과정에서 기판 온도가 각각 500℃, 550℃, 600℃ 및 750℃로 고정된 것을 제외하고는 실시예 1과 유사한 방법으로 제조되었다. 이들 다층막의 웰층에서 질소-혼합 결정 비의 측정 결과는 도3에 나타냈다.
[비교예 2 및 3]
다층막은 결정 성장 과정에서 기판 온도가 각각 400℃ 및 450℃로 고정된 것을 제외하고는 실시예 1과 유사한 방법으로 제조되었다. 이들 다층막의 웰층에서 질소-혼합 결정 비의 측정 결과는 도3에 나타냈다.
[비교예 4 내지 7]
다층막은 Al 소스 물질이 공급되지 않고 결정 성장 과정에서 기판 온도가 각각 450℃, 500℃, 550℃ 및 600℃로 고정된 것을 제외하고는 실시예 1과 유사한 방법으로 제조되었다. 이들 다층막의 웰층에서 질소-혼합 결정 비의 측정 결과는 도3에 나타냈다.
이하, 실시예 1, 6∼9 및 비교예 2∼7은 도3을 참고로 설명된다.
도3은 성장 온도에 대한 웰층에서 질소-혼합 결정 비의 의존성을 나타낸 그래프이다. 본 도면에서, 선(a)은 실시예 1, 6∼9와 Al이 함유된 비교예 2 및 3의 결과를 나타낸 도표이고, 선(b)은 Al이 함유되지 않은 비교예 4∼7의 결과를 나타낸 도표이다.
Al이 함유되지 않았을 때, 질소-혼합 결정비는 기판 온도 약 500℃에서 최대이고, 기판 온도가 이보다 높거나 낮을 때 더 낮았다. 450℃ 및 600℃에서 결정 성장을 실시함으로써 얻어진 샘플에서, 질소-혼합 결정비는 조성물의 일부로서 검출될 수 있는 양으로 검출되지 않았다. 그 이유는 기판 온도가 너무 낮을 때 소스 물질이 충분히 열분해되지 않고, 기판 온도가 너무 높을 때, 혼합 결정체에 물리적으로 흡수되는 질소 소스 물질이 열 증발되기 때문이다. Ⅲ족 원소로서 인듐을 함유하는 화합물 반도체에 질소가 함유되지 않는 경우에, 기판 온도를 상승시키기 어렵다.
Al이 함유된 경우에, 질소의 도입량은 Al이 함유되지 않은 경우처럼 500℃의 기판 온도에서 최대이었다. 그러나, 기판 온도가 이보다 더 높을 때에도, 질소의 도입량은 크게 감소되지 않았다. 도3에서 알 수 있는 바와 같이, Al이 함유되었을 때, Al이 함유되지 않은 경우에 비해 질소의 도입량은 450℃∼750℃의 기판 온도에서 개선되었다. 또한, 기판 온도는 AlGaAs, InGaP, InGaAsP, AlGaInP 등에 대해 최적 성장 온도인 600∼750℃ 정도로 상승될 수 있다는 사실도 밝혀졌다. 질소-혼합 결정비는 다음과 같은 이유로 Al이 함유되지 않았을 때와는 달리 Al이 함유되었을 때 500℃ 미만(예 450℃)의 기판 온도에서도 높았다. 높은 반응성을 갖는 Al 소스 물질은 질소 소스 물질과 동시에 공급되기 때문에, 기판의 표면에서 소스 물질의 분해가 촉진되었다. 질소-혼합 결정 비는, Al이 함유되지 않았을 때와는 달리 다음과 같은 이유 때문에 기판 온도가 500℃ 보다 높을 때 증가되고 기판 온도 상승에 따라 감소되지 않았다.
Al은 사실상 열적으로 증발되지 않기 때문에, Al 자체를 함유하는 결정체는 열적으로 에칭되지 않는다. 특히, 결정 성장 동안 강한 결합력을 갖는 Al-N 결합의 발생이 질소의 열 이탈을 억제한다. 기판 온도가 750℃ 보다 높을 때, Ga의 열 증발은 과도해지므로 편평한 표면을 갖는 결정체를 생성하기가 어렵다.
[실시예 10]
다층막은 결정 성장 과정에서 질소-혼합 결정비가 0.01이 되도록 N 소스 물질(DMeHy)의 분자 빔의 강도가 약 2.4x10-6토르로 조절되는 것을 제외하고는 실시예1과 유사한 방법으로 제조되었다. 이 다층막에 대한 광전 발광 강도의 측정 결과는 도4에서 "1"로 나타냈다.
[실시예 11 내지 14]
다층막은 Al 결정 성장 과정에서 기판 온도가 각각 500℃, 550℃, 600℃ 및 750℃로 고정되고 질소-혼합 결정비가 실시예 10에서처럼 0.01이 되도록 N 소스 물질(DMeHy)의 분자 빔의 강도가 적절히 변경된 것을 제외하고는 실시예 10과 유사한 방법으로 제조되었다. 이들 다층막에 대한 광전 발광 강도의 측정 결과는 도4에 나타냈고 실시예 10의 결과를 참고로 하였다.
[비교예 8 및 9]
다층막은 Al 결정 성장 과정에서 기판 온도가 각각 400℃ 및 450℃로 고정되고 질소-혼합 결정비가 실시예 10에서처럼 0.01이 되도록 N 소스 물질(DMeHy)의 분자 빔의 강도가 적절히 변경된 것을 제외하고는 실시예 10과 유사한 방법으로 제조되었다. 이들 다층막에 대한 광전 발광 강도의 측정 결과는 도4에 나타냈고 실시예 10의 결과를 참고로 하였다.
[비교예 10 및 11]
다층막은 Al 소스 물질이 공급되지 않고 결정 성장 과정에서 기판 온도가 각각 500℃ 및 550℃로 고정되고 질소-혼합 결정비가 실시예 10에서처럼 0.01이 되도록 N 소스 물질(DMeHy)의 분자 빔의 강도가 적절히 변경된 것을 제외하고는 실시예 10과 유사한 방법으로 제조되었다. 이들 다층막에 대한 광전 발광 강도의 측정 결과는 도4에 나타냈고 실시예 10의 결과를 참고로 하였다.
이하, 실시예 10∼14와 비교예 8∼11은 도4를 참고로 설명한다.
도4는 성장 온도에 대한 1%의 질소(z:0.01)를 함유하는 결정체의 광전 발광 강도의 의존성을 나타내는 그래프이다. 본 도면에서, 선(a)은 실시예 10∼14와 Al이 함유된 비교예 8 및 9의 결과를 나타낸 도표이고, 선(b)은 Al이 함유되지 않은 비교예 10 및 11의 결과를 나타낸 도표이다.
도3에서 예측할 수 있는 바와 같이, 550℃ 보다 높은 기판 온도에서 Al이 함유되지 않았을 때, 질소를 도입하기가 어려우므로 결정 자체를 생성하기가 어려웠다. 도4에서 예측할 수 있는 바와 같이, 550℃ 보다 높은 기판 온도에서는 결정을 성장시키기가 어려우므로 발광 강도가 감소되었다. 도3에서 예측할 수 있는 바와 같이, Al이 함유되었을 때, 750℃ 이하의 기판 온도에서는 결정 성장이 가능하다. 그러므로, 높은 기판 온도에서도 충분한 양의 질소가 도입될 수 있다. 도4에서, Al이 500℃∼750℃의 범위에서 함유되어 있지 않을 때보다 발광 강도가 개선된다는 사실이 밝혀졌다. 발광 강도는 특히 600℃ 이상의 기판 온도에서 높다는 사실이 밝혀졌다. 종래의 방법에서는, 질소의 도입량을 증가시키는 데 우선을 두고 이를 위해 결정 성장이 더 비평형 상태에서 이루어지도록 낮은 기판 온도(500℃)에서 결정 성장이 의도적으로 실시되었다. 본 발명에서는, 종래와는 달리 질소가 더 높은 온도에서 도입될 수 있다. 그러므로, 결정 성장은 GaAsN-계 혼합 결정 물질에 대해 최적의 성장 온도에 근접한 온도 범위에서 실시될 수 있다.
상기 한 바와 같이, 실시예 1, 6∼9, 비교예 2∼7, 실시예 10∼14 및 비교예 8∼11과 도 3 및 4를 참고로 할 때, 충분한 양의 질소가 도입될 수 잇고 만족스러운 발광 특성이 얻어지는 기판 온도는 500℃∼700℃, 바람직하기로는 600℃∼750℃이다.
[비교예 12 내지 14]
결정 성장 공정에서 As4의 분자 빔 강도가 약 8.0x10-6토르, 약 2.0x10-5토르 및 3.0x10-5토르로 고정되는 것을 제외하고는 실시예 1과 유사한 방법으로 다층막을 제조하였다. 이들 다층막의 웰층에서 질소-혼합 결정 비의 측정 결과는 도5에 나타냈다. RHEED 관찰 결과, 표면 재구성은 (2x4)이었다(결정 성장의 약 75%는 Ⅴ족 원소로서 비소 및 질소로 덮였다).
이하, 실시예 1 및 비교예 12∼14는 도5를 참고로 설명한다.
도 5는 As4이외의 소스 물질의 성장 온도와 공급량이 유지되는 동안 As4의 공급량이 변할 때 웰층에서의 질소-혼합 결정비를 나타낸 그래프이다. 도5로부터, Al의 공급량 및 성장 온도 이외에 As4의 공급 조건이 결정 성장에 영향을 미친다는 사실이 밝혀졌다. 도5는 또한 성장 과정에서 RHEED 관찰 결과로부터 얻어진 표면 재구성의 패턴을 나타낸다. 표면 재구성(2x4)(결정 성장의 약 75%는 Ⅴ족 원소로서 비소 및 질소로 덮였다)을 가져오는 As4의 과량을 공급하는 성장 조건 하에서, 질소-혼합 결정 비는 작았다. 이와는 반대로, 표면 재구성(3x1)(결정 성장 표면의 약 40%는 비소 및 질소로 덮였다)을 가져오는 성장 조건 하에서, 질소-혼합 결정 비는 소스 물질이 공급될 때 N/As 비에 의해 야기되는 증가량보다 많거나 동일한양만큼 증가되었다. 표면 재구성(4x2)(결정 성장 표면의 약 75%는 비소 및 질소로 덮였다)을 가져오는 As의 소량을 함유하는 성장 조건 하에서, 얻어진 필름의 표면은 Ga 소적의 발생으로 인해 매우 거칠었다.
상기로부터, 질소 소스 물질로서 결정체의 표면에서 DMeHy의 분해 및 그 분해에 의해 얻어진 질소 원자의 흡수는 성장 과정에서 표면에 Ⅲ족 원자의 노출 정도에 따라 달라진다. 최적의 성장 조건에서, Ⅲ족 원자들은 표면의 적어도 반에 노출되고(실시예1에서 60%) Ⅲ족 원자들은 과량의 소적을 발생시키지 않는다. 실시예 1의 AlGaAsN의 경우에, (3x1)의 표면 재구성은 최적의 성장 조건에서 얻어졌다. 이는 Al을 함유하지 않는 GaAsN의 성장에서도 마찬가지였지만(도시하지 않음), Ⅲ족 원소로서 Al이 함유되었을 때 특히 현저하였다.
상기 실시예들에서는, AlGaAs/AlGaNAs/AlGaAs 구조가 제조되었다. 상하 배리어층들은 서로 다른 Al-혼합비를 갖는 GaAs 함유 AlGaAs, GaInP, InGaAsP, AlGaInP 또는 기타 물질들로 이루어질 수 있다.
상기 실시예들에서, 주요 평판으로서 {100} 평판을 갖는 기판이 사용되었다. 임의의 적절한 평판 배향을 갖는 기판이 사용될 수 있다. 예를 들면, {n11}A 및 B 평판(n=1,2,3,4...), {110} 평판, 또는 이들 평판을 임의 방향으로 2∼15°경사지게 한 평판이 이용될 수 있다.
상기 한 바와 같이, 본 발명의 화합물 반도체층을 형성하는 방법에 따라, Ⅴ족 원소로서 질소와 비소 모두를 함유하는 Ⅲ-Ⅴ족 화합물 반도체 물질의 결정 성장 온도는 종래의 방법에 의한 것보다 더 높을 수 있다(600℃∼750℃). 결정 성장온도가 상기한 바와 같이 높을 때에도, 만족스러운 결정성 및 특히 만족할 만한 발광 특성을 갖는 결정체를 성장시키도록 질소나 인듐의 충분한 양을 도입할 수 있다. 특히, 만족스러운 결정성을 갖는 AlGaAs, GaInP, InGaAsP 및 AlGaInP를 성장시키는 데 적합한 온도 범위만큼 높은 온도에서도, 질소의 도입량(질소-혼합 결정비)은 감소되지 않는다. 그러므로, 본 발명은 Ⅴ족 원소로서 질소와 비소를 모두 함유하는 Ⅲ-Ⅴ족 반도체 물질층의 적어도 한 표면에 한 층으로서 AlGaAs를 포함하는 다층막 구조를 제조하는 데 적합하다. 또한, 기판 표면에 질소 화합물 소스 물질의 분해 반응을 이용하여 질소를 도입할 때, 질소 소스 물질의 도입 효율 및 분해 효율은 기판의 표면 상에 고 반응성의 Al이 존재하기 때문에 크게 재선된다.
상기 기능 및 효과는 소량의 Al이 생성될 GaAsN층에 첨가될 때만이 얻어진다. Al의 첨가에 의해 얻어진 상기 특수 기능과 효과는 Ⅲ족 원소로서 인듐(In)이나 Ⅴ족 원소로서 인(P)이나 안티몬(Sb)이 첨가함으로써 얻어졌다. Al과 In의 동시 첨가는 증발될 때 높은 압력을 가져 쉽게 증발되는 In의 열 증발을 억제하는 또 다른 효과를 제공한다. 이는 In을 함유하는 혼합-결정 물질 중에 In 조성을 정밀하게 조절하는 데 편리하다.
[실시예 15]
본 실시예에서는 실시예 1에서처럼, 단일 퀀텀 웰 구조를 갖는 다층막(10)이 CBE(화학적 빔 에피택시)법을 이용하여 GaAs 기판(1) 상에 결정 성장된다. 다층막(10)은 두께 약 0.5㎛를 갖는 Al0.3Ga0.7As 하부 배리어층(2), 두께 약 7nm 갖는 Al0.05Ga0.95N0.05As0.95웰층(발광층)(3) 및 두께 약 0.1㎛를 갖는 Al0.3Ga0.7As 상부 배리어층(4)을 적층체로서 포함한다.
이하, 본 실시예에서는 화합물 반도체층을 형성하는 방법이 설명된다. 이 방법은, 본 실시예에서 적정량의 Al 소스 물질을 함유하는 Ⅲ족 소스 물질을 공급하는 단계, 질소 소스 물질을 Ⅲ족 소스 물질의 표면에 공급하는 단계 및 비소 소스 물질을 공급하는 단계를 포함하는 1 공정 싸이클이 수회 반복되어 결정 성장을 시키는 점에서 종래의 방법과는 다르다.
TMGa(트리메틸 갈륨), AsH3(아신), NH3(암모니아) 및 TMAl(트리메틸 알루미늄)을 함유하는 CBE 장치가 이들 소스 물질을 챔버내로 공급하기 위해 사용되었다. 주요 평판으로서 {100} 평판을 갖는 GaAs 기판(1)의 온도를 600℃로 유지하면서 기판(1) 상에 결정이 성장되었다. 그러므로, 상기 단일 퀀텀 웰 구조가 제조되었다. CBE법에 의한 결정 성장을 위한 각 분자 빔의 강도는 다음과 같다: TMGa: 약 3.5x10-7토르; TMAl: 배리어층(2,4)을 성장시키기 위해 약 1.5x10-7토르 그리고 웰층(3)을 성장시키기 위해 약 1.8x10-8토르; AsH3;약 8.0x10-6토르; 및 HN3:약 1.0x10-5토르.
결정 성장 공정을 통해, 배리어층(2,4)에 대한 AlGaAs를 성장시키는 데 모든 필요한 소스 물질이 동시에 공급되었다. 웰층(3)으로서 AlGaNAs를 성장시키기 위해 도6의 순서에 따라 소스 물질이 교대로 공급되었다. 소스 물질을 교대로 공급하는 공정은 Al 소스 물질을 함유하는 Ⅲ족 소스 물질을 공급하는 단계A, Ⅲ족 소스 물질의 표면에 질소 소스 물질을 공급하는 단계B, 및 비소 소스 물질을 공급하는 단계C를 한 싸이클로서 포함한다.
부품(a)∼(d)를 포함하는 도6은 소스 물질 가스를 공급하기 위한 타이밍 다이어그램이다. 하부 배리어층(2)이 모든 소스 물질을 동시 공급함으로써 성장된 후, 소스 물질의 교대 공급이 개시되었다. 먼저, 단계A에서, TMGa 및 TMAl은 2초 동안 공급되어 Ⅲ족 소스 물질의 끝 면을 형성하였다. 그 다음, 단계B에서, NH3을 3초 동안 공급하여 부분 질화를 시행하였다. 그 다음, 단계C에서, AsH3을 2초 동안 공급하여 AlGaAsN의 1분자 층을 형성하였다. 단계A∼C를 포함하는 공정 싸이클을 반복함으로써 소망의 두께를 갖는 AlGaNAs 층(웰층)을 얻었다. 그 후, 모든 소스 물질을 동시에 공급함으로써 상부 배리어층(4)을 성장시켰다.
이 방법에서, Al0.3Ga0.7As 하부 배리어층(2), Al0.05Ga0.95N0.05As0.95웰층(발광층)(3) 및 Al0.3Ga0.7As 상부 배리어층(4)을 GaAs 기판(1) 상에 순서대로 결정 성장시켰다. 다층막(10)의 발광층(3)에서, 알루미늄-혼합 결정 비는 0.05이었고 질소-혼합 결정비는 0.05이었다. 웰층(3)을 형성하는 Al0.05Ga0.95N0.05As0.95의존성은 GaAs 기판에 대해 -1%의 인장 응력을 갖는다.
이 방법으로 제조된 샘플의 광전 발광 강도를 실온에서 측정한 결과, 만족스러운 발광 특성을 갖는 AlGaAs/AlGaNAs/AlGaAs 퀀텀 웰이 제조되었다는 사실이 확인되었다. AlGaAs/GaNAs/AlGaAs 퀀텀웰은 종래의 방법에서처럼 Al을 첨가하지 않고 본 실시예에서와 유사한 양으로 질소를 혼합-결정화하도록 본 실시예와 유사한 방법에 의해서 질소 소스 물질을 공급함으로써 제조되었다. 질소의 도입량은 크기 순서대로 본 실시예의 양보다 더 낮았다. 본 실시예에서 제조된 다층막은 발광 파장이나 발광 강도에 있어 균일성을 나타냈고, 결정체 표면의 높은 발광 강도와 매우 부드러운 모폴로지를 나타냈다.
본 실시예에서, Ⅲ족 소스 물질, 질소 소스 물질, 및 비소 소스 물질은, 모든 소스 물질이 동시에 공급되는 실시예 1∼14에서와는 달리 독립적으로 그리고 연속적으로 공급되었다. 본 실시예에서 성장법은, Al을 함유한 Ⅲ족 원소가 기판의 상부 표면에 있는 동안 질소 소스 물질로서 NH3이 공급될 때, NH3의 열분해가 촉진된다는 것을 적극적으로 이용하는 것이다. 이 방법에 의해서, 질소의 도입 효율이 크게 개선된다. 지소의 도입 효율의 큰 증가는 도6을 참고로 더 상세히 설명한다.
먼저, 도6의 단계A에서, 기판은 Ga 및 Al을 공급할 수 있는 TMGa 및 TMAl에 노출되며, Ga와 Al의 총 두께는 한 원자층의 두께보다 작거나 같다. Ⅲ족 원자는 그 두께가 한 원자층의 두께보다 작거나 같은 한 어떠한 양으로도 공급될 수 있다. TMGa 또는 TMAl과 같은 유기 금속 화합물이 Ⅲ족 소스 물질로서 사용되는 경우에, 원자층 에피택시 모드가 사용될 수 있으므로, Ⅲ족 원소가 한 원자층의 두께까지 성장될 때 그 성장이 자동적으로 정지한다. 그 다음, 단계B에서 NH3을 공급한다.공급 시간은, 5%의 고체 상으로 질소-혼합 결정비(질소-혼합 결정비 z=0.05)를 제공하는 양으로 질소가 도입되도록 조절된다. 활성 Al을 함유하는 Ⅲ족 원자가 기판의 표면에 노출된 상태에서 NH3을 공급함으로써 NH3의 흡수/분해는 표면에서의 반응에 의해 촉진된다. AsH3가 NH3와 동시에 공급되면, As 원자로 신속하게 덮인다. 이 As 원자는 더 낮은 분해 온도를 가지므로 NH3보다 더 쉽게 흡수된다. 그 결과, 표면에서 NH3의 분해 반응 가능성은 감소된다. 단계C에서, AsH3를 독립적으로 공급함으로써 기판 표면 상에 질소를 흡수하지 않은 Ⅲ족 원자를 비소로 종결시킨다. 원자층 0.95에 해당하는 양으로 단계C에서 As를 공급한다. As는 기판의 표면 상에 질소 원자와 결합되지 않은 Ⅲ족 원자에만 흡수되며, As의 기타 나머지 부분은 Ⅲ족 원자가 반응될 수 없기 때문에 흡수되지 않고 남아있게 된다. 단계B에서 이미 화학적으로 흡수된 질소 원자는 매우 큰 Ga-N 및 Al-N 결합 에너지를 갖는다. 그러므로, 이들 질소 원자들은 질소 원자 다음에 공급된 As 원자로 치환되지 않는다. 단계A∼C를 포함하는 공정이 한번 실시될 때마다 한 분자층의 두께 또는 그 이하의 두께를 갖는 AlGaAsN층이 형성된다. 두꺼운 층을 성장시키기 위해, 이 공정은 수회 반복된다.
Ⅴ족 원소로서 질소와 비소를 함유하는 화합물(예, GaAsN)이 결정 성장되는 반면, 화합물은 비소 화합물(GaAs)과 질소 화합물(GaN)로 쉽게 상분리된다. 그러므로, 질소와 비소를 서로 균일하게 혼합된 상태로 함유하는 결정을 성장시키기가 어렵다. 본 실시예에서처럼 비소 소스 물질과 질소 소스 물질을 그 사이에 시간을지연시켜 공급함으로써 비소 원자와 질소 원자의 흡수 부위 사이에 간섭이나 경합이 발생하지 않는다. 그 결과, 임의로 혼합된 비소 및 질소를 함유하는 결정체가 형성된다. 즉, 알루미늄 소스 물질을 첨가함으로써 발생된 활성 Ⅲ족 원자가 노출되는 표면에 질소 소스 물질만을 공급함으로써, 질소 소스 물질의 분해 효율 및 도입 효율이 질소 원자와 비소 원자의 흡수 부위 사이에서 경합을 유발하지 않고 크게 개선된다.
기판의 평판 배향에 대해서, 본 실시예의 상기 기능의 관점에서, Ⅲ족 평판과 Ⅴ족 평판은 교대로 노출될 수 있다. {100} 평판과 {100}평판을 2∼1AlhGaiIn1-h-jAsjP1-j경사지게 하여 얻어진 평판이 바람직하다.
본 실시예에서, 소스 물질의 공급량은 단위 시간당 공급량 및 공급 시간 면에서 조절된다. 반사 고 에너지 전자빔 회절(RHEED)의 진동 상을 모니터하면서 공급 시퀀스를 조절함으로써 소스 물질의 공급량은 더 잘 조절된다. 또한, 각 소스 물질이 나머지 물질을 추방하도록 공급된 후 대기 시간(물질이 공급되지 않는 시간)이 제공될 수 있다. 단위 시간당 비교적 많은 양으로 공급되는 Ⅴ족 물질의 공급 후에 대기 시간을 제공하는 것이 특히 바람직하다.
본 실시예에서, AlGaAs/AlGaNAs/AlGaAs 구조가 제조되었다. 상 하부 배리어층은 GaAs를 함유하고, 서로 다른 Al-혼합 결정비를 갖는 AlGaAs, GaInP, InGaAsP, AlGaInP 또는 기타 물질로 이루어질 수 있다.
[실시예 16]
본 실시예에서는, 1.3㎛의 진동 파장을 갖는 도7에 나타낸 반도체레이저(100)가 제조되었다. 수정-계 광섬유의 파장 분산이 최소인 파장 1.3㎛는 광섬유를 사용하는 광통신에서 중요하다. 반도체 레이저(100)는 n형 GaAs 기판(300㎛)(11), n형 GaAs 완충층(0.5㎛)(12), n형 Al0.35Ga0.65As 하부 클래딩층(1㎛)(13), 비도핑 Al0.05Ga0.95As 가이드층(0.1㎛)(14a), 비도핑 Al0.05Ga0.64In0.31N0.015As0.985웰층(압축 응력: 2%; 6nm)(15), 비도핑 Al0.05Ga0.95As 가이드층(0.1㎛)(14b), p형 Al0.35Ga0.65As 하부 클래딩층(1㎛)(16), p형 GaAs 접속층(0.5㎛)(17) 및 폴리이미드 전류 규제층(18)을 포함한다. 층(12∼17)은 GaAs 기판(11) 상에 적층된다. 반도체 레이저(100)는 또한 적층체를 사이에 두는 AuGe 전극 금속(19a)과 AuZn 전극 금속(19b)을 포함한다.
이하, 본 실시예에서 화합물 반도체층을 형성하는 방법을 설명한다. 이 방법은, 본 실시예서서 퀀텀 웰 층의 결정 성장 과정에서 적당량의 Al 소스 물질이 첨가된다는 점에서 종래의 방법과 다르다.
고체 소스로서 Ga 소스 물질, In 소스 물질, Al 소스 물질 및 As 소스 물질을 함유하고 기체 소스로서 NH3(암모니아)을 함유하는 MBE 장치가 사용되었다. 기판(11)은 주요 평판으로서 {100}평판을 갖는 GaAs 기판(11)의 온도를 600℃로 유지하는 동안 각 소스 물질의 분자 빔으로 조사됨으로써 결정을 성장시킨다. 이와 같이, 완충층(12), 하부 클래딩층(13), 가이드층(14a), 웰층(15), 가이드층(14b), 상부클래딩층(16) 및 접속층(17)을 포함하는 다층막이 제조되었다. 알루미나를 이용하여 크래킹함으로써 기체 소스로서 NH3를 공급하였다. 도전형을 조절하기 위한 도핑제로서는, Si로 도핑하기 위해서 고체 Si를 사용하고 Be로 도핑하기 위해서는 고체 Be를 사용하였다. 성장 속도는 0.5㎛/시간으로 고정되었다. 모든 필요한 소스 물질이 각 층을 성장시키기 위해 동시에 공급되었다. 특히, 웰층(15)으로서 AlGaInNAs층을 제조하는 데 있어서 Al과 NH3를 동시에 공급하였다.
다층막이 MBE법에 의해 결정 성장된 후, 접속층(17)과 상부 클래딩층(16)의 일부가 폭 3㎛의 스트립으로 에칭되어 릿지형 파장 구조를 형성한다. 릿지의 측면 상에 폴리이미드의 전류 규제층(18)을 형성하였다. 그 다음, 상하 전극(19a, 19b)을 형성하였다. 그러므로, 반도체 레이저(100)를 제조하였다.
이 방법으로 제조된 반도체 레이저(100)는 20 mA의 발진 임계 전류 및 실온에서 발진되어 파장 1.3㎛의 광을 발생시켰다. 특성 온도는 180 K이었다. 80℃ 및 10 mW에서 에이징 테스트를 실시한 결과 반도체 레이저 장치는 5000 시간 이상 안정적으로 작동한 것으로 확인되었다.
1.3㎛의 파장을 갖는 광을 발생시키는 Ga0.7In0.3N0.01As0.99로 Al을 혼합 결정화시킬 때, Al의 혼합 결정화에 의해 야기된 금지 밴드의 팽창이 제거되어 질소 및 인듐-혼합 결정 비를 증가시킴으로써 진동 파장(1.3㎛)을 유지하였다. 도8은 파장1.3㎛을 유지하기 위해 필요한 질소 및 인듐-혼합 결정비의 조건과 Al-혼합 결정비(x) 간의 관계를 나타낸다. 도8에서 알 수 있는 바와 같이, 이를테면, Al-혼합 결정비(x)는 본 실시예에서 0.05일 때, 질소-혼합 결정비는 Al이 혼합 결정화되지 않는 경우보다 약 1.36배 더 높게 증가될 필요가 있다.
본 실시예에서는, 클래딩층에 대해 Al0.35Ga0.65As를 사용하고, 가이드층에 대해 Al0.05Ga0.95As를 사용하였다. 클래딩층, 가이드층 및 배리어층은 AlhGaiIn1-h-jAsjP1-j(h≥0, i＞0, j≥0)로 나타내질 수 있는 물질, 이를테면, 서로 다른 Al-혼합비를 갖는 GaAs 함유 AlGaAs, GaInP, InGaAsP, AlGaInP 또는 기타 물질들로 이루어질 수 있는 데, 그 이유는 이들 물질이 웰층에 대해 사용된 AlGaInNAs를 위해 최적 성장 온도 범위의 최적 성장 온도를 갖기 때문이다.
[비교예 15]
파장 1.3㎛의 광을 발생시키기 위한 반도체 레이저는 도7의 웰층(15)이 Al을 함유하지 않는 Ga0.7In0.3N0.01As0.99로 이루어지고 결정 성장이 질소를 도입하기 위해서 500℃의 성장 온도에서 실시되는 것을 제외하고는 실시예 16과 유사한 방법으로 제조되었다. 이 경우에, 발진 임계 전류는 65 mA이었고 특성 온도는 105 K이었으며, 이는 실시예 16의 반도체 레이저 장치에서보다 낮았다. 그 이유는, Al이 웰층에 함유되지 않을 때, 결정 성장은 질소를 도입하기 위해서 Ⅲ-Ⅴ족 화합물의 성장 온도만큼 비교적 낮은 온도에서 실시될 필요가 있기 때문이다. 웰층의 결정은 만족스러운 결정성을 갖지 않기 때문에 충분한 광학 특성이 이러한 저성장 온도로 인해 얻어지지 않는 것으로 생각된다.
도9는 웰층에서 0.05의 Al-혼합 결정비를 갖는 실시예 16에서 형성된 반도체 레이저의 발진 임계 전류, 그리고 웰층에서 0, 0.02, 0.1, 0.15, 0.2 및 0.25의Al-혼합 결정비를 갖는 것을 제외하고 실시예 16의 반도체 레이저와 유사한 구조를 갖는 반도체 레이저를 나타낸 그래프이다. 각 반도체 레이저에 대해서, 질소-혼합 결정비와 인듐-혼합 결정비는 1.3㎛의 진동 파장을 유지하도록 도8에 나타낸 관계에 따라 조절되었다. 제로의 Al-혼합 결정비를 갖는 장치에 대해서, 500℃의 성장 온도에서 결정 성장이 실시되어 질소를 도입하였다.
일반적으로, 질소가 비소 화합물로 혼합-결정화될 때, 결정성은 질소-혼합 결정 비가 증가함에 따라 결정성은 크게 저하된다. 그러나, Al-혼합 결정비가 증가함에 따라 질소-혼합 결정비가 증가함에도 불구하고, Al-혼합 결정비가 0.02∼0.20으로 본 발명의 방법에 의해 제조된 장치는 제로의 Al-혼합 결정비로 제조된 장치보다 낮은 발진 임계 전류를 나타냈다. 0.02∼0.10의 Al-혼합 결정비로 제조된 장치는 종래의 방법에 의해 제조된 장치보다 반 이하로 발진 임계 전류로서 특히 우수하였다. 0.25의 Al-혼합 결정비(x)로 제조된 장치는 종래의 방법에 의해 제조된 장치보다 높은 발진 임계 전류를 나타냈다. 도8에서 알 수 있는 바와 같이, 0.25의 Al-혼합 결정비(x)로 제조된 장치의 웰층에서의 질소-혼합 결정 비는 제로의 Al-혼합 결정비로 제조된 장치보다 약 3배 높았다. 질소-혼합 결정 비의 증가에 의해 야기된 결정성 저하는 장치 특성을 저하시켰다.
실시예 16에서, 1.3㎛의 파장의 광을 발생시키기 위한 반도체 레이저를 제조하였다. 진동 파장은 1.3㎛로 한정되지 않지만, 의도하는 목적에 따라 이를테면, 1.2㎛ 또는 1.55㎛로 임의로 선택될 수 있다. 본 실시예에서, 파브리-패롯 레조네이터를 갖는 표면 방사 반도체 레이저가 기재되어 있다. 이를테면, 분배된 피드백반도체 레이저, 분배된 반사 반도체 레이저, 수직 레조네이터 표면 방사 레이저 또는 발광 다이오드가 유사한 구조를 가질 수 있다. 활성층으로서, 압축 응력을 갖는 응력 퀀텀 웰 활성층이 기재되었다. 응력의 방향과 양은 임으로 선택될 수 있다. 활성층은 벌크 활성층, 퀀텀 미세선 활성층 또는 퀀텀 박스 활성층일 수 있다.
[실시예 17]
상부 배리어 및 하부 배리어층이 GaAs 기판에 격자-정합되는 Ga0.51In0.49P로 이루어지고 기판 온도가 600℃로 고정되는 것을 제외하고는 실시예 1과 유사한 방법으로 도1에 나타낸 구조의 다층막을 제조하였다. 다층막을 형성하기 위해 결정 성장을 실시하는 동안 기판 온도를 일정하게 유지하였다.
[실시예 18]
상부 배리어 및 하부 배리어층이 GaAs 기판에 격자-정합되는 (Al0.3Ga0.7)0.5In0.5P로 이루어지고 기판 온도가 600℃로 고정되는 것을 제외하고는 실시예 1과 유사한 방법으로 도1에 나타낸 구조의 다층막을 제조하였다. 다층막을 형성하기 위해 결정 성장을 실시하는 동안 기판 온도를 일정하게 유지하였다.
[실시예 19]
상부 배리어 및 하부 배리어층이 GaAs 기판에 격자-정합되는 In0.43Ga0.57As0.2P0.8로 이루어지고 기판 온도가 600℃로 고정되는 것을 제외하고는 실시예 1과 유사한 방법으로 도1에 나타낸 구조의 다층막을 제조하였다. 다층막을형성하기 위해 결정 성장을 실시하는 동안 기판 온도를 일정하게 유지하였다.
실시예 17∼19의 단일 퀀텀 웰에서, Al0.05Ga0.95N0.015As0.085웰층으로 광전 발광 강도는 배리어층이 AlGaAs로 이루어진 실시예 1∼16의 것과 거의 동일하였다.
상기 모든 실시예에서, Ga 소스 물질, In 소스 물질, In 소스 물질 및 As 소스 물질로서는 적절한 물질이 이용될 수 있다. 예를 들면, 이용 가능한 Ga 소스 물질은 금속 Ga, TMGa 및 TEGa(트리에틸 갈륨)과 같은 유기 금속 화합물 그리고 GaCl3와 같은 염화물을 포함한다. 이용 가능한 In 소스 물질은 금속 In 및 TMIn과 같은 유기 금속 화합물을 포함한다. 이용 가능한 Al 소스 물질은 금속 Al 및 TMAl과 같은 유기 금속 화합물을 포함한다. 이용 가능한 As 소스 물질은 금속 As 및 TMAs(트리메틸 아신)으로부터 얻어진 As4및 As2과 같은 유기 금속 화합물 그리고 AsH4과 같은 수소화물을 포함한다.
상기 실시예에서, 질소 소스 물질로서 암모니아를 사용한다. Al을 함유하는 활성 결정의 표면에서 촉진되는 소스 물질의 분해 작용은 다음 식으로 나타내지는 암모니아 또는 히드라진 및 이들의 유기 화합물에 의해 유사하게 제공될 수 있다:
상기 식에서, R1, R2, R3및 R4는 각각 수소나 저급 알킬기이다.
한편, 라디칼 흥분되는 질소 원자를 함유하는 질소 화합물은 질소 소스 물질로서 사용할 수 있다. 본 발명에 따라서, 이들 물질은 종래의 방법에서보다 높은 온도에서 결정 성장될 수 있으므로, 질소 원자는 고 효율로 도입될 수 있다. 공급될 소스 물질은 Ⅲ족 원소로서 인듐(In)과 Ⅴ족 원소로서 인(P)을 함유할 수 있다. 특히, In은 증발될 때 고압을 갖고 쉽게 열 증발되기 때문에, Al과 In의 동시 첨가는 In의 열증발을 억제하는 또 다른 효과를 제공하므로 편리하다.
상기 실시예에서, Ⅲ족 원소로서 Ga, In 및 Al을 적절히 함유하고 Ⅴ족 원소로서 As와 N을 함유하는 화합물 반도체를 나타낸다. 기타 Ⅲ족 원소(예 B), 기타 Ⅴ족 원소(예, Sb 및 P), 불순물 원소(예, Zn, Be, Mg, Te, S, Se 및 Si)를 적절히 함유할 수 있다.
상기 모든 실시예에서, GaAs는 기판에 대한 물질로서 사용된다. 기판에 대한 물질은 GaAs에 제한되지 않는다. 기타 물질은 유사한 효과를 제공하는 데 사용될 수 있다. 예를 들면, InGaAs 기판과 같은 기타 Ⅲ-Ⅴ족 화합물 반도체 기판, ZnS 기판과 같은 Ⅱ-VI족 화합물 반도체 기판, 및 Ge 기판과 같은 Ⅳ족 화합물 반도체 기판을 사용할 수 있다.
상기 실시예들에서, MBE 법과 CBE법이 결정 성장을 위한 방법으로 사용된다. 유사한 효과를 제공하기 위해서 MO-BME(금속 유기 분자 빔 에피택시)법, GS-MBE(가스 소스 분자 빔 에피택시)법, MOCVD법, 수소화물 VPE법, 및 염화물 VPE법을 이용할 수 있다.
본 명세서에서, "상부"란 용어는 기판으로부터 멀리 떨어진 위를 의미하고,"하부"란 기판과 가까운 위치를 의미한다. "하부"로부터 "상부"의 방향으로 결정 성장이 진행한다.
본 발명은 상기한 결정 조성물, 밴드 갭 파장, 및 헤테로 접합의 조합에 한정되지 않는다. 물론, 본 발명은 Ⅴ족 원소로서 질소(N)와 비소(As) 모두를 함유하는 기타 조성 및 밴드갭을 갖는 Ⅲ-Ⅴ족 화합물 반도체 혼합-결정체의 제조에 이용될 수 있다. 본 발명은 성장 층이 기판의 결정체에 격자-정합되는 구조에 한정되지 않는다. 성장 층은 결정 결함이 포함되지 않는 한 기판의 결정체에 격자-부정합되는 물질을 함유할 수 있다. 예를 들면, 반도체 레이저의 응력 퀀텀 웰 구조를 이용할 수 있다.
본 발명은 Ⅴ족 원소로서 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체를 포함하고 또 그와 혼합-결정화된 질소를 포함하는 Ⅲ-Ⅴ족 반도체물질로 이루어진 화합물 반도체를 형성하는 방법, 및 특히 만족스러운 발광 특성을 갖는 결정체를 형성하는 방법을 제공한다. 특히, 성장 온도가 AlGaAs 등의 최적 결정 성장 온도만큼 높게 증가될 때에도, 충분한 야의 질소가 혼합-결정화될 수 있다. 따라서, 반도체 레이저를 포함한 발광 소자에 대한 구조에 편리한 화합물 반도체층을 형성하는 방법이 제공될 수 있다. 또한, 우수한 특성을 갖는 화합물 반도체 장치는 본 발명의 형성 방법을 이용함으로써 제공될 수 있다. 특히, 발광 소자의 발광층에 대해 충분한 결정성 및 발광 특성을 갖는 화합물 반도체막이 제공될 수 있다. 그러므로, 우수한 발광 특성을 갖는 장치, 발광 효율, 및 소자 수명이 제공될 수 있다.

Claims (31)

  1. Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체층을 단결정 기판에 결정 성장시키는 단계를 포함하고, 화합물 반도체층을 결정 성장시키는 단계는 단결정 기판에 질소 소스 물질을 공급하는 단계를 포함하여 질소 소스 물질이 적어도 화합물 반도체층의 결정 성장 표면 상에 알루미늄과 상호 작용하는 것을 특징으로 하는 화합물 반도체층의 형성 방법.
  2. 제 1항에 있어서, 화합물 반도체층에서 Ⅲ족 원소의 알루미늄-혼합 결정비가 0.02 이상인 것을 특징으로 하는 화합물 반도체층의 형성방법.
  3. 제 1항에 있어서, 화합물 반도체층을 결정 성장시키는 단계가 500℃∼750℃의 단결정 기판의 온도에서 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  4. 제 1항에 있어서, 질소 소스 물질이 하기 화합물을 함유하는 것을 특징으로 하는 화합물 반도체층의 형성방법:
    상기 식에서, R1, R2, R3및 R4는 수소 또는 저급 알킬기이다.
  5. 제 1항에 있어서, 화합물 반도체층중 0%보다 크고 50% 미만인 결정 성장 표면이 Ⅴ족 원자로 덮이는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  6. 제 1항에 있어서, AlhGaiIn1-h-jAsjP1-j(h≥0, i＞0, j≥0)로 이루어진 층을 단결정 기판에 결정 성장시키는 단계를 더 포함하고, 화합물 반도체층의 결정 성장 단계와 AlhGaiIn1-h-jAsjP1-j로 이루어진 결정 성장 단계가 동일한 온도에서 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  7. 제 6항에 있어서, 화합물 반도체층을 결정 성장하는 단계가 AlhGaiIn1-h-jAsjP1-j로 이루어진 층을 결정 성장시키는 단계 후에 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  8. 제 6항에 있어서, 화합물 반도체층을 결정 성장하는 단계가 AlhGaiIn1-h-jAsjP1-j로 이루어진 층을 결정 성장시키는 단계 전에 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  9. 제 1항에 있어서, 화합물 반도체층이 인듐을 더 함유하는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  10. Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체층을 단결정 기판에 결정 성장시키는 단계를 포함하고, 화합물 반도체층을 결정 성장시키는 단계는 단결정 기판에 질소 소스 물질과 동시에 알루미늄 소스 물질을 공급하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  11. 제 10항에 있어서, 화합물 반도체층에서 Ⅲ족 원소의 알루미늄-혼합 결정비가 0.02 이상인 것을 특징으로 하는 화합물 반도체층의 형성방법.
  12. 제 10항에 있어서, 화합물 반도체층을 결정 성장시키는 단계가 500℃∼750℃의 단결정 기판의 온도에서 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  13. 제 10항에 있어서, 질소 소스 물질이 하기 화합물을 함유하는 것을 특징으로 하는 화합물 반도체층의 형성방법:
    상기 식에서, R1, R2, R3및 R4는 수소 또는 저급 알킬기이다.
  14. 제 10항에 있어서, 화합물 반도체층중 0%보다 크고 50% 미만인 결정 성장 표면이 Ⅴ족 원자로 덮이는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  15. 제 10항에 있어서, AlhGaiIn1-h-jAsjP1-j(h≥0, i＞0, j≥0)로 이루어진 층을 단결정 기판에 결정 성장시키는 단계를 더 포함하고, 화합물 반도체층의 결정 성장 단계와 AlhGaiIn1-h-jAsjP1-j로 이루어진 결정 성장 단계가 동일한 온도에서 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  16. 제 15항에 있어서, 화합물 반도체층을 결정 성장하는 단계가 AlhGaiIn1-h-jAsjP1-j로 이루어진 층을 결정 성장시키는 단계 후에 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  17. 제 15항에 있어서, 화합물 반도체층을 결정 성장하는 단계가 AlhGaiIn1-h-jAsjP1-j로 이루어진 층을 결정 성장시키는 단계 전에 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  18. 제 10항에 있어서, 화합물 반도체층이 인듐을 더 함유하는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  19. Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체층을 단결정 기판에 결정 성장시키는 단계를 포함하고, 화합물 반도체층을 결정 성장시키는 단계는 알루미늄을 함유하는 Ⅲ족 원자가 결정 표면에 노출되는 상태에서 화합물 반도체층의 결정 표면에 질소 소스 물질을 공급하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  20. 제 19항에 있어서, 화합물 반도체층에서 Ⅲ족 원소의 알루미늄-혼합 결정비가 0.02 이상인 것을 특징으로 하는 화합물 반도체층의 형성방법.
  21. 제 19항에 있어서, 화합물 반도체층을 결정 성장시키는 단계가 500℃∼750℃의 단결정 기판의 온도에서 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  22. 제 19항에 있어서, 질소 소스 물질이 하기 화합물을 함유하는 것을 특징으로하는 화합물 반도체층의 형성방법:
    상기 식에서, R1, R2, R3및 R4는 수소 또는 저급 알킬기이다.
  23. 제 19항에 있어서, 화합물 반도체층중 0%보다 크고 50% 미만인 결정 성장 표면이 Ⅴ족 원자로 덮이는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  24. 제 19항에 있어서, 화합물 반도체층을 결정 성장하는 단계가 알루미늄을 함유하는 Ⅲ족 원소 소스 물질을 공급하는 단계와 비소 소스 물질을 공급하는 단계를 더 포함하고, Ⅲ족 원소 소스 물질을 공급하는 단계, 질소 소스 물질을 공급하는 단계 및 비소 소스 물질을 공급하는 단계를 순서대로 포함하는 공정이 적어도 한번 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  25. 제 24항에 있어서, 단결정 기판이 주 평판으로서 {100} 평판을 갖는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  26. 제 19항에 있어서, AlhGaiIn1-h-jAsjP1-j(h≥0, i＞0, j≥0)로 이루어진 층을 단결정 기판에 결정 성장시키는 단계를 더 포함하고, 화합물 반도체층의 결정 성장 단계와 AlhGaiIn1-h-jAsjP1-j로 이루어진 결정 성장 단계가 동일한 온도에서 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  27. 제 26항에 있어서, 화합물 반도체층을 결정 성장하는 단계가 AlhGaiIn1-h-jAsjP1-j로 이루어진 층을 결정 성장시키는 단계 후에 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  28. 제 26항에 있어서, 화합물 반도체층을 결정 성장하는 단계가 AlhGaiIn1-h-jAsjP1-j로 이루어진 층을 결정 성장시키는 단계 전에 실시되는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  29. 제 19항에 있어서, 화합물 반도체층이 인듐을 더 함유하는 것을 특징으로 하는 화합물 반도체층의 형성방법.
  30. Ⅴ족 원소로서 적어도 질소와 비소를 함유하는 Ⅲ-Ⅴ족 화합물 반도체층을 포함하고, AlxGayIn1-x-yNzAsl-z(0＜x,y,z＜1)로 이루어진 발광층을 포함하고, 발광층에서의 Al-혼합 결정비가 0.02∼0.20인 것을 특징으로 하는 화합물 반도체 발광 소자.
  31. 제 30항에 있어서, 클래딩층, 가이드층 및/또는 AlhGaiIn1-h-jAsjP1-j(h≥0, i＞0, j≥0)로 이루어진 배리어층을 더 포함하는 것을 특징으로 하는 화합물 반도체 발광 소자.
KR10-2001-7003184A 1998-09-11 1999-04-12 화합물 반도체층의 형성방법 및 화합물 반도체 장치 KR100417575B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25901598 1998-09-11
JP10/259015 1998-09-11

Publications (2)

Publication Number Publication Date
KR20010079802A true KR20010079802A (ko) 2001-08-22
KR100417575B1 KR100417575B1 (ko) 2004-02-05

Family

ID=17328173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7003184A KR100417575B1 (ko) 1998-09-11 1999-04-12 화합물 반도체층의 형성방법 및 화합물 반도체 장치

Country Status (5)

Country Link
US (1) US6821806B1 (ko)
EP (1) EP1115145B1 (ko)
KR (1) KR100417575B1 (ko)
DE (1) DE69929775T2 (ko)
WO (1) WO2000016383A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858882B2 (en) 2000-09-08 2005-02-22 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and optical device including the same
US7968362B2 (en) * 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP4038046B2 (ja) * 2001-12-18 2008-01-23 シャープ株式会社 半導体レーザ装置の製造方法
DE102005035722B9 (de) * 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167531A (ja) * 1990-10-31 1992-06-15 Nec Corp ３―ｖ族化合物半導体装置とその製造方法
JPH0637355A (ja) 1992-07-20 1994-02-10 Nippon Telegr & Teleph Corp <Ntt> Ｉｉｉ−ｖ族合金半導体およびその製造方法
EP0617491B1 (de) * 1993-03-26 1996-07-31 Daimler-Benz Aktiengesellschaft Lichtemittierendes Halbleiterbauelement
US5587014A (en) 1993-12-22 1996-12-24 Sumitomo Chemical Company, Limited Method for manufacturing group III-V compound semiconductor crystals
JPH07263857A (ja) 1994-03-22 1995-10-13 Melco:Kk プリント配線板の電子部品取付方法
JP3445653B2 (ja) * 1994-03-23 2003-09-08 士郎 酒井 発光素子
US5689123A (en) * 1994-04-07 1997-11-18 Sdl, Inc. III-V aresenide-nitride semiconductor materials and devices
US5493777A (en) 1994-09-09 1996-02-27 Jason Incorporated Idler roller and method of making
US5937274A (en) * 1995-01-31 1999-08-10 Hitachi, Ltd. Fabrication method for AlGaIn NPAsSb based devices
JPH09205254A (ja) 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法
JPH09259964A (ja) 1996-03-22 1997-10-03 Kel Corp 面接触コネクタ
JPH09283857A (ja) 1996-04-11 1997-10-31 Ricoh Co Ltd 半導体の製造方法及び半導体素子
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
JP3938976B2 (ja) * 1997-06-26 2007-06-27 シャープ株式会社 半導体レーザ素子およびその製造方法

Also Published As

Publication number Publication date
EP1115145A4 (en) 2003-01-02
DE69929775D1 (de) 2006-04-20
DE69929775T2 (de) 2006-11-02
US6821806B1 (en) 2004-11-23
KR100417575B1 (ko) 2004-02-05
EP1115145B1 (en) 2006-02-08
WO2000016383A1 (fr) 2000-03-23
EP1115145A1 (en) 2001-07-11

Similar Documents

Publication Publication Date Title
JP3124861B2 (ja) 薄膜成長方法および半導体装置の製造方法
USRE41310E1 (en) Methods for growing semiconductors and devices thereof the alloy semiconductor gainnas
US6358822B1 (en) Method of epitaxially growing III-V compound semiconductor containing nitrogen and at least another group V element utilizing MBE
US6017774A (en) Method for producing group III-V compound semiconductor and fabricating light emitting device using such semiconductor
US6023077A (en) Group III-V compound semiconductor and light-emitting device
JPH0963962A (ja) 結晶成長方法および半導体発光素子
JPH05243614A (ja) 化合物半導体の成長方法、化合物半導体発光素子及びその製造方法
JPH1079501A (ja) 量子ドット形成方法及び量子ドット構造体
JP2008028121A (ja) 半導体発光素子の製造方法
KR100417575B1 (ko) 화합물 반도체층의 형성방법 및 화합물 반도체 장치
JP2702889B2 (ja) 半導体層の結晶成長方法
KR0177877B1 (ko) 급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법
US5856208A (en) Epitaxial wafer and its fabrication method
JPH10242586A (ja) Ｉｉｉ 族窒化物半導体装置およびその製造方法
JP2001024221A (ja) 窒化ガリウム系化合物半導体とその製造方法
JP2000150398A (ja) 化合物半導体層の形成方法、化合物半導体装置、および化合物半導体装置を用いたシステム
JP3654331B2 (ja) 半導体製造方法および半導体発光素子
JPH10326749A (ja) 化合物半導体の製造方法
JP4006055B2 (ja) 化合物半導体の製造方法及び化合物半導体装置
JPH09148626A (ja) ３−５族化合物半導体の製造方法
JP3432444B2 (ja) 半導体発光素子
JP3859990B2 (ja) 化合物半導体の製造方法
JP2002158375A (ja) ３−５族化合物半導体および発光素子
Vinokurov et al. Self-organized nanosize InP and InAsP clusters obtained by metalorganic compound hydride epitaxy
JP2006310886A (ja) ３−５族化合物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090123

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee