KR20010030252A - 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치 - Google Patents

실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치 Download PDF

Info

Publication number
KR20010030252A
KR20010030252A KR1020000051961A KR20000051961A KR20010030252A KR 20010030252 A KR20010030252 A KR 20010030252A KR 1020000051961 A KR1020000051961 A KR 1020000051961A KR 20000051961 A KR20000051961 A KR 20000051961A KR 20010030252 A KR20010030252 A KR 20010030252A
Authority
KR
South Korea
Prior art keywords
gas
insulating film
processing
processing chamber
silicon
Prior art date
Application number
KR1020000051961A
Other languages
English (en)
Other versions
KR100682190B1 (ko
Inventor
나카무라겐지
다다요시히데
이마이마사유키
스에무라아사미
히시야신고
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20010030252A publication Critical patent/KR20010030252A/ko
Application granted granted Critical
Publication of KR100682190B1 publication Critical patent/KR100682190B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

실리콘 산질화물을 포함하는 절연막의 형성 방법은, 우선 실리콘 웨이퍼(W)에 산화 처리를 실시함으로써, 웨이퍼 표면상에 실리콘 산화막을 형성한다. 산화 처리에 있어서, 제 1 처리 시간 0.5 내지 30분에 걸쳐 실리콘 웨이퍼(W)를 수납한 처리실(41) 내의 분위기를 제 1 온도 700 내지 950℃ 및 제 1 압력 0.7 내지 (대기압-0.375)Torr로 설정함과 동시에, 처리실(41) 내에 산화를 실행하기 위한 제 1 처리 가스를 공급한다. 제 1 처리 가스는 1 내지 5vol%의 수증기와 95 내지 99vol%의 질소 가스를 포함한다. 실리콘 산화막 형성 후에 실리콘 산화막의 적어도 일부를 실리콘 산질화물로 변환하기 위해서 어닐링(anneal) 처리를 한다. 어닐링 처리에 있어서, 제 2 처리 시간 1 내지 30분에 걸쳐, 처리실(41) 내의 분위기를 제 2 가열 온도 800 내지 950℃ 및 제 2 압력 0.7 내지 680Torr로 설정함과 동시에, 처리실(41) 내에 질화를 실행하기 위한 제 2 처리 가스를 공급한다. 제 2 처리 가스는 10 내지 100vol%의 일산화 질소 가스를 포함한다.

Description

실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치{METHOD AND APPARATUS FOR FORMING INSULATING FILM CONTAINING SILICON OXY-NITRIDE}
본 발명은 피 처리 기판의 표면에 노출하는 실리콘층 상에 실리콘 산질화물을 포함하는 절연막을 형성하기 위한 방법 및 장치에 관한 것이다.
반도체 장치의 미세화에 따라 그것에 이용되는 절연막, 예컨대 MOSFET의 게이트 절연막 등은 박막화하는 경향이 있다. 일반적으로, 실리콘 산화막(SiO2막)은 막두께가 얇아짐에 따라 초기 절연 불량율의 증대나, 시간 경과 절연 파괴 특성, 트랜지스터 특성 등의 전기적 특성의 열화를 일으키기 쉽게 된다. 또한, 후 열처리 공정시에 P+폴리실리콘 전극의 도펀트(dopant)인 붕소(B)가 실리콘 산화막을 통해서 기판측으로 뚫고 나가는 등의 문제가 발생한다.
이와 같이 전기적 특성이 열화하는 이유는 산화막과 기초 실리콘막의 계면에 말결합수(dangling bond)가 존재하고, 이 댕글링 본드가 산화막의 전기적 막질에 크게 관계하고 있다고 생각된다. 이 때문에 실리콘(Si)막의 표면을 산화 처리하여 산화막을 형성한 후에, 고온 하, 또는 질소(N2) 가스 분위기, 또는 질소 가스와 암모니아 가스의 혼합 가스 분위기로 어닐링함으로써 막질을 개선하는 방법이 알려져 있다. 이 방법은 전기적 특성을 개선하기 위해서는 예컨대 1000℃ 이상의 고온으로 하지 않으면 안되기 때문에, 형성된 막에 대하여 큰 열이력의 누적(thermal budget)이 걱정된다.
한편, 일본 특허 공개 공보 제 93-251428 호(특허 제 2793416 호)에는 급속 가열이 가능한 램프 가열형 낱장식 처리 장치에 있어서, 실리콘 기판을 드라이 산화하여 실리콘 산화막을 형성한 후에 상기 산화막을 질소를 포함하는 산화성 가스로 처리하여 실리콘 산질화막으로 만드는 방법이 개시되어 있다.
구체적으로는, 우선 실리콘 기판을 처리실 내에 반입하고, 질소를 포함하지 않는 산화성 가스, 예컨대 건조한 산소 가스(O2가스)를 흘려보내면서, 실리콘 기판을 약 1000℃로 가열하여 산화 처리를 실행하여, 실리콘 산화막을 형성한다. 이 때 기판의 가열은 적외선 램프에 의해 실행되고, 승온 속도가 50 내지 200℃/sec(초)인 급속 가열이 사용된다. l000℃에서의 산화 처리를 위한 온도 유지 시간은 약 10초로 설정된다. 또한, 산화 처리의 처리 압력은 약 760Torr로 설정된다.
다음에, 동일 처리실 내에서 실리콘 기판을 약 l000℃로 유지한 채로, 일단 처리실 내를 진공 배기한 후에, 처리실 내에 질소를 포함하는 산화성 가스를 흘려보내면서 실리콘 산화막을 처리함으로써 실리콘 산질화막으로 변환한다. 여기에서 사용되는 질소를 포함하는 산화성 가스는 일산화 질소(NO), 이산화 질소(NO2), 및 일산화 이질소(N2O)의 군으로부터 뽑힌 적어도 하나의 가스로 이루어진다. 1000℃에서의 산질화 처리를 위한 온도 유지 시간은 약 30초로 설정된다. 또한, 산질화 처리의 처리 압력은 약 760Torr로 설정된다.
일본 특허 공개 공보 제 93-251428 호에 기재된 방법은 급속 가열을 사용하기 때문에, 앞의 방법에 비해서 열이력의 누적(thermal budget) 문제는 개선된다. 그러나, 이 방법은 박막을 형성하는 데 적합하지 않고, 더구나 막두께 및 막질의 제어성이나 재현성이 나쁘다고 하는 문제가 있다.
본 발명의 목적은 적어도 일부가 실리콘 산질화물로 이루어지는 얇은 절연막을 형성하기 위한 기술에 있어서, 막두께 및 막질(특히 전기적 특성)의 제어성이나 재현성을 향상시키는 것을 목적으로 한다.
본 발명은, 또한 이러한 종류의 기술에 있어서, 핫 월(hot wall)형 처리 장치, 특히 배치 처리를 실행하는 종형 열처리 장치에 적합한 방법 및 그것을 실시하기 위한 장치 구조를 제공하는 것을 목적으로 한다.
본 발명의 제 1 시점은 실리콘 산질화물을 포함하는 절연막의 형성 방법으로,
피 처리 기판을 처리실 내에 반입하는 반입 공정과, 상기 피 처리 기판은 표면에 노출하는 실리콘층을 갖는 것과,
제 1 처리 시간에 걸쳐 상기 처리실 내의 분위기를 제 1 가열 온도 및 제 1 압력으로 설정함과 동시에, 상기 처리실 내에 산화를 실행하기 위한 제 1 처리 가스를 공급하여 상기 실리콘층의 표면을 산화함으로써, 상기 실리콘층 상에 실리콘 산화막을 형성하는 산화 공정과, 상기 제 1 처리 가스는 1 내지 5vol%의 수증기와 95 내지 99vol%의 질소 가스를 포함하는 것과,
상기 실리콘 산화막을 형성한 후에, 제 2 처리 시간에 걸쳐 상기 처리실 내의 분위기를 제 2 가열 온도 및 제 2 압력으로 설정함과 동시에, 상기 처리실 내에 질화를 실행하기 위한 제 2 처리 가스를 공급하여 상기 실리콘 산화막의 적어도 일부를 실리콘 산질화물로 변환하는 어닐링 공정과, 상기 제 2 가열 온도는 800 내지 950℃인 것과, 상기 제 2 처리 가스는 l0 내지 100vol%의 일산화 질소 가스를 포함하는 것을 구비한다.
본 발명의 제 2 시점은 피 처리 기판의 표면에 노출하는 실리콘층 상에 실리콘 산질화물을 포함하는 절연막을 형성하기 위한 장치로,
기밀인 처리실과,
상기 처리실 내에서 상기 피 처리 기판을 유지하기 위한 유지 부재와,
상기 처리실 내에 처리 가스를 공급하기 위한 급기계와,
상기 처리실 내를 진공 배기하기 위한 배기계와,
상기 처리실 내의 분위기를 가열하기 위한 히터와,
상기 급기계, 상기 배기계, 및 상기 히터를 제어하기 위한 제어기를 구비하고, 상기 제어기는,
제 1 처리 시간에 걸쳐, 상기 피 처리 기판을 수납한 상기 처리실 내의 분위기를 제 1 온도 및 제 1 압력으로 설정함과 동시에, 상기 처리실 내에 산화를 실행하기 위한 제 1 처리 가스를 공급하여 상기 실리콘층의 표면을 산화함으로써, 상기 실리콘층 상에 실리콘 산화막을 형성하는 산화 공정과, 상기 제 1 처리 가스는 1 내지 5vol%의 수증기와 95 내지 99vol%의 질소 가스를 포함하는 것과,
상기 실리콘 산화막을 형성한 후에 제 2 처리 시간에 걸쳐, 상기 처리실 내의 분위기를 제 2 가열 온도 및 제 2 압력으로 설정함과 동시에, 상기 처리실 내에 질화를 실행하기 위한 제 2 처리 가스를 공급하여, 상기 실리콘 산화막의 적어도 일부를 실리콘 산질화물로 변환하는 어닐링 공정과, 상기 제 2 가열 온도는 800 내지 950℃인 것과, 상기 제 2 처리 가스는 l0 내지 100vol%의 일산화 질소 가스를 포함하는 것을 실행하도록 구성된다.
본 발명에 의하면, 산화 처리에 있어서 수증기를 사용하고 있기 때문에, 드라이 산화막에 비해서 SiO2/Si 계면 근방의 뒤틀림이 적고, 전기적 특성이 양호한 습식 산화막을 얻을 수 있다. 더구나, 수증기에 질소 가스를 혼입함으로써, 산화레이트를 조정할 수 있어, 습식 산화막의 막질을 향상시킴과 동시에, 막두께 및 막질의 제어성이나 재현성을 향상시킬 수 있다. 또한, 램프 가열을 사용하는 콜드 월(cold Wall) 낱장식 처리 장치에서는 HNO3(초산) 등의 부 생성물이 발생할 우려가 있기 때문에, 습식 산화를 이용할 수 없다.
습식 산화막은 산화 처리에 이어서 어닐링 처리되고, 일산화 질소 가스를 포함하는 분위기에서 열처리된다. 이 때문에, SiO2/Si 계면에 질소가 들어가고, 동일 계면의 댕글링 본드가 일산화 질소 가스의 질소에 의해 종단하여 적어진다(실리콘 산질화물의 형성). 이렇게 해서 양질인 습식 산화막의 전기적 특성이 실리콘 산질화물의 형성에 의해 더욱 향상된다.
도 1은 본 발명의 실시예에 관한 종형 열처리 장치를 개략적으로 도시한 개략도,
도 2는 도 l에 도시한 종형 열처리 장치를 개략적으로 도시한 단면도,
도 3은 처리실 내의 온도와 가스의 공급, 또는 정지 상태를 대응하여 도시한 설명도,
도 4는 일산화 질소를 사용한 어닐링(anneal)의 온도와 절연막의 계면준위(界面準位)밀도와의 관계를 도시한 특성도,
도 5는 일산화 질소를 사용한 어닐링의 압력과 절연막의 증가 막두께 및 질소 농도의 관계를 도시한 특성도,
도 6은 습식 산화를 실행한 절연막과 드라이 산화를 실행한 절연막의 절연 파괴 특성을 비교한 결과를 도시한 특성도,
도 7은 본 발명의 실시예에 관한 절연막의 SIMS(2차 이온 질량 분석법)에 의해 조사한 질소 및 산소의 농도의 프로파일을 도시한 특성도,
도 8은 본 발명의 실시예에 관한 절연막과, 비교예의 방법에 의해 얻은 절연막의 SIMS에 의해 조사한 질소 농도의 프로파일을 도시한 특성도.
도면의 주요 부분에 대한 부호의 설명
1 : 종형 열처리 화로 2 : 웨이퍼 보트
3 : 보트 승강기 5 : 가스 공급관
6 : 배기관 23 : 지주
33 : 보온통 42 : 히터
51 : 반응기 52 : 관
61 : 공장 배기계 62 : 진공 배기계
도 1 및 도 2는 본 발명의 실시예에 관한 종형 열처리 장치를 개략적으로 도시한 사시도 및 단면도이다.
도 1 및 도 2에 도시된 것과 같이, 이 장치는 기밀인 반응관, 즉 처리실(41)과 처리실(41)을 둘러싸는 히터(42)를 포함하는 종형 열처리 화로(1)를 구비한다. 처리실(41)은, 예컨대 석영제 외관(41a) 및 내관(41b)으로 이루어지는 이중 구조를 갖는다. 내관(41b)의 정상부에 구멍(40)이 복수개 형성되고, 구멍(40)을 통해서 외관(41a)과 내관(41b)이 연통된다. 외관(41a)의 바닥부 근방에 가스 공급관(5)이 접속되고, 내관(41b)의 바닥부 근방에 배기관(6)이 접속된다. 처리실(41)은 균열용 용기(43)에 의해 피복되고, 또한 그 외측을 포위하듯이 처리실(41) 내의 분위기를 가열하기 위한 히터(42)가 배치된다.
가스 공급관(5)에는 H2가스(수소 가스) 및 O2가스(산소 가스)를 반응시킴으로써 수증기를 발생시키기 위한 반응기(51)가 접속된다. 본 실시예에 있어서, 반응기(51)로 수소 가스 및 산소 가스를 가열하여 연소시키는 연소기가 사용된다. 그러나, 반응기(51)로서 촉매를 통해서 수소 가스 및 산소 가스를 반응시키는 장치를 사용할 수도 있다.
또한, 가스 공급관(5)에는 산화 처리시에 수증기와 혼합되는 질소 가스를 공급하기 위한 관(52)이 접속된다. 또한, 가스 공급관(5)에는 어닐링 처리시에 사용되는 일산화 질소(NO) 가스를 공급하기 위한 관(53)이 접속된다. 또한, 가스 공급관(5)에는 필요에 따라 그 외의 가스(예컨대 질소 이외의 불활성 가스)를 공급하기 위한 관(도시하지 않음)이 접속된다. 각 가스의 배관에는 변환 밸브(V1 내지 V5)가 배치된다.
한편, 배기관(6)에는 공장 배기계(61)와 진공 배기계(62)가 접속된다. 각 계(61, 62)의 각 가스 배관에는 변환 밸브(V11, V12)가 배치된다.
처리실(41)에 대하여, 피 처리 기판인 반도체 웨이퍼(W)를 지지하기 위한 웨이퍼 보트(wafer boat)(2)가 수직 방향으로 이동됨으로써, 로드/언로드된다. 웨이퍼 보트(2)는, 예컨대 상면판(21) 및 바닥판(22)과, 그것을 접속하는 복수의 지주(23)로 형성된다. 지주(23)에는 수직 방향으로 간격을 두고 다수의 홈이 형성되고, 이것에 의해 웨이퍼를 위한 수평 지지 레벨이 규정된다. 이것의 홈에 웨이퍼(W)의 주연을 삽입함으로써, 다수의 웨이퍼(W)가 수직 방향으로 간격을 두고 배열된 상태로 유지된다.
웨이퍼 보트(2)는 처리실(41) 하단의 개구부(31)를 개폐하는 덮개(32) 위에 마련된 보온통(33) 위에 탑재된다. 덮개(32)는 보트 승강기(3)에 설치되고, 보트 승강기(3)가 덮개(32)를 승강시킴으로써, 처리실(41)에 대하여 웨이퍼 보트(2)의 로드/언로드가 실행된다.
본 장치에 있어서, 가스 공급계[즉, 변환 밸브(V1 내지 V5), 반응기(51) 등], 배기계[즉, 변환 밸브(V11, V12), 진공 배기계(62) 등], 히터(42), 및 보트 승강기(3)는 제어기(10)에 의해서 제어된다. 제어기(10)는 이하에 서술한 것 같은 처리를 피 처리 기판인 실리콘 웨이퍼(W)에 대하여 실시하도록 구성된다.
다음에 전술한 종형 열처리 장치를 이용하여 실행되는 본 발명의 실시예에 관한 절연막의 형성 방법에 대하여 도 3을 참조하면서 서술한다. 도 3은 처리실(41) 내의 분위기의 온도와 처리 가스의 공급/정지 상태를 시간에 대하여 대응하도록 도시한 설명도이다.
우선, 다수 예컨대 60장의 실리콘 웨이퍼(W)를 수직 방향으로 간격을 두고 배열한 상태로 웨이퍼 보트(2)에 유지시킨다. 다음에, 히터(42)에 의해 미리 초기온도 200 내지 600℃, 예컨대 300℃로 가열한 처리실(41) 내에, 웨이퍼 보트(2)를 보트 승강기(3)에 의해 반입한다. 그리고, 처리실(41)의 개구부(31)를 덮개(32)에 의해 기밀하게 닫는다(도 2에 도시된 상태).
다음에, 처리실(41) 내를 소정의 압력 0.7Torr 내지 (대기압-0.375Torr), 예컨대 대기압-0.75Torr로 설정하고, 시점(t1)으로부터 처리실(41) 내를 승온 속도 50 내지 200℃/분, 예컨대 100℃/분으로 제 1 처리 온도 700 내지 950℃, 예컨대 850℃까지 승온한다.
웨이퍼(W)를 반입하는 공정 및 처리실(41) 내를 승온하는 공정에서, 처리실(41) 내에 불활성 가스, 예컨대 질소 가스와 산소 가스를 20/0.2 내지 5/O.005 SLM(Standard Liter per Minute), 예컨대 20/0.1SLM으로 흘려보낸다. 산소 가스는 수소 가스의 공급을 정지한 상태에서 정지한 반응기(51)를 통해서 공급한다. 산소 가스는 질소 가스에 의해 웨이퍼(W) 표면이 질화되는 것을 방지하기 위해서 사용된다. 만약에 웨이퍼(W) 표면이 일단 질화되면, 그 후에 웨이퍼(W) 표면은 산화되기 어렵게 되어 버린다.
처리실(41) 내가 제 l 처리 온도인 850℃가 된 시점(t2)(t2-t1=3 내지 30분, 예컨대 12.5분)에서, 산소 가스의 공급을 멈춤과 동시에, 처리실(41) 내를 소정의 압력 0.7Torr 내지 (대기압-0.375 Torr)로 설정한다. 예컨대, 산소 가스 공급의 정지와 동시에, 배기계를 변환 밸브(V11, V12)에 의해 공장 배기계(61)측으로 전환하고, 처리실(41) 내를 대기압(전형적으로는 760Torr)에 대하여 예컨대 -0.375Torr 내지 -0.75Torr 정도의 미감압(微減壓) 상태로 제어한다.
이 상태에서 회복[웨이퍼(W)의 온도를 안정시킴]을 실행하고 나서 시점(t3)(t3-t2=1 내지 10분, 예컨대 5분)에서, 제 1 처리 공정인 산화 처리를 실행한다. 이 산화 처리에 있어서, 처리실(41) 내에 1 내지 5vol%, 예컨대 1.5vol%의 수증기(H2O)와, 95 내지 99vol%, 예컨대 98.5vol%의 질소 가스를 포함하는 산화를 실행하기 위한 제 1 처리 가스를 흘려보낸다. 또한, 처리실(41) 내를 제 1 처리 압력0.7Torr 내지 (대기압-0.375Torr), 예컨대 680Torr로 설정한다. 이렇게 해서, 웨이퍼(W)의 실리콘층의 표면을 산화하여 1 내지 10nm, 예컨대 3nm 정도의 두께의 실리콘 산화막을 형성한다.
본 실시예에 있어서, 수증기는 산소 가스 및 수소 가스를 반응기(51)에 공급하여 연소시킴으로써 발생시킨다. 또한, 이 수증기 중에는 미반응의 산소 가스가 어느 정도 포함된다고 생각된다. 이 산화 처리에 있어서, 사용하는 산소 가스, 수소 가스, 및 질소 가스의 유량은 1/1/20 내지 0.4/0.4/30 SLM, 예컨대 0.6/0.6/20 SLM으로 설정한다.
산화 처리가 종료된 시점(t4)(t4-t3= 0.5 내지 30분, 예컨대 3분)에 있어서, 처리실(41) 내에서의 수증기의 잔류를 방지하기 위한 사이클퍼지를 개시한다. 사이클퍼지 공정에 있어서, 처리실(41) 내의 압력을 l 내지 0.01Torr로 감압한 후에 불활성 가스, 예컨대 질소 가스에 의해 처리실(41) 내의 압력을 5 내지 20Torr로 증압하는 퍼지조작을 복수회, 예컨대 4회 실행한다.
보다 구체적으로는 사이클퍼지를 실행하기 위해서, 시점(t4)에서 배기계를 변환 밸브(V11, V12)에 의해 진공 배기계(62)로 전환한다. 다음에, 처리실(41) 내를 진공 배기계(62)에서 진공상태로 만들면서 불활성 가스, 예컨대 질소 가스의 공급과 정지를 교대로 반복한다. 이렇게 하면 처리실(41) 내를 신속하게 감압하여 불활성 가스로 충분히 치환할 수 있다. 따라서, 습식 산화 후에는 처리실(41) 내의 수분을 충분히 제거하고 나서, 후술한 어닐링 처리에서 일산화 질소 가스를 공급하기 때문에, 부식성이 강한 초산 HNO3의 발생을 억제할 수 있다.
사이클퍼지가 종료한 시점(t5)(t5-t4=10 내지 30분, 예컨대 12분)에서 처리실(41) 내를 제 2 처리 온도 800 내지 950℃, 예컨대 제 l 처리 온도와 동일한 850℃로 설정하여 어닐링 처리를 실행한다. 이 어닐링 처리에 있어서, 처리실(41) 내에 10 내지 100vol%, 예컨대 100vol%의 일산화 질소 가스(NO)를 포함하는 질화를 실행하기 위한 제 2 처리 가스를 흘려보낸다. 또한, 처리실(41) 내를 제 2 처리 압력 0.7 내지 680Torr, 바람직하게는 2 내지 300Torr, 예컨대 76Torr로 설정한다.
본 실시예에 있어서, 제 2 처리 가스는 일산화 질소 가스만으로 이루어지고, 그 유량은 1SLM으로 설정한다. 또한, 질소 가스는 어닐링 처리를 개시하기 조금 전의 시점에서 정지하지만, 필요하면 어닐링 처리시에 일산화 질소 가스를 희석하기 위해서 계속 사용할 수 있다.
이 어닐링 처리에 의해서, 습식 산화막 중에 질소가 침입하고, 실리콘 웨이퍼(W)와 습식 산화막의 계면, 즉 SiO2/Si 계면의 댕글링 본드가 질소에 의해 종단된다. 바꾸어 말하면, 상기 계면측에서 실리콘 산화막의 적어도 일부가 실리콘 산질화물로 변환된다. 이렇게 하여, 양질인 습식 산화막의 전기적 특성이 실리콘 산질화물의 형성에 의해 더욱 향상된다.
어닐링 처리가 종료된 시점(t6)(t6-t5=1 내지 30분, 예컨대 10분)에서 일산화 질소 가스의 공급을 정지한다. 다음에, 처리실(41) 내를 진공상태로 하고 일산화 질소 가스를 배기하고, 잠시 후에 질소 가스를 공급하면서 진공 배기한다. 그리고, 시점(t7)(t7-t6=1 내지 10분, 예컨대 5분)으로부터 처리실(41) 내를 강온(降溫)시키고, 강온 중에 처리실(41) 내를 대기압으로 되돌린다. 처리실(41) 내가 소정의 온도 600 내지 200℃, 예컨대 300℃ 정도가 된 시점(t8)(t8-t7=10 내지 40분, 예컨대 26분)에서 웨이퍼 보트(2)를 처리실(41) 내에서 반출한다.
상술한 방법에 의하면, 수증기를 이용한 습식 산화에 의해 실리콘 산화막을 얻고 있기 때문에, 기초 실리콘층과 이 위에 형성되는 실리콘 산화막과의 계면 근방의 예컨대 lnm 정도의 두께의 영역에서의 응력이 작아진다. 이것은 실리콘이나 산소의 댕글링 본드가 수소와 결합하여 Si-H나 SiO-H가 되어 종단하기 때문이라고 생각된다.
그리고 이 실리콘 산화막을 가열 분위기, 또는 일산화 질소 분위기 하에서 어닐링 처리한다. 이에 의해, 일산화 질소가 분해하여 얻어진 질소가 실리콘 산화막 속으로 들어가, 댕글링 본드와 결합하여 종단시킨다. 그 결과, 실리콘 산화막과 실리콘층의 계면의 댕글링 본드가 더욱 적어져 계면준위밀도가 작아진다.
이와 같이, 습식 산화의 경우에 계면의 댕글링 본드는 수소에 의해서 종단되어 있어 원래 적다. 그리고, 어닐링 처리에 의해, 댕글링 본드는 더욱 적어진다. 이 때문에, 상술한 방법에 의해 실리콘 웨이퍼(W) 상에 형성된 실리콘 산화물을 주체로 그 일 부가 실리콘 산질화물로 이루어지는 절연막은 절연 파괴를 일으키기 어렵고, 또한 누출 특성이 향상된다.
또한, 상술한 방법에 있어서는 웨이퍼(W)에 대하여 산화 처리를 한 후에, 처리실(41)로부터 웨이퍼(W)를 출력하지 않고, 예컨대 같은 온도로 어닐링 처리를 실행하고 있다. 이 때문에, 웨이퍼(W)에 대한 열이력의 누적이 적고, 또한 대기의 산소가 받아들여지지 않기 때문에, 절연막의 막질이 양호해진다. 또한 산화 처리에 있어서, 질소 가스로 수증기를 희석하고 있으므로 산화 속도를 적당히 느리게 할 수 있다. 따라서 웨이퍼 보트(2) 상의 웨이퍼(W) 사이(면 사이)의 막두께 균일성 및 한 장의 웨이퍼(W)에 대한 (면내) 막두께 균일성을 확보하면서 얇은 막두께의 절연막을 얻을 수 있다.
산화 처리에 있어서의 처리 온도[처리 분위기에 놓여진 웨이퍼(W) 표면 온도]는 700℃ 이상, 950℃ 이하인 것이 바람직하다. 처리 온도가 700℃ 미만이면 절연막의 계면에 있어서 댕글링 본드의 수가 많아져, 전기적 특성이 나빠진다. 반대로, 처리 온도가 950℃를 넘으면, 희석 가스인 질소가 반응하여 실리콘 산화막의 표면이 거칠어져 버린다.
일산화 질소에 의해 어닐링 처리를 실행하는 경우의 처리 온도는 800℃ 이상, 950℃ 이하인 것이 바람직하다. 처리 온도가 800℃ 미만이면 후술과 같이 계면준위밀도가 커져 양호한 전기적 특성를 얻을 수 없다. 반대로, 처리 온도가 950℃를 넘으면 질소가 절연막 중에 너무 많이 받아들여진다. 이 경우, 예컨대 P-M0S 트랜지스터의 게이트 절연막으로 이용하면 채널 전류가 흐르기 어렵게 되고, 또한 열이력이 누적하는 점에서도 불리하다.
어닐링 처리에 있어서의 처리 압력은, 바람직하게는 0.7 내지 680Torr, 보다 바람직하게는 2 내지 300Torr로 설정된다. 이 압력 범위는 후술하는 바와 같이, 형성된 절연막 중의 질소 농도를 1 내지 10atm%, 바람직하게는 1 내지 3atm%로 하기 위해서 선택된다. 질소 농도가 1atm% 미만과 같이 저농도인 경우, 예컨대 P+폴리실리콘 전극의 도펀트인 붕소(B)가 절연막을 통해서 기판측으로 뚫고 나가는, 내압이 낮게 되는 등의 문제가 발생한다. 반대로, 질소 농도가 지나치게 높으면 트랜지스터 특성, 예컨대 캐리어의 이동도가 나빠진다고 하는 문제가 발생한다.
[실험 1]
처리실(41) 내에서 수소 가스, 산소 가스 및 질소 가스를 각각 0.6SLM, 0.6SLM 및 20SLM의 유량으로 공급하면서, 850℃ 및 760-0.75=759.25Torr에서 3분간 산화 처리를 실행하여 실리콘 웨이퍼 상에 막두께가 2nm인 실리콘 산화막을 형성했다. 다음에, 처리실(41) 내에서 일산화 질소를 1SLM의 유량으로 공급하면서 76Torr에서 10분간 어닐링 처리를 실리콘 웨이퍼 상의 실리콘 산화막에 대하여 실행했다. 이 어닐링 처리의 온도는 850℃, 800℃, 700℃ 및 550℃의 4가지로 설정했다.
각각의 처리로 얻어진 실리콘 산화물을 주체로 하는 절연막에 대하여, 계면준위 측정 장치[상품명:Quantox(KLA Tencor 사제)]를 이용하여, 실리콘층과 절연막의 계면에 있어서의 계면준위밀도를 웨이퍼면 내에서 5 포인트 측정했다. 또한, 어닐링 처리를 실행하지 않는 절연막에 대해서도 마찬가지의 측정을 실행했다.
도 4는 실험 1에 의해서 얻어진 결과, 즉 어닐링의 온도와 절연막의 계면준위밀도(Interface State Density)(Dit)의 관계를 도시한 특성도이다. 도 4에 있어서 가로축에 기재한 수치는 어닐링을 실행한 온도를 나타내고, 예컨대「850℃」로 나타내는 부분은 이 온도로 실행한 어닐링의 데이터를 나타낸다. 또한, 각 조건에 있어서의 5개의 막대는 웨이퍼면 내의 측정 5 포인트에 대응한다.
도 4에 도시한 바와 같이, 어닐링 온도가 700℃ 이하인 절연막의 계면준위밀도는 어닐링을 실행하지 않는 절연막의 그것보다 커졌다. 즉, 700℃ 이하의 열처리는 효과가 없고, 오히려 막질을 열화시키는 것을 알 수 있었다. 한편, 처리 온도가 800℃, 850℃의 절연막에서는 계면준위밀도가 낮아졌다. 즉, 처리 온도는 어닐링시의 중요한 프로세스 파라미터이며, 양호한 막질을 얻을 수 있는 온도범위가 있는 것이 확인되었다.
[실험 2]
처리실(41) 내에서 수소 가스, 산소 가스 및 질소 가스를 각각 0.6SLM, 0.6SLM 및 20SLM의 유량으로 공급하면서, 850℃ 및 760-0.75=759.25Torr로 6.5분간 산화 처리를 실행하고, 실리콘 웨이퍼 상에 막두께가 2.6nm인 실리콘 산화막을 형성했다. 다음에, 처리실(41) 내에서 일산화 질소를 1SLM의 유량으로 공급하면서 850℃에서 10분간 어닐링 처리를 실리콘 웨이퍼 상의 실리콘 산화막에 대하여 실행했다. 이 어닐링 처리의 압력은 0.5Torr, 1.2Torr, 8Torr, 12.1Torr, 76Torr의 5가지로 설정했다.
각각의 처리로 얻어진 실리콘 산화물을 주체로 하는 절연막에 대하여, 산화 처리 후의 막두께와 어닐링 처리 후의 막두께의 차, 즉 실리콘 산질화물의 형성에 의해 증가한 막두께를 측정했다. 또한, 각 절연막에 대하여, 절연막 중의 질소 농도를 측정했다.
도 5는 실험 2에 의해서 얻어진 결과, 즉 어닐링의 압력(Pann)과 절연막의 증가 막두께(Δt) 및 질소 농도(Ncon)의 관계를 도시한 특성도이다. 도 5에 있어서 선(L51) 및 선 (L52)은 각각 증가 막두께 및 질소 농도를 나타낸다. 또한, 여기에서 Ncon의 원자%(atm%)는 단위 부피 중에 포함되는 총원자수 중, 질소 원자수의 비율을 의미한다.
도 5에 도시된 바와 같이, 증가 막두께 및 질소 농도는 모두 압력의 대수값에 비례하여 증가했다. 또한, 절연막 중의 질소 농도를 재현성 높게 제어한 뒤에, 어닐링 압력을 변화시킴으로써 제어성이 용이해지는 것을 알 수 있었다. 즉, 처리 압력은 어닐링시의 중요한 프로세스 파라미터이며, 어닐링 시간을 변경하지 않고, 압력 범위에 따라 양호한 막질을 얻을 수 있는 것이 확인되었다.
[실험 3]
일산화 질소의 어닐링 온도를 800℃ 및 850℃로 각각 설정하고, 실험 1과 동일한 조건에서 산화 처리 및 어닐링 처리를 실행하여, 실리콘 웨이퍼 상에 절연막의 샘플(S61, S62)을 작성했다. 또한, 드라이 산화를 이용한 예로, 산화 처리에 있어서 산소 가스만을 10SLM의 유량으로 공급한 점을 제외하고 샘플(S62)과 동일한 조건으로 산화 처리 및 어닐링 처리[즉, 어닐링온도(850℃)]를 실행하여, 실리콘 웨이퍼 상에 절연막의 샘플(S63)을 작성했다.
각각의 처리로 얻어진 샘플(S61 내지 S63)에 대하여, 90%Qbd를 조사했다. 여기서 말하는 90%Qbd란 각 절연막을 갖는 100개의 칩에 대하여, 정전류원에 의해 절연막의 두께 방향으로 전류를 흘려, 90% 이상의 칩이 절연 파괴를 일으켰을 때까지 절연막을 통과한 단위 면적 당 전하량 값이다.
도 6은 실험 3에 의해서 얻어진 결과, 즉 습식 산화를 실행한 절연막과 드라이 산화를 실행한 절연막과의 절연 파괴 특성(90%Qbd)을 비교한 결과를 도시한 특성도이다. 도 6에 있어서 가로축은 절연막의 막두께(Tfilm)를 나타내고, 「△」, 「◎」, 「+」는 각각 샘플(S61 내지 S63)의 결과를 나타낸다.
도 6에 도시된 바와 같이, 습식 산화를 실행한 샘플(S61, S62)은 드라이 산화를 실행한 샘플(S63)에 비해서 훨씬 우수한 절연 파괴 특성을 갖는 것이 되었다. 또한, 샘플(S61, S62) 간의 특성의 차는 일반적으로 막두께가 3.0nm 이상인 영역에서는 막이 얇은 쪽이 절연 파괴 특성은 나쁘게 된다는 점에 유래하고 있다고 생각된다.
[실험 4]
처리 시간을 제외하고 실험 1과 같은 조건으로 산화 처리를 하고, 실리콘 웨이퍼 상에 실리콘 산화막을 형성했다. 이 산화 처리의 처리 시간은 실리콘 산화막의 막두께가 2.0nm, 2.5nm, 3.0nm가 되도록 3가지로 설정했다. 다음에, 어닐링 온도를 850℃로 설정하고, 실험 1과 같은 조건의 어닐링 처리를 실리콘 웨이퍼 상의 실리콘 산화막에 대하여 실행했다.
각각의 처리로 얻어진 실리콘 산화물을 주체로 하는 절연막에 대하여, SIMS(2차 이온 질량 분석법)에 의해 막 중의 질소 및 산소의 농도에 대하여 조사했다.
도 7은 실험 4에 의해서 얻어진 결과, 즉 본 발명의 실시예에 관한 절연막의 질소 및 산소 농도의 프로파일을 도시한 특성도이다. 도 7에 있어서, 가로축은 절연막의 표면으로부터의 깊이(Depth), 좌측 세로축은 질소 농도(Ncon), 우측 세로축은 산소의 2차 이온 강도(oxygen secondary ion intensity)(Osii)를 나타낸다. 또한, 도 7에 있어서 선(L71 내지 L73)은 각각 실리콘 산화막의 막두께가 2.0nm, 2.5nm, 3.0nm인 경우의 질소 농도를 나타내고, 한편 선(L76 내지 L78)은 각각 실리콘 산화막의 막두께가 2.0nm, 2.5nm, 3.0nm인 경우의 산소의 2차 이온 강도를 나타낸다. 또한, 여기서 Ncon의 원자%(atm%)란 단위 부피 중에 포함되는 총원자수 중에 질소 원자수의 비율을 의미한다.
도 7에 도시된 바와 같이, 산소 농도의 피이크는 절연막의 표면에 가까운 곳에 보이고, 질소 농도의 피이크는 절연막과 실리콘층과의 계면에 보였다. 또한, 질소 농도는 막두께가 얇을수록 높아졌다. 따라서, 본 발명의 실시예에 관한 방법은 얇은 절연막에 대하여 특히 유효한 방법임을 알 수 있었다.
[실험 5]
일산화 질소의 어닐링의 온도를 850℃로 설정하고, 실험 1과 같은 조건으로 산화 처리 및 어닐링 처리를 실행하고, 실리콘 웨이퍼 상에 막두께가 3.2nm인 절연막의 샘플(S81)을 형성했다. 또한, 어닐링 처리의 가스를 일산화 질소(NO) 가스 대신에 일산화 이질소(N2O) 가스로 한 점을 제외하고 샘플(S81)과 같은 조건으로 산화 처리 및 어닐링 처리를 실행하여 실리콘 웨이퍼 상에 막두께가 3.1nm인 절연막의 샘플(S82)을 형성했다.
각각의 처리로 얻어진 샘플(S81, S82)에 대하여, SIMS에 의해 막중의 질소의 농도에 대하여 조사했다.
도 8은 실험 3에 의해서 얻어진 결과, 즉 본 발명의 실시예에 관한 절연막과 비교예의 방법에 의해 얻은 절연막의 질소 농도의 프로파일을 도시한 특성도이다. 도 8에 있어서, 가로축은 절연막의 표면으로부터의 깊이(Depth), 세로축은 질소 농도(Ncon)를 나타낸다. 도 6 중, 일점쇄선은 샘플(S81)의 결과를 나타내고, 실선은 샘플(S82)의 결과를 나타낸다.
도 8에 도시한 것과 같이, 일산화 질소 가스를 이용하여 어닐링한 샘플(S81)의 질소 농도는 일산화 이질소 가스를 이용하여 어닐링한 샘플(S82)의 질소 농도에 비해서 훨씬 높아졌다. 따라서, 일산화 질소 가스를 이용하는 것이 질소를 절연막 중에 많이 도입하는 데에 있어서 유리하다는 것이 확인되었다. 이 이유는 일산화 이질소는 분해성이 강하므로 일부가 O래디컬로 분리되어, 산화와 질화가 동시에 진행하기 때문에, 일산화 질소를 이용하는 경우에 비해서 질소의 취입 량이 적어지기 때문이라고 생각된다.
본 발명의 사상의 범주에 있어서, 당업자라면 각종 변경예 및 수정예를 생각해낼 수 있으며, 그들 변경예 및 수정예에 대해서도 본 발명의 범주에 속하는 것이라고 양해된다.
본 발명에 의하면 막두께 및 막질(특히 전기적 특성)의 제어성이나 재현성을 향상시키며, 습식 산화 후에는 처리실내의 수분을 충분히 제거하고 나서 어닐링 처리에서 일산화 질소 가스를 공급하기 때문에, 부식성이 강한 초산 HNO3의 발생을 억제할 수 있으며, 양질인 습식 산화막의 전기적 특성이 실리콘 산질화물의 형성에 의해 더욱 향상되며, 본 절연막은 절연 파괴를 일으키기 어렵고, 또한 누출 특성이 향상되며, 웨이퍼 보트상의 웨이퍼 사이의 막두께 균일성 및 한 장의 웨이퍼에 대한 막두께 균일성을 확보하면서 얇은 막두께의 절연막을 얻을 수 있게 한다.

Claims (6)

  1. 실리콘 산질화물을 포함하는 절연막의 형성 방법에 있어서,
    피 처리 기판을 처리실 내에 반입하는 반입 공정과, 상기 피 처리 기판은 표면에 노출하는 실리콘층을 갖는 것과,
    제 1 처리 시간에 걸쳐, 상기 처리실 내의 분위기를 제 l 가열 온도 및 제 1압력으로 설정함과 동시에, 상기 처리실 내에 산화를 실행하기 위한 제 1 처리 가스를 공급하고, 상기 실리콘층의 표면을 산화함으로써, 상기 실리콘층 상에 실리콘 산화막을 형성하는 산화 공정과, 상기 제 1 처리 가스는 1 내지 5vol%의 수증기와 95 내지 99vol%의 질소 가스를 포함하는 것과,
    상기 실리콘 산화막을 형성한 후에 제 2 처리 시간에 걸쳐, 상기 처리실 내의 분위기를 제 2 가열 온도 및 제 2 압력으로 설정함과 동시에, 상기 처리실 내에 질화를 실행하기 위한 제 2 처리 가스를 공급하여 상기 실리콘 산화막의 적어도 일부를 실리콘 산질화물로 변환하는 어닐링 공정과, 상기 제 2 가열 온도는 800 내지 950℃인 것과, 상기 제 2 처리 가스는 10 내지 100vol%의 일산화 질소 가스를 포함하는 것을 구비하는
    실리콘 산질화물을 포함하는 절연막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 2 압력은 0.7 내지 680Torr인
    실리콘 산질화물을 포함하는 절연막의 형성 방법.
  3. 제 2 항에 있어서,
    상기 제 2 처리 시간은 1 내지 30분인
    실리콘 산질화물을 포함하는 절연막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 수증기는 산소 가스와 수소 가스를 상기 처리실에 접속된 반응기에 공급하여 반응시킴으로써 생성되는
    실리콘 산질화물을 포함하는 절연막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 수증기의 잔류를 방지하도록, 상기 산화 공정과 상기 어닐링 공정 사이에서 상기 처리실 내의 압력을 1 내지 0.01Torr로 감압한 후에, 불활성 가스에 의해서 상기 처리실 내의 압력을 5 내지 20Torr로 증압하는 퍼지 조작을 복수회 실행하는 사이클퍼지 공정을 더 구비하는
    실리콘 산질화물을 포함하는 절연막의 형성 방법.
  6. 피 처리 기판의 표면에 노출하는 실리콘층 상에 실리콘 산질화물을 포함하는 절연막을 형성하기 위한 장치에 있어서,
    기밀인 처리실과,
    상기 처리실 내에서 상기 피 처리 기판을 유지하기 위한 유지 부재와,
    상기 처리실 내에 처리 가스를 공급하기 위한 급기계와,
    상기 처리실 내를 진공 배기하기 위한 배기계와,
    상기 처리실 내의 분위기를 가열하기 위한 히터와,
    상기 급기계, 상기 배기계 및 상기 히터를 제어하기 위한 제어기를 구비하고, 상기 제어기는,
    제 1 처리 시간에 걸쳐, 상기 피 처리 기판을 수납한 상기 처리실 내의 분위기를 제 1 온도 및 제 1 압력으로 설정함과 동시에, 상기 처리실 내에 산화를 실행하기 위한 제 1 처리 가스를 공급하여, 상기 실리콘층의 표면을 산화함으로써, 상기 실리콘층 상에 실리콘 산화막을 형성하는 산화 공정과, 상기 제 1 처리 가스는 1 내지 5vol%의 수증기와 95 내지 99vol%의 질소 가스를 포함하는 것과,
    상기 실리콘 산화막을 형성한 후에 제 2 처리 시간에 걸쳐, 상기 처리실 내의 분위기를 제 2 가열 온도 및 제 2 압력으로 설정함과 동시에, 상기 처리실 내에 질화를 실행하기 위한 제 2 처리 가스를 공급하여, 상기 실리콘 산화막의 적어도 일부를 실리콘 산질화물로 변환하는 어닐링 공정과, 상기 제 2 가열 온도는 800 내지 950℃인 것과, 상기 제 2 처리 가스는 10 내지 100vol%의 일산화 질소 가스를 포함하는 것을 실행하도록 구성되는
    실리콘 산질화물을 포함하는 절연막의 형성 장치.
KR1020000051961A 1999-09-07 2000-09-04 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치 KR100682190B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-253348 1999-09-07
JP25334899 1999-09-07

Publications (2)

Publication Number Publication Date
KR20010030252A true KR20010030252A (ko) 2001-04-16
KR100682190B1 KR100682190B1 (ko) 2007-02-12

Family

ID=29227623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000051961A KR100682190B1 (ko) 1999-09-07 2000-09-04 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치

Country Status (3)

Country Link
US (1) US6821566B2 (ko)
KR (1) KR100682190B1 (ko)
TW (1) TW541619B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101379751B1 (ko) * 2012-02-28 2014-03-31 청주대학교 산학협력단 합금입자화박막 및 그 제조방법
KR101396253B1 (ko) * 2011-09-30 2014-05-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR20170135693A (ko) * 2016-05-31 2017-12-08 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR20210099127A (ko) * 2019-01-11 2021-08-11 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517751B2 (en) * 2001-12-18 2009-04-14 Tokyo Electron Limited Substrate treating method
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US7323288B2 (en) * 2003-04-14 2008-01-29 Kodak Graphic Communications Canada Company Layers in printing plates, printing plates and method of use of printing plates
US20050074947A1 (en) * 2003-09-18 2005-04-07 Kim Hak Dong Methods for fabricating semiconductor devices
JP4511307B2 (ja) 2004-02-10 2010-07-28 セイコーエプソン株式会社 ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
US20070026642A1 (en) * 2004-04-20 2007-02-01 Shingo Hishiya Surface modification method and surface modification apparatus for interlayer insulating film
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
KR100643493B1 (ko) 2004-09-23 2006-11-10 삼성전자주식회사 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치
KR100673205B1 (ko) * 2004-11-24 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7776686B2 (en) * 2005-03-08 2010-08-17 Nec Electronics Corporation Method of fabricating a non-volatile memory element including nitriding and oxidation of an insulating film
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286774A1 (en) * 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20070049043A1 (en) * 2005-08-23 2007-03-01 Applied Materials, Inc. Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
JP4820137B2 (ja) * 2005-09-26 2011-11-24 株式会社日立国際電気 発熱体の保持構造体
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
TW200924109A (en) * 2007-11-21 2009-06-01 Promos Technologies Inc Method for forming shallow trench isolation structure and method for preparing recessed gate structure using the same
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0006706B2 (en) * 1978-06-14 1993-03-17 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US5254506A (en) * 1988-12-20 1993-10-19 Matsushita Electric Industrial Co., Ltd. Method for the production of silicon oxynitride film where the nitrogen concentration at the wafer-oxynitride interface is 8 atomic precent or less
JPH03160720A (ja) 1989-11-20 1991-07-10 Oki Electric Ind Co Ltd 絶縁膜形成方法
JP3054422B2 (ja) 1990-03-07 2000-06-19 株式会社東芝 半導体装置の製造方法
US5225032A (en) * 1991-08-09 1993-07-06 Allied-Signal Inc. Method of producing stoichiometric, epitaxial, monocrystalline films of silicon carbide at temperatures below 900 degrees centigrade
US5777300A (en) * 1993-11-19 1998-07-07 Tokyo Electron Kabushiki Kaisha Processing furnace for oxidizing objects
US5541141A (en) * 1995-02-27 1996-07-30 Hyundai Electronics Industries Co., Ltd. Method for forming an oxynitride film in a semiconductor device
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
FR2742924B1 (fr) * 1995-12-22 1998-03-20 Jorge Luis Regolini Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede
US5935650A (en) 1997-10-17 1999-08-10 Lerch; Wilfried Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system
JPH11307526A (ja) * 1998-04-24 1999-11-05 Nec Corp 酸化膜の作製方法
TW365053B (en) 1998-05-25 1999-07-21 Taiwan Semiconductor Mfg Co Ltd Method for improving adhesion between low resistance dielectric and oxide layer and the forming method of inter-metal dielectric in sandwich structure
JPH11354516A (ja) * 1998-06-08 1999-12-24 Sony Corp シリコン酸化膜形成装置及びシリコン酸化膜形成方法
JP3472482B2 (ja) * 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
KR20000003915A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 게이트 절연막 형성방법
JP3396431B2 (ja) * 1998-08-10 2003-04-14 東京エレクトロン株式会社 酸化処理方法および酸化処理装置
US6225171B1 (en) * 1998-11-16 2001-05-01 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process for reduced for junction leakage
KR100327329B1 (ko) * 1998-12-11 2002-07-04 윤종용 저압하의실리콘산화막및산질화막형성방법
US6303520B1 (en) * 1998-12-15 2001-10-16 Mattson Technology, Inc. Silicon oxynitride film
US6211098B1 (en) * 1999-02-18 2001-04-03 Taiwan Semiconductor Manufacturing Company Wet oxidation method for forming silicon oxide dielectric layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396253B1 (ko) * 2011-09-30 2014-05-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101379751B1 (ko) * 2012-02-28 2014-03-31 청주대학교 산학협력단 합금입자화박막 및 그 제조방법
KR20170135693A (ko) * 2016-05-31 2017-12-08 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US10290492B2 (en) 2016-05-31 2019-05-14 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20210099127A (ko) * 2019-01-11 2021-08-11 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Also Published As

Publication number Publication date
US20030068437A1 (en) 2003-04-10
US6821566B2 (en) 2004-11-23
TW541619B (en) 2003-07-11
KR100682190B1 (ko) 2007-02-12

Similar Documents

Publication Publication Date Title
KR100682190B1 (ko) 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치
US7217659B2 (en) Process for producing materials for electronic device
KR100746120B1 (ko) 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법
KR100720778B1 (ko) 실리콘질화막을 형성하는 방법 및 장치
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR100745495B1 (ko) 반도체 제조방법 및 반도체 제조장치
KR100687598B1 (ko) 절연막의 형성 방법 및 형성 시스템
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR20070072909A (ko) 절연막 형성 방법 및 기판 처리 방법
KR101124869B1 (ko) 실리콘 산화막의 형성 방법 및 장치
JP2009177161A (ja) 絶縁膜の形成方法
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR100860683B1 (ko) 성막 방법 및 열처리 장치
US7189661B2 (en) Method of forming silicon oxynitride layer in semiconductor device and apparatus of forming the same
TW200402790A (en) Method of oxidizing member to be treated
US20200152444A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20120034016A (ko) 절연막의 개질 방법
JP2001148381A (ja) 絶縁膜の形成方法及びその装置
JP2008047752A (ja) 半導体装置の製造方法及び装置
KR20050040456A (ko) 옥시나이트라이드막 형성 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee