KR20010028522A - 마이크로 수동소자 및 제조 방법 - Google Patents

마이크로 수동소자 및 제조 방법 Download PDF

Info

Publication number
KR20010028522A
KR20010028522A KR1019990040801A KR19990040801A KR20010028522A KR 20010028522 A KR20010028522 A KR 20010028522A KR 1019990040801 A KR1019990040801 A KR 1019990040801A KR 19990040801 A KR19990040801 A KR 19990040801A KR 20010028522 A KR20010028522 A KR 20010028522A
Authority
KR
South Korea
Prior art keywords
substrate
conductive line
mold
conductive
micro
Prior art date
Application number
KR1019990040801A
Other languages
English (en)
Other versions
KR100348247B1 (ko
Inventor
박재영
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990040801A priority Critical patent/KR100348247B1/ko
Publication of KR20010028522A publication Critical patent/KR20010028522A/ko
Application granted granted Critical
Publication of KR100348247B1 publication Critical patent/KR100348247B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

본 발명은 기판으로부터 생기는 기생용량, 유전체 손실, 그리고 전도성(conductive)의 손실등과 같은 나쁜 영향을 줄여서 고품질과 저가격을 만족시킬 수 있는 마이크로 수동소자를 제공하기 위한 것으로서, 기판상에 형성된 신호 연결부와, 기판상의 일정높이에 소정의 형상으로 형성된 도전성 라인과, 상기 신호연결부와 도전성 라인을 연결하는 비아(via)부를 포함하여 구성되어, 높은 전도성과 저렴한 가격의 마이크로 수동소자를 제조할 수 있다.

Description

마이크로 수동소자 및 제조 방법{micro passive element and fabrication method}
본 발명은 마이크로 수동소자에 관한 것으로, 특히 고주파용 마이크로 인덕터 수동소자 및 제조 방법에 관한 것이다.
지금까지 휴대용 소형 무선호출기(pagers), 휴대용 무선 단말기(cellular phones), GPS 수신기(receivers), 캠코더(camcorders), 무선 주파수(Radio Frequency : RF), 그리고 혼합된 신호 시스템 등과 같은 많은 소비전자의 생산품에서 각 인덕터들이 분리된 형태로 IC 칩들과 결합되어 사용됨에 따라 시스템의 단가, 크기, 무게, 그리고 신뢰성 면에서 개선이 요구되어 왔다.
따라서, 이들 인덕터들을 IC 칩들과 통합(integration)하여 상기의 요구에 만족하게 하기 위하여 많은 연구가 진행되어 왔고, 그 결과 평면의 생산기술(planar technology)을 이용하여 나선형(spiral) 타입의 2 차원 인덕터가 실제 상업상의 생산품으로 사용되게 되었다.
하지만, 이들 인덕터는 기판 바로 위에 형성되기 때문에 기판으로부터 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive)의 손실(특히 실리콘 기판을 사용했을 때)등과 같은 나쁜 영향이 나타나서 평면 전도성의 성능이 좋지 못했다.
그래서 평면 전도성의 성능을 좋게 하기 위해서 초기에는 이들 인덕터들을 스퍼터링(sputtering)이나 증착(evaporating)된 얇은 Au 막을 사용하여 구현하였으며, 현재에는 전기도금을 이용하여 증착된 두께 2~3um의 Au 막을 사용하여 만든 평면의 나선형 인덕터가 상업적으로 사용되고 있다.
하지만, 여전히 이들 인덕터들은 기판으로부터 발생되는 나쁜 영향으로 인해 고주파 특성에 좋지 못한 영향을 나타낸다.
이와 같이 위에서 설명한 종래 기술에 따른 마이크로 인덕터는 다음과 같은 문제점이 있다.
첫째, 기판 바로 위에 인덕터 소자를 형성하기 때문에 기판으로부터 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive)의 손실등과 같은 나쁜 영향이 나타나고, 그에 따라 평면 전도성의 성능이 나빠지는 문제가 있다.
둘째, 값비싼 Au를 전도성 성능을 위해 기판 상에 두껍게 형성하기 때문에 낮은 단가의 시스템을 구현하기 위해서는 적절하지 못한 문제가 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 기판으로부터 발생되는 영향을 줄여서, 고품질과 저가격을 만족시킬 수 있는 마이크로 인덕터 소자를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 나선형 타입(spiral-type)의 마이크로 인덕터 구성도
도 2 는 본 발명에 따른 마이크로 인덕터의 실시예를 나타낸 평면도
도 3 은 도 2에 원형으로 나타낸 부분의 마이크로 인덕터 단면도
도 4 는 본 발명에 따라 신호 연결부가 기판으로부터 일정 높이의 공중에 형성된 구성도
도 5 는 도 4에 원형으로 나타낸 부분의 마이크로 인덕터 단면도
도 6 은 본 발명에 따른 마이크로 인덕터의 전도성 라인 단면도
도 7 은 본 발명에 따른 솔레노이드 타입(solenoid-type)의 마이크로 인덕터 구조를 나타낸 구성도
도 8 은 도 7의 마이크로 인덕터의 평면도
도 9와 도 10은 도 2에서 보여진 나선형 타입의 마이크로 인덕터 공정도
도 11과 도 12 는 도 4에 나타낸 나선형 타입의 마이크로 인덕터 공정도
도 13 은 도 8에서 보여진 솔레노이드 타입의 마이크로 인덕터 공정도
*도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 비아(via)부
3, 8 : 전도라인 4 : 신호 연결부
5 : 포스트 11 : 박막층
12 : 보호층 13 : 상부 전도라인
14 : 하부 전도라인 15, 22 : 씨드 금속층
16, 18, 21 : 희생층
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 수동소자의 특징은 기판상에 형성된 신호 연결부와, 기판상의 일정높이에 소정의 형상으로 형성된 도전성 라인과, 상기 신호연결부와 도전성 라인을 연결하는 비아(via)부를 포함하여 구성되는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 수동소자의 제조 방법의 특징은 소정 형상을 갖는 도전성 라인과, 신호 연결부, 비아(via)부, 그리고 포스트(post)로 구성된 마이크로 인덕터 수동소자에 있어서, 씨드 금속층이 형성된 기판상에 희생층을 형성하고 패터닝하여 신호 연결부와 포스트(post)를 위한 제 1 몰드를 형성하는 공정과, 상기 제 1 몰드에 전도성 금속을 증착한 후 전면에 희생층을 형성하고 패터닝하여 비아(via)부와 포스트(post)를 위한 제 2 몰드를 형성하는 공정과, 상기 제 2 몰드에 전도성 금속을 증착한 후 전면에 희생층을 형성하고 패터닝하여 소정형상의 전도성 라인을 위한 제 3 몰드를 형성하는 공정과, 상기 제 3 몰드에 전도성 금속을 증착한 후 희생층을 제거하고 씨드 금속층을 선택적으로 제거하는 공정을 포함하여 이루어지는데 있다.
본 발명의 특징에 따른 작용은 기판으로부터 일정 거리 떨어진 공중에 나선형의 인덕터를 형성함으로 기판에서 발생되는 나쁜 영향을 최대한 줄여 고품질과 저가격의 마이크로 수동소자를 구현할 수 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 마이크로 수동소자 및 제조방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 본 발명에 따른 나선형 타입(spiral-type)의 마이크로 인덕터 구성도로, 도 1을 보면 기판(1)상에 형성된 신호 연결부(4)와, 상기 기판(1)상에 에어 갭(air gap)만큼의 거리를 두고 나선형 타입으로 형성된 도전성 라인(3)과, 상기 신호연결부(4)와 도전성 라인(3)을 연결하는 비아(via)부(2)로 구성된다.
이와 같이 기판(1)에서 발생되는 기생용량, 유전체 손실, 그리고 전도성의(conductive) 손실(특히 실리콘 기판을 사용했을 때)등과 같은 나쁜 영향을 줄이기 위해 기판(1)으로부터 일정 거리인 에어 갭(air gap)만큼 떨어진 공중에 나선형 타입의 인덕터 소자(3)를 구현하였다.
그리고 도 2 는 본 발명에 따른 마이크로 인덕터 평면도의 실시예이다.
도 2 (a)는 와인딩(winding) 또는 턴(turns) 수가 적어서 전도성 라인(3) 중간에 지지대 역할을 하는 포스트(post)(5)가 없이도 구부러짐 없이 공중에 떠있을 수 있는 나선형 타입의 전도성 라인(3)을 도시한 경우이며, 도 2 (b)(c)(d)는 도 2 (a)보다 높은 인덕턴스를 갖기 위해서 나선형 타입의 전도성 라인(3)에 와인딩(winding)수를 늘린 것으로, 그에 따라 상기 전도성 라인(3)의 중간의 탄성력이 약해져서 아래인 기판 쪽으로 구부러지게 된다.
그래서 도 2 (b)(c)(d)는 상기 구부러짐을 해결하기 위해 전도성 라인(3) 중간에 지지대 역할을 하는 포스트(post)(5)를 가지고 공중에 떠있는 나선형 타입의 전도성 라인(3)을 도시했다.
도 3 은 도 2에 원형으로 나타낸 부분의 마이크로 인덕터 단면도로써, 도 3 (a)는 도 2 (c)에서 원형으로 표시된 부분(6)의 측면도이고, 도 3 (b)는 도 2 (d)에서 원형으로 표시된 부분(7)이 측면도이다.
상기 도 3 (a)를 보면 신호 연결부(4)와 전도성 라인(8)이 비아(2)부를 이용하여 연결한다.
그리고 상기 도 3 (b)를 보면 전도성 라인(8)이 포스트(post)(5)를 이용하여 지탱되어 있다.
도 4 는 본 발명에 따라 신호 연결부가 기판으로부터 일정 높이의 공중에 형성된 구성도로서, 기판(1)의 나쁜 영향을 더 많이 제거하기 위한 또 다른 실시예이다.
도 4를 보면 기판(1)상에 형성되어 지지대 역할을 하는 포스트(post)(5)와, 상기 포스트(5)를 지지대로 기판(1)과 일정 거리를 두고 형성된 신호 연결부(4)와, 기판(1)상에 상기 포스트(5)를 지지대로 나선형 타입을 가지고 상기 신호 연결부(4) 보다 더 높이 형성된 도전성 라인(3)과, 상기 신호연결부(4)와 도전성 라인(3)을 연결하는 비아(via)부(2)로 구성된다.
이와 같이 도 2에서 기판(1)과 접촉되어 형성된 신호 연결부(4)를 공중에 띄우기 위하여 신호 연결부(4) 하부에 지지대 역할을 하는 포스트(posts)(5)를 형성한다.
도 5 는 도 4에 원형으로 나타낸 부분의 마이크로 인덕터 단면도로써, 도 5 (a)는 도 4 (c)에서 원형으로 표시된 부분의 측면도이고, 도 5 (b)는 도 4 (d)에서 원형으로 표시된 부분이 측면도이다.
도 5 (a)를 보면 포스트(5)의 지지로 기판(1)과 일정 거리를 갖는 신호 연결부(4)와, 상기 신호 연결부(4)상에 일정 거리를 두고 소정의 형상을 갖는 전도성 라인(8)과, 상기 신호 연결부(4)와 전도성 라인(8)을 연결하는 비아부(2)로 구성된다.
그리고 도 5 (b)를 보면 기판(1)상에 일정거리를 두고 소정의 형성을 갖는 전도성 라인(8)과, 상기 전도성 라인(8)을 지지하는 포스트로 구성된다.
이때 상기 도 5 (b)의 포스트 높이는 도 5 (a)에서 포스트(5), 신호 연결부(4), 그리고 비아부(2)의 합한 높이와 동일하게 형성된다.
도 6 은 본 발명에 따른 마이크로 인덕터의 전도성 라인 단면도로서, 상기 전도성 라인(8)은 수직 또는 수평으로 배열된다.
도 6을 보면 도 6 (a)(b)는 Au, Cu, Ag과 같은 높은 전도율(conductivity)을 갖는 금속(metal)을 전기도금으로 증착하였으며, 도 6 (c)(d)는 Cu와 같이 저렴한 금속을 전도성 라인의 재료로 사용한 후 산화율이 낮고 높은 전도도를 갖는 Au나 Ag를 코팅하였다.
상기 전도성 라인을 도 6 에서와 같이 하는 이유는 고주파수에서는 스킨 효과(skin effect) 때문에 전도성 라인에 흐르는 전류가 대부분이 표면으로 전도되므로, 전류가 흐르는 단면을 효과적으로 사용하기 위해서다.
그러나 전도성 라인의 대부분을 차지하는 Cu(8')는 산화되기 쉽고, 표면에 코팅된 Au막(12)과 서로 원자의 이동(migration)이 심하게 일어나기 때문에 Ni막(11)과 같은 재료를 클래딩(cladding) 재료로 사용하여 Cu(8') 위에 코팅하고 그 위에 Au막(12)을 도금하여 전도성 라인(8)을 형성한다.
도 7 은 본 발명에 따른 솔레노이드 타입(solenoid-type)의 마이크로 인덕터 구조를 나타낸 구성도로써, 도 7을 보면 기판(1)상에 일정거리를 두고 형성된 하부전극(14)과, 상기 하부전극(14)상에 일정거리를 두고 형성된 상부전극(13)과, 상기 하부전극(14)과 상부전극(13)을 연결하는 비아부(2)와 상기 하부전극(14)을 지지하는 포스트(5)로 구성된다.
이와 같이 솔레노이드 타입의 마이크로 인덕터는 금속 포스트(metal post)(5)를 지지대로 기판과 일정거리를 가짐에 따라서 기판으로부터 발생되는 나쁜 영향을 줄일 수 있다.
그리고 도 8 은 도 7의 마이크로 인덕터의 평면도로써, 도 8 (a)는 와인딩(windings) 또는 턴(turns)수가 적어서 전도성 라인 중간에 지지대 없이도 구부러짐없이 공중에 떠있는 솔레노이드 타입 전도성 라인 구조이다.
그리고 도 8 (b)는 도 8 (a)보다 높은 인덕턴스를 갖기 위해서 와인딩수를 늘린 솔레노이드 타입 전도성 라인 구조이다.
도 8 (b)와 같이 와인딩수가 늘어남에 따라 전도성 라인의 중간이 탄성력이 약해져서 기판 쪽으로 구부러지게 되는데, 이를 해결하기 위해 포스트(posts)(5)를 이용하여 지지대 역할을 함으로써 구부러짐없이 공중에 떠있는 전도성 라인을 형성한다.
이와 같은 구조를 가진 본 발명에 따른 마이크로 수동소자의 제조 방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 9와 도 10은 도 2에서 보여진 나선형 타입의 마이크로 인덕터의 구현을 위한 공정도로써, 도 9 는 도 2 (a)와 같이 포스트(5) 없이 공중에 떠있게 형성된 마이크로 인덕터를 만드는 공정도이고, 도 10 은 도 2 (b)(c)(d)와 같이 포스트(5)가 있어서 공중에 떠있게 형성된 마이크로 인덕터를 만드는 공정도이다.
상기 도 9와 도 10의 공정 순서는 동일하고 단지 디자인(design)할 때 포스트(5)형성을 위한 패턴이 도 9 는 형성되지 않고, 도 10 은 형성되는 것이 다르다.
그러면 공정 순서를 보면 먼저, 도 9 (a)(도 10 (a))와 같이 절연 기판(1) 위에 씨드 금속층(15)을 코팅한 후 희생층(16)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 신호 연결부(4)와 포스트(post)(5)를 위한 전기 도금 몰드(mold)를 형성한다.
이어 도 9 (b)(도 10 (b))와 같이 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(17)을 증착하고, 도 9 (c)(도 10 (c))와 같이 다시 희생층(18)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 전기도금을 위한 몰드를 형성한다.
그리고 도 9 (d)(도 10 (d))와 같이 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(19)을 증착한다.
이때 전기도금으로 형성된 패턴은 비아(via)부(2)와 포스트(post)(5)이다.
이어 도 9 (e)(도 10 (e))와 같이 희생층인 포토레지스트나 폴리이미드를 형성하고 나선형 타입의 전도성 라인(3)을 형성하기 위해 패터닝하여 몰드를 형성하고, 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(20)을 증착한다.
그리고 도 9 (f)(도 10 (f))와 같이 멀티 레이어(multi layer)로 형성되어 있는 희생층(16)(18)은 아세톤(acetone)이나 건식 식각(dry etching)등을 이용하여 씨드 금속층(15)이 노출될 때까지 제거하고, 이어 상기 노출된 씨드 금속층(15)은 습식 식각(wet etching) 기법을 이용하여 제거한다.
이때 도 6 (c)(d)와 같이 보호막이 코팅된 전도성 라인(3)을 이용한 마이크로 인덕터를 제작하고자 할 때는 노출된 씨드 금속층(15)이 제거되기 전에 전해전기도금을 이용하여 Ni과 같은 박막층(cladding)(11)과 Au과 같은 보호층(12)을 순차적으로 형성하고 나서 상기 노출된 씨드 금속층(15)을 제거한다.
또 다른 방법으로 노출된 씨드 금속층(15)을 제거하고 나서 비전해 전기도금을 이용하여 Ni과 같은 박막층(11)과 Au과 같은 보호층(12)을 순차적으로 형성한다.
이와 같이 두 가지 방법 중 하나를 이용하여 보호막이 코팅된 전도성 라인을 사용한 나선형 타입의 마이크로 수동소자가 완성된다.
도 11과 도 12 는 도 4에 나타낸 나선형 타입의 마이크로 인덕터 구현을 위한 공정도로써, 도 11 은 도 4 (a)와 같이 포스트(5) 없이 공중에 떠있는 마이크로 인덕터를 형성하는 공정도이고, 도 12 는 도 4 (b)(c)(d)와 같이 포스트(5)가 있어서 공중에 떠있는 마이크로 인덕터를 만드는 공정도이다.
상기 도 11과 도 12의 공정 순서는 동일하고 단지 디자인(design)할 때 포스트(5)형성을 위한 패턴이 다르다.
그러면 공정 순서를 보면 다음과 같다.
먼저, 도 11 (a)(도 12 (a))과 같이 절연 기판(1) 위에 씨드 금속층(15)을 코팅한 후 희생층(16)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 포스트(5)를 위한 몰드(mold)를 형성한다.
이어 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag, Ni, 합금(alloys)과 같은 금속(17)으로 증착한다.
그리고 도 11 (b)(도 12 (b))와 같이 전면에 씨드 금속층(22)과 희생층(18)인 포토레지스트나 폴리이미드를 순차적으로 형성하고 패터닝하여 신호 연결부(4), 비아(via)부(2), 그리고 포스트(post)(5)를 위한 전기도금 몰드를 형성한다.
이어 상기 형성된 몰드에 전기도금을 사용하여 Au, Cu, Ag과 같은 금속(19)을 증착한다.
그리고 도 11 (c)(도 12 (c))와 같이 희생층(21)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 전기도금을 위한 몰드를 형성하고 상기 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(23)으로 증착한다.
이때 전기도금으로 형성된 패턴은 비아(via)(2)와 포스트(post)(5)이다.
이어 도 11 (d)(도 12 (d))와 같이 전면에 희생층인 포토레지스트나 폴리이미드를 형성하고 나선형 타입의 전도성 라인(3) 형성을 위해 패터닝하여 전기도금을 위한 몰드를 만들고, 상기 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(20)으로 증착한다.
그리고 도 11 (e)(도 12 (d))와 같이 멀티 레이어(multi layer)로 형성되어 있는 희생층(16)(18)(21)은 아세톤이나 건식 식각(dry etching)등을 이용하여 제거하고, 상기 씨드 금속층(15)(22)은 습식 식각(wet etching) 기법을 이용하여 제거한다.
이때 도 6 (c)(d)와 같이 보호막이 코팅된 전도성 라인(3)을 이용한 마이크로 인덕터를 제작하고자 할 때는 상기 씨드 금속층(15)이 제거되기 전에 전해전기도금을 이용하여 Ni과 같은 박막층(cladding)(11)과 Au과 같은 보호층(12)을 순차적으로 형성하고 나서 상기 씨드 금속층(15)을 제거한다.
또 다른 방법으로 상기 씨드 금속층(15)을 제거하고 나서 비전해 전기도금을 이용하여 Ni과 같은 박막층(11)과 Au과 같은 보호층(12)을 순차적으로 형성한다.
이와 같이 두 가지 방법 중 하나를 이용하여 보호막이 코팅된 전도성 라인을 사용한 나선형 타입의 마이크로 수동소자가 완성된다.
도 13 은 도 8에서 보여진 솔레노이드 타입의 마이크로 인덕터 공정도로써, 도 13 (a)와 같이 먼저, 절연 기판(1) 위에 씨드 금속층(15)을 코팅한 후 희생층(16)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 포스트(post)(5)를 위한 몰드(mold)를 형성한다.
이어 도 13 (b)와 같이 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag, Ni, 그리고 합금(alloys)과 같은 금속(5)을 증착한다.
그리고 도 13 (c)와 같이 희생층(18)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 하부 전도성 라인(14)을 위한 몰드를 형성한다.
그리고 도 13 (d)와 같이 상기 형성된 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(14)을 증착한다.
이어 도 13 (e)와 같이 희생층(18)인 포토레지스트나 폴리이미드를 형성하고 패터닝하여 전기도금을 위한 몰드를 형성하고, 도 13 (f)와 같이 상기 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(2)을 증착한다.
이때 전기도금으로 형성된 패턴은 하부 전도성 라인(14)과 상부 전도성 라인(13)을 전기적으로 연결시키기 위한 비아(via)부(2)이다.
그리고 도 13 (g)와 같이 희생층을 형성하고 패터닝하여 상부 전도성 라인(13)을 형성하기 위한 몰드를 형성한 후 상기 몰드에 전기도금을 이용하여 Au, Cu, Ag과 같은 금속(13)을 증착한다.
이어 도 13 (h)와 같이 멀티 레이어(multi layer)로 형성되어 있는 희생층(16)(18)(21)은 아세톤이나 건식 식각(dry etching)을 이용하여 상기 씨드 금속층(15)이 노출될 때까지 제거하고, 이어 노출된 씨드 금속층(15)은 습식 식각(wet etching) 기법을 이용하여 제거한다.
이때 도 6 (c)(d)와 같이 보호막이 코팅된 전도성 라인(3)을 이용한 마이크로 인덕터를 제작하고자 할 때는 상기 씨드 금속층(15)이 제거되기 전에 전해전기도금을 이용하여 Ni과 같은 박막층(cladding)(11)과 Au과 같은 보호층(12)을 순차적으로 형성하고 나서 상기 씨드 금속층(15)을 제거한다.
또 다른 방법으로 상기 씨드 금속층(15)을 제거하고 나서 비전해 전기도금을 이용하여 Ni과 같은 보호 박막층(11)과 Au과 같은 보호층(12)을 순차적으로 형성한다.
이와 같이 두 가지 방법 중 하나를 이용하여 보호막이 코팅된 전도성 라인을 사용한 솔레노이드 타입의 마이크로 수동소자가 완성된다.
이상에서 설명한 바와 같은 본 발명에 따른 마이크로 수동소자 및 제조 방법은 다음과 같은 효과가 있다.
첫째, 기판과 일정거리를 두고 인덕터 소자를 형성하기 때문에 기판으로부터 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive)의 손실등과 같은 나쁜 영향을 줄일 수 있고, 그에 따라 전도성의 성능을 높일 수 있다.
둘째, 값비싼 Au을 기판상에 두껍게 형성하지 않고, 포스트를 이용하여 전도성 라인이 기판과 일정공간을 가지도록 형성되므로 낮은 단가의 시스템을 구현할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (10)

  1. 기판과,
    상기 기판상에 형성된 신호 연결부와,
    상기 기판상의 일정높이에 소정의 형상으로 형성된 도전성 라인과,
    상기 신호연결부와 도전성 라인을 연결하는 비아(via)부를 포함하여 구성되는 것을 특징으로 하는 마이크로 수동소자.
  2. 제 1 항에 있어서,
    상기 도전성 라인을 지지하는 제 1 포스트(posts)들을 더 포함하여 구성되는 것을 특징으로 하는 마이크로 수동소자.
  3. 제 1 항에 있어서,
    상기 도전성 라인은 나선형 타입(spiral-type) 또는 솔레노이드 타입(solenoid-type) 중 어느 하나의 형상을 가지고 구성되는 것을 특징으로 하는 마이크로 수동소자.
  4. 제 1 항에 있어서,
    상기 도전성 라인은 표면에 전도성물질인 박막층과 높은 전도성을 갖는 보호층으로 구성되는 것을 특징으로 하는 마이크로 수동소자.
  5. 제 4 항에 있어서,
    상기 박막층은 Ni로 형성된 것을 특징으로 하는 마이크로 수동소자.
  6. 제 4 항에 있어서,
    상기 보호층은 Au, Ag로 형성된 것을 특징으로 하는 마이크로 수동소자.
  7. 제 1 항에 있어서,
    상기 신호 연결부는 기판상에 일정 두께로 형성된 제 2 포스트(posts)들에 의해 지지되어 기판상에 일정 높이를 가지고 구성되는 것을 특징으로 하는 마이크로 수동소자.
  8. 소정 형상을 갖는 도전성 라인과, 신호 연결부, 비아(via)부, 그리고 포스트(post)로 구성된 마이크로 수동소자에 있어서,
    씨드 금속층이 형성된 기판상에 희생층을 형성하고 패터닝하여 신호 연결부와 포스트(post)를 위한 제 1 몰드를 형성하는 공정과,
    상기 제 1 몰드에 전도성 금속을 증착한 후 전면에 희생층을 형성하고 패터닝하여 비아(via)부와 포스트(post)를 위한 제 2 몰드를 형성하는 공정과,
    상기 제 2 몰드에 전도성 금속을 증착한 후 전면에 희생층을 형성하고 패터닝하여 소정형상의 전도성 라인을 위한 제 3 몰드를 형성하는 공정과,
    상기 제 3 몰드에 전도성 금속을 증착한 후 희생층을 제거하고 씨드 금속층을 선택적으로 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 마이크로 수동소자 제조 방법.
  9. 제 8 항에 있어서,
    상기 전도성 금속은 Au, Cu, Ag, Ni, 또는 합금(alloys) 중 어느 하나로 형성되는 것을 특징으로 하는 마이크로 수동소자 제조 방법.
  10. 제 8 항에 있어서,
    상기 희생층은 포토레지스트 또는 폴리이미드로 형성되는 것을 특징으로 하는 마이크로 수동소자 제조 방법.
KR1019990040801A 1999-09-21 1999-09-21 마이크로 수동소자 및 제조 방법 KR100348247B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990040801A KR100348247B1 (ko) 1999-09-21 1999-09-21 마이크로 수동소자 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040801A KR100348247B1 (ko) 1999-09-21 1999-09-21 마이크로 수동소자 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20010028522A true KR20010028522A (ko) 2001-04-06
KR100348247B1 KR100348247B1 (ko) 2002-08-09

Family

ID=19612546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040801A KR100348247B1 (ko) 1999-09-21 1999-09-21 마이크로 수동소자 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100348247B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477547B1 (ko) * 2002-08-09 2005-03-18 동부아남반도체 주식회사 반도체 소자의 인덕터 형성방법
KR100897815B1 (ko) * 2007-11-08 2009-05-18 주식회사 동부하이텍 반도체 장치의 패드 구조

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880805A (ja) * 1981-11-09 1983-05-16 Hitachi Ltd インダクタンスコイルをそなえた配線板
JPH05190333A (ja) * 1992-01-13 1993-07-30 Sharp Corp 重層型スパイラルインダクタ
JP2898814B2 (ja) * 1992-02-25 1999-06-02 株式会社日立製作所 印刷インダクタ付き多層配線板
JPH07106514A (ja) * 1993-10-07 1995-04-21 Toshiba Corp 半導体集積回路装置
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
JPH104015A (ja) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd 電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477547B1 (ko) * 2002-08-09 2005-03-18 동부아남반도체 주식회사 반도체 소자의 인덕터 형성방법
KR100897815B1 (ko) * 2007-11-08 2009-05-18 주식회사 동부하이텍 반도체 장치의 패드 구조

Also Published As

Publication number Publication date
KR100348247B1 (ko) 2002-08-09

Similar Documents

Publication Publication Date Title
US6008102A (en) Method of forming a three-dimensional integrated inductor
CN100499361C (zh) 电子器件及其制造方法
US6249039B1 (en) Integrated inductive components and method of fabricating such components
CN104733154B (zh) 片式电子组件及其制造方法
CN104733155A (zh) 片式电子组件及其制造方法
CN101447276B (zh) 电子器件
US10699839B2 (en) Thin film-type inductor
CN104934187A (zh) 片式电子组件及其制造方法
JP2000277693A (ja) 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法
WO2000007218A2 (en) Method for manufacturing a semiconductor device having a metal layer floating over a substrate
JP2002270462A (ja) マイクロ機電技術を応用して製作された高周波通信用集積受動素子とその設計方法
KR20190021686A (ko) 코일 부품 및 그 제조방법
CN105185507A (zh) 片式电子器件和用于安装片式电子器件的板
CN108987039A (zh) 线圈组件及其制造方法
JP2982193B2 (ja) 高周波コイルの製造方法
KR100348247B1 (ko) 마이크로 수동소자 및 제조 방법
KR102016496B1 (ko) 코일 부품 및 이의 제조 방법
JP2004260017A (ja) 薄膜型コモンモードチョークコイル及びコモンモードチョークコイルアレイ
KR100394875B1 (ko) 집적 3차원 솔레노이드 인덕터 및 그 제조 방법
JP2002280219A (ja) インダクタ及び又はその近傍の回路配線及びその製造方法
JPH08222695A (ja) インダクタ素子及びその製造方法
TW506045B (en) Method for forming high performance system-on-chip using post passivation process
JP4138956B2 (ja) コイル部品
JP3765366B2 (ja) 平面型磁気素子一体型半導体デバイス
JPH08250858A (ja) 回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee