KR20010007478A - 경식 인쇄 배선판 및 그 제조방법 - Google Patents

경식 인쇄 배선판 및 그 제조방법 Download PDF

Info

Publication number
KR20010007478A
KR20010007478A KR1020000034407A KR20000034407A KR20010007478A KR 20010007478 A KR20010007478 A KR 20010007478A KR 1020000034407 A KR1020000034407 A KR 1020000034407A KR 20000034407 A KR20000034407 A KR 20000034407A KR 20010007478 A KR20010007478 A KR 20010007478A
Authority
KR
South Korea
Prior art keywords
copper foil
copper
wiring board
printed wiring
holes
Prior art date
Application number
KR1020000034407A
Other languages
English (en)
Inventor
마쯔다요시나리
코구치토모히데
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
시라토 타케시
가부시키가이샤 시라토 프린티드 서킷 보드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤, 시라토 타케시, 가부시키가이샤 시라토 프린티드 서킷 보드 filed Critical 이데이 노부유끼
Publication of KR20010007478A publication Critical patent/KR20010007478A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0284—Paper, e.g. as reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 구리 페이스트의 버스트(burst) 또는 보이드(void) 현상을 방지할 수 있는 경식(rigid) 인쇄 배선판 및 그 제조방법을 제공함을 목적으로 한다. 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드(clad) 적층기재를 포함하는 경식 인쇄 배선판이 제공되고, 스루 홀은 구리 페이스트를 채우기 위해 비아 홀(via hole)의 부근에 제공되어 있다.

Description

경식 인쇄 배선판 및 그 제조방법{RIGID-PRINTED WIRING BOARD AND PRODUCTION METHOD OF THE RIGID-PRINTED WIRING BOARD}
본 발명은 비아 홀(via hole)을 갖는 경식 인쇄 배선판 및 경식 인쇄 배선판의 제조방법에 관한 것이다.
구리 페이스트 스루 홀(copper paste through hole) 인쇄 배선판(PWB)이라고 하는 인쇄 배선판은 종이 페놀 또는 종이 에폭시가 베이스로 사용된 인쇄 배선판용의 구리 클래드(clad) 적층기재를 사용하고 있다.
상기와 같은 종류의 경식 인쇄 배선판(이하, PWB라고 한다)의 몇몇은 도 8 및 도 9에 도시된 바와 같은 비아 홀(1000)을 갖는 전자기기에 이용된다. 상기 비아 홀(1000)은 경식 인쇄 배선판 기판(1001)의 전측 및 후측상의 구리 박(foil)(1002)상에 구리 페이스트(1003)를 채움으로써 제공되고, 상기 기판(1001)의 전측 및 후측상의 구리 박(1002) 사이의 전기적인 도통만을 위해 사용된다. 즉, 부품 리드(lead) 등은 상기 비아 홀(1000)을 통해 제공되지 않고, 따라서, 상기 기판(1001)의 전측 및 후측상의 배선 사이의 도통만을 위해 사용되는 일종의 스루 홀이다. 상기 홀의 지름은 약 0.3 내지 0.8㎜이다.
그러나, 상기와 같은 경식 인쇄 배선판은 이하의 문제점을 내포하고 있다.
일반적으로, 상기 경식 인쇄 배선판은 액체 구리 페이스트로 비아 홀(1000)의 준비된 홀을 채우는 단계와, 약 60 내지 100℃에서 건조하는 단계와, 약 150 내지 160℃에서 열경화시키는 단계에 의해 완성된다. 베이스가 종이 페놀 기판인 경우에, 기판 수지 성분에 포함되어 있는 메탄올, 1-부탄올, 2-메틸-1-프로판올, 프롬알데히드, 톨루엔 및 살리실알데히드와 같은 휘발성분 및 종이 재료에 포함되어 있는 수분은 배출가스로서 발생된다. 그 때문에, 도 8에 도시된 바와 같은 버스트부(burst) 또는 보이드부(void or bulge)와 도 9에 도시된 바와 같은 보이드부(void) 또는 기포(bubble)와 같은 구리 페이스트(1003)에서의 불량이 발생하는 원인이 된다.
특히, 비아 홀이 고체 구리 박 부분에 배치되는 경우에, 기판 표면의 고체 구리 박은 배출가스에 대한 장벽으로 작용하고, 방출되는 배출가스는 비아 홀 단면에 집중되는 경향이 있어 상기 버스트 및 보이드 현상을 종종 야기하는 원인이 된다.
더욱이, 종이 에폭시 기판의 경우에, 그 양이 페놀 기판의 양 보다 소량일 지라도, 휘발성 성분 및 수분이 건조, 열 경화공정에서 배출가스로서 발생한다.
따라서, 본 발명의 목적은 전술한 문제를 해결할 수 있을 뿐만 아니라 구리 페이스트의 버스트 또는 보이드 현상을 방지할 수 있는 경식 인쇄 배선판 및 상기 경식 인쇄 배선판의 제조방법을 제공하는 데 있다.
본 발명의 제1의 특징은 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판으로서, 스루 홀이 구리 페이스트를 채우기위한 비아 홀의 부근에 제공된다.
제1의 특징에 따르면, 상기 스루 홀은 구리 페이스트를 채우기 위한 비아 홀의 부근에 제공되므로, 배출가스는 스루 홀로부터 배출되어 버스트 또는 또는 보이드 현상의 발생이 대폭 억제될 수 있다.
본 발명의 제2의 특징은 상기 제1의 특징에 따른 경식 인쇄 배선판으로서, 하나 또는 다수의 스루 홀이 제공되고, 상기 스루 홀은 원형의 형태로 되어 있다.
본 발명의 제3의 특징은 상기 제1의 특징에 따른 경식 인쇄 배선판으로서, 하나 또는 다수의 스루 홀이 제공되고, 상기 스루 홀은 직선형의 형태로 되어 있다.
본 발명의 제4의 특징은 상기 제1의 특징에 따른 경식 인쇄 배선판으로서, 하나 또는 다수의 스루 홀이 제공되고, 상기 스루 홀은 만곡선의 형태로 되어 있다.
본 발명의 제5의 특징은 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판으로서, 구리 페이스트를 채우기 위한 비아 홀용의 구리 박 랜드(land) 및 그 주변의 구리 박 부분이 분리되어 형성되어 구리 박 비형성부가 비아 홀용의 구리 박 랜드와 그 주변의 구리 박 부분 사이에 제공되도록 비아 홀용의 구리 박 랜드 및 그 주변의 구리 박 부분이 전기적으로 접속되어 있다.
본 발명의 제5의 특징에 따르면, 비아 홀용의 구리 박 랜드 및 그 주변의 랜드는 구리 박 비형성부가 비아 홀용의 구리 박 랜드와 그 주변의 랜드사이에 제공되도록 전기적으로 접속되므로, 배출가스는 구리 박이 없는 표면으로부터 방출되어 구리 페이스트의 버스트 현상 또는 보이드 현상의 발생이 삭감될 수 있다.
본 발명의 제6의 특징은 제5의 특징에 따른 경식 인쇄 배선판으로서, 비아 홀용의 구리 박 및 그 주변의 랜드는 가는선의 구리 박 랜드에 의해 전기적으로 접속되어 있다.
본 발명의 제7의 특징은 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판의 제조방법으로서, 스루 홀을 구리 페이스트를 채우기 위한 비아 홀의 부근에 제공하는 단계와, 상기 구리 페이스트를 비아홀에 채우는 단계와, 건조하는 단계와, 열 경화하는 단계를 포함하고 있다.
본 발명의 제7의 특징에 따르면, 구리 페이스트를 비아 홀에 채우고, 건조시키고, 열 경화시키는 경우에, 배출가스는 스루 홀로부터 외부로 배출될수 있으므로 구리 페이스트의 버스트 현상 및 보이드 현상이 대폭 억제될 수 있다.
본 발명의 제8의 특징은 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 로 하는 인쇄 배선판의 제조방법으로서, 구리 페이스트를 채우기 위한 비아 홀용의 구리 박 랜드(land) 및 그 주변의 구리 박 부분이 분리되어 형성되어 구리 박 비형성부가 비아 홀용의 구리 박 랜드와 그 주변의 구리 박 부분 사이에 제공되도록 비아 홀용의 구리 박 랜드 및 그 주변의 구리 박 부분이 전기적으로 접속되어 있고, 비아 홀용의 구리 박 랜드 및 그 주변의 랜드는 구리 박 비형성부가 비아 홀용의 구리 박 랜드와 그 주변의 랜드사이에 제공되도록 전기적으로 접속되고, 구리 페이스트를 비아 홀에 채우는 단계와, 건조하는 단계와, 열 경화처리하는 단계를 포함하고 있다.
본 발명의 제8의 특징에 따르면, 구리 페이스트를 비아 홀에 채우고, 건조시키고, 열 경화시키는 경우에, 배출가스는 비아 홀용의 구비 박 랜드와 그 주변의 랜드 사이에 제공된 구리 박 비형성부, 즉 구리 박이 없는 표면으로부터 배출 될 수 있으므로 구리 페이스트의 버스트 현상 및 보이드 현상이 대폭 삭감될 수 있다.
도 1의 A 내지 C는 본 발명에 따른 경식 인쇄 배선판에서 구리 페이스트 스루 홀(through) 형성공정을 도시하는 다이어그램.
도 2는 비아 홀의 부근에 제공된 스루 홀의 일 예를 도시하는 다이어그램.
도 3은 비아 홀의 부근에 제공된 다른 스루 홀의 예를 도시하는 다이어그램.
도 4는 비아 홀의 부근에 제공된 또 다른 스루 홀의 예를 도시하는 다이어그램.
도 5는 비아 홀의 부근에 제공된 구리 박(foil) 비형성부의 예를 도시하는 다이어그램.
도 6은 비아 홀의 부근에 제공된 다른 구리 박 비형성부의 예를 도시하는 다이어그램.
도 7은 비아 홀의 부근에 제공된 또 다른 구리 박 비형성부의 예를 도시하는 다이어그램.
도 8은 종래기술에 의한 경식 인쇄 배선판에서 구리 페이스트의 버스트(burst)현상을 도시하는 단면도.
도 9는 종래기술에 의한 경식 인쇄 배선판에서 구리 페이스트의 보이드(void) 현상을 도시하는 단면도.
이하, 본 발명의 실시예가 첨부된 도면을 참조하여 상세히 기술될 것이다.
이하에 기술된 실시예는 본 발명의 양호한 구체적인 실시예이기 때문에, 여러 종류의 기술적으로 양호한 제한이 부가된다. 그러나, 본 발명의 범위는 이하의 설명에서 특히 본 발명을 한정하는 취지의 기재가 없으면 이들 실시예에만 한정되지 않는다.
도 1의 A내지 C는 구리 페이스트 스루 홀의 형성 단계의 일 예이다.
경식 인쇄 배선판(10)은 베이스로 사용되는 종이 페놀 또는 종이 에폭시등의 저렴한 재질로 된 구리 클래드 적층기재를 사용하여 제조된다.
경식 인쇄 배선판(10)의 상기 구리 클래드 적층기재(이하, 단순히 기판이라고 한다)(12)는 이하와 같이 제조된다.
도 1의 A에서 도시된 바와 같이, 기판(12)의 표면(12A) 및 하면(12B)상에 패터닝을 하여 구리 박(14)을 각각 형성한 후, 드릴을 사용하여 비아 홀(스루 홀)(20)이 형성된다.
다음에, 도 1의 B에 도시된 바와 같이, 상기 비아 홀(20)을 액체 구리 페이스트(22)로 채운 후, 약 60 내지 100℃에서 건조처리 및 약 150 내지 160℃에서 열 경화처리를 하여 구리 페이스트(22)을 갖는 비아 홀(20)이 완성된다. 이 때, 상기 구리 페이스트(22)는 예컨대, 스크린 인쇄에 의해 비아 홀(20)내에 채워진다.
도 1의 C는 상기 구리 페이스트(22)의 건조 및 열경화 이후의 상태를 도시하고 있다.
그런데, 종이 페놀 기판이 기판으로서 사용되는 경우에, 메탄올, 1-부탄올, 2-메틸-1프로판올, 포름알데히드, 톨루엔 및 살리실알데히드와 같은 기판에 포함된 휘발성 성분은 상기 건조 및 열 경화 단계에서의 배출가스가 되어, 도 8 및 도 9에 도시된 종래기술과 같은 버스트부분(1004) 및 보이드(1005)과 같은 구리 페이스트에서의 불량이 발생하게 하는 원인이 된다. 특히, 고체 구리 박 부분에 배치된 비아 홀의 경우에 있어서, 기판 표면상의 구리 박은 배출 가스에 대한 장벽으로 작용하므로 상기 배출가스는 상기 비아 홀 단면에 집중되는 경향이 있어, 버스트 현상 또는 보이드 현상이 종종 발생한다.
그러나, 본 발명의 실시예에 따르면, 구리 페이스트에서 전술한 버스트 현상 및 보이드 현상을 방지하기 위해, 하나 또는 다수의 스루 홀(40)이 도 2에 도시된 바와 같은 비아 홀(20)의 주변에서 구리 박(14)(또는 비아 홀 랜드라고도 한다)의 근방에서 형성된다. 상기 배출가스는 구리 페이스트에서의 배출가스의 축적을 방지하기 위해서 스루 홀(40)로부터 외측으로 배출될 수 있다. 즉, 비아 홀(20)에서의 구리 페이스트(22)의 형성에 대한 휘발성분의 영향을 방지하기 위한 비아 홀의 주변에서 가스 제거용의 스루 홀(40)을 제공함으로서, 버스트 현상 또는 보이드 현상의 발생율이 대폭 억제될 수 있다.
상기 스루 홀(또한 가스제거 홀이라고도 한다)(40)은 도 1의 B에 도시된 구리 페이스트의 스크린 인쇄를 실행하기 전에 드릴 및 로우터(router)로 또는 금속 펀칭가동에 의해 홀을 형성하고, 구리 페이스트 인쇄 전에 약 150℃에서 기판(12)을 프리베이킹함으로서 제공될 수 있다.
도 3 및 도 4는 다른 실시예를 도시하고 있다.
도 2의 상기 스루 홀(40)은 원형의 형태인 반면에 도 3의 스루 홀((140)은 슬릿의 형태 또는 직선형의 긴 형상으로 되어 있다. 상기 스루 홀(140)은 단수 또는 복수로 형성될 수 있다. 도 3의 실시예에서, 두개의 스루 홀(140, 140)은 상기 비아 홀(20)의 반대측상에 형성된다.
도 4의 스루 홀(240)은 반원형의 형상이거나 만곡선의 실트 형상이다. 상기 스루 홀(240)은 비아 홀(20)의 주위에 약 180°의 각도 범위로 형성된다. 하나 또는 다수의 스루 홀(240)이 형성될 수 있다.
종래의 고체 구리 박내에 배치된 비이 홀에서의 버스트의 발생율과 본 발명의 실시예에서의 버스트의 발생율 사이의 비교하면 이하와 같은 효과가 관찰될 수 있다. 이 경우에, 기재의 판 두께는 1.6㎜이고 비아 홀 형성용의 드릴 지름 0.6㎜인 히타치 화성공업주식회사(Hitachi kasei kogyo Corp.)의 종이 페놀 MCL-437F의 기판이 사용된다. 구리 페이스트는 다쓰다 전선주식회사(Tatsuta Densen Corp.)의 NF2000이 사용되었다. 지름이 0.6㎜인 가스 홀이 비아 센터로부터 1.8㎜의 피치를 갖는 4개 지점에 제공되었다.
표 1
종래기술의 실시예 본 발명의 실시예
버스트 발생율 100% 1.2%
다음에, 배출 가스에 의한 구리 페이스트에서 전술한 버스트 현상 및 보이드 현상을 방지하기 위한 본 발명의 다른 실시예가 기술될 것이다.
도 5에서, 고체 구리 박상에 배치된 비아 홀에서 구리 페이스트의 버스트 및 보이드 현상을 감소 또는 제거하기 위해, 비아 홀(20)의 주변의 구리 박(비아 홀 랜드라고도 한다)(14)은 소위 고체 구리 박(40)에 전기적으로 원주상으로는 접속되지 않고, 구리 박 비형성부(60)를 포함한다. 즉, 원형 또는 링 형 구리 박(14) 및 그 주변의 고체 구리 박(40)은 가는선 형상을 하는 구리 박 랜드(50)에 의해 서로 전기적으로 접속된다.
도 5의 실시예에서, 고체 구리 박(40) 및 구리 박(14)은 4개의 가는선 형상의 구리 박 랜드(50)에 의해 전기적으로 접속된다. 따라서, 구리 박 비형성부(60)라는 것은 고체 구리 박(40), 가는선과 같은 구리 박 랜드(50) 및 구리 박(14)에 의해 둘러쌓인 부분을 말한다. 구리 박은 상기 비 형성부(60)에는 제공되지 않는다.
따라서, 비아 홀용의 랜드로서의 링과 같은 구리 박(14) 및 고체 구리 박(40)은 원주상으로 접속되지 않고 서로 독립적으로 이루어져 있다. 상기의 가는선과 같은 구리 박 랜드(50)에 의해 전기적으로 상기 구리 박(14)과 고체 구리 박(40)을 부분적으로 접속함으로서, 배출가스는 구리 박 비형성부분(60)의 표면으로부터 외측으로 배출되고, 따라서, 구리 페이스트의 배출가스에 의한 버스트 현상 및 보이드 현상은 대폭 삭감될 수 있다.
도 6은 다른 실시예를 도시하고 있는 것으로서, 고체 구리 박(70)이 구리 박(14)의 주변부의 절반을 따라 전기적으로 접속되어 있지만, 구리 박(14)의 주변부의 다른 절반에 대응하는 경식 인쇄 배선판(10)의 표면은 구리 박 비형성부분(80)이 된다.
따라서, 배출가스는 상기 구리 박 비형성부(80)로부터 배출될 수 있고, 구리 페이스트에서의 배출가스에 의한 버스트 현상 및 보이드 현상은 삭감될 수 있다.
도 7은 본 발명의 또 다른 실시예를 도시하고 있는 것으로서, 고체 구리 박(90)은 고체 포일(14)의 주변부의 절반에 전기적으로 접속되어 있다. 그러나, 구리 박(14)의 주변부의 다른 절반은 제거되고, 게다가, 고체 구리 박(14)의 일부 역시 제거된다. 따라서, 고체 구리 박 비형성부(100)가 형성된다. 배출가스는 구리 박 비형성부(100)로부터 배출될 수 있으므로, 구리 페이스트의 배출 가스에 의한 버스트되는 현상 및 보이드 현상은 억제될 수 있다.
도 5 내지 도 7에 도시된 구리 박 비형성부(60, 80, 100)의 형성은 구리 페이스트(22)를 도 1B에 도시된 스크린 인쇄에 의해 비아 홀(20)내로 채우기 이전에 실행된다.
종래의 고체 구리 박에서 배치된 비아 홀에서의 버스트의 발생율과 본 발명의 실시예에서의 버스트의 발생율 사이의 비교 하면, 다음과 같은 효과가 관찰될 수 있다. 기판은 구리 페이스트의 프린팅 이전에 150°이하에서 프리 베이킹 되었다. 이 경우에, 기재의 판 두께는 1.6㎜이고 비아 홀 형성용의 드릴 지름 0.6㎜인 히타치 화성공업주식회사(Hitachi kasei kogyo Corp.)의 종이 페놀 MCL-437F의 기판이 사용되었다. 구리 페이스트는 다쓰다 전선주식회사(Tatsuta Densen Corp.)의 NF2000이 사용되었다. 상기 구리 박 비형성부는 2×2㎜의 각형상으로 되어 있다. 폭이 0.5㎜인 구리 박 랜드는 4개의 지점에 접속되었다.
표 2
종래기술의 실시예 본 발명의 실시예
버스트 발생율 100% 18%
본 발명의 실시예에 따르면, 구리 페이스트에서의 버스트 및 보이드 현상이 발생하는 문제점은 종이 페놀 기판에서 해결될 수 있으므로, 구리 페이스트 스루 홀을 갖는 PWB는 가장 저렴한 기판으로 실현될 수 있다.
본 실시예에 있어서, 스루 홀은 종이 페널 또는 종이 에폭시가 베이스로 사용되는 경식 인쇄 배선판용의 구리 클래드 적층기재를 사용함으로써, 구리 페이스트 스루 홀 PBW을 제조하기 위해 구리 페이스트용의 비아 홀의 부근에서 제공된다. 또는 고체 구리 박에서 구리 페이트트용의 비아 홀을 배치시키는 경우에, 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 경식 인쇄 배선판용의 구리 클래드 적층기재를 사용함으로써, 구리 페이스트 스루 홀 PBW를 제조하기 위해, 비아 홀용의 구리 박 랜드가 고체 구리 박로부터 독립적으로 제공되어, 고체 구리 박 및 비아 홀용의 구리 박 랜드가 가는선 형태의 구리 박 패턴에 의해 접속된다.
본 발명에 따른 경식 인쇄 배선판을 제조할 때에, 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판의 제조방법에 있어서, 스루 홀은 구리 페이스트를 채우기 위한 비아홀의 부근에 제공되고, 구리 페이스트는 비아홀에서 채워지고, 건조되고, 열경화된다.
본 발명에 따른 경식 인쇄 배선판을 제조할 때에, 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판의 제조방법에 있어서, 구리 페이스트를 채우기 위한 비아 홀용의 구리 박 랜드 및 그 주변의 구리 박 부분이 별도로 형성되어 구리 박 비형성부가 비아 홀용의 구리 박 랜드 및 그 주변의 구리 박 부분 사이에 제공되도록 비아 홀용의 구리 박 랜드 및 그 주변의 구리 박 부분이 전기적으로 접속되고, 구리 페이스트는 비이홀 내에 채워지고, 건조되고, 열 경화된다.
본 발명은 전술한 실시예에 한정되지 않는다.
실시예에서의 스루 홀의 형상 및 비형성부의 형상은 물론 다른 형상도 역시 채용될 수 있다. 본 발명에 따른 경식 인쇄 배선판을 제조할 때, 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재가 종이 페놀 대신에 사용되는 경우에, 배출가스에 의한 버스트 및 보이드 현상이 종이 페놀에서의 경우와 동일하게 방지될 수 있다. 물론, 종이 페놀 또는 종이 에폭시와 같은 다른 종류의 저렴한 구리 클래드 적층기재도 또한 사용될 수 있다.
본 발명의 제1의 효과는 스루 홀은 구리 페이스트를 채우기 위한 비아 홀의 부근에 제공되므로, 배출가스는 스루 홀로부터 배출되어 버스트 또는 또는 보이드 현상의 발생이 대폭 억제될 수 있다는 점이다.
본 발명의 제2의 효과는 비아 홀용의 구리 박 랜드 및 그 주변의 랜드는 구리 박 비형성부가 비아 홀용의 구리 박 랜드와 그 주변의 랜드사이에 제공되도록 전기적으로 접속되므로, 배출가스는 구리 박이 없는 표면으로부터 방출되어 구리 페이스트의 버스트 현상 또는 보이드 현상의 발생이 삭감될 수 있다는 점이다.
본 발명의 제3의 효과는 구리 페이스트를 비아 홀에 채우고, 건조시키고, 열 경화시키는 경우에, 배출가스는 스루 홀로부터 외부로 배출될수 있으므로 구리 페이스트의 버스트 현상 및 보이드 현상이 대폭 억제될 수 있다는 점이다.
본 발명의 제4의 효과는 구리 페이스트를 비아 홀에 채우고, 건조시키고, 열 경화시키는 경우에, 배출가스는 비아 홀용의 구비 박 랜드와 그 주변의 랜드 사이에 제공된 구리 박 비형성부, 즉 구리 박이 없는 표면으로부터 배출 될 수 있으므로 구리 페이스트의 버스트 현상 및 보이드 현상이 대폭 삭감될 수 있다.

Claims (10)

  1. 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판에 있어서,
    스루 홀이 구리 페이스트를 채우기 위한 비아 홀의 부근에 제공되는 것을 특징으로 하는 인쇄 배선판.
  2. 제 1항에 있어서,
    하나 또는 다수의 상기 스루 홀이 제공되고, 상기 스루 홀은 원형의 형상인 것을 특징으로 하는 인쇄 배선판.
  3. 제 1항에 있어서,
    하나 또는 다수의 상기 스루 홀이 제공되고, 상기 스루 홀은 직선형의 형상인 것을 특징으로 하는 인쇄 배선판.
  4. 제 1항에 있어서,
    하나 또는 다수의 상기 스루 홀이 제공되고, 상기 스루 홀은 만곡선의 형상인 것을 특징으로 하는 인쇄 배선판.
  5. 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판에 있어서,
    구리 페이스트를 채우기 위한 비아 홀용의 구리 박 랜드 및 그 주변의 구리 박 부분이 분리되어 형성되어 구리 박 비형성부가 비아 홀용의 구리 박 랜드와 그 주변의 구리 박 부분 사이에 제공되도록 비아 홀용의 구리 박 랜드 및 그 주변의 구리 박 부분이 전기적으로 접속되는 것을 특징으로 하는 인쇄 배선판.
  6. 제 5항에 있어서,
    비아 홀용의 구리 박 랜드 및 그 주변의 랜드는 가는선의 구리 박 랜드에 의해 전기적으로 접속되는 것을 특징으로 하는 인쇄 배선판.
  7. 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판에 있어서,
    구리 페이스트를 채우기 위한 비아 홀용의 구리 박 랜드의 주변부의 거의 절반은 그 주변부의 구리 박부와 전기적으로 접속되고, 구리 박 비형성부는 비아 홀용의 구리 박 랜드의 주변부의 다른 거의 절반의 주변에 제공되는 것을 특징으로 하는 인쇄 배선판.
  8. 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판에 있어서,
    구리 페이스트를 채우기 위한 비아 홀용의 구리 박 랜드의 주변부의 거의 절반은 그 주변부의 구리 박부와 전기적으로 접속되고, 구리 박 랜드와 구리 박 비형성부는 비아 홀용의 구리 박 랜드의 주변부의 다른 거의 절반의 주변에 제공되는 것을 특징으로 하는 인쇄 배선판.
  9. 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판의 제조방법에 있어서,
    스루 홀은 구리 페이스트를 채우기 위한 비아 홀의 부근에 제공되며,
    상기 구리 페이스트는 비아홀에서 채워지며, 건조되고, 열 경화되는 것을 특징으로 하는 인쇄 배선판의 제조방법.
  10. 종이 페놀 또는 종이 에폭시가 베이스로 사용되는 구리 클래드 적층기재를 포함하는 경식 인쇄 배선판의 제조방법에 있어서,
    구리 페이스트를 채우기 위한 비아 홀용의 구리 박 랜드 및 그 주변의 구리 박 부분이 별도로 형성되어, 구리 박 비형성부가 비아 홀용의 구리 박 랜드와 그 주변의 구리 박 부분 사이에 제공되도록 비아 홀용의 구리 박 랜드 및 그 주변의 구리 박 부분이 전기적으로 접속되는 것으로서,
    구리 페이스트를 비아 홀에 채우고, 건조시키고, 열 경화시키는 것을 특징으로 하는 인쇄 배선판의 제조방법.
KR1020000034407A 1999-06-23 2000-06-22 경식 인쇄 배선판 및 그 제조방법 KR20010007478A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??11?????1774 1999-06-23
JP17749799A JP2001007469A (ja) 1999-06-23 1999-06-23 プリント配線板およびプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
KR20010007478A true KR20010007478A (ko) 2001-01-26

Family

ID=16031947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034407A KR20010007478A (ko) 1999-06-23 2000-06-22 경식 인쇄 배선판 및 그 제조방법

Country Status (3)

Country Link
US (2) US6420017B1 (ko)
JP (1) JP2001007469A (ko)
KR (1) KR20010007478A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046250A (ja) * 2001-02-28 2003-02-14 Furukawa Electric Co Ltd:The ビア付きビルドアップ用多層基板及びその製造方法
US6831236B2 (en) * 2001-03-23 2004-12-14 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP2002324958A (ja) * 2001-04-25 2002-11-08 Sony Corp プリント配線板と、その製造方法
US6740824B2 (en) * 2002-06-25 2004-05-25 Motorola, Inc. Ground connector assembly with substrate strain relief and method of making same
US6954987B2 (en) * 2003-05-22 2005-10-18 Powerwave Technologies, Inc. Method of interconnecting a circuit board to a substrate
US7348498B2 (en) * 2003-07-17 2008-03-25 Hewlett-Packard Development Company, L.P. Partially voided anti-pads
DE102006012476A1 (de) 2006-03-16 2007-09-20 Robert Bosch Gmbh Verfahren zum Betreiben eines Sensors
JP4825720B2 (ja) * 2007-04-19 2011-11-30 矢崎総業株式会社 プリント配線板
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP5415846B2 (ja) * 2009-07-01 2014-02-12 アルプス電気株式会社 電子回路ユニット
US8610001B2 (en) * 2010-05-21 2013-12-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
TW201448679A (zh) * 2013-06-05 2014-12-16 Hon Hai Prec Ind Co Ltd 印刷電路板
JP6374338B2 (ja) * 2015-03-24 2018-08-15 京セラ株式会社 配線基板
CN107278047A (zh) * 2016-04-07 2017-10-20 塞舌尔商元鼎音讯股份有限公司 印刷电路板
US20190357364A1 (en) * 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole
KR20210088227A (ko) * 2020-01-06 2021-07-14 삼성전기주식회사 인쇄회로기판

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010448A (en) * 1987-12-18 1991-04-23 Alpine Electronics Inc. Printed circuit board
DE69412952T2 (de) * 1993-09-21 1999-05-12 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
US5780143A (en) * 1995-03-01 1998-07-14 Tokuyama Corporation Circuit board
JPH10256687A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板
US6106923A (en) * 1997-05-20 2000-08-22 Fujitsu Limited Venting hole designs for multilayer conductor-dielectric structures
US6084782A (en) * 1997-06-02 2000-07-04 Motorola, Inc. Electronic device having self-aligning solder pad design
JP3151425B2 (ja) * 1997-10-30 2001-04-03 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 回路基板
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
JP3162677B2 (ja) * 1998-12-10 2001-05-08 株式会社双晶テック 多点導電シート
US6180215B1 (en) * 1999-07-14 2001-01-30 Intel Corporation Multilayer printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
US6420017B1 (en) 2002-07-16
JP2001007469A (ja) 2001-01-12
US20020182398A1 (en) 2002-12-05
US6599562B2 (en) 2003-07-29

Similar Documents

Publication Publication Date Title
KR20010007478A (ko) 경식 인쇄 배선판 및 그 제조방법
JP2007214230A (ja) プリント配線板
US5210940A (en) Method of producing a printed circuit board
JP2003017852A (ja) リジッドフレックスプリント配線板及びその製造方法
JPH05211386A (ja) 印刷配線板およびその製造方法
JPH1051094A (ja) プリント配線板及びその製造方法
JP2000252599A (ja) プリント基板
JP2001007453A (ja) プリント配線基板及びその製造方法
JP2009088337A (ja) プリント配線板およびその製造方法
JPH045280B2 (ko)
JPH05121860A (ja) 印刷配線板およびその製造方法
JPH09181453A (ja) 多層配線基板及びその製造方法
JP3855303B2 (ja) プリント配線板の製造方法
JPH09130049A (ja) 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板
KR20030047382A (ko) 레이저를 이용한 인쇄회로기판의 회로형성방법
KR100332516B1 (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JPS61264783A (ja) プリント配線板とその製造方法
JPH04223396A (ja) プリント配線基板装置
JP4359068B2 (ja) 有機コンデンサ基板とその製造方法
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
JPH01217994A (ja) 印刷配線板
JPH08125303A (ja) 両面スルーホールプリント回路板
JP3752728B2 (ja) プリント基板の製造方法及びプリント基板
JP3065766B2 (ja) 多層プリント配線板の製造方法
KR20110112670A (ko) 다층 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
G170 Re-publication after modification of scope of protection [patent]
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid