KR20000076790A - 박막트랜지스터 기판 및 액정표시장치 - Google Patents

박막트랜지스터 기판 및 액정표시장치 Download PDF

Info

Publication number
KR20000076790A
KR20000076790A KR1020000011574A KR20000011574A KR20000076790A KR 20000076790 A KR20000076790 A KR 20000076790A KR 1020000011574 A KR1020000011574 A KR 1020000011574A KR 20000011574 A KR20000011574 A KR 20000011574A KR 20000076790 A KR20000076790 A KR 20000076790A
Authority
KR
South Korea
Prior art keywords
tin
indium
zinc
thin film
film
Prior art date
Application number
KR1020000011574A
Other languages
English (en)
Other versions
KR100357218B1 (ko
Inventor
채기성
조규철
사사키마고토
아라이가즈유키
Original Assignee
아베 아키라
가부시키가이샤 프론테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아베 아키라, 가부시키가이샤 프론테크 filed Critical 아베 아키라
Publication of KR20000076790A publication Critical patent/KR20000076790A/ko
Application granted granted Critical
Publication of KR100357218B1 publication Critical patent/KR100357218B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 박막트랜지스터 기판 구조에 종래 필요하였던 패시베이션막을 생략할 수 있고, 공정수를 절감함과 아울러 패시베이션막에 필요한 콘택홀 형성공정도 불필요하여 공정수를 삭감한 박막트랜지스터 기판의 제공을 목적으로 한다.
또, 본 발명은 이와 같은 특징을 갖는 박막트랜지스터 기판을 구비한 액정표시장치의 제공을 목적으로 한다.
본 발명은 소스배선 S에 인듐아연산화물로 이루어진 소스단자 12를 직접 접속시키는 구성과, 게이트배선 G에 인듐아연산화물로 이루어진 게이트단자 13을 직접 접속시키는 구성과, 복수의 화소전극을 각각 스위칭하는 박막트랜지스터 T1을 이루는 드레인전극 10에 인듐아연산화물로 이루어진 화소전극 2를 직접 접속시키는 구성의 적어도 1개를 구비하는 것이다.

Description

박막트랜지스터 기판 및 액정표시장치{Thin Film Trarsistor and LCD}
본 발명은 바람직하게는 액정표시장치 등에 적용되는 박막트랜지스터 기판 및 그것을 구비한 액정표시장치에 관한 것으로써, 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 단자 또는 화소전극을 이용하는 구조에 관한다.
도 29는 종래의 일반적인 박막트랜지스터형 액정표시장치에 있어서, 탑게이트형의 박막트랜지스터, 게이트배선, 소스배선, 화소전극 등을 구비한 박막트랜지스터(어레이)기판의 한 구조예를 나타내는 단면도, 도 30과 도 31은 그 박막트랜지스터 어레이기판의 부분 단면도이다.
이 예의 박막트랜지스터 어레이기판에서는 글래스 등으로 이루어진 투명기판 100 위에 게이트배선 G와 소스배선 S가 매트릭스상으로 배설되어 있다. 그리고 게이트배선 G와 소스배선 S로 둘러싸인 영역이 1개의 화소가 되고 이 화소영역마다 화소전극 101이 설치되어 있다.
이 예의 박막트렌지스터 어레이기판에 있어서, 투명기판상의 각 화소영역의 코너 부분에 n+폴리실리콘 혹은 어몰퍼스실리콘 등의 반도체막으로 이루어진 아일랜드상의 반도체막 102가 형성되고, 반도체막 102와 기판 100을 덮는 게이트절연막 103이 형성되고, 이 게이트절연막 103 위에 앞서의 게이트배선 G가 형성되고, 이 게이트배선 G로부터 반도체막 102의 중앙부상에 인출되어 게이트전극 105가 형성되어 있다. 또, 이 게이트전극 105에 게이트절연막 103을 개재하여 대치하는 부분이 반도체막 102의 채널부 102a로 되어 있다.
또, 게이트절연막 103과 그 위의 게이트배선 G와 게이트전극 105를 덮어서 상부절연막 106이 형성되고, 그 상부절연막 106 위에 앞서의 소스배선 S가 형성됨과 아울러 소스배선 S로부터 연출형성된 소스전극 107이 반도체막 102의 일측 단부상의 절연막 103, 106에 형성된 콘택홀 108을 개재하여 반도체막 102의 일측 단부에 접속되어 있다. 이어서 반도체막 102의 타측의 단부상의 절연막 103, 106에도 콘택홀 109가 형성되고, 이 콘택홀 109를 개재하여 반도체막 102의 타측 단부에 접속되는 드레인전극 110이 절연막 106상에 형성되어 있다.
그리고, 상기 소스전극 107과 드레인전극 110과 상부절연막 106을 덮도록 절연막으로 이루어진 패시베이션막 111이 형성되고, 패시베이션막 111상에 화소전극 101이 형성되고, 화소전극 101이 패시베이션막 111에 형성된 콘택홀 112를 개재하여 드레인전극 110에 접속됨과 아울러 소스배선 S의 일측 단부의 절연막 111상에는 패시베이션막 111에 형성된 콘택홀 113을 개재하여 소스배선 S의 일부 114에 접속하는 패드상의 단자 115가 형성되어 도 30에 단면 구조를 나타내는 박막트랜지스터 T6이 구성되어 있다.
이어서, 이러한 종류의 탑게이트 구조의 박막트랜지스터 어레이기판의 구조를 제조하는 공정에 대하여 도 32∼도 37을 이용하여 설명한다.
글래스 등의 투명기판 100 위에 폴리실리콘으로 이루어진 반도체막과 SiO2로 이루어진 하지절연막을 적층하여 이들을 포토리소공정으로 패터닝하여 도 32에 나타내는 아일랜드상의 반도체막 120과 게이트 하부절연막 121을 형성한다.
이어서, 게이트절연막과 게이트전극 형성용의 전극막을 적층하고, 이들을 포토리소공정으로 패터닝하여 도 33에 나타내는 것처럼 게이트절연막 122와 게이트전극 123을 형성한다.
이어서, 이온도핑처리를 행하여 반도체막 120의 양측에 이온도핑을 실시하고, 또 이들을 중간절연막 125로 덮고 이 중간절연막 125에 반도체막 120의 양단측으로 통하는 콘택홀 126,127을 행하고 중간절연막 125상에 전술한 콘택홀 126,127을 개재하여 반도체막 120의 일측에 접속하는 소스전극 128을 도 35에 나타내는 것처럼 형성하고, 또, 반도체막 120의 타측에 접속하는 드레인전극 129를 형성한다.
이어서, 이들 위에 도 36에 나타내는 것처럼 절연막을 형성하여 패시베이션막 130을 형성하고, 패시베이션막 130에 소스전극 128로 통하는 콘택홀 131과 드레인전극 129로 통하는 콘택홀 132를 도 36에 나타내는 것처럼 형성한다.
또, 패시베이션막 130 위에 콘택홀 132를 개재하여 드레인전극 129로 통하는 ITO(인듐주석산화물)로 이루어진 화소전극 133을 형성하고, 패시베이션막 130 위에 콘택홀 131을 개재하여 소스전극 128로 통하는 ITO의 단자전극 135를 형성함으로서 도 37과 같은 탑게이트 구조의 박막트랜지스터 T7을 얻을 수 있고, 이 박막트랜지스터 T7은 먼저 설명한 박막트랜지스터 T6과 같은 구조로 된다.
도 37에 나타내는 구조의 탑게이트형의 박막트랜지스터 T7에 있어서는 화소전극 133과 드레인전극 129를 접속하기 위해, 또 단자전극 135와 소스배선 S를 접속하기 위해 패시베이션막 130에 콘택홀 131,132를 형성할 필요가 있기 때문에 콘택홀 형성용의 포토리소공정 즉, 콘택홀 형성을 위한 노광공정과 드라이에칭공정과 스트립공정과 세정공정이 필요하게 되는 문제가 있고, 공정 삭감이 어려운 상황에 있다. 또, 도 29∼도 31에 나타내는 구조의 박막트랜지스터 T6에 있어서도 도 37에 나타내는 박막트랜지스터 T7과 같은 구조이기 때문에 이 박막트랜지스터 T7과 같은 문제점을 갖고 있다.
이어서, 전술한 공정과 같이 패시베이션막 130 위에 화소전극 133을 형성하는 이유에 대하여 설명한다.
패시베이션막 130을 형성하지 않고, 직접 드레인전극 129에 ITO화소전극 133을 포토리소공정으로 패터닝하는 경우에 ITO를 에칭하는 에칭액에 소스전극 128과 드레인전극 129도 침적하게 되는데 ITO를 에칭하는 에칭액 (HCl: HNO3: H2O=1: 0.08: 1)에 의하여 소스전극 128과 드레인전극 129도 에칭되어 손상될 위험이 있다.
이 때문에 종래에는 소스전극 128과 드레인전극 129를 일단 패시베이션막 130으로 덮고 그 후에 ITO 투명도전막의 성막을 행하고, 패터닝하여 화소전극 133과 단자전극 135를 형성하고 있다.
그런데, 이와 같은 구조에서는 패시베이션막 130이 반드시 필요하기 때문에 패시베이션막 130의 성막에 필요한 일련의 공정이 필요하게 되고, 공정수가 증가하는 문제점이 있다.
본 발명은 상기 사정을 감안하여 된 것으로서 박막트랜지스터 기판 구조에 종래 필요로 하였던 패시베이션막을 생략할 수 있고, 공정 수를 삭감함과 아울러 패시베이션막에 필요로 하였던 콘택홀 형성 공정도 불필요하여 공정 수를 삭감한 박막트랜지스터 기판의 제공을 목적으로 한다.
또, 본 발명은 이와 같은 특징을 갖는 박막트랜지스터 기판을 구비한 액정표시장치의 제공을 목적으로 한다.
본 발명은 소스배선에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 소스단자를 직접 접속시키는 것을 특징으로 한다.
소스배선에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 소스단자를 직접 접속시키는 것에 의하여 소스배선상에 종래 필요로 하였던 패시베이션막 등의 절연막을 불필요하게 할 수 있고, 그 절연막에 종래 필요로 하였던 콘택홀도 불필요하게 된다. 따라서, 절연막의 성막 공정을 생략함과 아울러 콘택홀의 형성을 위해 필요로 하였던 공정도 불필요하게 되어 공정의 간략화를 실현할 수 있다.
본 발명에 있어서, 상기 소스배선이 알루미늄, 동 몰리부덴, 크롬, 티탄, 탄탈 및 텅스텐의 어느 하나 또는 이들의 합금인 것이 바람직하다.
이들의 재료로 이루어진 소스배선이라면 인듐주석아연산화물 또는 인듐아연산화물 용의 에칭액을 선택하는 것으로 에칭액에 손상을 받지 않고 인듐주석아연산화물 또는 인듐아연산화물의 소스단자를 형성할 수 있다.
본 발명은 게이트배선에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 게이트단자를 직접 접속시키는 것을 특징으로 한다.
게이트배선에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 게이트단자를 직접 접속시키는 것에 의하여 게이트배선상에 종래 필요로 하였던 패시베이션막 등의 절연막을 불필요하게 할 수 있고, 그 절연막에 종래 필요로 하였던 콘택홀도 불필요하게 된다. 따라서, 절연막의 성막 공정을 생략함과 아울러 콘택홀의 형성을 위해 필요로 하였던 공정도 불필요하게 되어 공정의 간략화를 실현할 수 있다.
본 발명에 있어서, 상기 게이트배선이 알루미늄, 동 몰리부덴, 크롬, 티탄, 탄탈 및 텅스텐의 어느 하나 또는 이들의 합금인 것이 바람직하다.
이들의 재료로 이루어진 게이트배선이라면 인듐주석아연산화물 또는 인듐아연산화물 용의 에칭액을 선택하는 것으로 에칭액에 손상을 받지 않고 인듐주석아연산화물 또는 인듐아연산화물의 게이트단자를 형성할 수 있다.
본 발명은 복수의 화소전극을 각각 스위칭하는 막막트랜지스터를 이루는 드레인전극에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 화소전극을 직접 접속시키는 것을 특징으로 한다.
드레인전극에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 화소전극을 직접 접속시킴으로써 드레인전극상에 종래 필요로 하였던 패시베이션막 등의 절연막을 불필요하게 할 수 있고, 그 절연막에 종래 필요로 하였던 콘택홀도 불필요하게 된다. 따라서, 절연막의 성막 공정을 생략함과 아울러 콘택홀의 형성을 위해 필요로 하였던 공정도 불필요하게 되어 공정의 간략화를 실현할 수 있다.
본 발명에 있어서, 상기 드레인전극이 알루미늄, 동 몰리부덴, 크롬, 티탄, 탄탈 및 텅스텐의 어느 하나 또는 이들의 합금인 것이 바람직하다.
이들의 재료로 이루어진 드레인전극이라면 인듐주석아연산화물 또는 인듐아연산화물 용의 에칭액을 선택하는 것으로 에칭액에 손상을 받지 않고 인듐주석아연산화물 또는 인듐아연산화물의 화소전극을 형성할 수 있다.
또, 본 발명에 있어서 적어도 표면이 절연성인 기판상에 복수의 게이트배선과 복수의 소스배선과를 매트릭스상으로 형성하고, 이들 배선에 의하여 둘러싸인 각 영역에 화소전극을 각각 설치함과 아울러 그 화소전극과 상기 게이트배선 및 상기 소스배선과 접속시켜 각각 상기 화소전극의 스위칭소자로서 박막트랜지스터를 설치하고 상기 게이트배선의 각각에 인듐아연산화물로 이루어진 게이트단자를 직접 접속하고, 상기 소스배선의 각각에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 소스단자를 직접 접속하고, 상기 박막트랜지스터를 이루는 드레인전극에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 화소전극을 직접 접속시킨 것을 특징으로 하는 구조를 채용할 수 있다.
상기 게이트배선에 인듐주석아연산화물 또는 인듐아연산화물의 게이트단자를 직접 접속하고, 소스배선에 인듐주석아연산화물 또는 인듐아연산화물의 소스단자를 직접 접속하고, 드레인전극에 인듐주석아연산화물 또는 인듐아연산화물의 화소전극을 직접 접속하는 것에 의하여 게이트배선과 소스배선과 드레인전극상에 종래 필요로 하였던 패시베이션막 등의 절연막을 불필요하게 할 수 있고, 그 절연막에 종래 필요로 하였던 콘택홀도 불필요하게 된다.
따라서, 절연막의 성막 공정을 생략할 수 있음과 아울러 콘택홀의 형성을 위해 필요로 하던 공정도 불필요하게 되고 공정의 간락화를 실현할 수 있다.
본 발명에 있어서, 상기 인듐주석아연산화물이 인듐산화물과 주석산화물과 아연산화물을 포함하는 복합산화물로 이루어지고, 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 1at% 내지 9at%이고, 아연에 대한 주석의 원자수비가 1이상이고, 또, 아연과 인듐과 주석과의 합계량에 대한 주석의 원자수비율이 20at%이하임과 아울러 적어도 일부가 결정성을 갖는 것이 바람직하다.
이와 같은 조성범위에 있어서, 성막시에 비정질이고, 약산으로 에칭가능하고, 열처리에 의하여 결정화 가능하여 저저항화 할 수 있는 인듐주석아연산화물을 얻을 수 있다.
본 발명에 있어서, 상기 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 2at% 내지 7at%이고, 상기 아연과 인듐과 주석의 합계량에 대한 주석의 원자수비율이 5at% 내지 10at%인 것이 바람직하다.
본 발명은 상기 액정을 협지하는 한쌍의 기판의 일방의 기판에 앞의 어느 1항기재의 박막트랜지스터 기판을 사용한 구성을 채용할 수 있다.
이것에 의하여 액정표시장치의 박막트랜지스터 기판의 제조공정에 있어서 절연막으로서의 패시베이션막의 형성을 생략할 수 있고, 패시베이션막의 콘택홀을 생략할 수 있기 때문에 제조공정을 간략화할 수 있다.
도 1은 본 발명에 관한 박막트랜지스터 기판의 제1실시형태의 요부를 나타내는 평면도이고,
도 2는 도 1에 나타낸 박막트랜지스터 기판의 제1실시형태의 요부 단면도이고,
도 3은 도 1에 나타낸 박막트랜지스터 기판의 제1실시형태의 일부 단면도이고,
도 4는 도 1∼도 3에 나타낸 제1실시형태의 구조를 제조하는 방법을 설명하기 위한 것으로, 기판상에 반도체막과 절연막을 적층한 상태를 나타낸 단면도이고,
도 5는 동 방법을 설명하기 위한 것으로, 기판상에 게이트절연막과 게이트전극을 형성한 상태를 나타내는 단면도이고,
도 6은 동 방법을 설명하기 위한 것으로, 기판상에 절연막을 형성한 상태를 나타내는 단면도이고,
도 7은 동 방법을 설명하기 위한 것으로, 기판상의 절연막에 콘택홀을 형성하고, 소스전극과 드레인전극을 반도체능동막에 접속한 상태를 나타내는 단면도이고,
도 8은 동 방법을 설명하기 위한 것으로, 소스배선 단부에 소스단자를 드레인전극 단부에 화소전극을 각각 접속한 상태를 나타내는 단면도이고,
도 9는 본 발명의 박막트랜지스터 기판의 제2실시형태의 요부를 나타내는 평면도이고,
도 10은 도 9에 나타낸 제2실시형태의 구조를 제조하는 방법을 설명하기 위한 것으로, 기판상에 게이트전극과 게이트배선을 형성한 상태를 나타내는 단면도이고,
도 11은 동 방법을 설명하기 위한 것으로, 기판상에 게이트절연막과 반도체능동막과 오믹콘택막과 금속막을 형성한 상태를 나타내는 단면도이고,
도 12는 동 방법을 설명하기 위한 것으로, 도 12A는 기판상의 금속막과 오믹콘택막과 게이트절연막의 필요부분을 패터닝한 상태를 나타내는 단면도, 도 12B는 화소전극과 단자를 형성하여 얻어진 박막트랜지스터의 제2실시형태를 나타내는 단면도이고,
도 13은 본 발명의 박막트랜지스터기판의 제3실시형태의 요부를 나타내는 평면도이고,
도 14는 도 13에 나타낸 제3실시형태의 구조를 제조하는 방법을 설명하기 위한 것으로, 기판상에 게이트전극과 게이트배선을 형성한 상태를 나타내는 단면도이고,
도 15는 동 방법을 설명하기 위한 것으로, 기판상에 게이트절연막과 반도체능동막과 금속막을 적층한 상태를 나타내는 단면도이고,
도 16은 동 방법을 설명하기 위한 것으로, 기판상의 게이트전극 상방의 게이트절연막상에 아일랜드상의 오믹콘택막과 반도체능동막을 형성한 상태를 나타내는 단면도이고,
도 17은 동 방법을 설명하기 위한 것으로, 기판상의 오믹콘택막과 반도체능동막상에 전극막을 형성한 상태를 나타내고,
도 18은 동 방법을 설명하기 위한 것으로, 게이트전극 상방에 박막트랜지스터를 형성한 상태를 나타내는 단면도이고,
도 19는 동 방법을 설명하기 위한 것으로, 화소전극과 단자를 형성하여 도 13에 나타내는 평면구조의 박막트랜지스터 기판을 얻은 상태의 단면도이고,
도 20은 도 19에 나타내는 박막트랜지스터 구조에 있어서 소스배선단자 부분을 나타내는 단면도이고,
도 21은 ITO막의 X선 회절시험 결과를 나타내는 도이고,
도 22는 ITZO막의 X선 회절시험 결과를 나타내는 도이고,
도 23은 IZO막의 X선 회절시험 결과를 나타내는 도이고,
도 24는 본 발명의 산화물 투명도전막이 결정화 상태 혹은 어몰퍼스 상태로 되는 경우의 아연 함유량 의존성과 주석 함유량 의존성을 나타내는 도이고,
도 25는 본 발명의 산화물 투명도전막에 있어서, 주석 첨가량에 대한 에칭량 의존성을 나타내는 도이고,
도 26은 본 발명의 산화물 투명도전막에 있어서, 광투과율의 파장의존성을 나타내는 도이고,
도 27은 본 발명의 산화물 투명도전막의 비저항값에 대한 성막시의 산소분압 의존성과 ITO막의 에칭레이트에 대한 성막시의 산소분압 의존성을 나타내는 도이고,
도 28은 본 발명의 산화물 투명도전막의 TCP접속저항의 신뢰성 시험결과를 나타내는 도이고,
도 29는 종래 박막트랜지스터 기판의 일예를 나타내는 평면도이고,
도 30은 도 29에 나타내는 종래 박막트랜지스터 기판의 요부 단면도이고,
도 31은 도 29에 나타내는 종래 박막트랜지스터 기판의 일부 단면도이고,
도 32는 종래 박막트랜지스터 기판을 제조하는 방법을 설명하기 위한 것으로, 기판에 아일랜드상의 반도체막과 하부절연막을 형성한 상태를 나타내는 단면도이고,
도 33은 동 방법을 설명하기 위한 것으로 하부 절연막상에 게이트절연막과 게이트전극을 형성한 상태를 나타내는 단면도이고,
도 34는 동 방법을 설명하기 위한 것으로 소스전극과 드레인전극을 형성한 상태를 나타내는 단면도이고,
도 35는 동 방법을 설명하기 위한 것으로, 패시베이션막을 형성한 상태를 나타내는 단면도이고,
도 36은 동 방법을 설명하기 위한 것으로, 패시베이션막에 콘택홀을 형성한 상태를 나타내는 단면도이고,
도 37은 동 방법을 설명하기 위한 것으로, ITO화소전극과 단자전극을 형성한 상태를 나타내는 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
E -액정표시장치
H1,H3,H5 - 박막트랜지스터 어레이기판
S - 소스전극 G -게이트전극
1- 기판 2 - 화소전극
12,42,62 - 소스단자 13,43,63 - 게이트단자
15 - 대향기판 T1,T2,T3,T5 - 박막트랜지스터
10,29,38,58 - 드레인전극 11,28,37,57 - 소스전극
이하에 본 발명의 각 실시형태를 상세하게 설명하지만 본 발명은 이들 실시형태에 한정되는 것은 아니다.
(제1실시형태)
도 1은 본 발명의 제1실시형태의 박막트랜지스터 T1을 구비한 박막트랜지스터(어레이) 기판 H1의 요부 평면도이고, 도 2는 동 박막트랜지스터 어레이기판 H1을 구비한 액정표시장치 E의 요부 단면도이고, 도 3은 동 장치의 일부 단면도이다.
이 실시형태의 박막트랜지스터(어레이) 기판 H1에 있어서는 글래스등으로 이루어진 투명기판 1상에 복수의 게이트배선 G...와 복수의 소스배선 S...가 평면상에서 보았을 때 매트릭스상으로 설치되어 있다. 그리고, 게이트배선 G와 소스배선 S로 둘러싸인 영역이 1개의 화소로 되고, 이들 화소영역마다 투명도전재료의 ITZO(인듐주석아연산화물)또는 IZO(인듐아연산화물)로 이루어진 화소전극 2가 기판 1의 상방에 위치한 상태로 설치되고, 각 화소영역의 구석부에 스위칭소자로서의 박막트랜지스터 T1이 설치되어 있다.
또, 기판 1은 적어도 표면이 절연성을 갖음과 아울러 필요한 부분이 투명한 기판이면 된다.
예를들면 기판 1을 액정표시장치 E에 적용하는 경우, 표시에 기여하는 화소영역에 대응하는 부분을 적어도 투명영역으로 하고, 그 다른 부분에 블랙매트릭스 등의 차광막을 내장한 기판을 이용하여도 됨은 물론이다.
이 예의 박막트랜지스터 어레이기판 H1에 있어서, 기판 1상의 각 화소영역의 구석부의 박막트랜지스터 형성 부분에 폴리실리콘 혹은 어몰퍼스실리콘(a-Si)등으로 이루어진 아일랜드상의 반도체능동막 3이 형성되고, 기판 1상에 이들 반도체능동막 3과 기판 상면을 덮어 하부게이트절연막 5가 적층되고, 하부게이트절연막 5위에 게이트배선 G가 평면상에서 보았을 때 도 1에 나타내는 것처럼 서로 평행하게 복수개 형성됨과 아울러, 각 게이트배선 G에 있어서 각 화소영역의 반도체능동막 3의 중앙부상에 연출하도록 게이트전극 6이 형성되어 있다. 상기 반도체능동막 3은 그 중앙부에 채널부 3a 가 형성되고, 그 양단측에 이온이 도프된 상태로 되어 있다.
또, 하부게이트절연막 5상에 이 하부게이트절연막 5와 상기 각 게이트배선 G와 각 게이트전극 6을 덮어서 상부게이트절연막 7이 적층되어 있다.
또, 상기 상부게이트절연막 7과 하부게이트절여막 5에는 반도체능동막 3의 일측 단부에 접속하는 콘택홀 8과 반도체능동막 3의 타측 단부에 접속하는 콘택홀 9가 각각 형성되고, 반도체능동막 3의 일측 단부상의 부분에는 상부게이트절연막 7위에 연출함과 아울러 콘택홀 8을 통과하여 반도체능동막 3의 일측 단부에 접속하는 드레인전극 10이 형성되고, 반도체능동막 3의 타측 단부상의 부분에는 상부게이트절연막 7위에 연출함과 아울러 콘택홀 9를 통과하여 반도체능동막 3의 타측 단부에 접속하는 소스전극 11이 형성되어 있다. 따라서, 반도체능동막 3과 하부게이트절연막 5와 상부게이트절연막 7과 게이트전극 6과 드레인전극 10과 소스전극 11에 의하여 박막트랜지스터 T1이 구성되어 있다.
이어서, 소스배선 S와 게이트배선 G로 둘러싸인 영역에 있어서, 상부게이트절연막 7위에는 소스배선 S와 게이트배선 G로 둘러싸인 영역이 대부분을 점유함과 아울러 소스전극 11의 형성부분과 반도체능동막 3의 형성부분과 게이트전극 6의 형성부분의 각각의 영역을 제외한 부분에 있어서, 상부게이트절연막 7에 밀착하고, 드레인전극 10의 단부측에 직접 밀착하도록 화소전극 2가 형성되어 있다.
또, 복수개 형성된 소스배선 S의 각 단부측(도 1에서는 상측 단부만을 기재하였다)에는 소스배선 S의 단부 SE1에 일부가 직접 적층되고 타부분이 상부게이트절연막 7에 적층된 ITZO(인듐주석아연산화물)또는 IZO(인듐아연산화물)로 이루어진 게이트단자 12가 형성되어 있다. 또한 복수개 형성된 게이트배선 G의 각 단부측(도 1에서는 좌측 단부만을 기재하였다)에는 게이트배선 G의 단부 GE1에 일부가 직접 적층되고 타 부분이 상부게이트절연막 7에 적층된 ITZO(인듐주석아연산화물)또는 IZO(인듐아연산화물)로 이루어진 게이트단자 13이 형성되어 있다.
이 실시형태의 구조에 있어서는 ITZO 또는 IZO로 이루어진 화소전극 2가 상부게이트절연막 7위에 직접접촉하여 형성되어 있고, 또 드레인전극 10에 직접 접촉형성되어 있기 때문에 도 29∼도 31에 나타낸 종래 구조와는 다르고, 패시베이션막 111이 생략된 구조로 되어 있다.
이와 같은 구조를 채용하는 것에 의하여 패시베이션막 111을 형성하기 위한 공정을 간략화할 수 있음과 아울러 패시베이션막 111에 종래 형성하였던 콘택홀 112,108,113의 형성공정도 생략할 수 있기 때문에 공정의 간략화를 추진할 수 있다.
여기서 도 1∼도 3에 나타낸 구조를 채용하면 화소전극 2의 패터닝공정에서 화소전극 2를 에칭에 의하여 패터닝할 때 화소전극 2의 에칭액에 드레인전극 10과 소스전극 11도 침적되게 되지만 ITZO 또는 IZO로 이루어진 화소전극 2를 에칭하기 위한 에칭액으로서 후술하는 바와 같이 수산이나 염산 등 드레인전극 10 및 소스전극 11의 구성금속재료를 손상시키지 않는 것을 선택할 수 있기 때문에 화소전극 2의 에칭처리시에 드레인전극 10과 소스전극 11을 손상시키지 않는다.
이어서, 도 1∼도 3에 나타내는 구조에 있어서는 박막트랜지스터 어레이기판과 대향하는 투명기판 15와의 사이에 액정 16이 봉입되어 액정표시장치가 구성되고, 대향기판 15측에 설치된 공통전극 17과 상기 화소전극 2가 전계를 액정에 인가하는가의 여부에 의하여 액정의 배향제어가 되도록 구성되어 있다.
여기서 전술의 소스단자 12...와 게이트단자 13...은 액정 16을 봉지하고 있는 도시생략의 봉지재의 외부측에 설치되어 있고, 이들 부분에는 구동용 LSI의 단자가 접속되도록 되어 있다.
즉, 테이프케리어패키지라 칭하는 구동용 LSI의 단자 등이 접속되기 때문에 ITZO 또는 IZO의 소스단자 12...와 게이트단자 13...을 설치하여 두고, 이들 단자와의 양호한 접속성을 확보하는 것이 바람직하다.
이하에 도 4내지 도 8을 기초로 하여 도 1∼도3에 나타내는 구조와 같은 구조의 박막트랜지스터(어레이)기판을 제조하는 방법에 대하여 설명한다.
글래스등의 투명기판 1상에 폴리실리콘 또는 어몰퍼스실리콘으로 이루어진 반도체막과 SiO2로 이루어진 하지절연막을 적층하고, 이들을 포토리소공정으로 패터닝하여 도 4에 나타내는 아일랜드상의 반도체막 20과 게이트하부절연막 21을 형성한다.
이어서, 게이트절연막과 게이트전극 형성용의 전극막을 적층하고, 이들을 포토리소공정으로 패터닝하여 도 5에 나타내는 것처럼 게이트절연막 22와 게이트전극 23을 형성한다.
이어서, 이온도핑처리를 행하여 반도체막 20의 양측부분에 이온도핑을 실시하고, 또 이들을 중간절연막 25로 덮고 이 중간절연막 25에 반도체막 20의 양단측으로 통하는 콘택홀 26,27을 형성하고, 중간절연막 25위에 전술한 콘택홀 26,27을 개재하여 반도체막 20의 일측에 접속하는 소스전극 28을 형성하고, 또, 반도체막 20의 타측에 접속하는 드레인전극 29를 형성한다.
이어서, 이들 위에 IZO(인듐아연산화물)층 또는 ITZO(인듐주석아연산화물)층을 전체에 적층하고 나서 포토리소공정에 의하여 패터닝하여 도 8에 나타내는 것처럼 화소전극 30을 형성함과 동시에 소스배선 S의 단부측에 소스단자 31을 게이트배선 G의 단부측에 게이트단자를 각각 형성한다.
여기서, 이용하는 IZO층으로서 인듐산화물(InOx) 90%와 아연산화물(ZnOx) 10%의 혼합물층을 예시할 수 있다. 또, IZO층을 에칭하기 위한 에칭액으로서는 수산 : (COOH)2혹은 염산:HCl등의 산을 사용할 수 있다.
수산으로서 3.5%의 것을 사용할 수 있지만 여기서 예시한 농도는 하나의 예이고 다른 농도의 수산 혹은 염산이어도 됨은 물론이다.
또, 이용하는 ITZO층으로서 인듐(In) 산화물(In2O3)과 주석(Sn) 산화물(SnO2)과, 아연(Zn) 산화물(ZnO)을 주성분으로하는 복합산화물로 이루어진 층을 예시할 수 있다. 또, 이들의 주성분의 산화물 외에 수 at%정도의 불순물을 포함하고 있어도 상관없다.
이 ITZO층에 있어서는 다른 배선 혹은 도전체와 접속하여 사용할 수 있기 때문에 적어도 주석이 아연보다도 많게 배합되고, 결정성을 나타내야 한다.
이어서, ITZO층에 있어서 아연과 인듐과 주석의 합계량에 대한 아연의 원자수 비율이 1at% 내지 9at%이고 아연에 대한 주석의 원자수 비율이 1이상이고, 또, 아연과 인듐과 주석의 합계량에 대한 주석의 원자수 비율이 20at%이하, 보다 바람직하게는 1at%이상 20at%이하의 범위이다.
그리고, 상기 아연과 인듐과 주석의 합계량에 대한 아연의 원자수 비율이 2at% 내지 7at%이고 상기 아연과 인듐과 주석의 합계량에 대한 주석의 원자수 비율이 5at%내지 10at%인 것이 보다 바람직하다.
또, 인듐의 조성범위는 아연과 인듐과 주석의 합계량에 대한 인듐의 원자수 비율이 98at%이하, 75at%이상이다.
ITZO층 내의 인듐산화물은 주성분이고, 복합산화물 내에 있어서 산소와 결합하고 있지 않는 과잉 인듐이 전자케리어를 발생하여 산소결손형의 도전기구를 구성한다. 첨가 성분으로서 주석산화물은 복합산화물 내에 있어서 4가의 주석을 활성화하여 전자케리어를 발생하기 위해 중요하다.
또, 복합산화물이 어몰퍼스상태이면 아연산화물의 2가의 아연은 활성화하지 않기 때문에 전자케리어를 소비하는 억셉터로 되지 않는다. 이들 첨가물의 밸런스를 고려하여 상기 조성범위를 선택한다.
또, 상기 조성의 ITZO층을 실제 배선용으로 이용하는 경우 다른 배선이나 단자와의 접속부분은 적어도 결정성인 것이 바람직하다.
상기 조성 범위의 ITZO층은 통상의 성막에서는 어몰퍼스막이지만 이것을 결정화 온도 이상으로 가열하는 어닐처리(180℃∼300℃ 온도로 가열하는 열처리)를 행하면 쉽게 결정화한다.
또, 열처리 온도는 주위의 회로나 기판의 내열온도에 따라서 선택하여 사용할 수 있지만 후술하는 액정패널용으로 이용하는 경우에 주변회로나 기판의 내열성 면에서 바람직하게는 250℃이하, 200℃정도가 보다 바람직한 것으로 생각된다.
상기 조성의 ITZO층은 성막한 상태에서 어몰퍼스 상태는 도체(소스배선 단부나 게이트배선 단부 혹은 TCP:딥케리어패키지)와의 접촉저항이 높아(41Ω정도) 미세배선 접속용으로서는 양호한 저항이라고는 말할 수 없지만, 이것을 앞서의 온도에서 열처리하여 적어도 표면부분(표면으로부터 깊이 50Å정도)을 결정화함으로써 접속부분을 저저항화(2.3Ω정도)할 수 있다.
이 결정화시에 열처리 분위기는 대기 중, N2분위기 중, H220% N280% 분위기 중, O220% N280% 분위기 중, 진공분위기 중 어느것이라도 상관없다.
또, 상기 결정화한 산화물 투명도전막은 대기중의 수분(혹은 산소)과의 결합을 방지할 수 있기 때문에 시간이 지나도 접속저항이 상승하지 않는다.
또, 상기 조성의 어몰퍼스상태의 ITZO층은 수산 , 유기산 등의 약산에서 에칭이 잘되기 때문에 어몰퍼스 상태의 산화물투명도전막 상태에서 에칭처리하고, 패터닝을 행하여 배선을 형성하고, 패터닝 후에 배선접속부분 등의 필요부분을 열처리하여 배선접속부분을 저저항화함으로써 미세회로접속부분이라도 저저항접속할 수 있다.
이어서, 상기 조성의 ITZO층을 형성은 스퍼터성막 등의 성막법으로 절연성 기판 등의 상면에 성막하고, 열처리함으로써 얻을 수 있지만 그 경우에 이용하는 타겟으로는 이하의 조성타겟이 바람직하다.
최적으로 사용할 수 있는 타겟조성은 인듐산화물과 주삭산화물과 아연산화물을 포함하는 복합산화물로 이루어지고 아연과 인듐과 주석의 합계량에 대한 아연의 원자수 비율이 1at% 내지 12at%이고, 아연에 대한 주석의 원자수 비율이 1이상이고, 또, 아연과 인듐과 주석의 합계량에 대한 주석의 원자수 비율이 22at% 이하의 것이다.
또, 상기 타겟으로써 상기 아연과 인듐과 주석의 합계량에 대한 아연의 원자수 비율이 2at% 내지 10at%이고, 상기 아연과 인듐과 주석의 합계량에 대한 주석의 원자수 비율이 5at% 내지 12at%인 것이 보다 바람직하다.
상기 조성 산화물 투명도전막을 얻기 위해 사용하는 타겟에 있어서, 스퍼터할 때 아연과 주석은 날아 흩어지기 쉽고 막 속에 침투하기 어렵기 때문에 타겟은 아연과 주석을 목적하는 조성막 보다도 많이 포함하는 조성이면 된다.
그런데, 전술한 IZO층 또는 ITZO층을 상기 에칭액으로 에칭할 때 소스배선 S와 소스전극 28과 게이트전극 29가 에칭액에 침적되지만, 수산을 에칭액으로 이용하는 경우는 Al,Cu,Mo,Cr,Ti,Ta,W 등의 금속으로 혹은 이들의 합금으로 소스배선 S와 소스전극 28과 게이트전극 29를 형성할 수 있음과 아울러 희염산을 에칭액으로 이용하는 경우 Cu,Mo,Cr,Ti,Ta,W 등의 금속으로 소스배선 S와 소스전극 28과 게이트전극 29를 형성할 수 있다. 단, 희염산을 에칭액으로 이용하는 경우에 배선용 혹은 전극용으로 Al을 사용하면 Al이 염산에 손상되기 때문에 바람직하지 않다.
또, 이 외에 유기산 등의 약산을 이용하여 에칭할 수도 있다.
또한, ITZO층을 사용하는 경우 어몰퍼스 상태의 ITZO층을 형성한 후, 에칭하여 다른층의 도체부분과의 접속부분을 형성할 필요가 있다.
여기서, 앞서의 조성ITZO층 이라면 에칭액으로 강산이 아닌 수산이나 유기산 등의 약산으로 에칭할 수 있기 때문에 사이드 에칭량을 작게할 수 있고, 그 만큼 미세구조를 에칭하여 얻을 수 있다.
그리고, ITZO층에 미세에칭을 행하여 규정 사이즈의 화소전극 등을 형성한 후, 이들 층을 결정화 온도 이상으로 가열하여 어몰퍼스 상태의 ITZO층을 결정화 하면 결정화한 부분의 저항을 작게할 수 있기 때문에 드레인전극과의 접속, 단자부와의 접속을 저저항으로 행할 수 있다.
이상과 같이 ITZO층을 어몰퍼스 상태에서 에칭하고 나서 열처리하여 결정화하여 저저항접속하면 미세배선 부분에서도 접속저항을 낮게 접속한 부분을 구비한 구조를 얻을 수 있다.
이상의 공정에 의하여 도 8에 단면구조를 나타내는 박막트랜지스터 T2를 얻을 수 있다.
이와 같이 얻어진 박막트랜지스터 T2는 도 1∼도 3을 기초로 설명한 박막트랜지스터 T1과 거의 같은 구조이고, 화소전극 30이 직접 드레인전극 29에 접속됨과 아울러 소스단자 31이 소스배선에 게이트단자가 게이트배선에 각각 직접 접속되기 때문에 소스전극 28과 드레인전극 29 위에 종래 필요로 하였던 패시베이션 절연막을 생략할 수 있고, 이 패시베이션막에 종래 형성하였던 콘택홀도 불필요하게 되기 때문에 앞서 설명한 것처럼 패시베이션막을 생략할 수 있고, 패시베이션막에 형성하는 콘택홀도 생략할 수 있기 때문에 공정의 간략화에 기여한다. 보다 구체적으로는 패시베이션막 그자체를 형성하는 공정과 콘택홀 형성용의 노광공정과 드라이에칭공정과 스트립공정과 세정공정을 생략할 수 있다.
(제2실시형태)
도 9는 본 발명의 제2실시형태의 박막트랜지스터 T3을 구비한 박막트랜지스터(어레이) 기판 H3의 요부 평면도이고, 도 12B는 박막트랜지스터 어레이 부분의 요부 단면도이다. 또, 도 12B에서는 액정표시장치를 구성하기 위한 대향기판측의 구성과 액정에 대하여는 기재를 생략하였지만 도 12B에 나타내는 박막트랜지스터 어레이기판 H3을 이용하여 액정표시장치를 구성하는 경우는 도 2에 나타낸 경우와 같이 도 12B에 나타낸 박막트랜지스터 어레이기판 H3에 대하여 대향기판과 액정을 조합하여 구성할 수 있다.
이 실시형태의 박막트랜지스터(어레이) 기판 H3에 있어서는 글래스등으로 이루어진 투명기판 1상에 복수의 게이트배선 G...와 복수의 소스배선 S...가 평면상에서 보았을 때 매트릭스상으로 설치되어 있다. 그리고, 게이트배선 G와 소스배선 S로 둘러싸인 영역이 1개의 화소로 되고, 이들 화소영역마다 투명도전재료의 ITZO(인듐주석아연산화물)또는 IZO(인듐아연산화물)로 이루어진 화소전극 32가 기판 1의 상방에 위치한 상태로 설치되고, 각 화소영역의 구석부에 스위칭소자로서의 박막트랜지스터 T3이 설치되어 있다.
이 예의 박막트랜지스터 어레이기판 H3에 있어서, 투명기판상의 각 화소영역의 구석부의 박막트랜지스터 형성 부분에 게이트배선 G로부터 인출된 게이트전극 33이 형성되고, 이들 게이트배선 G와 게이트전극 33을 덮도록 게이트절연막 34가 형성되고, 게이트전극 33 위의 게이트절연막 34 위에 폴리실리콘 혹은 어몰퍼스실리콘(a-Si)등으로 이루어진 아일랜드상의 반도체능동막 35가 게이트전극 33의 상방을 횡단하도록 설치되어있다. 그리고 인 등의 n형 불순물을 포함하는 어몰퍼스실리콘(a-Si:n+)으로 이루어진 오믹콘택층 36을 개재하여 반도체능동막 35의 일측 단부상에 소스전극 37이 적층되고, 반도체능동막 35의 타 단부상에 같은 모양의 오믹콘택층 36을 개재하여 드레인전극 38이 적층되고, 소스전극 37과 드레인전극 38이 게이트전극 33의 상방향에서 대치하는 한편 소스전극 37이 소스배선 S에 일체적으로 연속됨과 아울러 드레인전극 38이 후술하는 화소전극 32에 직접 적층되어 박막트랜지스터 T3이 구성되어 있다.
이어서, 소스배선 S와 게이트배선 G로 둘러싸인 영역에 있어서, 게이트절연막 34위에는 소스배선 S와 게이트배선 G로 둘러싸인 영역이 대부분을 점유함과 아울러 소스전극 37의 형성부분과 반도체능동막 35의 형성부분과 게이트전극 38의 형성부분의 각각의 영역을 제외한 부분에 있어서, 게이트절연막 34에 밀착하고, 드레인전극 38의 단부측에 직접 밀착하도록 화소전극 32가 형성되어 있다.
또, 복수개 형성된 소스배선 S의 각 단부측(도 1에서는 상측 단부만을 기재하였다)에는 소스배선 S의 단부 SE2에 일부가 직접 적층된 IZO 또는 ITZO로 이루어진 소스단자 42가 형성되어 있다. 또한 복수개 형성된 게이트배선 G의 각 단부측(도 1에서는 좌측 단부만을 기재하였다)에는 게이트배선 G의 단부 GE2에 일부가 직접 적층되고 타 부분이 기판1에 적층된 IZO또는 ITZO로 이루어진 게이트단자 43이 형성되어 있다.
또, 도 12B에 나타내는 구조에서는 액정과 대향기판을 생략하여 기재하였지만, 도 12A에 나타내는 박막트랜지스터 어레이기판 H3과 대향기판과의 사이에 액정이 봉입되어 액정표시장치가 구성되는 것은 앞서의 제1실시형태의 경우와 같다.
이 실시형태의 구조에 있어서는 IZO 또는 ITZO로 이루어진 화소전극 32가 게이트절연막 34 위에 직접 접촉하여 형성되어 있고, 또한 드레인전극 38에 직접 적층되어 있기 때문에 도 29∼도 31에 나타낸 종래 구조와 다르고, 패시베이션막 111이 생략된 구조로 되어 있다.
이와 같은 구조를 채용하는 것에 의하여 패시베이션막 111을 형성하기 위한 공정을 간략화할 수 있음과 아울러 패시베이션막 111에 종래 형성하였던 콘택홀 112,108,113의 형성공정도 생략할 수 있기 때문에 공정의 간략화를 추진할 수 있다.
여기서 도 9와 도 12B에 나타낸 구조를 채용하면 화소전극 32의 패터닝공정에서 화소전극 32를 에칭에 의하여 패터닝할 때 화소전극 32의 에칭액에 드레인전극 38과 소스전극 37도 침적되게 되지만 IZO 또는 ITZO로 이루어진 화소전극 32를 에칭하기 위한 에칭액으로서 앞서 설명한 수산이나 염산 등 드레인전극 38 및 소스전극 37의 구성 금속재료를 손상시키지 않는 것을 선택할 수 있기 때문에 드레인전극 38과 소스전극 37을 손상시키지 않는다.
또, 같은 방법으로 화소전극 32의 패터닝공정에서 화소전극 32를 에칭에 의하여 패터닝할 때 화소전극 32의 에칭액에 소스배선 S의 단부 SE2와 게이트배선 G의 단부 GE2도 침적되게 되지만 IZO 또는 ITZO로 이루어진 화소전극 32를 에칭하기 위한 에칭액으로서 앞서 설명한 수산이나 염산 등 소스배선 S의 단부 SE2와 게이트배선 G의 단부 GE2의 구성 금속재료를 손상시키지 않는 것을 선택할 수 있기 때문에 소스배선 S의 단부 SE2와 게이트배선 G의 단부 GE2를 손상시키지 않고, 소스단자 42와 게이트단자 43을 형성할 수 있다.
이하에 도 10내지 도 12를 기초로 하여 도 9와 도 12B에 나타내는 구조의 박막트랜지스터(어레이)기판을 4장의 마스크를 이용하여 제조하는 방법에 대하여 설명한다.
글래스등의 투명기판 1상에 전술의 금속재료로 이루어진 금속막을 형성하고, 이 금속막을 제1마스크로 이용하는 포토리소공정에 의하여 패터닝하고 도 10에 나타내는 것처럼 게이트배선 G와 게이트전극 33과 게이트배선의 단부 GE2를 형성한다.
이어서, 이들 위에 게이트절연막 34와 폴리실리콘 또는 어몰퍼스실리콘으로 이루어진 반도체막 35와 오믹콘택막 36과 금속막 45를 도 11에 나타내는 것처럼 적층하고, 이들을 제2마스크를 이용하하는 포토리소공정으로 패터닝하여 게이트배선 단부와 소스배선 단부를 덮고있는 모든 막을 제거하여 이들 단부를 노출시킨다.
이어서 제3마스크를 이용하는 포토리소공정에서 금속막 45와 오믹콘택막 36을 패터닝하여 도 12A에 나타내는 것처럼 게이트전극 33 위에서 대치하도록 소스전극 37과 드레인전극 38을 형성한다.
이어서, 이들 위에 IZO층 또는 ITZO층을 전체에 적층하고 나서 제4마스크를 이용하는 포토리소공정에 의하여 패터닝하여 도 12B에 나타내는 것처럼 화소전극 32를 형성함과 동시에 소스배선 S의 단부측에 소스단자 42를 게이트배선 G의 단부측에 게이트단자 43을 각각 형성한다.
여기서, 이용하는 IZO층으로서 인듐산화물(InOx) 90%와 아연산화물(ZnOx) 10%를 포함하는 혼합물층을 예시할 수 있다. 또, IZO층을 에칭하기 위한 에칭액으로서는 수산 : (COOH)2혹은 염산:HCl등의 산을 사용할 수 있다.
수산으로서 예를들면 0.6mol/1의 농도의 것을 사용할 수 있고, 염산으로서는 3.5%의 것을 사용할 수 있다.
또, ITZO층으로서 인듐주석산화물(InOx)을 85%, 주삭산화물(SnOx)을 10%, 아연산화물(ZnOx)을 5% 함유하는 혼합물층을 예시할 수 있다.
또, ITZO층을 에칭하기 위한 에칭액은 전술한 IZO층의 경우와 같은 것을 이용할 수 있다.
전술한 IZO층 또는 ITZO층을 상기 에칭액으로 에칭할 때 소스배선 S와 소스전극 37과 게이트전극 38이 에칭액에 침적되지만, 수산을 에칭액으로 이용하는 경우는 Al,Cu,Mo,Cr,Ti,Ta,W 등의 금속으로 혹은 이들의 합금으로 소스배선 S와 소스전극 37과 게이트전극 38을 형성할 수 있음과 아울러 염산을 에칭액으로 이용하는 경우 Cu,Mo,Cr,Ti,Ta,W 등의 금속으로 혹은 이들의 합금으로 소스배선 S와 소스전극 37과 게이트전극 38을 형성할 수 있다. 단, 염산을 에칭액으로 이용하는 경우에 배선용 혹은 전극용으로 Al을 사용하면 Al이 염산에 손상되기 때문에 바람직하지 않다.
또한, ITZO층을 사용하는 경우 ITZO층을 성막법으로 형성한 단계에서 비정질이고 저항이 높기 때문에 에칭처리 종료 후 적절한 공정에서 180℃이상으로 가열하는 열처리를 실시하여 ITZO층의 접속부분(표면부분)을 저저항화할 필요가 있다.
이상의 공정에 의하여 도 12B에 단면구조를 나타내는 박막트랜지스터 T3를 구비한 박막트랜지스터 어레이기판 H3를 얻을 수 있다.
이와 같이 얻어진 박막트랜지스터 T3는 화소전극 32가 직접 드레인전극 38에 접속됨과 아울러 소스단자 42가 소스배선 S에 게이트단자 43이 게이트배선 G에 각각 직접 접속되기 때문에 소스전극 37과 드레인전극 38 위에 종래 필요로 하였던 절연막으로서 패시베이션막을 생략할 수 있고, 이 패시베이션막에 종래 형성하였던 콘택홀도 불필요하게 되기 때문에 앞서 설명한 것처럼 공정의 간략화에 기여한다. 보다 구체적으로는 패시베이션막 그 자체를 형성하는 공정과 콘택홀 형성용의 노광공정과 드라이에칭공정과 스트립공정과 세정공정을 생략할 수 있다.
(제3실시형태)
도 13은 본 발명의 제3실시형태의 박막트랜지스터 T5를 구비한 박막트랜지스터(어레이) 기판 H5의 요부 평면도이고, 도 19는 박막트랜지스터 부분의 요부 단면도이다.
이 실시형태의 박막트랜지스터(어레이) 기판 H5에 있어서는 글래스등으로 이루어진 투명기판 1상에 복수의 게이트배선 G...와 복수의 소스배선 S...가 평면상에서 보았을 때 매트릭스상으로 설치되어 있다. 그리고, 게이트배선 G...와 소스배선 S...로 둘러싸인 영역이 1개의 화소로 되고, 이들 화소영역마다 투명도전재료의 IZO 또는 ITZO로 이루어진 화소전극 52가 기판 1의 상방에 위치한 상태로 설치되고, 각 화소영역의 구석부에 스위칭소자로서의 박막트랜지스터 T5가 설치되어 있다.
이 예의 박막트랜지스터 어레이기판 H5에 있어서, 투명기판상의 각 화소영역의 구석부의 박막트랜지스터 형성 부분에 게이트배선 G로부터 인출된 게이트전극 53이 형성되고, 이들 게이트배선 G...와 게이트전극 53을 덮도록 게이트절연막 54가 형성되고, 게이트전극 53 위의 게이트절연막 54 위에 폴리실리콘 혹은 어몰퍼스실리콘(a-Si)등으로 이루어진 아일랜드상의 반도체능동막 55가 게이트전극 53의 상방에 위치하도록 설치되어있다. 그리고 인 등의 n형 불순물을 포함하는 어몰퍼스실리콘(a-Si:n+)으로 이루어진 오믹콘택층 56을 개재하여 반도체능동막 55의 일측 단부상에 소스전극 57이 형성되고, 반도체능동막 55의 타 단부상에 같은 모양의 오믹콘택막 56을 개재하여 드레인전극 58이 형성되고, 소스전극 57과 드레인전극 58이 게이트전극 33의 상방향에서 대치하는 한편 소스전극 57이 소스배선 S에 접속됨과 아울러 드레인전극 58이 후술하는 화소전극 52에 직접 접속되어 박막트랜지스터 T5가 구성되어 있다.
이어서, 소스배선 S와 게이트배선 G로 둘러싸인 영역에 있어서, 게이트절연막 54위에는 소스배선 S와 게이트배선 G로 둘러싸인 영역이 대부분을 점유함과 아울러 소스전극 57의 형성부분과 반도체능동막 55의 형성부분과 게이트전극 58의 형성부분의 각각의 영역을 제외한 부분에 있어서, 게이트절연막 54에 밀착하고, 드레인전극 58의 단부측에 직접 밀착하도록 화소전극 52가 형성되어 있다.
또, 복수개 형성된 소스배선 S의 각 단부측(도 13에서는 상측 단부만을 기재하였다)에는 소스배선 S의 단부 SE3에 일부가 직접 적층된 IZO 또는 ITZO로 이루어진 소스단자 62가 형성되어 있다. 또한 복수개 형성된 게이트배선 G의 각 단부측(도 1에서는 좌측 단부만을 기재하였다)에는 게이트배선 G의 단부 GE3에 일부가 직접 적층되고 타 부분이 기판 1에 적층된 IZO또는 ITZO로 이루어진 게이트단자 63이 형성되어 있다.
또, 도 19에 나타내는 구조에서는 액정과 대향기판을 생략하여 기재하였지만, 도 19에 나타내는 박막트랜지스터 어레이기판 H5와 대향기판과의 사이에 액정이 봉입되어 액정표시장치가 구성되는 것은 앞서의 제1실시형태의 경우와 같다.
이 실시형태의 구조에 있어서는 IZO 또는 ITZO로 이루어진 화소전극 52가 게이트절연막 54 위에 직접 접촉하여 형성되어 있고, 또한 드레인전극 58에 직접 적층되어 있기 때문에 도 29에 나타낸 종래 구조와 다르고, 패시베이션막 111이 생략된 구조로 되어 있다.
이와 같은 구조를 채용하는 것에 의하여 패시베이션막 111을 형성하기 위한 공정을 간략화할 수 있음과 아울러 패시베이션막 111에 종래 형성하였던 콘택홀 112,108,113의 형성공정도 생략할 수 있기 때문에 공정의 간략화를 추진할 수 있다.
여기서 도 13에 나타낸 구조를 채용하면 화소전극 52의 패터닝공정에서 화소전극 52를 에칭에 의하여 패터닝할 때 화소전극 52의 에칭액에 드레인전극 58과 소스전극 57도 침적되게 되지만 IZO 또는 ITZO로 이루어진 화소전극 52를 에칭하기 위한 에칭액으로서 앞서 설명한 수산이나 염산 등 드레인전극 58 및 소스전극 57의 구성 금속재료를 손상시키지 않는 것을 선택할 수 있기 때문에 드레인전극 58과 소스전극 57을 손상시키지 않는다.
또, 같은 방법으로 화소전극 52의 패터닝공정에서 화소전극 52를 에칭에 의하여 패터닝할 때 화소전극 52의 에칭액에 소스배선 S의 단부 SE3와 게이트배선 G의 단부 GE3도 침적되게 되지만 IZO 또는 ITZO로 이루어진 화소전극 52를 에칭하기 위한 에칭액으로서 앞서 설명한 수산이나 염산 등 소스배선 S의 단부 SE3와 게이트배선 G의 단부 GE3의 구성 금속재료를 손상시키지 않는 것을 선택할 수 있기 때문에 소스배선 S의 단부 SE3와 게이트배선 G의 단부 GE3를 손상시키지 않고, 소스단자와 게이트단자를 형성할 수 있다.
이하에 도 14내지 도 18을 기초로 하여 도 13과 도 19에 나타내는 구조의 박막트랜지스터(어레이)기판을 5장의 마스크를 이용하여 제조하는 방법에 대하여 설명한다.
글래스등의 투명기판 1상에 전술의 금속재료로 이루어진 금속막을 형성하고, 이 금속막을 제1마스크로 이용하는 포토리소공정에 의하여 패터닝하고 도 14에 나타내는 것처럼 게이트배선 G와 게이트전극 53과 게이트배선의 단부 GE3을 형성한다.
이어서, 이들 위에 게이트절연막 54와 폴리실리콘 또는 어몰퍼스실리콘으로 이루어진 반도체막능동막 551과 오믹콘택막 561을 도 15에 나타내는 것처럼 적층하고, 이들을 제2마스크를 이용하하는 포토리소공정으로 패터닝하여 게이트전극 53 위의 게이트절연막 54 위의 반도체능동막 551과 오믹콘택막 561만을 도 16에 나타내는 것처럼 남기고 다른 부분은 제거한다.
이어서, 이들 위에 도 17에 나타내는 것처럼 금속막 59를 적층함과 아울러 제3마스크를 이용하는 포토리소공정에서 금속막 59를 패터닝하여 도 18에 나타내는 것처럼 반도체능동막 55의 일측 단부에 오믹콘택막 561을 개재하여 반도체능동막 55의 일측 단부에 선단부가 중첩하는 소스전극 57을 형성하고, 동시에 반도체능동막 55의 타측 단부에 오믹콘택막 56을 개재하여 반도체능돈막 55의 타측 단부에 선단부가 중첩하는 드레인전극 58을 형성한다.
이어서, 제4마스크를 이용하는 포토리소공정에 의하여 게이트배선 G의 단부 GE3와 소스배선 S의 단부 SE3 주위의 게이트절연막 54를 도 18에 나타내는 것처럼 제거한다.
이어서, 이들 위에 IZO층 또는 ITZO층을 전체에 적층하고 나서 제5마스크를 이용하는 포토리소공정에 의하여 패터닝하여 도 19에 나타내는 것처럼 화소전극 52를 형성함과 동시에 도 20에 나타내는 것처럼 소스배선 S의 단부 SE3측에 소스단자 62를, 도 19에 나타내는 것처럼 게이트배선 G의 단부 GE3측에 게이트단자 63을 각각 형성한다.
여기서, 이용하는 IZO층으로서 인듐산화물(InOx) 90%와 아연산화물(ZnOx) 10%를 포함하는 혼합물층을 예시할 수 있다. 또, IZO층을 에칭하기 위한 에칭액으로서는 수산 : (COOH)2혹은 염산:HCl등의 산을 사용할 수 있다.
수산으로서 예를들면 0.6mol/1의 농도의 것을 사용할 수 있고, 염산으로서는 3.5%의 것을 사용할 수 있다.
또, ITZO층으로서 인듐주석산화물(InOx)을 85%, 주삭산화물(SnOx)을 10%, 아연산화물(ZnOx)을 5% 함유하는 혼합물층을 예시할 수 있다.
또, ITZO층을 에칭하기 위한 에칭액은 전술한 IZO층의 경우와 같은 것을 이용할 수 있다.
전술한 IZO층 또는 ITZO층을 상기 에칭액으로 에칭할 때 소스배선 S와 소스전극 57과 게이트전극 58이 에칭액에 침적되지만, 수산을 에칭액으로 이용하는 경우는 Al,Cu,Mo,Cr,Ti,Ta,W 등의 금속으로 혹은 이들의 합금으로 소스배선 S와 소스전극 57과 게이트전극 58을 형성할 수 있음과 아울러 염산을 에칭액으로 이용하는 경우 Cu,Mo,Cr,Ti,Ta,W 등의 금속으로 혹은 이들의 합금으로 소스배선 S와 소스전극 57과 게이트전극 58을 형성할 수 있다. 단, 염산을 에칭액으로 이용하는 경우에 배선용 혹은 전극용으로 Al을 사용하면 Al이 염산에 손상되기 때문에 바람직하지 않다.
또한, ITZO층을 사용하는 경우 ITZO층을 성막법으로 형성한 단계에서 비정질이고 저항이 높기 때문에 에칭처리 종료 후 적절한 공정에서 200℃이상으로 가열하는 열처리를 실시하여 ITZO층의 접속부분(표면부분)을 저저항화할 필요가 있다.
이상의 공정에 의하여 도 19에 단면구조를 나타내는 박막트랜지스터 T5를 얻을 수 있다.
이와 같이 얻어진 박막트랜지스터 T5는 화소전극 52가 직접 드레인전극 58에 접속됨과 아울러 소스단자 62가 소스배선 S에 게이트단자 63이 게이트배선 G에 각각 직접 접속되기 때문에 소스전극 57과 드레인전극 58 위에 종래 필요로 하였던 절연막으로서 패시베이션막을 생략할 수 있고, 이 패시베이션막에 종래 형성하였던 콘택홀도 불필요하게 되기 때문에 앞서 설명한 것처럼 공정의 간략화에 기여한다. 보다 구체적으로는 패시베이션막 그 자체를 형성하는 공정과 콘택홀 형성용의 노광공정과 드라이에칭공정과 스트립공정과 세정공정을 생략할 수 있다.
(실시예)
복수장의 글래스기판상에 실온성막, O2분압 6.3×10-3Pa(5×10-5Torr)의 조건에서 인듐주석산화물막(ITO막, In:Sn=92at%: 8at%, 두께 1200Å)과 인듐주석아연산화물피막「ITZO막:In2O3-SnO2-ZnO막」(In:Sn:Zn=88at%: 9at%: 3at%, 두께 1200Å)과 인듐아연산화물피막(IZO막: In:Zn=82at%: 18at%, 두께 1200Å)의 어느하나를 개별적으로 스퍼터장치에서형성하고, 각 피막의 X선회절 피크를 구하였다. 여기서 사용한 타겟은 ITO막의 경우는 In: Sn= 90at%: 10at%의 조성 타겟, ITZO막의 경우는 In:Sn:Zn=85at%: 10at%: 5at%의 조성 타겟, IZO막의 경우는 In: Zn= 83at%: 17at%의 조성 타겟으로 하였다.
또, 인듐아연피막과 인듐주석아연피막에 대해서는 20%H2/N2의 분위기의 어닐로에서 250℃에 2시간 가열하는 열처리를 실시한 후의 X선회절 피크도 구하였다. 도 21에 ITO막의 결과를 나타내고, 도 22에 ITZO막의 결과를 나타내고, 도 23에 IZO막의 결과를 나타냈다.
도 21과 도 22와 도 23에 나타난 결과로부터 실온성막한 경우 ITO막은 결정성을 나타내고, ITZO막과 IZO막은 어느 경우에 있어서도 부로드한 곡선을 나타내는 어몰퍼스막으로 판명되었다. 또, ITZO막은 열처리를 실시하면 결정화하지만 IZO막은 열처리를 실시하여도 결정화하지 않는 것으로 판명되었다.
이상으로부터 본 발명에 관한 조성의 ITZO막은 성막상태에서는 어몰퍼스상태이지만 이것을 열처리함으로써 결정화할수 있는 것으로 판명되었다.
또, ITZO막은 성막상태의 어몰퍼스상태에서 600×10-6Ω·cm의 저항을 나타내지만 열처리한 후에는 250×10-6Ω·cm의 저항으로 되어 어몰퍼스상태로부터 결정화함으로써 저항값이 감소하는 것을 확인하였다.
도 24는 본 발명에 관한 인듐주석아연산화물막의 열처리 후의 상태가 어몰퍼스상의 상태로 되는지 결정상태로 되는지를 나타내는 그래프이다.
도 24의 그래프의 종축의 Zn/(In+Sn+Zn)[at%]는 아연과 인듐과 주석의 합계량에 대한 아연의 원자수 비율을 나타내는 것이고, 횡축의 Sn/(In+Sn+Zn)[at%]는 아연과 인듐과 주석의 합계량에 대한 주석의 원자수 비율을 나타낸다.
도 24에 그려진 a선은 아연과 인듐과 주석의 합계량에 대한 Zn:1at%의 조성을 나타내고, b선은 아연과 인듐과 주석의 합계량에 대한 Zn:9at%의 조성을 나타내고, c선은 아연에 대한 주석의 원자수 비율이 1인경우의 조성을 나타낸다.
도 24에서 a선 아래의 조성범위에서는 산화물투명도전막이 성막시에 다결정상으로 되어버려 약산에서는 쉽게 에칭되지 않는 조성범위이다. 도 24의 b선 위의 조성범위에서는 성막상태의 어몰퍼스상태의 막을 열처리(어닐)하여도 어몰퍼스상태를 유지하는 조성범위이고, 접속저항을 저저항화할 수 없는 조성범위이다. 또, 도 24의 c선은 아연과 주석의 조성비가 동일한 것을 나타내기 때문에 전자캐리어를 아연이 소비하는 비율이 많게 되고, c선보다도 위의 조성범위에서는 전자캐리어를 소비하는 아연의 양이 너무 많게 되어 저저항접속이 되지 않는 조성범위이다. 또, 조성범위가 c선 아래의 영역 이더라도 c선에 가까워지면 저항이 커지게 되는 경향을 의미한다.
또, 도 24의 종축의 아연량이 10at%이고 횡축의 주석량이 5at%의 막과, 종축의 아연량이 10at%이고 횡축의 주석량이 9at%의 막은 모두 300℃로 가열하는 열처리를 실시하여도 결정화되지 않은 시료이다. 이들에 대하여 종축의 아연량이 5at%이고 횡축의 주석량이 8at%의 막과, 종축의 아연량이 5at%이고 횡축의 주석량이 9at%의 막은 모두 230℃로 열처리함으로써 결정화되었다. 또한, 종축의 아연량이 3at%이고 횡축의 주석량이 6at%의 막과, 종축의 아연량이 3at%이고 횡축의 주석량이 9at%의 막은 모두 200℃로 열처리함으로써 결정화되었다.
이상으로부터 아연량을 작게함으로써 결정화 온도를 낮게할 수 있는 것이 판명되었다.
또, 본 발명에 관한 산화물투명도전막을 전자기기에 응용하는 경우 기판 혹은 그 위에 적층하는 각종 막의 내열온도의 제한면에서 열처리 온도는 되도록 낮은 것이 바람직하다. 따라서 열처리 온도를 낮게함과 아울러 저접속저항화하기 위해서는 인듐에 대하여 첨가하는 아연량, 주석량 모두 적은 것이 바람직한 것으로 생각할 수 있다.
또, 이들의 다양한 조건을 충분히 만족시키기 위해서 아연에 대한 주석의 원자수비가 1을 넘는 조건을 충족한 상태에서 아연함유량은 1at%이상 9at%이하의 범위 내에서도 2at%이상 7at%이하의 범위가 보다 바람직하고, 주석함유량은 20at%의 이하의 범위에서도 5at%이상 10at%이하의 범위가 보다 바람직하다.
이어서, 도 25는 앞서의 성막(as.depo상태)한 ITZO막에 있어서, 아연첨가량(Zn첨가량)을 5at%로 고정한 경우에 주석함유량의 대소에 따라 60초동안에 에칭량의 변화를 측정한 결과를 나타낸다. 에칭액은 3.5%농도의 염산용액(약산용액)을 이용하였다.
도 25에 나타난 결과로부터 Sn의 첨가량이 많을수록 에칭량은 저하함을 알수 있다. 따라서, 본 발명에 관한 산화물투명도전막을 이용하여 미세배선화하기 위해서는 주석 첨가량을 조절함으로써 에칭레이트(E/R)를 적절히 선택하여 대응가능함이 판명되었다. 다만 Sn첨가량 20at%에서 얻어지는 에칭량은 작기 때문에 그 이상 Sn 첨가량을 증가하여도 에칭시간이 길어지고, 가공시간이 증가하기 때문에 첨가량의 상한을 20at%로 하는 것이 바람직하다.
도 26은 앞서의 성막한 ITZO막에 있어서, 아연첨가량(Zn첨가량)을 3at%, 주석첨가량(Sn)을 9at%로 설정한 경우에 얻어진 산화물투명도전막의 투과율의 파장의존성을 나타낸다.
도 26에 나타난 결과로부터 본 발명에 관한 산화물투명도전막은 가시광 영역(대략 450nm∼750nm)에서 90%를 넘는 우수한 투과율을 나타내고 있음을 알 수 있다. 이 값은 종래부터 사용되고 있는 인듐주석산화물막의 투명도전막과 같거나 파장에 따라서는 그 이상 우수한 것이다. 따라서, 본 발명에 관한 산화물투명도전막을 액정패널용의 화소전극이나 투명배선으로 이용하여도 밝은 표시를 얻을 수 있음이 판명되었다.
도 27은 앞서 성막한 ITZO막에 있어서, 성막상태의 막의 저항값과 어닐 후의 막의 저항값에 대한 성막 분위기 내의 산소분압(O2분압) 의존성을 측정한 결과와, 어몰퍼스상태의 ITO막의 에칭레이트(E/R)에 미치는 화소분압 의존성을 나타낸다. ITO막에 있어서도 산소분압의 미세조정에 의하여 에칭레이트(E/R)가 낮은 어몰퍼스상태의 a-ITO막을 얻을 수 있지만 산소분압의 조정을 정확히 하지 않으면 부분적으로 에칭레이트(E/R)가 다른 a-ITO막이 생성되는 경향이 있다. 이것은 a-ITO막을 에칭하여 배선을 형성하는 경우에 성막시의 산소분
압의 오차에 의하여 에칭얼룩이 발생하기 쉬운 a-ITO막으로 되기 쉽고, a-ITO막은 막질에 따라 미세배선을 정밀하게 얻는 것이 어렵다는 것을 의미한다.
도 28은 TCP접속을 행한 후 신뢰성시험을 행한 결과를 나타낸다. 또, 각 측정값은 이하의 표1에 나탄낸다. 표1의 TCP저항은 TCP에 의한 접속(폭40×10-6cm의 금속단자전극과의 접속)을 행하고, 임의의 2개 사이의 저항값을 측정한 것이고, TCP접속에 의한 금속단자와의 접속부분 50개의 평균값을 나타내고 있다. 신뢰성시험은 고온고습(80℃, 90%RH, 240시간) 후의 저항값을 측정한 것이다.
H2어닐 막구조 초기TCP저항 신뢰성시험후
ITO막 무 다결정 O1.1Ω O1.9Ω
a-ITO막 유 다결정 O1.4Ω O2.0Ω
ITZO막 유 다결정 O3.7Ω O2.3Ω
IZO막 무 비정질 X7.4Ω X41.3Ω
ITZO막 무 비정질 X7.4Ω X41.3Ω
이들의 결과로부터 IZO막이나 a-ITO막에서도 접촉저항이 시간이 경과함에 따라 대기중에서 상승하여 가는 것이 판명되었다. 또, 어닐처리에 의하여 a-ITO는 결정화하고, 접촉저항이 낮은 상태에서 안정되는 것이 판명되었다. 또, 표 1에는 기재되어 있지 않지만 어닐한 IZO막은 X선회절에서는 어몰퍼스인 것이 판명되고, 접촉저항은 개선되었지만, ITO막과 같은 정도까지 개선되지는 않았다.
또, 신뢰성시험으로써 고온드라이 80℃, 10%RH, 240H의 환경에서도 같은 시험을 행하였지만 도 28에 나타낸 결과와 완전히 같은 결과를 얻을 수 있었다.
이러한 시험결과로부터 어몰퍼스상태의 ITZO막을 어닐함으로써 저저항화할 수 있고, 게다가 환경시험 후에 있어서도 저저항을 유지할 수 있는 것으로 판명되었다.
이상 설명한바와 같이 본 발명은 박막트랜지스터 기판에 있어서 소스배선에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 소스단자를 직접접촉시킴으로써 소스배선상에 종래 필요로 하였던 패시베이션막 등의 절연막을 불필요하게 할 수 있고, 그 절연막에 종래 필요로 하였던 콘택홀도 불필요하게 할 수 있다. 따라서, 절연막의 성막공정을 생략할 수 있음과 아울러 콘택홀의 형성을 위해 필요로 하였던 공정도 불필요하게 되어 공정의 간략화를 꾀할 수 있다.
또, 박막트랜지스터 기판에 있어서, 게이트배선에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 게이트단자를 직접접속시키는 것에 의하여, 또는 드레인전극에 인듐주석아연산화물이나 인듐아연산화물로 이루어진 화소전극을 직접접속시키는 것에 의하여 종래 필요로 하였던 콘택홀도 불필요하게 할 수 있다.
따라서 절연막의 성막공정을 생략할 수 있음과 아울러 콘택홀의 형성을 위해 필요로 하였던 공정도 불필요하게 되어 공정의 간략화를 얻을 수 있다.
전술한 구조에 있어서 소스배선, 게이트배선 또는 드레인전극이 알루미늄, 구리, 몰리브덴, 크롬, 티탄, 탄탈 및 텅스텐 중 어느하나 또는 이들의 합금으로 이루어지는 것이 바람직하다. 이들의 재료를 선택함으로써 인듐아연산화물을 에칭할 때의 에칭액으로 소스배선, 게이트배선 또는 드레인전극을 손상시키지 않도록 하는 것이 가능하게 된다.
또, 앞서 기재한 구조의 소스배선과 게이트배선과 드레인전극을 갖고, 앞서 기재한 소스단자와 게이트단자와 화소전극을 갖는 박막트랜지스터 어레이기판이라면 종래 필요로 하였던 패시배이션막 등의 절연막을 불필요하게 할 수 있고, 그 절연막에 종래 필요로 하였던 콘택홀도 불필요하게 할 수 있다. 따라서, 절연막의 성막공정을 생략할 수 있음과 아울러 콘택홀의 형성을 위해 필요로 하였던 공정도 불필요하게 되어 공정의 간략화를 얻을 수 있다. 보다 구체적으로는 패시베이션막 그 자체를 형성하는 공정과 콘택홀 형성용의 노광공정과 드라이에칭공정과 스트립공정과 세정공정을 생략할 수 있다.
그리고, 이 구조의 박막트랜지스터 어레이기판을 구비한 액정표시장치에서는 종래 필요로 하였던 패시베이션막 등의 절연막을 불필요하게 할 수 있고, 그 절연막에 종래 필요로 하였던 콘택홀도 불필요하게 할 수 있다. 따라서, 절연막의 성막공정을 생략할 수 있음과 아울러 콘택홀의 형성을 위해 필요로 하였던 공정도 불필요하게 되어 공정의 간략화를 얻을 수 있다.

Claims (19)

  1. 소스배선에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 소스단자를 직접접촉시킨 것을 특징으로하는 박막트랜지스터 기판.
  2. 제1항에 있어서,
    상기 소스배선이 알루미늄, 구리, 몰리브덴, 크롬, 티탄, 탄탈 및 텅스텐 중 선택되는 어느 하나 또는 이들의 합금인 것을 특징으로하는 박막트랜지스터 기판.
  3. 게이트배선에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 게이트단자를 직접접촉시킨 것을 특징으로하는 박막트랜지스터 기판.
  4. 제3항에 있어서,
    상기 게이트배선이 알루미늄, 구리, 몰리브덴, 크롬, 티탄, 탄탈 및 텅스텐 중 선택되는 어느 하나 또는 이들의 합금인 것을 특징으로하는 박막트랜지스터 기판.
  5. 복수의 화소전극을 각각 스위칭하는 박막트랜지스터를 이루는 드레인전극에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 화소전극을 직접접촉시킨 것을 특징으로하는 박막트랜지스터 기판.
  6. 제5항에 있어서,
    상기 드레인전극이 알루미늄, 구리, 몰리브덴, 크롬, 티탄, 탄탈 및 텅스텐 중 선택되는 어느 하나 또는 이들의 합금인 것을 특징으로하는 박막트랜지스터 기판.
  7. 적어도 표면이 절연성인 기판상에 복수의 게이트배선과 복수의 소스배선과를 매트릭스상으로 형성하고, 이들 배선에 의하여 둘러싸인 각 영역에 화소전극을 각각 설치함과 아울러, 그 화소전극과 상기 게이트배선 및 상기 소스배선과 접속시켜 각각 상기 화소전극의 스위칭소자로서 박막트랜지스터를 설치하고, 상기 게이트배선의 각각에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 게이트단자를 직접 접속하고, 상기 소스배선의 각각에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 소스단자를 직접 접속하고, 상기 박막트랜지스터를 이루는 드레인전극에 인듐주석아연산화물 또는 인듐아연산화물로 이루어진 화소전극을 직접 접속시킨 것을 특징으로하는 박막트랜지스터 기판.
  8. 제1항에 있어서,
    상기 인듐주석아연산화물이 인듐산화물과 주석산화물과 아연산화물을 포함하는 복합산화물로 이루어지고, 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 1at% 내지 9at%이고, 아연에 대한 주석의 원자수비가 1이상이고, 또, 아연과 인듐과 주석의 합계량에 대한 주석의 원자수비율이 20at%이하임과 아울러 적어도 일부가 결정성을 갖는 것을 특징으로하는 박막트랜지스터 기판.
  9. 제3항에 있어서,
    상기 인듐주석아연산화물이 인듐산화물과 주석산화물과 아연산화물을 포함하는 복합산화물로 이루어지고, 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 1at% 내지 9at%이고, 아연에 대한 주석의 원자수비가 1이상이고, 또, 아연과 인듐과 주석의 합계량에 대한 주석의 원자수비율이 20at%이하임과 아울러 적어도 일부가 결정성을 갖는 것을 특징으로하는 박막트랜지스터 기판.
  10. 제5항에 있어서,
    상기 인듐주석아연산화물이 인듐산화물과 주석산화물과 아연산화물을 포함하는 복합산화물로 이루어지고, 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 1at% 내지 9at%이고, 아연에 대한 주석의 원자수비가 1이상이고, 또, 아연과 인듐과 주석의 합계량에 대한 주석의 원자수비율이 20at%이하임과 아울러 적어도 일부가 결정성을 갖는 것을 특징으로하는 박막트랜지스터 기판.
  11. 제7항에 있어서,
    상기 인듐주석아연산화물이 인듐산화물과 주석산화물과 아연산화물을 포함하는 복합산화물로 이루어지고, 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 1at% 내지 9at%이고, 아연에 대한 주석의 원자수비가 1이상이고, 또, 아연과 인듐과 주석의 합계량에 대한 주석의 원자수비율이 20at%이하임과 아울러 적어도 일부가 결정성을 갖는 것을 특징으로하는 박막트랜지스터 기판.
  12. 제8항에 있어서,
    상기 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 2at% 내지 7at%이고, 상기 아연과 인듐과 주석의 합계량에 대한 주석의 원자수비율이 5at% 내지 10at%인 것을 특징으로하는 박막트랜지스터 기판.
  13. 제9항에 있어서,
    상기 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 2at% 내지 7at%이고, 상기 아연과 인듐과 주석의 합계량에 대한 주석의 원자수비율이 5at% 내지 10at%인 것을 특징으로하는 박막트랜지스터 기판.
  14. 제10항에 있어서,
    상기 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 2at% 내지 7at%이고, 상기 아연과 인듐과 주석의 합계량에 대한 주석의 원자수비율이 5at% 내지 10at%인 것을 특징으로하는 박막트랜지스터 기판.
  15. 제11항에 있어서,
    상기 아연과 인듐과 주석의 합계량에 대한 아연의 원자수비율이 2at% 내지 7at%이고, 상기 아연과 인듐과 주석의 합계량에 대한 주석의 원자수비율이 5at% 내지 10at%인 것을 특징으로하는 박막트랜지스터 기판.
  16. 액정을 협지하는 한쌍의 기판의 일방의 기판에 청구항1 기재의 박막트랜지스터 기판을 사용한 것을 특징으로하는 액정표시장치.
  17. 액정을 협지하는 한쌍의 기판의 일방의 기판에 청구항3 기재의 박막트랜지스터 기판을 사용한 것을 특징으로하는 액정표시장치.
  18. 액정을 협지하는 한쌍의 기판의 일방의 기판에 청구항5 기재의 박막트랜지스터 기판을 사용한 것을 특징으로하는 액정표시장치.
  19. 액정을 협지하는 한쌍의 기판의 일방의 기판에 청구항7 기재의 박막트랜지스터 기판을 사용한 것을 특징으로하는 액정표시장치.
KR1020000011574A 1999-03-16 2000-03-08 박막트랜지스터 기판 및 액정표시장치 KR100357218B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7103799 1999-03-16
JP11-71037 1999-03-16
JP2000013500A JP2000330134A (ja) 1999-03-16 2000-01-21 薄膜トランジスタ基板および液晶表示装置
JP2000-13500 2000-01-21

Publications (2)

Publication Number Publication Date
KR20000076790A true KR20000076790A (ko) 2000-12-26
KR100357218B1 KR100357218B1 (ko) 2002-11-18

Family

ID=26412161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011574A KR100357218B1 (ko) 1999-03-16 2000-03-08 박막트랜지스터 기판 및 액정표시장치

Country Status (3)

Country Link
US (2) US6649936B1 (ko)
JP (1) JP2000330134A (ko)
KR (1) KR100357218B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303987B2 (en) 2001-04-26 2007-12-04 Samsung Electronics Co., Ltd. Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
KR20110077899A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 표시 장치

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
JP2002296609A (ja) 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
JP4087620B2 (ja) * 2002-03-01 2008-05-21 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4237442B2 (ja) 2002-03-01 2009-03-11 株式会社半導体エネルギー研究所 半透過型液晶表示装置
US7190008B2 (en) 2002-04-24 2007-03-13 E Ink Corporation Electro-optic displays, and components for use therein
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP2007511786A (ja) * 2003-10-27 2007-05-10 イー インク コーポレイション 電気光学ディスプレイ
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006210033A (ja) * 2005-01-26 2006-08-10 Idemitsu Kosan Co Ltd Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法。
WO2006075483A1 (ja) * 2005-01-12 2006-07-20 Idemitsu Kosan Co., Ltd. ＴＦＴ基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法、及び、酸化物透明導電膜材料
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006330021A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 液晶表示装置
CN101253578A (zh) * 2005-09-02 2008-08-27 出光兴产株式会社 导电性组成物膜、电子注入电极及有机电致发光元件
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
CN101283444B (zh) * 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
JP5000131B2 (ja) * 2005-12-26 2012-08-15 出光興産株式会社 透明電極膜及び電子機器
KR20070109532A (ko) * 2006-05-11 2007-11-15 삼성전자주식회사 백라이트와 백라이트 구동 방법 및 이를 포함한액정표시장치
JP5000937B2 (ja) 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
TWI316297B (en) * 2006-11-10 2009-10-21 Innolux Display Corp Thin film transistor substrate
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101300971B1 (ko) * 2008-01-24 2013-08-27 동우 화인켐 주식회사 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR102159147B1 (ko) * 2009-03-12 2020-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
JP2011203762A (ja) * 2011-07-14 2011-10-13 Nlt Technologies Ltd 液晶表示装置及びその製造方法
JP5581416B2 (ja) * 2013-04-03 2014-08-27 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP6384490B2 (ja) * 2014-01-07 2018-09-05 三菱瓦斯化学株式会社 亜鉛とスズを含む酸化物のエッチング液およびエッチング方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JPH0695150A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 薄膜トランジスタ基板及び液晶表示装置及びその製造方法
DE69328197T2 (de) * 1992-12-15 2000-08-17 Idemitsu Kosan Co Transparente, leitende schicht, transparentes, leitendes basismaterial und leitendes material
JPH06265938A (ja) * 1993-03-17 1994-09-22 Toshiba Corp 画像表示装置およびその製造方法
JPH075490A (ja) * 1993-06-16 1995-01-10 Seiko Epson Corp 液晶表示装置およびその製造方法
KR950012761A (ko) * 1993-10-23 1995-05-16 이헌조 박막트랜지스터 제조방법
EP0697593A1 (en) * 1994-08-17 1996-02-21 Bacharach, Inc. Low power catalytic combustible gas detector
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JPH08334747A (ja) * 1995-06-06 1996-12-17 Fujitsu Ltd 液晶表示装置及びその製造方法
KR0151300B1 (ko) * 1995-07-11 1998-10-15 구자홍 액정표시장치의 패드구조 및 그 제조방법
JP3007025B2 (ja) * 1995-08-25 2000-02-07 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100193348B1 (ko) * 1996-02-12 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법
JP2937255B2 (ja) * 1997-05-02 1999-08-23 日本電気株式会社 透明導電膜のパターニング方法
US6295109B1 (en) * 1997-12-26 2001-09-25 Sharp Kabushiki Kaisha LCD with plurality of pixels having reflective and transmissive regions
US6259490B1 (en) * 1998-08-18 2001-07-10 International Business Machines Corporation Liquid crystal display device
JP2000067657A (ja) * 1998-08-26 2000-03-03 Internatl Business Mach Corp <Ibm> 赤外線透過に優れた透明導電膜及びその製造方法
JP3955156B2 (ja) * 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303987B2 (en) 2001-04-26 2007-12-04 Samsung Electronics Co., Ltd. Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
KR20110077899A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 표시 장치

Also Published As

Publication number Publication date
JP2000330134A (ja) 2000-11-30
US20030164498A1 (en) 2003-09-04
US6649936B1 (en) 2003-11-18
KR100357218B1 (ko) 2002-11-18
US6852998B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
KR100357218B1 (ko) 박막트랜지스터 기판 및 액정표시장치
US6533965B1 (en) Transparent electrically conductive oxide film for an electronic apparatus and related method
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9954006B2 (en) Thin film transistor array substrate and method of manufacturing the same
US7808108B2 (en) Thin film conductor and method of fabrication
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
US20090011261A1 (en) Method for manufacturing display apparatus
KR101340514B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20080224093A1 (en) Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant
JP2007053363A5 (ko)
WO2014034617A1 (ja) 回路基板及び表示装置
KR101579453B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
CN110246900A (zh) 半导体装置及其制造方法
CN109661729A (zh) 有源矩阵基板及其制造方法
JP4709816B2 (ja) 薄膜トランジスタ基板の製造方法
JP4224661B2 (ja) 銅配線基板及びその製造方法並びに液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 17