KR20000062549A - 저전압 전원에 대응한 승압 회로 - Google Patents

저전압 전원에 대응한 승압 회로 Download PDF

Info

Publication number
KR20000062549A
KR20000062549A KR1020000006946A KR20000006946A KR20000062549A KR 20000062549 A KR20000062549 A KR 20000062549A KR 1020000006946 A KR1020000006946 A KR 1020000006946A KR 20000006946 A KR20000006946 A KR 20000006946A KR 20000062549 A KR20000062549 A KR 20000062549A
Authority
KR
South Korea
Prior art keywords
circuit
clock
charging
boosting
power supply
Prior art date
Application number
KR1020000006946A
Other languages
English (en)
Other versions
KR100321558B1 (ko
Inventor
와따나베도시오
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000062549A publication Critical patent/KR20000062549A/ko
Application granted granted Critical
Publication of KR100321558B1 publication Critical patent/KR100321558B1/ko

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전원 투입시에, 제어 회로가 저전압 입력 전원에 의해 동작할 수 있도록 전원을 공급할 수 있는 승압 회로가 제공된다.
차지 펌프 회로(charge pump circuit)는, 입력 전원(VDD)선(20)과 접지 사이에 제공된 4개의 캐패시터(C1, C2, C3 및 C4); 캐패시터(C1) 양단에 접속된 충전용 스위치(30 및 32); 캐패시터(C2)의 양단에 접속된 충전용 스위치(34 및 36); 캐패시터(C3)의 양단에 접속된 충전용 스위치(38 및 40); 캐패시터(C4)의 양단에 접속된 충전용 스위치(42 및 44); 승압용 스위치(46, 48, 50, 52 및 54); 및 출력 전압을 유지시키는 캐패시터(C5)를 포함한다. 각 스위치의 온/오프 전환은 제어 회로에 의해 제어된다.

Description

저전압 전원에 대응한 승압 회로{BOOSTER CIRCUIT ASSOCIATED WITH LOW-VOLTAGE POWER SOURCE}
본 발명은 승압 회로에 관한 것으로, 특히 LCD(액정 표시) 제어기 구동기에 이용되는 승압 회로, 및 그 구동 방법에 관한 것이다.
LCD 제어기 구동기는, CPU를 구비한 인터페이스 회로, 표시 제어 회로, 표시 내용을 격납하기 위한 메모리 회로 등으로 구성된 저전압 회로부; 및 전압 발생 회로, LCD 구동 회로 등으로 구성된 고 내압 회로부로 구성된다.
LCD 제어기 구동기는, 셀룰러 폰이나 포켓 비이퍼 등의 배터리로 구동되는 휴대 기기의 LCD 장치에 사용된다. 따라서, LCD 제어기 구동기에는 단일 전원으로 동작할 수 있는 전압 발생 회로가 내장되어 있다. 예를 들면, 종래의 LCD 제어기 구동기는, 외부 용량을 사용하는 차지 펌프 회로를 내장하고, 입력 전원 전압 3V 내지 9V (3배 승압) 또는 12V (4배 승압)의 승압 전압을 발생시켜, LCD 구동 회로의 전원으로서 사용하고 있다.
셀룰러 폰 등의 기기에서는, 리튬 이온 배터리(1.8V) 2개를 직렬로 접속하여 3.6V를 기기에 공급한다. 배터리 전압이 동작 시간이 경과됨에 따라 저하하지만, LCD 제어기 구동기의 전원 전압의 감소가 LCD 표시에 영향을 주기 때문에, LCD 제어기 구동기에는 전압 감소에 의한 영향을 받지 않도록, 정전압 회로(레귤레이터 회로)를 통해 3V의 전압을 공급한다. 정전압 회로의 정확도가 ±10%라면, LCD 제어기 구동기는 2.7V 내지 3.3V 범위의 전압으로 동작해야 한다.
시장의 요구로서 배터리의 장시간 동작이 필요하게 되었고, 이로 인해, 저전력 소모 및 저전압화가 진보하게 되었다. 예를 들면, 1.2V의 배터리 2개를 이용해서 2.4V로 전압을 감소시킴으로써 실질적으로 배터리 동작 시간을 연장시키는 경향이 있다. 한편, LCD의 구동 전압은, LCD 패널의 특성에 의존하고, 배터리 전압에 관계없이 6 내지 11V가 필요하다.
이러한 요구에 대하여, 저전압 회로부가, 미세화와 함께 임계 전압이 낮아지고, 저전압으로 동작할 수 있다고 해도, LCD를 구동하는 전압은 통상 6V 내지 11V의 전압이 필요하고 고 내압 회로부를 구성하는 고 내압 트랜지스터에 대하여, 14 내지 15V의 내압이 확보되어야 하므로, 고 내압 트랜지스터의 미세화와 함께 임계 전압의 저전압화가 곤란하다.
따라서, 배터리의 저전압화에 대응한 승압 회로가 필요하다. 승압 회로는, 차지 펌프 회로와, 차지 펌프 회로를 형성하는 MOS 트랜지스터의 게이트에 공급되는 클럭을 발생하여, 충전 펌프 회로의 동작을 제어하는 제어 회로로 구성된다. 이러한 승압 회로는 고 내압 회로부에 제공되고, 승압 회로의 제어 회로를 동작시키기 위해 전원 공급이 필요하다. 제어 회로는, 차지 펌프 회로가 생성한 고전압을 전원 전압으로서 동작하지만, 전원 투입시에 제어 회로로의 전원 전압 공급 수단이 없다. 따라서, 이 상태에서는, 제어 회로가 정상적으로 동작하지 않고, 차지 펌프 회로로 클럭을 공급할 수 없어서 승압 회로가 활성화될 수 없다. 이에 대한 대책으로서, 종래의 기술에서는, 제어 회로로의 전원 전압 공급 수단으로서, 입력 전원 (VDD) 선으로부터, 차지 펌프 회로의 다이오드를 통해 고압 전원(VLCD)선에 전압을 공급하여, 이 전압을 전원으로서 제어 회로에 공급한다.
승압 회로의 전원 투입시(초기 동작시), 입력 전원(VDD)선으로부터, 다이오드를 통해 고압 전원(VLCD)선으로 전압이 공급되고, 제어 회로의 전원이 되는 종래 기술의 부스터 회로에서는, 고압 전원(VLCD) 선은 입력 전압(VDD)보다 다이오드의 순방향 전압(VF)만큼 낮은 전압(VDD-VF)을 수신한다. 그러나, 이 방법으로는, 배터리 전압의 감소에 의해 입력 전원 전압이 저하하는 경우, 제어 회로를 동작시키기에 충분한 고압 전원을 공급할 수 없다.
종래의 승압 회로는, VDD가 3V인 경우, 초기 동작시의 VLCD가 2.3V(VDD-VF=3V-0.7V)라고 해도, 고 내압 트랜지스터의 임계 전압이 약 0.7 내지 1V이어서, 동작이 2.3V로 만족스럽게 이루어질 수 있다. 그러나, VDD=2V (전원 정확도가 ±10%인 경우, 1.8 내지 2.2V)일 때에, 입력 전원 전압이 낮아지면, VLCD는 1.3V가 되어, 고 내압 트랜지스터를 정상적으로 동작시킬 수 없다. 따라서, 제어 회로의 인버터 등을 구성하는 고 내압 트랜지스터가 동작할 수 없고, 발진 회로에 의해 발생된 클럭이 차지 펌프 회로의 MOS 트랜지스터의 게이트에 전달될 수 없다.
상술한 바와 같이, 종래 기술의 승압 회로에서는, 입력 전원 전압(VDD)이 저하한 경우에는, 제어 회로에 필요한 고압 전원을 공급할 수 없기 때문에, 승압 회로가 활성화될 수 없다.
따라서, 본 발명의 목적은 전원 투입시에, 제어 회로에 전원을 공급할 수 있고, 저전압 입력 전원으로 동작할 수 있는 승압 회로를 제공하는 것이다.
또한, 본 발명의 다른 목적은 승압 회로의 전원을 투입했을 때, 동작을 용이하게 하도록, 제어 회로에 2종류의 서로 다른 전압 레벨의 클럭을 제공함으로서 차지 펌프 회로를 동작시키는 것이다.
본 발명에 따르면, 복수의 캐패시터를 입력 전원으로 충전하고, 충전된 상기 복수의 캐패시터를 연결하여 승압시켜서 고압 전원을 제공하는 차지 펌프 회로; 및 차지 펌프 회로의 충전 및 승압을 행하기 위한 충전용 및 승압용 스위치로의 클럭인, 상기 고압 전원의 전압 레벨의 제1 클럭을 제어하는 제어 회로를 포함하는 승압 회로에 있어서, 상기 차지 펌프 회로는 상기 승압 회로의 초기 동작시에, 초단의 상기 캐패시터를 충전하고 승압하는 회로를 포함하고, 이 회로는 상기 입력 전원의 전압 레벨의 제2 클럭으로 동작하는 승압 회로가 제공된다.
제어 회로는, 복수의 캐패시터; 입력 전원으로 상기 복수의 캐패시터를 충전하고, 충전된 상기 복수의 캐패시터를 직렬로 연결하여 전압을 고압 전원으로 승압시키는 충전 및 승압용 제1 스위치군; 입력 전원으로 상기 복수의 캐패시터중에 초단의 캐패시터를 충전하고 승압시키는 상기 제1 스위치군의 제1 스위치들에 병렬로 접속된 충전 및 승압용 제2 스위치; 상기 초단의 캐패시터의 일단과 상기 고압 전원선 사이에 제공된 다이오드; 및 제1 스위치군의 개폐를 제어하는 클럭이고 고압 전원선과 동일한 전압 레벨을 갖는 제1 클럭 및 제2 스위치의 개폐를 제어하는 클럭이고 승압 초기 동작 동안 입력 전원과 동일한 전압 레벨을 갖는 충전 및 승압용 제2 클럭을 포함한다.
또한, 제어 회로는, 상기 입력 전원과 동일한 전압 레벨을 갖는 2상 클럭을 발생하는 발진 회로; 상기 2상 클럭을 레벨 변환하여 충전 및 승압용의 상기 제1 클럭을 형성하는 레벨 쉬프터; 충전용의 상기 제1 클럭을 전파하는 제1 인버터 행; 승압용의 상기 제1 클럭을 전파하는 제2 인버터 행; 충전용의 제2 클럭으로서 상기 2상 클럭중 하나를 전파하는 제3 인버터 행; 및 승압용의 제2 클럭으로서 2상 클럭중 다른 하나를 전파하는 제4 인버터 행을 포함하고, 상기 제1 및 제2 인버터 행은 전원으로서 고압 전원을 이용한다.
고압 전원의 전압 레벨이 동작하는 데에 불충분하면, 제1 및 제2 인버터 행은 레벨 쉬프터로부터 제2 클럭을 "L"또는 "H"로 고정시킨다.
초단의 캐패시터의 입력 전원선에 접속된 충전 스위치가 P 채널 MOS 트랜지스터인 경우, 다이오드는 스위치의 기생 다이오드로서 역할을 한다.
본 발명의 상기한 목적, 특징 및 장점 그리고 다른 것들은 첨부된 도면을 참조하여 다음의 설명으로부터 명백해질 것이다.
도 1은 본 발명에 따른 승압 회로를 구성하는 차지 펌프 회로 예의 등가 회로도.
도 2는 도 1의 회로의 구체적 구성을 도시하는 도면.
도 3은 승압 회로를 구성하는 제어 회로 예의 구체적 구성을 도시하는 도면.
도 4는 레벨 쉬프터(level shifter)의 입출력에서의 각각의 클럭의 파형을 도시하는 도면.
도 5는 VLCD의 리딩 에지(leading edge)를 설명하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
20 : 입력 전원선
22 : 고압 전원선
66 : 다이오드
74, 76 : 레벨 쉬프터
C1-Cn : 캐패시터
일반적으로, 차지 펌프 회로는 입력 전원으로 충전되는 캐패시터와, 이 캐패시터를 이용하여 충전되는 캐패시터를 조합하여 서로 연결시킴으로써 소정의 승압 전압을 얻는 회로이다.
입력 전원 단자로 충전된 복수의 캐패시터를 직렬 접속하여 승압하는 차지 펌프 회로를 예로 들어, 본 발명을 설명한다.
도 1은 본 발명에 따른 승압 회로를 구성하는 차지 펌프 회로의 예인 등가 회로도이다. 이 차지 펌프 회로는, 입력 전원 (VDD) 선(20)과 접지 사이에 제공된 4개의 캐패시터(C1, C2, C3 및 C4); 캐피시터(C1)의 양단에 접속된 충전용 스위치(30 및 32); 캐패시터(C2)의 양단에 접속된 충전용 스위치(34, 36); 캐패시터(C3)의 양단에 접속된 충전용 스위치(38 및 40); 캐패시터(C4)의 양단에 접속된 충전용 스위치(42, 44); 승압용 스위치(46, 48, 50, 52 및 54); 및 출력 전압을 홀드시키기 위한 캐패시터(C5)를 포함한다. 이러한 차지 펌프 회로는 5배 승압 (5×VDD)을 실현할 수 있다.
충전용 스위치의 온/오프 전환은 후술하는 제어 회로에 의해 발생된 클럭 ø1에 의해 제어되고 승압용 스위치의 온/오프 전환은 후술하는 제어 회로에 의해 발생되는 클럭 ø2에 의해 제어된다.
상술한 구성은, 종래 기술의 차지 펌프 회로와 동일하다.
상술한 종래 구성 이외에, 본 발명에 따른 승압 회로의 차지 펌프 회로는, 초단의 캐패시터(C1)를 충전하기 위한 스위치(60 및 62); 초단의 캐패시터(C1)를 방전시키기 위한 스위치(64); 및 고압 전원 (VLCD) 선(22)에 캐패시터(C1)의 전압을 공급하기 위한 다이오드(66)를 포함한다.
초기 동작용 스위치(60)는 스위치(30)에 병렬로 접속되고, 초기 동작용 스위치(62)는 스위치(32)에 병렬로 접속되며, 초기 동작용 스위치(64)는 스위치(46)에 병렬로 접속된다.
이러한 구조에 있어서, 스위치는 실제로는 MOS 트랜지스터로 구성된다. 도 2는 도 1에 도시된 회로의 구체적 구성을 도시한다. 구성의 이해를 돕기 위해, 도 2에서 도 1과 동일한 구성 요소에 대해서는 동일한 참조 번호를 부여하였다. 충전용 스위치(30, 32, 34, 36, 38, 40, 42 및 44)는 N 채널 MOS 트랜지스터로 구성되고, 승압용 스위치(46, 48, 50, 52 및 54)는 P 채널 MOS 트랜지스터로 구성된다.
초단 캐패시터(C1)의 초기 동작시의 충전용 스위치(60 및 62)는 각각 P 채널 MOS 트랜지스터 및 N 채널 MOS 트랜지스터로 구성된다. 초단 캐패시터(C1)의 초기 동작시의 방전용 스위치(64)는 P 채널 MOS 트랜지스터로 구성된다. 도 1에 도시된 다이오드(66)로서 P 채널 MOS 트랜지스터(60)의 기생 다이오드가 사용된다. MOS 트랜지스터(60)용 N 채널을 이용한 경우에는, 기생 다이오드는 없고, 따라서 다이오드를 추가로 접속시킨다. 이 다이오드는, 예컨대, 소스와 게이트를 연결한 P 채널 MOS 트랜지스터로 구성될 수 있다.
이러한 구성에 있어서, 입력 전원(VDD) 선(20)과 고압 전원 (VLCD) 선(22)은, 도면에 도시된 바와 같이 접속된다. 후술하는 바와 같이, 고압 전원(VLCD)은, 제어 회로로의 전원으로서 공급된다.
도 3은 승압 회로를 구성하는 제어 회로의 일예의 구체적 구성을 도시하는 도면이다. 제어 회로는, 0 내지 VDD 레벨을 갖는 2상 클럭 ø1L 및 ø2L을 발생시키는 발진기(70 및 72); 0 내지 VDD 레벨을 갖는 ø1L 및 ø2L을 각각 전파시키는 인버터 행(80 및 82); 0 내지 VDD 레벨의 클럭 ø1L 및 ø2L을 0 내지 VLCD 레벨로 변환하여, 클럭 ø1 및 ø2를 발생시키는 레벨 쉬프터(74 및 76); 및 레벨 쉬프터(74)로부터 출력된 0 내지 VLCD 레벨의 클럭 ø1 및 ø2를 각각 전파시키기 위한 인버터 행(84 및 86)을 포함한다.
도 4는 레벨 쉬프터(74 및 76)의 입출력에서의 각각의 클럭의 파형을 도시한다. 클럭 발진기(70 및 72)에서 각각 발생된 클럭ø1L 및 ø2L의 "H"레벨이 서로 중첩하지 않도록 타이밍이 설정된다. 타이밍이 서로 중첩하게 되면, 차지 펌프 회로 내에 관통 전류가 흘러서, 회로가 정상적으로 동작하지 않게 된다.
레벨 쉬프터(74 및 76) 및 인버터 행(84 및 86)의 전원으로는, 차지 펌프 회로에 의해 출력된 고압 전원(VLCD)이 사용된다. 각각의 인버터(84 및 86)는 P 채널 및 N 채널 고 내압 MOS 트랜지스터로 구성되고, P 채널 MOS 트랜지스터의 소스에는 고압 전원 (VLCD)이 제공된다. 따라서, 초기 동작시에, 고압 전원(VLCD) 전압이 낮아지면, 인버터 행이 동작하지 않고, 따라서 클럭 ø1 및 ø2가 전파되지 않는다. 이런 이유로, 차지 펌프 회로가 동작하지 않는 문제가 발생하는 것에 대해서 이미 설명하였다.
한편, 클럭 ø1 및 ø2을 전파하기 위한 인버터 행(80 및 82)의 전원으로서, 입력 전원(VDD)이 사용된다. 인버터를 구성하는 MOS 트랜지스터는 저전압으로 구동되기 때문에, 임계 전압이 낮아질 수 있고, 따라서 입력 배터리의 전압이 어느 정도까지 저하하는 것도 동작에 장애가 되지 않을 수 있다.
상술한 제어 회로에 의해 발생되는 클럭 각각은, 도 2에 도시된 MOS 트랜지스터의 채널형에 따라 극성이 선택되어, MOS 트랜지스터의 베이스에 제공된다. 구체적으로는, 도 2의 초기 동작용 트랜지스터(60)에는, 반전된 클럭 ø1L이, 트랜지스터(62)에는 클럭ø1L이, 그리고, 트랜지스터(64)에는 반전된 클럭 ø2L이 각각 제공된다.
한편, 통상 동작시의 충전용 MOS 트랜지스터(30, 32, 34, 36, 38, 40, 42 및 44)에는 클럭 ø1이 제공되고, 승압용 MOS 트랜지스터(46, 48, 50, 52)에는 반전된 클럭 ø2가 제공된다.
만약, 차지 펌프 회로에 이용되는 MOS 트랜지스터의 채널형이 변경되면, 이에 응답하여 제어 회로의 인버터 행의 원하는 단으로부터 적절한 극성의 클럭이 페치된다.
캐패시터(C1)를 충전하고 승압하는 위한 초기 동작에서는, 통상 동작시에 기능을 하는 모든 MOS 트랜지스터들을 턴 오프시켜야 한다. 이는, 초기 동작용의 트랜지스터(60, 62, 64)를 동작시킬 때, 통상 동작시용의 MOS 트랜지스터가 온되어 있으면, 초기 동작이 정상적으로 동작하지 않을 수 있기 때문이다.
상술한 기능을 확보하기 위해서는, 도 3에 도시된 제어 회로에서는, 게이트-드레인을 접속하고 다이오드로서 역할을 하는 각각의 N 채널 트랜지스터(90) 및 92)가 의 인버터 행(84 및 86)의 초단의 인버터에 제공되어, 전기 전위가 상승하도록 해야 한다. 따라서, 인버터가 충전된 펌프 회로로부터 공급된 불충분한 전원 전압(VLCD)으로 인해 동작하지 않는다고 해도, 인버터 행(84)으로부터의 출력은 "L"레벨로 고정될 수 있고 인버터 행(86)으로부터의 출력은 "H"레벨로 고정될 수 있다.
도 2의 차지 펌프 회로와 도 3의 제어 회로로 구성되는 보 ㄴ실시예의 승압 회로의 동작에 대해 설명한다. 본 실시예에서, 입력 전원 전압(VDD)은 1.8V로 결정된다.
도 5는 VLCD의 리딩 에지를 설명하는 그래프로서, 수직축은 승압 회로의 출력 전압을 나타내고, 수평축은 시간을 나타낸다.
승압 회로의 전원이 투입된 초기 상태에서는, 0 내지 VDD 레벨을 갖는 클럭 ø1L이 충전용 MOS 트랜지스터(60 및 62)를 턴 온하는데 사용되고, 초단의 캐패시터(C1)는 전압이 그 리딩 에지가 VDD가 되도록 충전된다. 캐패시터(C1)의 전압은 P 채널 MOS 트랜지스터(60)의 기생 다이오드를 통해 고압 전원(VLCD) 선(22)에 공급된다. 따라서, 전압 (VLCD)는 (1.8-0.7=1.1V)에 대응하는데, 이는 충전 전압 VDD보다 다이오드의 순방향 전압(VF), 예컨대 0.7V만큼 낮은 전압이다.
초기 동작에서의 다음 타이밍에서는, 충전용 MOS 트랜지스터(60 및 62)가 0 내지 VDD 레벨을 갖는 클럭 ø1L에 의해 턴 오프되고 승압용 MOS 트랜지스터(64)가 0 내지 VDD 레벨을 갖는 클럭 ø21L에 의해 턴 온된다. 캐패시터(C1) 충전용 전압이 입력 전원 (VDD)의 전압에 부가되어 3.6V로 승압되고, 기생 다이오드의 숭방향 전압만큼 전자의 전압을 감소시킴으로써 얻어진 전압(1.8×2-0.7=2.9V)이 고압 전원선(22)에 공급된다. 이 전압은 전원 전압으로써 도 3에 도시된 제어 회로의 인버터 행(84 및 86)에 공급된다.
초기 동작에서 캐패시터(C1)를 충전하고 승압시키기 위한 동작에서는, 통상의 동작을 위한 모든 MOS 트랜지스터가 오프 상태이기 때문에, VLCD의 전압이 2.9로 상승한다. 고 내압 전압 트랜지스터의 임계 전압은 약 0.7 내지 1V이고, 이 전압이 2.9V인 경우에도 동작은 가능하다. 따라서, 제어 회로의 인버터 행(84 및 86)이 레벨 쉬프터(74 및 76)에 의해 발생된 0 내지 VLCD 레벨을 갖는 클럭 ø1 및 ø2를 전파시키도록 동작한다. 클럭 ø1 및 ø2가 차지 펌프 회로에 공급되기 시작하면, 차지 펌프 회로는 통상의 동작을 시작한다. 즉, 충전용 MOS 트랜지스터(30, 32, 36, 38, 40, 42 및 44)는 턴 온되고, 캐패시터(C1, C2, C3 및 C4)가 충전되어 입력 전원 전압 VDD가 되고, 이들 충전용 MOS가 다음 타이밍에서 턴 오프되며, 승압용 MOS 트랜지스터(46, 48, 50, 52 및 54)가 턴 온되어 캐패시터(C1, C2, C3 및 C4)가 직렬로 연결됨으로써, VDD의 5배인 약 9V의 전압을 얻게된다.
본 발명에 따르면, 초단의 캐패시터가 입력 전원 (VDD) 레벨을 갖는 클럭을 이용하여 확실하게 충전되고 승압되기 때문에, 초기 동작시에 승압 회로가 통상적으로 동작할 수 있다.

Claims (12)

  1. 복수의 캐패시터를 입력 전원으로 충전하고, 충전된 상기 복수의 캐패시터를 접속하여 승압시켜서 고압 전원을 제공하는 차지 펌프 회로; 및 상기 고압 전원의 전압 레벨을 갖고, 상기 차지 펌프 회로의 충전 및 승압을 행하기 위한 충전용 및 승압용의 스위치로의 클럭에 대응하는 제1 클럭을 제어하는 제어 회로를 포함하는 승압 회로에 있어서,
    상기 차지 펌프 회로는 상기 승압 회로의 초기 동작시에, 초단의 상기 캐패시터를 충전하고 승압하는 회로를 포함하고, 상기 회로는 상기 입력 전원의 전압 레벨을 갖는 제2 클럭으로 동작하는 것을 특징으로 하는 승압 회로.
  2. 제1항에 있어서, 상기 회로는 상기 초단의 상기 캐패시터의 양단에 각각 접속되고 상기 제2 클럭으로 동작하는 2개의 충전용 스위치; 상기 입력 전원선과 상기 초단의 상기 캐패시터의 일단 사이에 접속되고 상기 제2 클럭으로 동작하는 1개의 승압용 스위치; 및 상기 초단의 상기 캐패시터의 다른 단과 상기 고압 전원선과의 사이에 인접한 다이오드를 포함하는 것을 특징으로 하는 승압 회로.
  3. 제2항에 있어서, 상기 제어 회로는, 상기 입력 전원의 전압 레벨을 갖는 2상 클럭을 발생시키는 발진 회로; 상기 2상 클럭을 각각 레벨 변환하여 충전용 및 승압용의 상기 제1 클럭을 형성하는 레벨 쉬프터; 상기 충전용의 제1 클럭을 전파하는 제1 인버터 행; 상기 승압용의 제1 클럭을 전파하는 제2 인버터 행; 상기 2상 클럭중 하나를 상기 충전용의 제2 클럭으로서 전파하는 제3 인버터 행; 및 상기 2상 클럭중 다른 하나를 상기 승압용의 제2 클럭으로서 전파하는 제4 인버터 행을 포함하고, 상기 제1 및 제2 인버터 행은 상기 고압 전원을 전원으로서 이용하는 것을 특징으로 하는 승압 회로.
  4. 제3항에 있어서, 상기 제1 및 제2 인버터 행은, 상기 고압 전원의 전압 레벨이 부족하여 동작하지 않는 경우에, 상기 레벨 쉬프터로부터의 상기 제2 클럭을 "L"또는 "H"로 고정시키는 것을 특징으로 하는 승압 회로.
  5. 제2항에 있어서, 상기 스위치들은 전부 고 내압 MOS 트랜지스터로 구성되는 것을 특징으로 하는 승압 회로.
  6. 제5항에 있어서, 상기 다이오드는, 상기 초단의 상기 캐패시터의 상기 입력 전원선측에 접속된 충전용 스위치가 P 채널 MOS 트랜지스터인 경우에는, 상기 충전용 스위치의 기생 다이오드인 것을 특징으로 하는 승압 회로.
  7. 복수의 캐패시터를 입력 전원으로 충전하고, 충전된 상기 복수의 캐패시터를 접속하여 승압시켜서 고압 전원을 제공하는 차지 펌프 회로; 및 상기 고압 전원의 전압 레벨을 갖고 상기 차지 펌프 회로의 충전 및 승압을 행하기 위한 충전용 및 승압용 스위치로의 클럭에 대응하는 제1 클럭을 제어하는 제어 회로를 포함하는 승압 회로로서, 상기 차지 펌프 회로는 승압 회로의 초기 동작시에, 상기 초단의 상기 캐패시터를 충전하고 승압하는 회로를 포함하는 승압 회로의 구동 방법에 있어서,
    상기 회로는 전원 투입시의 초기 동작시에는, 상기 입력 전원의 전압 레벨을 갖는 제2 클럭으로 동작하는 것을 특징으로 하는 승압 회로의 구동 방법.
  8. 제7항에 있어서, 상기 회로를 동작시킬 때, 상기 초단의 상기 캐패시터를 충전하고 승압시킨 전압을 다이오드를 통해, 상기 고압 전원에 제공하고, 상기 제어 회로는, 상기 고압 전원을 전원으로서 동작하는 것을 특징으로 하는 승압 회로의 구동 방법.
  9. 승압 회로에 있어서,
    복수의 캐패시터;
    입력 전원으로 상기 복수의 캐패시터를 충전하고, 충전된 상기 복수의 캐패시터를 직렬로 연결하여 고압 전원으로 승압시키는 충전 및 승압용 제1 스위치군;
    상기 입력 전원으로 상기 복수의 캐패시터중에서 초단의 캐패시터를 충전하고 승압시키는 상기 제1 스위치군에서의 상기 제1 스위치에 병렬로 접속된 충전 및 승압용 제2 스위치;
    상기 초단의 상기 캐패시터의 일단과 상기 고압 전원선 사이에 제공된 다이오드; 및
    상기 고압 전원선과 동일한 전압 레벨을 갖고, 상기 제1 스위치군의 개/폐를 제어하는 충전 및 승압용의 제1 클럭 및 승압 초기 동작시의 상기 입력 전원과 동일한 전압 레벨을 갖고, 상기 제2 스위치의 개/폐를 제어하는 충전 및 승압용의 제2 클럭을 제어하는 제어 회로
    를 포함하는 것을 특징으로 하는 승압 회로.
  10. 제9항에 있어서, 상기 제어 회로는, 상기 입력 전원과 동일한 전압 레벨을 갖는 2상 클럭을 발생하는 발진 회로; 상기 2상 클럭을 각각 레벨 변환하여 충전 및 승압용의 상기 제1 클럭을 형성하는 레벨 쉬프터; 상기 충전용의 제1 클럭을 전파하는 제1 인버터 행; 상기 승압용의 제1 클럭을 전파하는 제2 인버터 행; 상기 2상 클럭중 하나를 상기 충전용의 제2 클럭으로서 전파하는 제3 인버터 행; 및 상기 2상 클럭중 다른 하나를 상기 승압용의 제2 클럭으로서 전파하는 제4 인버터 행을 포함하고, 상기 제1 및 제2 인버터 행은 상기 고압 전원을 전원으로서 이용하는 것을 특징으로 하는 승압 회로.
  11. 제10항에 있어서, 상기 제1 및 제2 인버터 행은, 상기 고압 전원의 전압 레벨이 부족하여 동작하지 않는 경우에, 상기 레벨 쉬프터로부터의 상기 제2 클럭을 "L"또는 "H"로 고정시키는 것을 특징으로 하는 승압 회로.
  12. 제9항에 있어서, 초단의 상기 캐패시터의 상기 입력 전원선측에 접속된 상기 충전용 스위치는 P 채널 MOS 트랜지스터이고, 상기 다이오드는 상기 충전용 스위치의 기생 다이오드인 것을 특징으로 하는 승압 회로.
KR1020000006946A 1999-02-15 2000-02-15 저전압 전원에 대응한 승압 회로 KR100321558B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03560299A JP3150127B2 (ja) 1999-02-15 1999-02-15 昇圧回路
JP1999-35602 1999-02-15

Publications (2)

Publication Number Publication Date
KR20000062549A true KR20000062549A (ko) 2000-10-25
KR100321558B1 KR100321558B1 (ko) 2002-01-23

Family

ID=12446382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006946A KR100321558B1 (ko) 1999-02-15 2000-02-15 저전압 전원에 대응한 승압 회로

Country Status (3)

Country Link
US (1) US6278318B1 (ko)
JP (1) JP3150127B2 (ko)
KR (1) KR100321558B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516084B1 (ko) * 2001-09-26 2005-09-22 산요덴키가부시키가이샤 Dc-dc 컨버터의 제어 방법
KR100516083B1 (ko) * 2001-09-26 2005-09-22 산요덴키가부시키가이샤 Dc-dc 컨버터
KR100649828B1 (ko) * 2000-12-12 2006-11-24 주식회사 하이닉스반도체 음전압 발생 장치
KR100863015B1 (ko) * 2007-05-11 2008-10-13 주식회사 하이닉스반도체 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338548B1 (ko) * 1999-07-28 2002-05-27 윤종용 반도체 메모리 장치의 부스팅 회로
KR100377698B1 (ko) * 1999-12-08 2003-03-29 산요 덴키 가부시키가이샤 차지펌프 회로
JP3696125B2 (ja) * 2000-05-24 2005-09-14 株式会社東芝 電位検出回路及び半導体集積回路
TW578378B (en) * 2000-05-30 2004-03-01 Sanyo Electric Co Charge pump and method for controlling the same
JP2003033007A (ja) * 2001-07-09 2003-01-31 Sanyo Electric Co Ltd チャージポンプ回路の制御方法
JP3691421B2 (ja) 2001-09-27 2005-09-07 シャープ株式会社 スイッチドキャパシタ型安定化電源回路
JP4765235B2 (ja) * 2001-09-27 2011-09-07 東芝ライテック株式会社 電源装置
KR100456593B1 (ko) * 2002-04-17 2004-11-09 삼성전자주식회사 저전압 승압 회로
KR100873560B1 (ko) * 2002-07-09 2008-12-12 매그나칩 반도체 유한회사 루프 제어형 직류 승압기
JP2004064937A (ja) 2002-07-31 2004-02-26 Nec Corp チャージポンプ型昇圧回路
KR100518545B1 (ko) * 2002-12-10 2005-10-04 삼성전자주식회사 고전압 스트레스를 감소시킬 수 있는 승압전압 발생회로및 승압전압 발생방법
US6864738B2 (en) * 2003-01-06 2005-03-08 Texas Instruments Incorporated CMOS voltage booster circuits
JP3675457B2 (ja) * 2003-06-19 2005-07-27 セイコーエプソン株式会社 昇圧クロック生成回路及び半導体装置
JP2005039936A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 電源装置
WO2005090644A2 (en) * 2004-03-17 2005-09-29 Kennecott Utah Copper Corporation Wireless electrolytic cell monitoring powered by ultra low bus voltage
US7470356B2 (en) * 2004-03-17 2008-12-30 Kennecott Utah Copper Corporation Wireless monitoring of two or more electrolytic cells using one monitoring device
JP2005348561A (ja) * 2004-06-04 2005-12-15 Renesas Technology Corp チャージポンプ方式電源回路
US20060066389A1 (en) * 2004-09-29 2006-03-30 Wardle Gregory W Variable gain charge pump controller
KR101061855B1 (ko) 2004-10-01 2011-09-02 삼성전자주식회사 구동 전압 생성 회로 및 이를 포함하는 표시 장치
JP3964900B2 (ja) * 2004-11-08 2007-08-22 株式会社東芝 電圧供給回路
US7397299B2 (en) * 2004-12-28 2008-07-08 The Hong Kong University Of Science And Technology N-stage exponential charge pumps, charging stages therefor and methods of operation thereof
TWI298828B (en) * 2005-06-29 2008-07-11 Novatek Microelectronics Corp Charge pump for generating arbitrary voltage level
KR100752656B1 (ko) 2006-02-23 2007-08-29 삼성전자주식회사 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로
US20070284262A1 (en) * 2006-06-09 2007-12-13 Eugene Yanjun You Method of Detecting Shorts and Bad Contacts in an Electrolytic Cell
JP4369462B2 (ja) 2006-11-22 2009-11-18 Okiセミコンダクタ株式会社 チャージポンプ型dc/dcコンバータ
CN101990736A (zh) * 2007-11-21 2011-03-23 代表亚利桑那大学的亚利桑那校董会 自适应增益升压/降压开关电容器直流/直流转换器
US20110317456A1 (en) * 2008-05-01 2011-12-29 Tseng Tang-Kuei Optimum structure for charge pump circuit with bipolar output
US20110199039A1 (en) * 2010-02-17 2011-08-18 Lansberry Geoffrey B Fractional boost system
EP2469693B1 (en) * 2010-12-23 2017-10-18 Nxp B.V. Power management device and method for harvesting discontinuous power source
US20140078801A1 (en) * 2012-09-17 2014-03-20 Chrysler Group Llc Advanced dc voltage adjustment using switched capacitors
US11502619B1 (en) * 2021-07-30 2022-11-15 Texas Instruments Incorporated Hybrid multi-level inverter and charge pump
TWI825709B (zh) * 2022-05-10 2023-12-11 宏碁股份有限公司 可自適應調整儲能電容耐壓之電源供應電路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805210B2 (ja) * 1989-06-09 1998-09-30 日本テキサス・インスツルメンツ株式会社 昇圧回路
FR2696598B1 (fr) * 1992-10-01 1994-11-04 Sgs Thomson Microelectronics Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé.
JP3431774B2 (ja) * 1995-10-31 2003-07-28 ヒュンダイ エレクトロニクス アメリカ 混合電圧システムのための出力ドライバ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649828B1 (ko) * 2000-12-12 2006-11-24 주식회사 하이닉스반도체 음전압 발생 장치
KR100516084B1 (ko) * 2001-09-26 2005-09-22 산요덴키가부시키가이샤 Dc-dc 컨버터의 제어 방법
KR100516083B1 (ko) * 2001-09-26 2005-09-22 산요덴키가부시키가이샤 Dc-dc 컨버터
KR100863015B1 (ko) * 2007-05-11 2008-10-13 주식회사 하이닉스반도체 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치
US8031548B2 (en) 2007-05-11 2011-10-04 Hynix Semiconductor Inc. Voltage stabilization circuit and semiconductor memory apparatus using the same

Also Published As

Publication number Publication date
US6278318B1 (en) 2001-08-21
JP2000236658A (ja) 2000-08-29
JP3150127B2 (ja) 2001-03-26
KR100321558B1 (ko) 2002-01-23

Similar Documents

Publication Publication Date Title
KR100321558B1 (ko) 저전압 전원에 대응한 승압 회로
US7375722B2 (en) Driving circuit and display device
KR100524985B1 (ko) 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법
KR100860169B1 (ko) 전원회로를 내장한 반도체 집적회로, 액정표시 제어장치 및 휴대용 전자기기
US8718225B2 (en) Shift register
US5793346A (en) Liquid crystal display devices having active screen clearing circuits therein
US7986131B2 (en) Booster power supply circuit and control method therefor and driver IC
JP4040467B2 (ja) プログラマブルチャージポンプ装置
US10957276B2 (en) Power-off discharge circuit and operation method of display panel, and display substrate
JP4689394B2 (ja) 半導体集積回路
US7675239B2 (en) Power management method and device for low-power displays
KR20060051884A (ko) 주사선 구동회로로의 전원공급 방법, 전원회로
US20050190613A1 (en) Voltage boosting circuit and method
KR0150376B1 (ko) 전압 변환 회로
US20060214702A1 (en) High voltage switching circuit of nonvolatile memory device
US20100085111A1 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
US9153191B2 (en) Power management circuit and gate pulse modulation circuit thereof capable of increasing power conversion efficiency
JP3430155B2 (ja) 電源昇圧回路
JP4498073B2 (ja) チャージポンプ回路
EP1041534A1 (en) Semiconductor device with internal power supply circuit, together with liquid crystal device and electronic equipment using the same
KR100490045B1 (ko) 전하펌핑회로를이용한게이트온전압발생기
US20200258465A1 (en) Driving circuit for display panel and high voltage tolerant circuit
CN117614264A (zh) 一种用于桥式驱动的电荷泵电路和升压方法
JPH0865147A (ja) チャージ・ポンプ回路
CN118038788A (en) Display panel and display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061226

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee