KR20000058117A - 반도체 장치용 리드 프레임의 형상 가공 장치 및 형상가공 방법과 반도체 장치용 리드 프레임 - Google Patents

반도체 장치용 리드 프레임의 형상 가공 장치 및 형상가공 방법과 반도체 장치용 리드 프레임 Download PDF

Info

Publication number
KR20000058117A
KR20000058117A KR1020000008115A KR20000008115A KR20000058117A KR 20000058117 A KR20000058117 A KR 20000058117A KR 1020000008115 A KR1020000008115 A KR 1020000008115A KR 20000008115 A KR20000008115 A KR 20000008115A KR 20000058117 A KR20000058117 A KR 20000058117A
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor element
die
press
element mounting
Prior art date
Application number
KR1020000008115A
Other languages
English (en)
Inventor
노부히사이시까와
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20000058117A publication Critical patent/KR20000058117A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치용 리드 프레임을 형상 가공하는 장치 및 방법에 관한 것으로서, 경사부를 통해 상기 리드 프레임의 하부면 상에 단차부를 형성하는 오목부를 갖는 하부 다이와, 상기 하부 다이와 상호 작용하여 상기 리드 프레임의 일부분을 가압하고 상기 리드 프레임의 상부면 상의 경사부를 통해 단차부를 형성하도록 하방으로 이동되는 볼록부를 갖는 상부 다이와, 상기 상부 다이 둘레에 배치되고 반도체 소자 탑재부로부터 외측에서 리드 프레임의 외부를 가압하는 프레스부를 포함하고, 상기 하부 다이는 상기 프레스부의 내측면과 일치하는 외형의 내측면을 갖는 외측부와 상기 외측부에 인접하고 상기 외측부로부터 내측으로 연장하도록 위치한 내측부로 분리되고, 상기 외측부 및 상기 내측부는 상하 방향으로 상대 이동가능하도록 설계되는 장치를 제공한다.

Description

반도체 장치용 리드 프레임의 형상 가공 장치 및 형상 가공 방법과 반도체 장치용 리드 프레임 {APPARATUS AND METHOD FOR SHAPING LEAD FRAME FOR SEMICONDUCTOR DEVICE AND LEAD FRAME FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자가 탑재되는 리드 프레임의 판형 반도체 소자 탑재부가 예를 들어 주위 수평부(surrounding horizontal portion)로부터 가압되도록 IC(집적 회로), LSI(대규모 집접 회로)와 같은 반도체 소자용 리드 프레임 상에 단차부를 제공하도록 이용되는 반도체 장치의 리드 프레임을 형상 가공하는 장치 및 방법과, 반도체 장치용 리드 프레임에 관한 것이다.
일반적으로 구성 재료, 형상 등에서 서로 다른 반도체 장치용 리드 프레임(이하, 리드 프레임)의 다양한 형태가 알려져 있다. 이러한 리드 프레임들 중에서, 도1에 도시된 바와 같은 수지 밀봉형 반도체 장치(10)용 리드 프레임은 잘 알려져 있다.
리드 프레임(12)은 0.1 내지 0.2 mm의 두께를 갖는 전도성 금속 박판(13)으로 형성되고, 그 리드 프레임 상에는 주위 수평부(14)에 비해 더 깊게 들어간 단차부가 형성된다. 리드 프레임(12)은 실리콘계 재료로 형성된 반도체 소자(16)가 탑재되는 판형 반도체 소자 탑재부(18)를 구비하고, 그 반도체 소자(16)는 접착제(20)를 통해 반도체 소자 탑재부(18)에 탑재된다.
반도체 소자(16)로부터 연장된 결합 와이어(22)의 팁 단부들은 리드 프레임(12)의 내부 인출 리드(24)에 전기 접속되고, 각각의 부품들은 도1에 도시된 바와 같은 에폭시 수지 등의 밀봉 수지(26)에 의해 밀봉된다. 리드 프레임(12)의 외부 인출 리드(28)는 외장 도금, 형상 가공 등을 받은 상태에서 밀봉 수지(26)로부터 돌출된다.
전술한 바와 같은 그러한 수지 밀봉형 반도체 장치(10)가 전술한 바와 같이 리드 프레임(12)을 사용하여 제조될 때, 반도체 소자(16)로부터 상류측에 위치한 밀봉 수지(26)의 상부 두께를 반도체 소자 탑재부(18)로부터 하류측에 위치한 밀봉 수지(26)의 하부의 두께와 동일하게 하여야 한다. 그러므로, 반도체 소자(16) 및 반도체 소자 탑재부(18)가 수지 밀봉형 반도체 장치(10)의 높이 방향으로 그 중심에 위치하도록 디프레션량(D)을 설정하도록, 그리고 반도체 소자 탑재부(18)가 그렇게 설정된 디프레션량에 의해 주위 수평부보다 낮아지도록 프레스 가공되어야 한다.
여기서, 전술한 바와 같은 반도체 장치 리드 프레임(12)의 제조 공정은 도2a 내지 도2c를 참조하여 설명된다.
먼저, 도2a에 도시된 바와 같이 판형 전도성 금속 박판에 에칭 및 스탬핑이 이용됨으로써, 도2b에 도시된 바와 같이 리드 프레임(12)과 대체로 유사한 형상이 전도성 금속 박판(13)에 형성된다.
그 후에, 내부 인출 리드(24), 반도체 소자 탑재부(18) 등을 갖는 전도성 금속 박판(13)에 도금이 이루어진다. 그 후에, 도2c에 도시된 바와 같이 상기 도금된 전도성 금속 박판(13)에 프레스 가공이 이루어짐으로써, 반도체 소자 탑재부(18)가 도2c에 도시된 바와 같이 주위 수평부보다 낮아져서, 최종 스탬핑 단계를 남겨둔 상태에서 리드 프레임(12)을 사실상 완성한다.
도3에 도시된 바와 같은 다이 장치(30)는 리드 프레임(12)의 중심부에서 반도체 소자 탑재부(18)를 가압하는 프레스 가공을 위해 사용된다. 즉, 전기 방전 기계 가공등에 의해 하부 다이로 기능하는 다이(31) 상에 오목부(32)가 형성되고, 다이(31)의 전체 본체는 수평 방향으로 연속된 일체형 본체로 설계된다.
절삭 가공등을 이용하여 마무리 처리를 통해 상부 다이로 작용하는 펀치 상에 볼록부(36)가 형성되고, 펀치(34)의 길이는 수평 방향으로 다이보다 더 작게 설정된다. 또한, 펀치(34)의 중심에는 공동(34a)이 형성되고, 전도성 금속 박판(13)을 형상 가공을 통해 프레스하기 위한 스톱퍼(38)는 펀치(34) 둘레에 제공되고 펀치(34)와는 독립적으로 상하방 이동 가능하다.
다이 장치(30)를 이용하여 리드 프레임(12)의 반도체 소자 탑재부(18)를 가압하는 프레스 가공 공정은 도4a 내지 도4c를 참조하여 설명된다. 즉, 도4a에 도시된 바와 같이, 전도성 금속 박판(13)은 다이(31) 상에 배치되어 탑재된다.
그 다음에, 도4b에 도시된 바와 같이, 스톱퍼(38)는 전도성 금속 박판(13)을 가압 및 고정하도록 하방으로 이동된다. 마지막으로, 도4c에 도시된 바와 같이, 펀치(34)가 하방으로 이동되어 펀치(34)의 볼록부(36)와 다이(31)의 오목부(32) 사이에 개재되고, 그 개재된 부분을 가압하여 적절히 크러시함으로써(깨뜨림으로써) 가공을 완료한다.
그러나, 리드 프레임(12)의 반도체 소자 탑재부(18)를 가압하는 종래의 형상 가공 방법은 그 가공 단계가 완료된 후에 도1에서 디프레션량(D)을 조정하기가 상당히 어려운 문제점이 있다.
즉, 펀치(34)의 볼록부(36)의 돌출량과 다이(31)의 오목부(32)의 리세스량이 디프레션량(D)과 일치하거나 또는 약간 다른 상태하에서 펀치(34) 및 다이(31)이 제조되는 경우에도, 프레스 가공 단계가 완료된 후에 리드 프레임(12)의 디프레션량(D)은 예상된 치수값과 반드시 일치되어야 하는 것은 아니다. 이러한 것은 디프레션량(D)이 리드 프레임(12)의 재료, 두께 및 형상과 같은 다양한 요인들에 의해 영향을 받기 때문이다.
그러므로, 리드 프레임(12)의 실제 디프레션량(D)이 예상값보다 더 큰 경우에, 펀치(34)의 가압력이 디프레션량(D)을 더 작은 값으로 조정하기 위해 감소되면, 리드 프레임(12)의 디프레션량(D)은 과도하게 감소됨으로써 형상 가공 단계가 불충분하게 수행되거나 디프레션량(D)이 크게 분산된다.
반면, 리드 프레임(12)의 실제 디프레션량(D)이 예상값보다 더 적은 경우, 펀치(34)의 가압력이 디프레션량(D)을 더 큰 값으로 조정하기 위해 증가되면, 전도성 금속 박판(13)은 과도하게 가압됨으로써 가압된 부분이 크러시되므로 리드 프레임의 기계적 강도가 불충분하거나 디프레션량(D)이 크게 분산된다.
이러한 문제점들을 완전하게 해결하기 위해, 펀치(34) 및 다이(31)이 볼록부(36)의 돌출량과 오목부(32)의 리세스량을 약간 변경시키면서 펀치(34) 및 다이(31)이 다시 제조되어야 함으로써, 결과적으로 제조 시간과 제조 비용을 현저히 증가시킨다. 또한, 전술한 방식으로 이용될 때에도, 예상된 결과가 반드시 얻어질 수 있는 것은 아니다.
따라서, 본 발명은 전술한 문제점을 해결하고, 본 발명의 목적은 반도체 소자 탑재부의 디프레션량의 조정 범위를 넓힐 수 있고 디프레션량이 예상값과 같아지도록 용이하게 조정함으로써 불충분한 형상 가공 및 불충분한 강도를 초래하지 않는 반도체 장치용 리드 프레임의 형상 가공 장치 및 형상 가공 방법을 제공하는 것이다.
도1은 수지 밀봉형 반도체 장치를 도시하는 측단면도.
도2a 내지 도2c는 전도성 금속 박판의 가공 단계를 도시하는 사시도.
도3은 종래의 다이 장치를 도시하는 단면도.
도4a 내지 도4c는 다이 장치의 조작 상태를 도시하는 단면도.
도5는 본 발명의 제1 실시예에 따른 다이 장치를 도시하는 단면도.
도6은 도2b의 전도성 금속 박판을 도시하는 부분 확대 평면도.
도7a 내지 도7c는 다이 장치의 조작 상태를 도시하는 단면도.
도8a 및 도8b는 가압 현수된 리드부의 상태를 도시하는 측면도 및 평면도.
도9a 및 도9b는 가압 현수된 리드부의 상태를 도시하는 측면도 및 평면도.
도10a 및 도10b는 가압 현수된 리드부의 상태를 도시하는 측면도 및 평면도.
도11은 현수된 리드부의 크러시량 대 디프레션량의 분산(변동)도를 도시하는 그래프.
도12는 현수된 리드부의 디프레션량의 측정 평균값과 그 예상값 사이의 관계를 도시하는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 장치
12 : 리드 프레임
13 : 금속 박판
14 : 주위 수평부
16 : 반도체 소자
18 : 반도체 소자 탑재부
30 : 다이 장치
31 : 다이
32 : 오목부
36 : 볼록부
전술한 목적을 달성하기 위해, 본 발명의 제1 태양에 따르면, 반도체 소자가 탑재된 판형 반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 리드 프레임 상에 단차부가 형성된 반도체 장치용 리드 프레임을 형상 가공하는 장치는, 경사부를 통해 상기 리드 프레임의 하부면 상에 단차부를 형성하는 오목부를 갖는 하부 다이와, 상기 하부 다이와 상호 작용하여 상기 리드 프레임의 일부분을 가압하고 상기 리드 프레임의 상부면 상의 경사부를 통해 단차부를 형성하도록 하방으로 이동되는 볼록부를 갖는 상부 다이와, 상기 상부 다이 둘레에 배치되고 반도체 소자 탑재부로부터 외측에서 리드 프레임의 외부를 가압하는 프레스부를 포함하고, 상기 하부 다이는 상기 프레스부의 내측면과 일치하는 외형의 내측면을 갖는 외측부와 상기 외측부에 인접하고 상기 외측부로부터 내측으로 연장하도록 위치한 내측부로 분리되고, 상기 외측부 및 상기 내측부는 상하 방향으로 상대 이동가능하도록 설계된다.
본 발명의 제2 태양에 따르면, 반도체 장치용 리드 프레임을 형상 가공하는 방법에 의하면, 반도체 소자가 탑재된 판형 반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 리드 프레임 상에 단차부가 형성된 반도체 장치용 리드 프레임을 형상 가공하는 장치로서, 경사부를 통해 상기 리드 프레임의 하부면 상에 단차부를 형성하는 오목부를 갖는 하부 다이와, 상기 하부 다이와 상호 작용하여 상기 리드 프레임의 일부분을 가압하고 상기 리드 프레임의 상부면 상의 경사부를 통해 단차부를 형성하도록 하방으로 이동되는 볼록부를 갖는 상부 다이와, 상기 상부 다이 둘레에 배치되고 반도체 소자 탑재부로부터 외측에서 리드 프레임의 외부를 가압하는 프레스부를 포함하고, 상기 하부 다이는 상기 프레스부의 내측면과 일치하는 외형의 내측면을 갖는 외측부와 상기 외측부에 인접하고 상기 외측부로부터 내측으로 연장하도록 위치한 내측부로 분리되고, 상기 외측부 및 상기 내측부는 상방 및 하방으로 상대적으로 이동가능하도록 설계되는 장치를 이용하고, 하부 다이 상에 리드 프레임의 작업편이 탑재되고, 프레스부의 하부면이 반도체 소자 탑재부로부터 외측으로 연장된 리드 프레임의 외측부의 상부면과 접촉되도록 리드 프레임의 외측부를 하방으로 가압하기 위해 프레스부가 하방으로 이동되고, 반도체 소자 탑재부가 가압되어 경사부를 통해 리드 프레임 상에 단차부가 형성되도록 상부 다이가 반도체 소자 탑재부를 하방으로 가압하고, 단차부의 치수를 조정하기 위해 외측부의 높이가 하부 다이의 내측부에 대해 조정된다.
본 발명의 제3 태양에 따르면, 반도체 장치용 리드 프레임은, 반도체 소자가 탑재된 판형 반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 리드 프레임 상에 단차부가 형성된 반도체 장치용 리드 프레임을 형상 가공하는 장치로서, 경사부를 통해 상기 리드 프레임의 하부면 상에 단차부를 형성하는 오목부를 갖는 하부 다이와, 상기 하부 다이와 상호 작용하여 상기 리드 프레임의 일부분을 가압하고 상기 리드 프레임의 상부면 상의 경사부를 통해 단차부를 형성하도록 하방으로 이동되는 볼록부를 갖는 상부 다이와, 상기 상부 다이 둘레에 배치되고 반도체 소자 탑재부로부터 외측에서 리드 프레임의 외부를 가압하는 프레스부를 포함하고, 상기 하부 다이는 상기 프레스부의 내측면과 일치하는 외형의 내측면을 갖는 외측부와, 상기 외측부에 인접하고 상기 외측부로부터 내측으로 연장하여 위치한 내측부로 분리되고, 상기 외측부 및 상기 내측부는 상하 방향으로 상대 이동가능하도록 설계되는 장치를 이용하고, 반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 리드 프레임 상에 단차부를 형성하는 형상 가공을 실시한다.
리드 프레임을 형상 가공하는 전술한 장치 및 방법에 따르면, 리드 프레임의 작업편은 하부 다이에 탑재되고, 프레스부가 하방으로 이동되어 그 하부면이 하방으로 가압되도록 반도체 소자 탑재부로부터 외측으로 연장된 리드 프레임의 외측부의 상부면과 접촉되고, 상부 다이는 반도체 소자 탑재부가 가압되어 경사부를 통해 리드 프레임 상에 단차부를 형성하도록 반도체 소자 탑재부를 가압하고, 외측부의 높이는 하부 다이의 내부에 대해서 조정됨으로써 단차부의 치수가 조정될 수 있다.
또한, 리드 프레임을 형상 가공하는 전술한 장치 및 방법에 따르면, 단차부를 형성하는 형상 가공은 반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 실시됨으로써, 반도체 소자 탑재부의 디프레션량이 예상값과 일치하는 반도체 장치 리드 프레임을 얻을 수 있다.
본 발명에 따른 양호한 실시예들은 첨부된 도면을 참조하여 이하에 상세히 설명된다.
본 발명에 따라 반도체 장치 리드 프레임을 형상 가공하는 장치 및 방법과, 반도체 장치용 리드 프레임은 도5 내지 도12를 참조하여 설명된다.
일반적으로 구성 재료, 형상 등에서 각기 다른 다양한 형태의 반도체 장치용 리드 프레임이 알려져 있다. 이러한 리드 프레임들 중에서, 도1에 도시된 바와 같이 수지 밀봉형 반도체 장치(10)용으로 사용되는 리드 프레임(12)은 잘 알려져 있다.
리드 프레임(12)은 0.1 내지 0.2 mm의 두께를 갖는 전도성 금속 박판(13)으로 형성되고, 리드 프레임 상에는 리드 프레임의 주위 수평부(14)에 비해 보다 더 들어간 단차부가 형성된다. 리드 프레임(12)은 실리콘계 재료로 형성된 반도체 소자(16)가 탑재된 판형 반도체 소자 탑재부(18)를 구비하고, 반도체 소자(16)는 접착제(20)를 이용하여 반도체 소자 탑재부(18) 상에 탑재된다.
반도체 소자(16)로부터 연장된 결합 와이어(22)의 팁 단부들은 리드 프레임(12)의 내부 인출 리드(24)에 전기 접속되고, 각각의 부분들은 도1에 도시된 에폭시 수지와 같은 밀봉 수지(26)에 의해 밀봉된다. 리드 프레임(12)의 외부 인출 리드(28)들은 외장 도금, 형상 가공 등을 거친 상태하에서 밀봉 수지(26)로부터 돌출된다.
전술한 바와 같은 그러한 수지 밀봉형 반도체 장치(10)가 전술한 대로 리드 프레임(12)을 사용하여 제조될 때, 반도체 소자(16)로부터 상부측에 위치한 밀봉 수지(26)의 상부의 두께를 반도체 소자 탑재부(18)로부터 하류측에 위치한 밀봉 수지(26)의 하부의 두께와 동일하게 제조할 것이 요구된다. 따라서, 반도체 소자(16) 및 반도체 소자 탑재부(18)가 수지 밀봉형 반도체 장치(10)의 높이 방향으로 중심에 위치하도록 디프레션량(D)이 설정되고, 반도체 소자 탑재부(18)는 상기 설정된 디프레션량(D)에 의해 주위 수평부보다 낮고 리드 프레임 상에 단차부가 제공되도록 프레스 가공되어야 한다.
여기서, 전술한 바와 같은 반도체 장치 리드 프레임(12)을 제조하는 공정이 도2a 내지 도2c를 참조하여 설명된다.
먼저, 도2b 및 도6에 보다 상세히 도시된 바와 같이 전도성 금속 박판(13) 상에 리드 프레임(12)과 대체로 유사한 형상이 형성되도록, 도2a에 도시된 바와 같이 판형 전도성 금속 박판(13)에 에칭 및 스탬핑이 사용된다.
결과적으로, 내부 인출 리드(24), 반도체 소자 탑재부(18) 등을 갖는 전도성 금속 박판(13)에 도금이 이루어진다. 그리고, 반도체 소자 탑재부(18)가 도2c에 도시된 바와 같이 주위 수평부보다 낮게 되도록 도2c에 도시된 바와 같이 도금된 전도성 금속 박판(13)에 프레스 가공이 적용됨으로써, 최종 스탬핑 단계를 제외하고는 사실상 리드 프레임(12)이 완성된다.
이 실시예에서, 리드 프레임(12)의 중심부에서 반도체 소자 탑재부(18)가 낮아지도록 프레스 가공하기 위해서, 도5에 도시된 바와 같은 다이 장치(40)가 사용된다. 즉, 오목부(32)는 전기 방전 가공 등에 의해 다이(41)(하부 다이) 상에 형성된다. 또한, 절단 가공 등에 의해 후방면이 마무리 가공되고 그 다음에 평활 마무리(랩핑 마무리)이 가공된 볼록부(36)는 펀치(34)(상부 다이) 상에 형성된다. 또한, 공동(34a)은 펀치(34)의 중심부에 형성된다.
형상 가공 단계에서 전도성 금속 박판(13)을 프레싱하는 스톱퍼(38)(프레스부)는 펀치(34)와는 독립적으로 상방 및 하방 이동가능하도록 펀치(34) 둘레에 탑재된다. 또한, 스톱퍼(38)는 내측면(38a)의 수평 방향에서의 위치와 동일한 수평 위치에서 내측면(43a)을 갖는 조정 다이(43)(하부 다이의 일부분)는 다이(41)에 대해 상하방으로 이동가능하도록 다이(41) 둘레에 제공된다.
다이 장치(40)의 다이(41) 및 펀치(34)는 도6의 전도성 금속 박판(13)의 현수된 리드부(13a)의 노치부들이 상부 및 하부측면으로부터 볼록부(36)의 경사부 및 오목부(32)의 경사부에 의해 핀치되도록 프레스 가공됨으로써, 반도체 소자 탑재부(18)가 주위 수평부보다 낮아진다.
전술한 바와 같이 리드 프레임(12)의 반도체 소자 탑재부(18)가 다이 장치(40)를 이용하여 가압되는 프레스 가공 단계는 도7a 내지 도7c를 참조하여 설명된다.
즉, 도7a에 도시된 바와 같이, 전도성 금속 박판(13)은 다이(41) 및 조정 다이(43) 상에 탑재되어 배치된다.
그 결과, 도7b에 도시된 바와 같이, 스톱퍼(38)는 전도성 금속 박판(13)을 가압 고정시키도록 하방으로 이동된다. 최종적으로, 도7c에 도시된 바와 같이, 펀치(34)는 펀치(34)의 볼록부(36) 및 다이(41)의 오목부(32) 사이에서 현수된 리드(13a)의 노치부를 핀치하도록 하방으로 이동되고, 핀치부를 가압하고 적절히 크러시함으로서 그러한 가공 단계가 완료된다.
프레스 가공이 수행된 후에, 그 가공 상태가 좋고 나쁨을 판단하기 위해 가압력에 의해 크러시된 현수된 리드부(13a)들이 관측된다.
예를 들어, 현수된 리드부(13a)의 각각의 만곡부(B)의 크러시량(소성 변형량)이 도8a에 도시된 바와 같이 너무 적어서 각각의 만곡부(B)는 예리하게 만곡되지 않고 도8a에 도시된 바와 같이 큰 반경을 갖는 아치형부를 구비하며 현수된 리드부(13a)는 도8b에 도시된 바와 같이 부분적으로 좁은 폭을 가짐으로써 코너들이 느슨해질 때, 펀치(34)의 가압력은 약해진다. 따라서, 이러한 경우에, 펀치(34)의 하사점(lower dead point)을 더 낮은 값으로 조정하는 것이 필요하다.
또한, 도9b에 도시된 바와 같이 현수된 리드부(13a)가 더 두꺼운 두께를 가질 때, 현수된 리드부(13a)의 만곡부(B)가 도9a에 도시된 바와 같이 예리하게 만곡되더라도, 펀치(34)의 가압력은 과도하게 크고 또한 크러시량도 너무 크므로, 펀치(34)의 하사점을 더 큰 값으로 조정하는 것이 필요하다.
펀치(34)의 하사점을 상향 및 하향 조정함으로써, 도10a에 도시된 바와 같이 만곡부(B)가 예리하게 만곡되고 현수된 리드부(13a)의 폭이 도10b에 도시된 바와 같이 일정하도록 현수된 리드부(13a)는 이상적인 형상으로 설계될 수 있다. 이러한 경우에, 크러시량은 도11에 도시된 바와 같은 적절한 값(P)와 동일하고, 따라서 분산(표준 편차 σ)이 최소값으로 감소된다.
디프레션량(D)은 복수의 리드 프레임(12)들에 대해 측정된다. 그 평균값이 예상값과 같다면, 아무 문제가 없다. 그러나, 평균값이 예상값보다 더 크면, 조정 다이(43)는 조정 다이(43)의 상부면이 다이(41)의 상부면보다 더 낮게 되도록 조정되고, 그 후에 다시 한번 프레스 가공된다.
역으로, 평균값이 예상값보다 더 작을 때, 조정 다이(43)는 그 상부면이 다이(41)의 상부면보다 약간 더 높도록 조정되고, 그 후에 재차 프레스 가공된다. 전술한 대로 조정이 이루어진 후에 프레스 가공함으로써, 평균값(A)은 도12에 도시된 바와 같이 예상값(W)과 일치될 수 있다.
그러므로, 반도체 소자 탑재부(18)의 디프레션량(D)의 조정 범위는 종래 기술에 비해 보다 더 확대될 수 있고, 불충분한 성형 및 기계적 강도를 초래하지 않고 디프레션량(D)이 예상값과 일치함으로써 그 조정이 용이하게 이루어질 수 있다. 따라서, 펀치(34) 및 다이(41)를 다시 제조하지 않아도 된다. 이로써 다이 장치(40)의 펀치(34) 및 다이(41)를 용이하게 설계 및 제조한다.
또한, 펀치(34)의 볼록부(36)의 표면이 평활 마무리 가공되므로, 전도성 금속 박판(13) 등의 도금이 벗겨지거나 볼록부(36)의 표면에 부착 또는 퇴적되는 것을 방지할 수 있으므로, 리드 프레임(12)의 디프레션량(D)이 도금 등의 퇴적으로 인해 크게 분산(변동)되는 것이 방지될 수 있다.
전술한 바와 같이, 본 발명의 실시예들이 상세히 설명되었다. 그러나, 본 발명은 그러한 실시예들로 제한되는 것은 아니며, 본 발명의 기술적 사상에 기초하여 다양한 변형예들이 이루어질 수 있다.
전술한 대로, 본 발명의 반도체 장치용 리드 프레임을 형상 가공하는 장치 및 방법에 따르면, 반도체 소자 탑재부의 디프레션량의 조정 범위가 확대될 수 있고, 불충분한 형상 가공 및 기계적 강도를 초래하지 않고 디프레션량이 예상값과 용이하게 일치되도록 디프레션량이 조정될 수 있다.
또한, 본 발명의 반도체 장치용 리드 프레임을 형상 가공하는 장치 및 방법에 따르면, 반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 단차부를 형성하는 형상 가공이 실시될 수 있으므로, 디프레션량이 예상값과 일치하는 반도체 장치용 리드 프레임이 얻어질 수 있다.

Claims (4)

  1. 반도체 소자가 탑재된 판형 반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 리드 프레임 상에 단차부가 형성된 반도체 장치용 리드 프레임을 형상 가공하는 장치에 있어서,
    경사부를 통해 상기 리드 프레임의 하부면 상에 단차부를 형성하는 오목부를 갖는 하부 다이와,
    상기 하부 다이와 상호 작용하여 상기 리드 프레임의 일부분을 가압하고 상기 리드 프레임의 상부면 상의 경사부를 통해 단차부를 형성하도록 하방으로 이동되는 볼록부를 갖는 상부 다이와,
    상기 상부 다이 둘레에 배치되고 반도체 소자 탑재부로부터 외측에서 리드 프레임의 외부를 가압하는 프레스부를 포함하고;
    상기 하부 다이는 상기 프레스부의 내측면과 일치하는 외형의 내측면을 갖는 외측부와, 상기 외측부에 인접하고 상기 외측부로부터 내측으로 연장하도록 위치한 내측부로 분리되고,
    상기 외측부 및 상기 내측부는 상하 방향으로 상대 이동가능하도록 설계되는
    것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 상부 다이의 상기 볼록부 및 상기 하부 다이의 상기 오목부의 적어도 하나의 경사부의 표면은 평활 마무리 가공된 것을 특징으로 하는 장치.
  3. 반도체 장치용 리드 프레임을 형상 가공하는 방법에 있어서,
    반도체 소자가 탑재된 판형 반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 리드 프레임 상에 단차부가 형성된 반도체 장치용 리드 프레임을 형상 가공하는 장치로서, 경사부를 통해 상기 리드 프레임의 하부면 상에 단차부를 형성하는 오목부를 갖는 하부 다이와, 상기 하부 다이와 상호 작용하여 상기 리드 프레임의 일부분을 가압하고 상기 리드 프레임의 상부면 상의 경사부를 통해 단차부를 형성하도록 하방으로 이동되는 볼록부를 갖는 상부 다이와, 상기 상부 다이 둘레에 배치되고 반도체 소자 탑재부로부터 외측에서 리드 프레임의 외부를 가압하는 프레스부를 포함하고, 상기 하부 다이는 상기 프레스부의 내측면과 일치하는 외형의 내측면을 갖는 외측부와, 상기 외측부에 인접하고 상기 외측부로부터 내측으로 연장하도록 위치된 내측부로 분리되고, 상기 외측부 및 상기 내측부는 상하 방향으로 상대 이동가능하도록 설계되는 장치를 이용하고,
    하부 다이 상에 리드 프레임의 작업편이 탑재되고,
    프레스부의 하부면이 반도체 소자 탑재부로부터 외측으로 연장된 리드 프레임의 외측부의 상부면과 접촉되도록 리드 프레임의 외측부를 하방으로 가압하기 위해 프레스부가 하방으로 이동되고,
    반도체 소자 탑재부가 가압되어 경사부를 통해 리드 프레임 상에 단차부가 형성되도록 상부 다이가 반도체 소자 탑재부를 하방으로 가압하고,
    단차부의 치수를 조정하기 위해 외측부의 높이가 하부 다이의 내측부에 대해 조정되는
    것을 특징으로 하는 방법.
  4. 반도체 장치용 리드 프레임에 있어서,
    반도체 소자가 탑재된 판형 반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 리드 프레임 상에 단차부가 형성된 반도체 장치용 리드 프레임을 형상 가공하는 장치로서, 경사부를 통해 상기 리드 프레임의 하부면 상에 단차부를 형성하는 오목부를 갖는 하부 다이와, 상기 하부 다이와 상호 작용하여 상기 리드 프레임의 일부분을 가압하고 상기 리드 프레임의 상부면 상의 경사부를 통해 단차부를 형성하도록 하방으로 이동되는 볼록부를 갖는 상부 다이와, 상기 상부 다이 둘레에 배치되고 반도체 소자 탑재부로부터 외측에서 리드 프레임의 외부를 가압하는 프레스부를 포함하고, 상기 하부 다이는 상기 프레스부의 내측면과 일치하는 외형의 내측면을 갖는 외측부와, 상기 외측부에 인접하고 상기 외측부로부터 내측으로 연장하여 위치한 내측부로 분리되고, 상기 외측부 및 상기 내측부는 상하 방향으로 상대적으로 이동가능하도록 설계되는 장치를 이용하고,
    반도체 소자 탑재부가 주위 수평부보다 낮게 되도록 리드 프레임 상에 단차부를 형성하는 형상 가공을 받게 되는
    것을 특징으로 하는 리드 프레임.
KR1020000008115A 1999-02-22 2000-02-21 반도체 장치용 리드 프레임의 형상 가공 장치 및 형상가공 방법과 반도체 장치용 리드 프레임 KR20000058117A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-043253 1999-02-22
JP11043253A JP2000243889A (ja) 1999-02-22 1999-02-22 半導体装置用リードフレームの形状加工装置及び形状加工方法並びに半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
KR20000058117A true KR20000058117A (ko) 2000-09-25

Family

ID=12658716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008115A KR20000058117A (ko) 1999-02-22 2000-02-21 반도체 장치용 리드 프레임의 형상 가공 장치 및 형상가공 방법과 반도체 장치용 리드 프레임

Country Status (3)

Country Link
US (1) US6402009B1 (ko)
JP (1) JP2000243889A (ko)
KR (1) KR20000058117A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309274B2 (en) 2017-11-10 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7146713B1 (en) * 2000-08-16 2006-12-12 Cheung Woh Metal Works (Pte) Ltd. Method of manufacturing a base plate
DE60217059T2 (de) * 2002-02-18 2007-06-21 Stmicroelectronics S.R.L., Agrate Brianza Montagekonstruktion für eine elektronische integrierte Leistungsschaltung, die auf einem Halbleiterchip gebildet ist, sowie ein entsprechendes Herstellungsverfahren
US7546669B1 (en) * 2004-06-08 2009-06-16 Cheung Woh Technologies Ltd. Progressive and transfer die stamping
WO2006040987A1 (ja) * 2004-10-08 2006-04-20 Yamaha Corporation 物理量センサの製造方法
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5086229B2 (ja) * 2008-11-28 2012-11-28 新光電気工業株式会社 半導体装置の製造方法
JP5562780B2 (ja) * 2010-09-21 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置
US9481932B2 (en) 2012-04-26 2016-11-01 Cheung Woh Technologies Ltd. Method and apparatus for progressively forging a hard disk drive base plate
CN105448308B (zh) 2014-08-27 2019-04-09 祥和科技有限公司 用于形成具有延长高度的硬盘驱动器基板的方法和装置
JP6621681B2 (ja) * 2016-02-17 2019-12-18 株式会社三井ハイテック リードフレーム及びその製造方法、並びに半導体パッケージ
DE102016125521B4 (de) * 2016-12-22 2020-10-15 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650232A (en) * 1970-09-08 1972-03-21 Amp Inc Method and apparatus for manufacturing lead frames
US4099660A (en) * 1975-10-31 1978-07-11 National Semiconductor Corporation Apparatus for and method of shaping interconnect leads
US5458158A (en) * 1993-03-30 1995-10-17 Toyo Communication Equipment Co., Ltd. Lead cutting apparatus and an anticorrosive coat structure of lead
JPH098195A (ja) * 1995-06-16 1997-01-10 Hitachi Cable Ltd リードフレームのダウンセット加工方法および装置
US6277225B1 (en) * 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
JPH11260991A (ja) * 1998-03-13 1999-09-24 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309274B2 (en) 2017-11-10 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Also Published As

Publication number Publication date
JP2000243889A (ja) 2000-09-08
US6402009B1 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
KR20000058117A (ko) 반도체 장치용 리드 프레임의 형상 가공 장치 및 형상가공 방법과 반도체 장치용 리드 프레임
WO2004073031A3 (en) Alternative flip chip in leaded molded package design and method for manufacture
JP2951308B1 (ja) リードフレームの製造方法
JPH07273270A (ja) リードフレーム及びその製造方法及びそれを用いた半導体装置
JP2957335B2 (ja) リードフレームの製造方法
US20030034555A1 (en) Mold
JPH04251618A (ja) 微細プレス加工用金型
KR100676003B1 (ko) 리드프레임 제조방법 및 그 장치
KR100643431B1 (ko) 프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그장치
CN106409694B (zh) 半导体装置及其制造方法
JP2000176557A (ja) 深絞り成形法および深絞り成形機
JP2700902B2 (ja) リードフレームの製造方法
KR200160429Y1 (ko) 리드프레임 패드 챔퍼용 금형
KR100674746B1 (ko) 압착부가 형성된 리드프레임 및 그 제조방법
KR200205168Y1 (ko) 반도체 몰딩 머신의 받침 블록
KR200140967Y1 (ko) 박형반도체 팩키지의 리드 성형장치
KR940004590Y1 (ko) 리드프레임
KR100700802B1 (ko) 스탬핑을 이용한 리드프레임 제조방법 및 그 장치
JPH0567718A (ja) リードフレーム
KR20070052845A (ko) 두께 제어에 의한 리드프레임 제조방법 및 그 장치
JPH07240491A (ja) 半導体装置用リードフレーム
JPH0839617A (ja) モールド成形品およびその金型
JPH08298306A (ja) 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法
KR20030049493A (ko) Ｔｂｇａ 반도체 패키지용 방열판에 캐비티를 형성하는 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid