JP2000243889A - 半導体装置用リードフレームの形状加工装置及び形状加工方法並びに半導体装置用リードフレーム - Google Patents

半導体装置用リードフレームの形状加工装置及び形状加工方法並びに半導体装置用リードフレーム

Info

Publication number
JP2000243889A
JP2000243889A JP11043253A JP4325399A JP2000243889A JP 2000243889 A JP2000243889 A JP 2000243889A JP 11043253 A JP11043253 A JP 11043253A JP 4325399 A JP4325399 A JP 4325399A JP 2000243889 A JP2000243889 A JP 2000243889A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
shape
semiconductor element
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11043253A
Other languages
English (en)
Inventor
Nobuhisa Ishikawa
信久 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11043253A priority Critical patent/JP2000243889A/ja
Priority to US09/504,852 priority patent/US6402009B1/en
Priority to KR1020000008115A priority patent/KR20000058117A/ko
Publication of JP2000243889A publication Critical patent/JP2000243889A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体素子搭載部のディプレス量の調整領域
を拡大させることができ、容易にそのディプレス量の調
整を行うことができる半導体装置用リードフレームの形
状加工装置を提供する。 【解決手段】 半導体装置用リードフレーム１２の下面
に勾配形状を介して段差を形成する凹状型３２が形成さ
れた下型４１，４３と、下降により下型４１との間の半
導体装置用リードフレーム１２の一部を押圧してこの上
面に勾配形状を介して段差を形成する凸状型３６が形成
された上型３４と、上型３４の周囲に配置され半導体装
置用リードフレーム１２の半導体素子搭載部１８より外
側の部分を押える押え部３８とを備え、下型が、押え部
３８の内側面３８ａの輪郭とその内側面４３ａが一致す
る輪郭を有する外側部分４３と、これより内側に隣接し
て配置される内側部分４１とに分割され、この外側部分
４３と内側部分４１とが互いに上下方向に相対移動可能
にした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、ＩＣ（集
積回路），ＬＳＩ（大規模集積回路）等の半導体装置の
リードフレームの、例えば、半導体素子を搭載する平板
状の半導体素子搭載部がこの周囲の水平部分より沈み込
むよう段差を設けるため等の目的に用いられる、半導体
装置用リードフレームの形状加工装置及び形状加工方法
並びに半導体装置用リードフレームに関するものであ
る。
【０００２】
【従来の技術】一般に半導体装置用リードフレームに
は、その材料や形状等において多種多様のものが存在す
るが、その１つとして例えば、図８に示すように構成さ
れた、樹脂封止型半導体装置１０に用いられる半導体装
置用リードフレーム１２が広く知られている。
【０００３】すなわち、この半導体装置用リードフレー
ム１２は０．１〜０．２ｍｍ厚の導電金属薄板材料１３
により形成され、周囲の水平部分１４より沈み込むよう
段差を設けられ、シリコン系材料からなる半導体素子１
６を搭載する平板状の半導体素子搭載部１８を有し、こ
の半導体素子搭載部１８上に接着剤２０を介して半導体
素子１６が搭載される。
【０００４】そして、半導体素子１６から伸びるボンデ
ィングワイヤー２２の先端部が、半導体装置用リードフ
レーム１２の内部導出リード２４に電気的に接続され、
図８に示すように各部がエポキシ樹脂等の封止樹脂２６
によって覆われるよう封止されている。また、封止樹脂
２６からはリードフレームの外部導出リード２８が、外
装メッキ及び成形加工等が加えられた状態で突出してい
る。
【０００５】このような半導体装置用リードフレーム１
２を用いて、上述したような樹脂封止型半導体装置１０
を構成する場合に、半導体素子１６から上方の封止樹脂
２６の厚みと、半導体素子搭載部１８より下方の封止樹
脂２６の厚みを同等にする必要がある。そのため、半導
体素子１６と半導体素子搭載部１８が樹脂封止型半導体
装置１０の高さ方向の中心に位置するようディプレス量
Ｄを設定し、そのディプレス量Ｄだけ半導体素子搭載部
１８が周囲の水平部分より沈み込むよう段差を設けるた
めのプレス加工を行う必要がある。
【０００６】ここで、上記のような半導体装置用リード
フレーム１２の製作手順について、図９を参照しながら
説明する。まず図９（ａ）に示すような平板状の導電金
属薄板材料１３に対して、エッチング加工や打ち抜き加
工を行い、図９（ｂ）に示すように、導電金属薄板材料
１３にほぼ半導体装置用リードフレーム１２に近い形状
を形成する。
【０００７】次に、内部導出リード２４及び半導体素子
搭載部１８等を有する導電金属薄板材料１３にメッキ加
工を施す。そして、図９（ｃ）に示すように、半導体素
子搭載部１８が周囲の水平部より沈み込むようにプレス
加工を行い、最後の打ち抜き加工を残して半導体装置用
リードフレーム１２がほぼ完成する。
【０００８】半導体装置用リードフレーム１２の中央部
の半導体素子搭載部１８を沈み込ませるように形成する
プレス加工を行うためには、図１１に示すような金型装
置３０を用いて行う。すなわち、下型のダイ３１には放
電加工等により凹状型３２が形成されており、ダイ３１
全体が水平方向に連続した一体型となっている。
【０００９】また上型のパンチ３４は、研削加工等によ
り仕上げられた凸状型３６が形成されており、水平方向
における長さはダイ３１より小さくなっている。また、
パンチ３４の中央には空隙３４ａが形成されている。さ
らにパンチ３４の周囲には、成型時に導電金属薄板材料
１３を押えつけるためのストリッパー３８が、パンチ３
４に対して独自に昇降可能に設けられている。
【００１０】このような金型装置３０を用いて、半導体
装置用リードフレーム１２の半導体素子搭載部１８を沈
み込ませるよう形成するプレス加工を行う手順につい
て、図１２に基づいて以下に説明する。すなわち、まず
図１２（ａ）に示すように、ダイ３１の上に導電金属薄
板材料１３を位置決めして載置する。
【００１１】次に図１２（ｂ）に示すように、ストリッ
パー３８を下降させて導電金属薄板材料１３を押えて固
定する。そして、最後に図１２（ｃ）に示すように、パ
ンチ３４を下降させてその凸状型３６がダイ３１の凹状
型３２との間に導電金属薄板材料１３を挾み込み、かつ
その挾み込み部を押圧して適度につぶすことにより加工
を終了するようになっている。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置用リードフレーム１２の半導体素子搭載
部１８を沈み込ませるための形状加工方法にあっては、
その加工終了後に、前記図８におけるディプレス量Ｄの
調整を行うことは非常に難しいという問題がある。
【００１３】すなわち、パンチ３４の凸状型３６の凸出
量や、ダイ３１の凹状型３２の凹み量をディプレス量Ｄ
と一致させて、或は多少ディプレス量Ｄとずらしてパン
チ３４やダイ３１を製作しても、プレス加工終了後の半
導体装置用リードフレーム１２のディプレス量Ｄは、必
ずしも期待通りの寸法値と一致するとは限らない。この
ディプレス量Ｄは、半導体装置用リードフレーム１２の
材質、板厚、形状等の種々の要因によって影響を受ける
ためである。
【００１４】このため、例えば半導体装置用リードフレ
ーム１２の実際のディプレス量Ｄが期待値より大きくな
ってしまった場合は、そのディプレス量Ｄをもっと小さ
くするよう調整する目的で、パンチ３４の押圧力を小さ
くすると、半導体装置用リードフレーム１２のディプレ
ス量Ｄが小さくなり過ぎて成型不足が起きたり、或はデ
ィプレス量Ｄのバラツキが非常に大きくなる。
【００１５】また、半導体装置用リードフレーム１２の
ディプレス量Ｄが期待値より小さくなってしまった場合
は、そのディプレス量Ｄをもっと大きくするよう調整す
る目的で、パンチ３４の押圧力を大きくすると、導電金
属薄板材料１３を圧縮し過ぎてその圧縮部がつぶれて強
度不足となったり、或はやはりディプレス量Ｄのバラツ
キが非常に大きくなるという問題があった。
【００１６】そしてこのような問題を根本的に解決しよ
うとすると、凸状型３６の凸出量や凹状型３２の凹み量
を少し変えてパンチ３４やダイ３１を作り直さなければ
ならず、そのために時間やコストが著しく増大してしま
うと共に、そのようにしても必ずしも期待通りの結果が
得られない場合が多いという問題があった。
【００１７】そこで本発明は、上記問題点に鑑みて、半
導体素子搭載部のディプレス量の調整領域を拡大させる
ことができ、成型不足や強度不足を招くことなく、容易
にそのディプレス量を期待値と一致させるように調整を
行うことができる、半導体装置用リードフレームの形状
加工装置及び形状加工方法並びに半導体装置用リードフ
レームを提供することを課題とするものである。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に、本発明による半導体装置用リードフレームの形状加
工装置は、半導体装置用リードフレームの半導体素子を
搭載する平板状の半導体素子搭載部がこの周囲の水平部
分より沈み込むよう段差を設けるための半導体装置用リ
ードフレームの形状加工装置であって、半導体装置用リ
ードフレームの下面に勾配形状を介して段差を形成する
凹状型が形成された下型と、下降により下型との間の半
導体装置用リードフレームの一部を押圧してこの上面に
勾配形状を介して段差を形成する凸状型が形成された上
型と、この上型の周囲に配置され半導体装置用リードフ
レームの半導体素子搭載部より外側の部分を押える押え
部とを備え、下型が、押え部の内側面の輪郭とその内側
面が一致する輪郭を有する外側部分と、これより内側に
隣接して配置される内側部分とに分割され、この外側部
分と内側部分とが互いに上下方向に相対移動可能にした
構成としたものである。
【００１９】また、本発明による半導体装置用リードフ
レームの形状加工方法は、半導体装置用リードフレーム
の半導体素子を搭載する平板状の半導体素子搭載部がこ
の周囲の水平部分より沈み込むよう段差を設けるための
半導体装置用リードフレームの形状加工装置であって、
半導体装置用リードフレームの下面に勾配形状を介して
段差を形成する凹状型が形成された下型と、下降により
下型との間の半導体装置用リードフレームの一部を押圧
してこの上面に勾配形状を介して段差を形成する凸状型
が形成された上型と、この上型の周囲に配置され半導体
装置用リードフレームの半導体素子搭載部より外側の部
分を押える押え部とを備え、下型が、押え部の内側面の
輪郭とその内側面が一致する輪郭を有する外側部分と、
これより内側に隣接して配置される内側部分とに分割さ
れ、この外側部分と内側部分とが互いに上下方向に相対
移動可能にした半導体装置用リードフレームの形状加工
装置を用いて、下型の上に半導体装置用リードフレーム
の加工途中品を載置し、押え部が下降してこの下面が半
導体装置用リードフレームの半導体素子搭載部より外側
の部分の上面に接触して下方に押え、上型が下降して半
導体素子搭載部が沈み込むように下方に押圧して勾配形
状を介して半導体装置用リードフレームに段差を形成
し、下型の内側部分に対して外側部分の高さを調整する
ことにより段差の寸法を調整することができるようにし
たことを特徴とするものである。
【００２０】また、本発明による半導体装置用リードフ
レームは、半導体装置用リードフレームの半導体素子を
搭載する平板状の半導体素子搭載部がこの周囲の水平部
分より沈み込むよう段差を設けるための半導体装置用リ
ードフレームの形状加工装置であって、半導体装置用リ
ードフレームの下面に勾配形状を介して段差を形成する
凹状型が形成された下型と、下降により下型との間の半
導体装置用リードフレームの一部を押圧してこの上面に
勾配形状を介して段差を形成する凸状型が形成された上
型と、この上型の周囲に配置され半導体装置用リードフ
レームの半導体素子搭載部より外側の部分を押える押え
部とを備え、下型が、押え部の内側面の輪郭とその内側
面が一致する輪郭を有する外側部分と、これより内側に
隣接して配置される内側部分とに分割され、この外側部
分と内側部分とが互いに上下方向に相対移動可能にした
半導体装置用リードフレームの形状加工装置を用いて半
導体素子搭載部がこの周囲の水平部分より沈み込むよう
段差を設ける形状加工を施したことを特徴とするもので
ある。
【００２１】このような構成の半導体装置用リードフレ
ームの形状加工装置及び形状加工方法によれば、下型の
上に半導体装置用リードフレームの加工途中品を載置
し、押え部が下降してこの下面が半導体装置用リードフ
レームの半導体素子搭載部より外側の部分の上面に接触
して下方に押え、上型が下降して半導体素子搭載部が沈
み込むように下方に押圧して勾配形状を介して半導体装
置用リードフレームに段差を形成し、下型の内側部分に
対して外側部分の高さを調整することによりその段差の
寸法を調整することができる。
【００２２】また、このような構成の半導体装置用リー
ドフレームの形状加工装置及び形状加工方法によれば、
半導体素子搭載部がこの周囲の水平部分より沈み込むよ
う段差を設ける形状加工を施すことにより、そのディプ
レス量が期待値と一致した半導体装置用リードフレーム
を得ることが可能となる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて具体的に説明する。図１ないし図１
０は、本発明による半導体装置用リードフレームの形状
加工装置及び形状加工方法並びに半導体装置用リードフ
レームの第１の実施の形態について説明するために参照
する図である。
【００２４】一般に半導体装置用リードフレームには、
その材料や形状等において多種多様のものが存在する
が、その１つとして例えば、図８に示すように構成され
た、樹脂封止型半導体装置１０に用いられる半導体装置
用リードフレーム１２が広く知られている。
【００２５】すなわち、この半導体装置用リードフレー
ム１２は０．１〜０．２ｍｍ厚の導電金属薄板材料１３
により形成され、周囲の水平部分１４より沈み込むよう
段差を設けられ、シリコン系材料からなる半導体素子１
６を搭載する平板状の半導体素子搭載部１８を有し、こ
の半導体素子搭載部１８上に接着剤２０を介して半導体
素子１６が搭載される。
【００２６】そして、半導体素子１６から伸びるボンデ
ィングワイヤー２２の先端部が、半導体装置用リードフ
レーム１２の内部導出リード２４に電気的に接続され、
図８に示すように各部がエポキシ樹脂等の封止樹脂２６
によって覆われるよう封止されている。また、封止樹脂
２６からはリードフレームの外部導出リード２８が、外
装メッキ及び成形加工等が加えられた状態で突出してい
る。
【００２７】このような半導体装置用リードフレーム１
２を用いて、上述したような樹脂封止型半導体装置１０
を構成する場合に、半導体素子１６から上方の封止樹脂
２６の厚みと、半導体素子搭載部１８より下方の封止樹
脂２６の厚みを同等にする必要がある。そのため、半導
体素子１６と半導体素子搭載部１８が樹脂封止型半導体
装置１０の高さ方向の中心に位置するようディプレス量
Ｄを設定し、そのディプレス量Ｄだけ半導体素子搭載部
１８が周囲の水平部分より沈み込むよう段差を設けるた
めのプレス加工を行う必要がある。
【００２８】ここで、上記のような半導体装置用リード
フレーム１２の製作手順について、図９を参照しながら
説明する。まず図９（ａ）に示すような平板状の導電金
属薄板材料１３に対して、エッチング加工や打ち抜き加
工を行い、図９（ｂ）、詳しくは図１０に示すように、
導電金属薄板材料１３にほぼ半導体装置用リードフレー
ム１２に近い形状を形成する。
【００２９】次に、内部導出リード２４及び半導体素子
搭載部１８等を有する導電金属薄板材料１３にメッキ加
工を施す。そして、図９（ｃ）に示すように、半導体素
子搭載部１８が周囲の水平部より沈み込むようにプレス
加工を行い、最後の打ち抜き加工を残して半導体装置用
リードフレーム１２がほぼ完成する。
【００３０】本実施の形態ににおいては、半導体装置用
リードフレーム１２の中央部の半導体素子搭載部１８を
沈み込ませるように形成するプレス加工を行うために
は、図１に示すような金型装置４０を用いて行う。すな
わち、下型のダイ４１には放電加工等により凹状型３２
が形成されている。また上型のパンチ３４には、研削加
工等により仕上げられた後表面が平滑仕上げ（ラッピン
グ仕上げ）された凸状型３６が形成されている。そして
パンチ３４の中央には空隙３４ａが形成されている。
【００３１】パンチ３４の周囲には、成型時に導電金属
薄板材料１３を押えつけるためのストリッパー３８（押
え部）が、パンチ３４に対して独自に昇降可能に設けら
れている。またダイ４１の周囲には、ストリッパー３８
の内側面３８ａの水平方向の位置と同じ水平方向の位置
に内側面４３ａを有する調整ダイ４３（これも下型の一
部）が、ダイ４１に対して昇降可能に設けられている。
【００３２】このような金型装置４０のパンチ３４とダ
イ４１は、図１０における導電金属薄板材料１３の吊り
リード部１３ａの斜線部を、凸状型３６の勾配傾斜部と
凹状型３２の勾配傾斜部により上下から挾み込むように
プレス加工を行うことにより、半導体素子搭載部１８を
その周辺の水平部より沈み込ませるようになっている。
【００３３】このような金型装置４０を用いて、半導体
装置用リードフレーム１２の半導体素子搭載部１８を沈
み込ませるよう形成するプレス加工を行う手順につい
て、図２に基づいて以下に説明する。すなわち、まず図
２（ａ）に示すように、ダイ４１及び調整ダイ４３の上
に導電金属薄板材料１３を位置決めして載置する。
【００３４】次に図２（ｂ）に示すように、ストリッパ
ー３８を下降させて導電金属薄板材料１３を押えて固定
する。そして、最後に図２（ｃ）に示すように、パンチ
３４を下降させてその凸状型３６がダイ４１の凹状型３
２との間に、前記吊りリード部１３ａの斜線部を挾み込
み、かつその挾み込み部を押圧して適度につぶすことに
より加工を終了するようになっている。
【００３５】このようなプレス加工を行った後で、押圧
によりつぶれた吊りリード部１３ａを観察してみて、加
工状態の良否を判断する。たとえば、図４（ａ）に示す
ように、吊りリード部１３ａの折れ曲がり部Ｂのつぶし
量（塑性変形量）が少ないために角がだれて、折れ曲が
り部Ｂがくっきりと折れ曲がらないで半径が大きな弧状
となっていて、同図（ｂ）に示すように、吊りリード部
１３ａの幅が部分的に細くなっているような場合は、パ
ンチ３４による押圧力が弱いので、その下死点を下げる
よう調整する必要がある。
【００３６】また図５（ａ）に示すように、吊りリード
部１３ａの折れ曲がり部Ｂがくっきりと折れ曲がっては
いるが、同図（ｂ）に示すように、吊りリード部１３ａ
の幅が太くなっているような場合は、パンチ３４による
押圧力が強すぎてつぶし量が大きすぎるので、その下死
点を上げるよう調整する必要がある。
【００３７】このようにしてパンチ３４の下死点を上下
方向に調整することにより、図３（ａ）に示すように、
折れ曲がり部Ｂがくっきりと折れ曲がって、同図（ｂ）
に示すように吊りリード部１３ａの幅が直線的な、理想
的な状態に吊りリード部１３ａを折り曲げ成型すること
ができる。この場合は図６に示すように、つぶし量が適
正値Ｐの場合なので、バラツキ（標準偏差σ）が最も小
さくなる。
【００３８】そして、複数の半導体装置用リードフレー
ム１２についてディプレス量Ｄを測定してみて、その平
均値が期待値と同じであればよいが、もしその平均値が
期待値より大きい場合には、調整ダイ４３の上面をダイ
４１の上面より少し低くするよう調整してから再度上記
プレス加工をする。
【００３９】逆に上記平均値が期待値より小さい場合に
は、調整ダイ４３の上面をダイ４１の上面より少し高く
するよう調整してから、再度上記プレス加工をする。こ
のように調整してからプレス加工することにより、図７
に示すように、上記平均値Ａを期待値Ｗと一致させるこ
とができる。
【００４０】このため、従来よりも半導体素子搭載部１
８のディプレス量Ｄの調整領域を拡大させることがで
き、成型不足や強度不足を招くことなく容易に、ディプ
レス量Ｄを期待値と一致させるように調整を行うことが
できる。したがって、もちろんパンチ３４やダイ４１を
作り直すというような事態を避けることができる。そし
てこのような結果が得られることから、金型装置４０の
パンチ３４やダイ４１等の設計、製作も容易となる。
【００４１】また、パンチ３４の凸状型３６の表面は平
滑仕上げされているため、導電金属薄板材料１３のメッ
キ等が剥離して凸状型３６の表面に付着，堆積するのを
防止して、そのようなメッキ等の堆積により半導体装置
用リードフレーム１２のディプレス量Ｄのバラツキが大
きくなるのを防止することができる。
【００４２】以上、本発明の実施の形態について具体的
に述べてきたが、本発明は上記の実施の形態に限定され
るものではなく、本発明の技術的思想に基づいて、その
他にも各種の変更が可能なものである。
【００４３】
【発明の効果】以上説明したように、本発明の半導体装
置用リードフレームの形状加工装置及び形状加工方法に
よれば、半導体素子搭載部のディプレス量の調整領域を
拡大させることができ、成型不足や強度不足を招くこと
なく、容易にそのディプレス量を期待値と一致させるよ
うに調整を行うことが可能となる。
【００４４】そして、本発明の半導体装置用リードフレ
ームの形状加工装置及び形状加工方法によれば、半導体
素子搭載部がこの周囲の水平部分より沈み込むよう段差
を設ける形状加工を施すことにより、そのディプレス量
が期待値と一致した半導体装置用リードフレームを得る
ことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る金型装置を示
すその側面断面図である。
【図２】（ａ），（ｂ），（ｃ）は各々金型装置の動作
を示す側面断面図である。
【図３】プレス加工された吊りリード部の状態を示す図
であり、（ａ）はその側面図、（ｂ）はその平面図であ
る。
【図４】プレス加工された吊りリード部の状態を示す図
であり、（ａ）はその側面図、（ｂ）はその平面図であ
る。
【図５】プレス加工された吊りリード部の状態を示す図
であり、（ａ）はその側面図、（ｂ）はその平面図であ
る。
【図６】吊りリード部のつぶし量に対するディプレス量
のバラツキの程度を示すグラフである。
【図７】吊りリード部のディプレス量の測定平均値とそ
の期待値の関係を示すグラフである。
【図８】樹脂封止型半導体装置の側面断面図である。
【図９】（ａ）〜（ｃ）は導電金属薄板材料の加工工程
を各々順に示した斜視図である。
【図１０】（ｂ）における導電金属薄板材料の部分拡大
平面図である。
【図１１】従来の金型装置を示す側面断面図である。
【図１２】（ａ），（ｂ），（ｃ）は各々金型装置の動
作を示す側面断面図である。
【符号の説明】
１０…樹脂封止型半導体装置、１２…半導体装置用リー
ドフレーム、１３…導電金属薄板材料、１３ａ…吊りリ
ード部、１４…水平部分、１６…半導体素子、１８…半
導体素子搭載部、２０…接着剤、２２…ボンディングワ
イヤー、２４…内部導出リード、２６…封止樹脂、２８
…外部導出リード、３０…金型装置、３１…ダイ、３２
…凹状型、３４…パンチ、３４ａ…空隙、３６…凸状
型、３８…ストリッパー、３８ａ…内側面、４０…金型
装置、４１…ダイ、４３…調整ダイ、４３ａ…内側面

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置用リードフレームの半導体素
    子を搭載する平板状の半導体素子搭載部がこの周囲の水
    平部分より沈み込むよう段差を設けるための半導体装置
    用リードフレームの形状加工装置であって、 前記半導体装置用リードフレームの下面に勾配形状を介
    して段差を形成する凹状型が形成された下型と、 下降により前記下型との間の前記半導体装置用リードフ
    レームの一部を押圧してこの上面に勾配形状を介して段
    差を形成する凸状型が形成された上型と、 前記上型の周囲に配置され前記半導体装置用リードフレ
    ームの半導体素子搭載部より外側の部分を押える押え部
    とを備え、 前記下型が、前記押え部の内側面の輪郭とその内側面が
    一致する輪郭を有する外側部分と、これより内側に隣接
    して配置される内側部分とに分割され、この外側部分と
    内側部分とが互いに上下方向に相対移動可能にしたこと
    を特徴とする半導体装置用リードフレームの形状加工装
    置。
  2. 【請求項２】 前記上型の凸状型及び前記下型の凹状型
    の少なくとも一方の前記勾配形状の表面に平滑仕上げ加
    工を施したことを特徴とする請求項１に記載の半導体装
    置用リードフレームの形状加工装置。
  3. 【請求項３】 半導体装置用リードフレームの半導体素
    子を搭載する平板状の半導体素子搭載部がこの周囲の水
    平部分より沈み込むよう段差を設けるための半導体装置
    用リードフレームの形状加工装置であって、 前記半導体装置用リードフレームの下面に勾配形状を介
    して段差を形成する凹状型が形成された下型と、 下降により前記下型との間の前記半導体装置用リードフ
    レームの一部を押圧してこの上面に勾配形状を介して段
    差を形成する凸状型が形成された上型と、 前記上型の周囲に配置され前記半導体装置用リードフレ
    ームの半導体素子搭載部より外側の部分を押える押え部
    とを備え、 前記下型が、前記押え部の内側面の輪郭とその内側面が
    一致する輪郭を有する外側部分と、これより内側に隣接
    して配置される内側部分とに分割され、この外側部分と
    内側部分とが互いに上下方向に相対移動可能にした 半導体装置用リードフレームの形状加工装置を用いて、 前記下型の上に前記半導体装置用リードフレームの加工
    途中品を載置し、 前記押え部が下降してこの下面が前記半導体装置用リー
    ドフレームの半導体素子搭載部より外側の部分の上面に
    接触して下方に押え、 前記上型が下降して前記半導体素子搭載部が沈み込むよ
    うに下方に押圧して前記勾配形状を介して前記半導体装
    置用リードフレームに段差を形成し、 前記下型の内側部分に対して外側部分の高さを調整する
    ことにより前記段差の寸法を調整することができるよう
    にしたことを特徴とする半導体装置用リードフレームの
    形状加工方法。
  4. 【請求項４】 半導体装置用リードフレームの半導体素
    子を搭載する平板状の半導体素子搭載部がこの周囲の水
    平部分より沈み込むよう段差を設けるための半導体装置
    用リードフレームの形状加工装置であって、 前記半導体装置用リードフレームの下面に勾配形状を介
    して段差を形成する凹状型が形成された下型と、 下降により前記下型との間の前記半導体装置用リードフ
    レームの一部を押圧してこの上面に勾配形状を介して段
    差を形成する凸状型が形成された上型と、 前記上型の周囲に配置され前記半導体装置用リードフレ
    ームの半導体素子搭載部より外側の部分を押える押え部
    とを備え、 前記下型が、前記押え部の内側面の輪郭とその内側面が
    一致する輪郭を有する外側部分と、これより内側に隣接
    して配置される内側部分とに分割され、この外側部分と
    内側部分とが互いに上下方向に相対移動可能にした半導
    体装置用リードフレームの形状加工装置を用いて前記半
    導体素子搭載部がこの周囲の水平部分より沈み込むよう
    段差を設ける形状加工を施したことを特徴とする半導体
    装置用リードフレーム。
JP11043253A 1999-02-22 1999-02-22 半導体装置用リードフレームの形状加工装置及び形状加工方法並びに半導体装置用リードフレーム Pending JP2000243889A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11043253A JP2000243889A (ja) 1999-02-22 1999-02-22 半導体装置用リードフレームの形状加工装置及び形状加工方法並びに半導体装置用リードフレーム
US09/504,852 US6402009B1 (en) 1999-02-22 2000-02-16 Apparatus and method for shaping lead frame for semiconductor device and lead frame for semiconductor device
KR1020000008115A KR20000058117A (ko) 1999-02-22 2000-02-21 반도체 장치용 리드 프레임의 형상 가공 장치 및 형상가공 방법과 반도체 장치용 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11043253A JP2000243889A (ja) 1999-02-22 1999-02-22 半導体装置用リードフレームの形状加工装置及び形状加工方法並びに半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JP2000243889A true JP2000243889A (ja) 2000-09-08

Family

ID=12658716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11043253A Pending JP2000243889A (ja) 1999-02-22 1999-02-22 半導体装置用リードフレームの形状加工装置及び形状加工方法並びに半導体装置用リードフレーム

Country Status (3)

Country Link
US (1) US6402009B1 (ja)
JP (1) JP2000243889A (ja)
KR (1) KR20000058117A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006040987A1 (ja) * 2004-10-08 2006-04-20 Yamaha Corporation 物理量センサの製造方法
JP2006303371A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置の製造方法
JP2010129903A (ja) * 2008-11-28 2010-06-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010283394A (ja) * 2010-09-21 2010-12-16 Renesas Electronics Corp 半導体装置
JP6510146B1 (ja) * 2017-11-10 2019-05-08 新電元工業株式会社 電子モジュール

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7146713B1 (en) * 2000-08-16 2006-12-12 Cheung Woh Metal Works (Pte) Ltd. Method of manufacturing a base plate
DE60217059T2 (de) * 2002-02-18 2007-06-21 Stmicroelectronics S.R.L., Agrate Brianza Montagekonstruktion für eine elektronische integrierte Leistungsschaltung, die auf einem Halbleiterchip gebildet ist, sowie ein entsprechendes Herstellungsverfahren
US7546669B1 (en) 2004-06-08 2009-06-16 Cheung Woh Technologies Ltd. Progressive and transfer die stamping
US9481932B2 (en) 2012-04-26 2016-11-01 Cheung Woh Technologies Ltd. Method and apparatus for progressively forging a hard disk drive base plate
CN105448308B (zh) 2014-08-27 2019-04-09 祥和科技有限公司 用于形成具有延长高度的硬盘驱动器基板的方法和装置
JP6621681B2 (ja) * 2016-02-17 2019-12-18 株式会社三井ハイテック リードフレーム及びその製造方法、並びに半導体パッケージ
DE102016125521B4 (de) * 2016-12-22 2020-10-15 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650232A (en) * 1970-09-08 1972-03-21 Amp Inc Method and apparatus for manufacturing lead frames
US4099660A (en) * 1975-10-31 1978-07-11 National Semiconductor Corporation Apparatus for and method of shaping interconnect leads
US5458158A (en) * 1993-03-30 1995-10-17 Toyo Communication Equipment Co., Ltd. Lead cutting apparatus and an anticorrosive coat structure of lead
JPH098195A (ja) * 1995-06-16 1997-01-10 Hitachi Cable Ltd リードフレームのダウンセット加工方法および装置
US6277225B1 (en) * 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
JPH11260991A (ja) * 1998-03-13 1999-09-24 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006040987A1 (ja) * 2004-10-08 2006-04-20 Yamaha Corporation 物理量センサの製造方法
US7754130B2 (en) 2004-10-08 2010-07-13 Yamaha Corporation Method for manufacturing physical quantity sensor
JP2006303371A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置の製造方法
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010129903A (ja) * 2008-11-28 2010-06-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010283394A (ja) * 2010-09-21 2010-12-16 Renesas Electronics Corp 半導体装置
JP6510146B1 (ja) * 2017-11-10 2019-05-08 新電元工業株式会社 電子モジュール
WO2019092840A1 (ja) * 2017-11-10 2019-05-16 新電元工業株式会社 電子モジュール
US11309274B2 (en) 2017-11-10 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Also Published As

Publication number Publication date
US6402009B1 (en) 2002-06-11
KR20000058117A (ko) 2000-09-25

Similar Documents

Publication Publication Date Title
JP2000243889A (ja) 半導体装置用リードフレームの形状加工装置及び形状加工方法並びに半導体装置用リードフレーム
KR960003853B1 (ko) 반도체 장치 및 그의 제조방법
JP2951308B1 (ja) リードフレームの製造方法
JP2957335B2 (ja) リードフレームの製造方法
US6627481B2 (en) Method of manufacturing a semiconductor package with a lead frame having a support structure
JPH04251618A (ja) 微細プレス加工用金型
JP2000176557A (ja) 深絞り成形法および深絞り成形機
JP2546129B2 (ja) 半導体装置用リードフレームの製造方法
JPH061797B2 (ja) リードフレームの製造方法
JP2621814B2 (ja) 樹脂封止型半導体装置
JP2001185671A (ja) 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
KR100643431B1 (ko) 프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그장치
JPH08172153A (ja) 半導体装置のリード加工方法及びリード加工用金型
JP3568918B2 (ja) 金型、該金型を用いたリードフレームの製造方法及びリードフレーム
KR100676003B1 (ko) 리드프레임 제조방법 및 그 장치
JPH01297833A (ja) 半導体装置
TW202341373A (zh) 整合式散熱器
JP2661152B2 (ja) Ｉｃカード用モジュールの製造方法
KR20080065966A (ko) 적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층리드 프레임
JPH0817995A (ja) 半導体装置用リードフレーム
KR100674746B1 (ko) 압착부가 형성된 리드프레임 및 그 제조방법
JPH0636418B2 (ja) Ｔａｂのリードフォーミング方法
KR200205168Y1 (ko) 반도체 몰딩 머신의 받침 블록
KR100726041B1 (ko) 두께 제어에 의한 리드프레임 제조방법 및 그 장치
KR100450087B1 (ko) 전력용트랜지스터의리드프레임제작방법