JP3568918B2 - 金型、該金型を用いたリードフレームの製造方法及びリードフレーム - Google Patents

金型、該金型を用いたリードフレームの製造方法及びリードフレーム Download PDF

Info

Publication number
JP3568918B2
JP3568918B2 JP2001193506A JP2001193506A JP3568918B2 JP 3568918 B2 JP3568918 B2 JP 3568918B2 JP 2001193506 A JP2001193506 A JP 2001193506A JP 2001193506 A JP2001193506 A JP 2001193506A JP 3568918 B2 JP3568918 B2 JP 3568918B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
metal
mold
knockout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001193506A
Other languages
English (en)
Other versions
JP2003007948A (ja
Inventor
悦夫 植松
誠 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001193506A priority Critical patent/JP3568918B2/ja
Publication of JP2003007948A publication Critical patent/JP2003007948A/ja
Application granted granted Critical
Publication of JP3568918B2 publication Critical patent/JP3568918B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子を実装するパッケージに用いられるリードフレームを加工する技術に係り、特に、リードフレームを加工する金型、この金型を用いたリードフレームの製造方法及びリードフレームに関する。
【0002】
【従来の技術】
近年、マルチメディア機器を実現するためのキーテクノロジーであるLSI技術はデータ伝送の高速化、大容量化に向かって着実に開発が進んでいる。これに伴って、LSIと電子機器とのインターフェイスとなる実装技術の高密度化が進められている。
【0003】
高密度実装に対応するパッケージとして、さまざまなものが開発されてきているが、リードフレームを用いた高密度実装用のパッケージとしては、例えば、周辺端子リード付きパッケージであるTSOJ(Thin Small Outline J−leaded Package)やSOC(Small Outline C−leaded Package)、周辺端子リードのないパッケージであるQFN(Quad Flatpack Non―leaded Package)などが知られている。
【0004】
例えば、QFNに用いられるリードフレームの場合、一例として、図7に示すように、実装する半導体素子(図示せず)とワイヤを介して電気的に接続されるインナーリード104に銀(Ag)めっき層106などの金属めっき層が形成されており、インナーリード104とこれにつながるアウターリード102との間の部分を階段状に屈曲されている。このようなリードフレームを製造する場合、同図に示すように、曲げ加工を行なうために支持台としての金属部材100や該金属部材100上に載置されたリードフレームを加圧するための金属ポンチ108などを備えた金型を使用する。このような金型において、インナーリード104のAgめっき層106に接触する金属部材100には、その接触する側の表面が、プロファイル研削盤や平面研削盤により研磨されて研磨目が刻まれたものやあるいはその表面に鏡面仕上げを行ったものが使用される。
【0005】
このような金型にリードフレームのインナーリード104のAgめっき層106が金属部材100側になるようにして配置され、金属ポンチ108がリードフレームを上から押圧することによりインナーリード104とアウターリード102と間の所定の部分を屈曲させる。
すなわち、インナーリード104のAgめっき層106が金属部材100の研磨目が刻まれた面や鏡面仕上げされた面に接触しながら上記所定部分の曲げ加工を行っていた。
【0006】
【発明が解決しようとする課題】
しかしながら、インナーリード104のAgめっき層106に接触する側の金属部材100の表面に研磨目が刻まれた金型を用いて曲げ加工を行う場合には、研磨目に相当するパターンがインナーリード104のAgめっき層106上に転写され、リードフレームの当該部分にそのパターンに応じた好ましくない見苦しいスジ模様が入るという問題がある。
【0007】
また、インナーリード104のAgめっき層106に接触する側の金属台100の表面が鏡面仕上げされた金型を用いて曲げ加工を行う場合には、インナーリード104のAgめっき層106が、金属部材100の鏡面仕上げされた表面に接触することでピカピカに光り、光沢度が高くなってしまう。すなわち、Agめっき層106はそれ自体、比較的暗い中程度の光沢度であるため、リードフレームがピカピカに光った部分と比較的暗い光らない部分とが混在することになる。このため、リードフレームの当該部分の光沢度が不均一となり、見た目が悪いといった問題があるとともに、後の段階で、半導体素子とインナーリード104とを画像認識を用いた自動ワイヤボンディング装置によりワイヤで電気的に接続する際、光沢度の違いに起因する画像認識においてエラーが発生するおそれがある。
【0008】
また、従来の金属部材100の表面は平坦に加工されることで金属部材100とインナーリード104のAgめっき層106とが全接触状態となるので、金属ポンチの押圧によっては、Agめっき層106に打痕が発生してリードフレームの合金基板が露出したり、あるいは、油などの不純物が付着したりするといった不都合が生じる場合がある。このような場合、ワイヤとインナーリード104とのAgめっき層106を介した電気的な接続の信頼性が低下するおそれがある。
【0009】
本発明はかかる従来技術の課題を鑑みて創作されたものであり、リードフレーム曲げ加工が施される部分の光沢度を均一なものとし、インナーリードの安定したワイヤボンディングを可能にし、ひいてはワイヤとの電気的な接続の信頼性を向上させることができるリードフレーム加工用の金型、該金型を用いたリードフレームの製造方法及びリードフレームを提供することを目的とする。
【0010】
【課題を解決するための手段】
上記問題を解決するため、本発明によれば、半導体素子にワイヤを介して電気的に接続される金属めっき層を備えたインナーリードと、該インナーリードに連結し、配線基板に電気的に接続されるアウターリードとを有するリードフレームに曲げ加工を施す金型であって、前記インナーリードとアウターリードとの間の所定の部分を階段状に屈曲させる金属部材を具備し、該金属部材の前記金属めっき層と接触する面に凹凸が設けられていることを特徴とする金型が提供される。
【0011】
本発明に係る金型によれば、リードフレームの所定の部分(金属めっき層が形成されている部分)に曲げ加工を行う際に、インナーリードの金属めっき層が接触する面が粗面化、すなわち梨地状の凹凸が形成されているので、金属めっき層が金属部材の凹凸の凸部と主に接触するようになり、これによって、インナーリードの金属めっき層と金属部材との実質的な接触面積を小さくすることができる。従って、金属めっき層が例えばAgめっき層からなる場合、光沢度が比較的低いAgめっき層の金属部材に接触した部分がピカピカに光ったり、金属部材の研磨目がAgめっき層に転写されたりすることがなくなる。
【0012】
このようにすることにより、リードフレームの当該部分に研磨目のパターンに応じた好ましくないスジ模様が入るといった不都合を解消することができるとともに、リードフレームの当該部分において、光沢度が不均一となる領域がなくなり、すべての領域にわたって均一な光沢度をもたせることができる。従って、画像認識を行う自動ワイヤボンディング装置により半導体素子とインナーリードとをワイヤでボンディングする際、従来技術に見られたような画像認識に係るエラーの発生を防止することができるようになる。
【0013】
さらには、金属めっき層は金属部材の粗面化された面のうち凹部とはほとんど接触しないので、金属部材との接触に起因して金属めっき層に打痕が発生したり、油などの不純物が付着したりする可能性を大いに減じることができるので、インナーリードとワイヤとの電気的な接続の信頼性を向上させることができる。
上記の形態に係る金型において、前記金型の金属部材が、上下に移動可能で、前記粗面化された面を第1の面として備えたノックアウトと、前記ノックアウトが上下に移動できるように該ノックアウトの周囲に配置され、前記第1の面に平行な第2の面と、前記第2の面につながり、前記ノックアウト側に下がって傾斜する傾斜面とを備えた金属台とを具備し、前記金型が、前記リードフレームを挟んで前記ノックアウトとは反対側の上方に配置され、かつ上下に移動可能で、前記リードフレームを階段状に屈曲させるときに前記第1の面及び前記傾斜面にそれぞれ対応する面を備えた金属ポンチをさらに有するようにしてよい。
【0014】
この形態によれば、ノックアウト及び金属台と金属ポンチとの間に、リードフレームがそのインナーリードの金属めっき層がノックアウトの粗面化された面側になるようにして配置される。そして、まず、金属ポンチとノックアウトとでリードフレームを挟み、その後、金属ポンチがリードフレームを加圧し、これに協働してノックアウトがリードフレームを押えた状態で下側に移動しながらリードフレームの所定の部分を屈曲させる。
【0015】
これに関連して、ノックアウトがリードフレームを押えないで金属ポンチのみが移動し、リードフレームのリード部を屈曲させる場合、つまり、従来〈図7〉と同様の曲げ加工を行う場合、金属ポンチの2つの面が交差する軸に基づいて形成される屈曲部が十分に曲がらず、丸みをおびやすくなる。その結果、インナーリードの主面とアウターリードの主面とが平行にならず、インナーリードの先端部になるにつれてこの平行性が損なわれる。場合によっては、インナーリード部がねじれてしまうおそれがある。従って、設計要求に応じたインナーリードの半導体素子と電気的に接続するためのボンディング面積を確保するのが困難になる。
【0016】
しかし、この形態に係る金型においては、金属ポンチとノックアウトとでリードフレームを挟み、金属ポンチのリードフレームへの加圧に協働してノックアウトが下側に移動しながらリード部を屈曲させるので、屈曲部が正確に階段状になり、ねじれも発生しなくなる。これにより、設計要求に応じたボンディング面積を確保することができるようになり、インナーリードとワイヤとの金属めっき層を介した電気的な接続の信頼性を向上させることができる。
【0017】
また、上記した形態に係る金型において、前記粗面化された面が、放電加工又はサンドブラスト法により凹凸が形成されたものであってもよい。さらに、前記凹凸の上に、ダイヤモンドコーティング層が形成されていてもよい。
金属部材(ノックアウト)の第1の面の粗面化を放電加工やサンドブラスト法により行なうことで、凹凸の高さ(高低差)が例えば2μm以下程度のものを容易に形成することができる。このとき、条件によっては、形成された凹凸の凸部が尖って形成される場合がある。たとえ、表面に凹凸を形成してインナーリードの金属めっき層と金属部材の第1の面との接触面積を少なくしたとしても、この尖った凸部が金属めっき層に突き刺さることで金属めっき層に深い打痕が入り、インナーリードとワイヤとの電気的な接続の信頼性が低下する場合が想定される。
【0018】
この形態に係る金型によれば、金属部材(ノックアウト)の第1の面に凹凸が形成され、さらにこの凹凸上にダイヤモンドコーティング層が形成されることで粗面化されるので、凸部が尖った場合においても丸みを帯びるようになり、金属めっき層に深い打痕が入ることを防止することができる。また、表面が耐磨耗性の高いダイヤモンド層で保護されているので、凹凸の磨耗を少なくすることができ、金型を長持ちさせることができるようになる。
【0019】
【発明の実施の形態】
本発明の実施の形態について、図を参照しながら説明する。
図1(a)は本発明の実施の形態の金型の構成を示す概略部分断面図、図1(b)は本発明の実施の形態の金型に係るノックアウトの表面状態を示す概略部分断面図、図2(a)及び(b)はリードフレームが加工される様子を示す概略部分断面図、図3(a)は本実施の形態の金型により加工されるリードフレームの一例を示す概略部分平面図、図3(b)は本発明の実施の形態の金型を用いて加工されたリードフレームに半導体素子が実装された半導体装置を示す概略断面図である。
【0020】
本発明の実施の形態の金型は、図1(a)に示すような構成になっている。
下部ダイセット16の上に中心部に空洞部10aが形成されたダイ10が配置され、このダイ10の空洞部10a内にはノックアウト14が配置されている。このノックアウト14は移動手段15に接続されており、この移動手段15に基づいて上下に移動できるようになっている。本実施形態では、ノックアウト14とダイ10により「金属部材」が構成されており、ノックアウト14の表面Aが「第1の面」の一例であって、ダイ10の表面Bが「第2の面」(「第1の面より高い面」)の一例であり、また、ダイ10の傾斜面Cが「傾斜面」の一例である。
【0021】
本実施形態の金型の特徴の一つは、図1(b)に模式的に示すように、リードフレーム20のインナーリードの金属めっき層が形成された部分と接触するノックアウト14の表面Aが粗面化されていること、すなわち表面Aに梨地状に凹凸が形成されていることである。これについては、後で詳細に説明する。なお、本実施形態では、ノックアウト14とダイ10が分離独立した配置となっているが、かかる配置形態に限定されないことはもちろんであり、これらが一体化されている形態としてもよい。この場合、ノックアウト14は上下に移動できない形態となる。
【0022】
ノックアウト14及びダイ10の上方には上部ダイセット16aに保持された状態で金属ポンチ12が配置されている。この金属ポンチ12はノックアウト14の上方で、上下に移動できるようになっている。金属ポンチ12のノックアウト14と対向する側の面には、ノックアウト14の表面Aとほぼ平行な面Dとダイ10の傾斜面Cとほぼ平行な面Eを備えており、金属ポンチ12とノックアウト14とが接近する際、ノックアウト14の表面Aとダイ10の傾斜面Cとは、それぞれ金属ポンチの面Dと傾斜面Eと対向するようになっている。また。ダイ10の上方にはそれぞれ押え金属部材18がスプリング部材19を介して上部ダイセット16aに保持された状態で配置されている。
【0023】
本実施形態に係る金型のノックアウト14、ダイ10及び金属ポンチ12を構成する材料としては、金属粉を焼結することにより製造された超鋼、例えばWC(タングステンカーバイド)などが用いられる。
本実施の形態の金型21はこのような構成になっており、図1に示す如く、ノックアウト14及びダイ10と金属パンチ12との間に、挟みこむようにしてリードフレーム20を配置し、金属ポンチ12がリードフレーム20を押圧することに基づいてリードフレーム20の所定の部分(インナーリードとアウターリードとの間の部分)を屈曲させることができる。
【0024】
次に、本実施形態の金型によりリードフレーム20を曲げ加工する方法を図2及び図3を参照しながら説明する。
まず、リードフレーム20の説明を行う。リードフレーム20は例えばQFN型パッケージに使用されるリードフレームであって、図3(a)に示すように、Fe−Ni合金板やCu合金板などをエッチング又はプレスにより加工することでパターニングすることにより製造される。リードフレーム20は同図に示すように、平行に延在する一対の外枠22とこの一対の外枠22と連結し、かつ外枠22に直交する一対の内枠23とによって形成された枠構造となっている。この外枠22にはガイド孔32が形成されている。この枠の中央部には半導体素子が配置される四辺形のダイバッド26が配置されているとともに、このダイパッド26は枠の隅の太幅部22aから延在する4つのサポートバー28によって支持されている。また、内枠23及び外枠22からダイバッド26に向かって複数のリード27が延在している。ダイバッド26の寸法は例えば2mm□程度であって、リード27の長さは例えば2mm程度である。
【0025】
相互に平行に延在するリード27部分において、各リード27はダムバー30によって連結されている。リード27は半導体素子と電気的に接続されるインナーリード27aと配線基板の配線と電気的に接続されるアウターリード27bとからなる。
図3(a)のインナーリード27aの表面には半導体素子と金線などのワイヤと電気的に接続されるための内装めっき層、例えばAgめっき層(金属めっき層)が形成されている。また、アウターリード27bの裏面には配線基板の配線と電気的に接続されるための外装めっき層、例えばはんだめっき層が形成されている。
【0026】
図3(a)に示すような帯状のリードフレーム20を裏返して、すなわちインナーリード27aのAgめっき層が形成された面が図1(a)に示す金型のノックアウト14側になるようにして金型内に配置される。その後、インナーリード27aとアウターリード27bを連結するダムバー30を含む所定の領域がダイ10の傾斜面Cの上方に配置されるようにして位置合わせをする。
【0027】
次いで、押え金属部材18によりリードフレーム20を押えて固定させた後、図2(a)に示すように、金属ポンチ12とノックアウト14とをリードフレーム20が配置された位置まで移動させてリードフレーム20を両面から挟む。その後、図2(b)に示すように、金属ポンチ12が所定の圧力でノックアウト14側にリードフレーム20を加圧すると同時に、ノックアウト14を、リードフレーム20を挟んだ状態で金属ポンチ12の動きに協働して下に移動させる。これにより、インナーリード27aとアウターリード27bとを連結するダムバー30部を含む所定の部分がダイ10の傾斜面Cと第2の面Bとが交差する軸に基づいて屈曲されて屈曲部Gが形成され、かつ、金属ポンチ12の面Dと面Eとが交差する軸に基づいて屈曲されて屈曲部Fが形成される。
【0028】
このように、リードフレーム20を金属ポンチ12とノックアウト14で挟みながら屈曲させることで、屈曲部F,Gが金型21の形状に従って忠実に屈曲されるようになるので、インナーリード27aの先端部も含めてアウターリード27bと平行になり、インナーリード27aをねじれなどの発生なしにシャープに屈曲させることができる。これにより、半導体素子と電気的に接続するためのインアナーリード27aのボンディングに係る面積を設計要求通りに確保することができるようになる。
【0029】
このようにして、リードフレーム20のリード27の所定の部分が本実施の形態の金型によって屈曲される。
次に、本実施形態に係る金型の特徴の一つである、粗面化されたノックアウト14の表面Aについて詳しく説明する。
図4(a)は研削盤により加工されたノックアウトの表面状態をSEM(Scanning Electron Microscope)により撮影したもの、図4(b)、図5(a)及び(b)は本実施の形態の金型に係るノックアウトの表面状態をSEMにより撮影したもの、図6(a)、(b)及び(c)はそれぞれ、図4(b)、図5(a)及び(b)のノックアウトの表面部の断面形状を模式的に示す図である。
【0030】
図4(a)に示すものは、従来の鏡面仕上げされたノックアウトの表面状態をSEMにより撮影したものである。本実施形態に係る金型のノックアウト14の表面は、図4(b)に示すように、WED(ワイヤ放電加工機)による処理を例えば2回行って表面を粗面化、すなわち梨地状にしたものであって、図6(a)に示す断面図のように、表面に微細な凹凸が形成されている。
【0031】
前述したように、リードフレーム20が金型により屈曲されるとき、図2(b)に示すように、ノックアウト14の表面Aとインナーリード27a上に形成されたAgめっき層29とが接触することになる。このとき、ノックアウト14の表面Aが図4(a)に示すように鏡面仕上げされていると、この鏡面と接触したインナーリード27aのAgめっき層29がピカピカに光るなどして前述したような問題が発生するおそれがある。
【0032】
しかしながら、本実施形態に係る金型のノックアウト14の表面Aには梨地状の凹凸が形成されているので、リードフレーム20が屈曲する際にノックアウト14の表面Aとインナーリード27aのAgめっき層29とが接触するとしても、接触するところは主にノックアウト14の表面Aの凸部であるので、実質的な接触面積を小さくすることができる。例えば、上記したWEDによる処理を行なった場合の接触面積は、インナーリード27aのAgめっき層29とノックアウト14の表面Aがお互いに平坦でその接触面積を100%としたとき、その20〜30%程度の接触面積にすることができる。
【0033】
ノックアウト14の表面の凹凸の高さ(高低差)はインナーリード27a上に形成された金属めっき層の種類や厚みに合わせて適宜調整すればよいが、例えば膜厚が5〜7μmのAgめっき層29を形成する場合、ノックアウト14の表面Aの凸部がAgめっき層29に突き刺さることでリードフレームのCu合金板が露出しないように、1〜2μm程度以下とすることが好ましい。
【0034】
このようにノックアウト14の表面Aを梨地状の凹凸を形成することにより、インナーリード27a上に形成されたAgめっき層29にノックアウト14の表面Aの研磨目が転写されたり、部分的にピカピカに光ったりすることがなくなり、Agめっき層29がめっきを施された直後と同等の光沢度、もしくはそれより低い光沢度を保つことができるようになる。これにより、屈曲されたリードフレーム20のリード部の光沢度が不均一になり、見た目も悪いといったことがなくなり、また、画像認識を用いた自動ワイヤボンディングをおこなう際、画像認識に係るエラーの発生を防止することができるようになる。さらに、Agめっき層29のノックアウト14と接触する面積を小さくすることができるので、Agめっき層29に深い打痕が発生したり、油などの不純物が付着したりする可能性を大いに減じることができ、ワイヤとの電気的な接続の信頼性を向上させることができる。
【0035】
また、図5(a)に示すものは、WED(ワイヤ放電加工機)による処理を4回行って表面を粗面化したものであって、図6(b)に示す断面図のように、WEDの処理回数を増やすに従って、凹凸のピッチが狭くなり、より細かい凹凸が形成されるようになるので、上記した効果がさらに顕著になる。なお、上記したWEDの処理回数は単なる一例であって、所定の凹凸の高さ(高低差)やピッチが得られるように適宜調整すればよい、
また、図5(b)に示すものは、図5(a)に示すノックアウト14の表面の凹凸上にさらにDLC(ダイヤモンドライクコーティング)を行ったものである。WED(ワイヤ放電加工機)による処理を行っただけでは、凸部の先端が鋭くなりやすく、Agめっき層29に深い打痕が形成される場合がある。このため、図6(c)に示すように、ノックアウト14の表面部の凹凸上にダイヤモンドコーティング層14aをコーティングすることで凹凸を滑らかにすることが好ましい。これにより、Agめっき層29に深い打痕が形成されないばかりではなく、凹凸の磨耗をも防止することができ、金型を長持ちさせることができる。
【0036】
なお、WEDの代わりに、サンドブラスト法を用いてノックアウト14の表面Aに梨地状の凹凸を形成してもよい。
次に、リード部が屈曲されたリードフレームを用いた半導体素子の実装方法を説明する。
まず、前述した方法によりリード27部が屈曲されたリードフレーム20を金型から取り出してひっくり返すことでインナーリード27aに形成されたAgめっき層29が表面に現われるようにする。その後、図3(b)に示すように、リードフレームのダイバッド26上に半導体素子34を搭載(ダイボンディング)し、この半導体素子34のリード導出を行うべき電極パッドとこれらに対応するインナーリード27aのAgめっき層29とを画像認識を用いた自動ワイヤボンディング装置によりワイヤ38を介して接続する。
【0037】
このとき、前述したように、リード27部のAgめっき層29が全体にわたって比較的低い光沢度を保ち、リードフレーム20のリード27には部分的にピカピカ光っている領域が存在しなくなるので、画像認識に係るエラーが発生するおそれがないことは言うまでもない。また、インナーリード27aのAgめっき層29はノックアウト14の梨地状の表面と接触することで微細なディンプル(くぼみ)が形成されていることになるので、ワイヤがこのディンプルに埋めこまれ、アンカー効果によりワイヤとインナーリード27aとの接合強度を向上させることができる。これにより、インナーリード27aとワイヤとの電気的な接続の信頼性を向上させることができる。
【0038】
次いで、半導体素子34とインナーリード27a及びアウターリード27bと覆うようにしてモールド樹脂36を施す。
次いで、不要なリードフレーム部分を切断除去することにより、図3(b)に示すようなQFN型の半導体装置40が製造される。
以上、一実施形態により、本発明の詳細を説明したが、本発明の範囲は上記の実施形態に具体的に示した例に限られるものではなく、この発明を逸脱しない要旨の範囲における上記の実施形態の変更は本発明の範囲に含まれる。
【0039】
例えば、本実施形態では、QFN型の半導体装置に用いられるリードフレームのリード部の所定の部分を屈曲させる場合について例示したが、本実施形態の金型を適用するリードフレームはQFN型の半導体装置に限定されないことはもちろんである。
また、金属ポンチ12の面にインナーリード27aのAgめっき層29が接触するような形態の場合、金属ポンチ12の所定の面を粗面化処理すればよい。つまり、金型を構成する金属部材のうち、インナーリード上に形成された金属めっき層が接触する金属部材の所定の面を粗面化すればよい。
【0040】
【発明の効果】
以上説明したように、本発明の金型によれば、リードフレームのインナーリードの金属めっき層が接触する金属部材の表面に梨地状に凹凸を形成することにより、リードフレームの当該部分に好ましくないスジ模様が入るといった不都合を解消することができるとともに、リードフレームの当該部分において、光沢度が不均一となる領域がなくなり、画像認識を行なう自動ワイヤボンディング装置により半導体素子とインナーリードとをワイヤでボンディングする際、画像認識に係るエラーの発生を防止することができるようになる。
【0041】
さらには、金型の金属部材とリードフレームの当該部分との接触面積を小さくすることができるので、インナーリードとワイヤとの電気的な接続の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】図1(a)は本発明の実施の形態の金型の構成を示す概略断面図、図1(b)は本発明の実施の形態の金型に係るノックアウトの表面状態を示す概略部分断面図である。
【図2】図2(a)及び(b)は本発明の実施の形態の金型によりリードフレームが加工される様子を示す概略部分断面図である。
【図3】図3(a)は本実施の形態の金型により加工されるリードフレームの一例を示す概略部分断面図、図3(b)は本発明の実施の形態の金型を用いて加工されたリードフレームに半導体素子が実装された半導体装置を示す概略断面図である。
【図4】図4(a)は研削盤により加工されたノックアウトの表面状態をSEMにより撮影したもの、図4(b)は本発明の実施の形態の金型に係るノックアウトの表面状態をSEMにより撮影したものである。
【図5】図5(a)及び(b)は本発明の実施の形態の金型に係るノックアウトの表面状態をSEMにより撮影したものである。
【図6】図6(a)、(b)及び(c)はそれぞれ、図4(b)、図5(a)及び(b)のノックアウトの表面部の断面形状を模式的に示す図である。
【図7】従来技術の金型によりリードフレームが加工される様子を示す概略部分断面図である。
【符号の説明】
10:ダイ
12:金属ポンチ
14:ノックアウト
14a:ダイヤモンドコーティング層
15:移動手段
16:下部ダイセット
16a:上部ダイセット
18:押え金属部材
19:スプリング部材
20:リードフレーム
22:外枠
22a:太幅部
23:内枠
26:ダイパッド
27a:インナーリード
27b:アウターリード
27:リード
28:サポートバー
29:Agめっき層(金属めっき層)
30:ダムバー
32:ガイド孔
34:半導体素子
36:モールド樹脂
38:ワイヤ
40:半導体装置

Claims (7)

  1. 半導体素子にワイヤを介して電気的に接続される金属めっき層を備えたインナーリードと、該インナーリードに連結し、配線基板に電気的に接続されるアウターリードとを有するリードフレームに曲げ加工を施す金型であって、
    前記インナーリードとアウターリードとの間の所定の部分を階段状に屈曲させる金属部材を具備し、
    該金属部材の前記金属めっき層と接触する面に凹凸が設けられていることを特徴とする金型。
  2. 前記金型の金属部材が、
    上下に移動可能で、前記凹凸が設けられた面を第1の面として備えたノックアウトと、
    前記ノックアウトが上下に移動できるように該ノックアウトの周囲に配置され、前記第1の面に平行な第2の面と、前記第2の面につながり、前記ノックアウト側に下がって傾斜する傾斜面とを備えた金属台とを具備し、
    前記金型が、
    前記リードフレームを挟んで前記ノックアウトとは反対側の上方に配置され、かつ上下に移動可能で、前記リードフレームを階段状に屈曲させるときに前記第1の面及び前記傾斜面にそれぞれ対応する面を備えた金属ポンチをさらに有することを特徴とする請求項1に記載の金型。
  3. 前記凹凸が設けられた面は、放電加工又はサンドブラスト法により形成されたものであることを特徴とする請求項1又は2のいずれか1項に記載の金型。
  4. 前記凹凸の上にダイヤモンドコーティング層がさらに形成されていることを特徴とする請求項3に記載の金型。
  5. 前記金属めっき層が、Ag(銀)めっき層からなることを特徴とする請求項1乃至4のいずれか一項に記載の金型。
  6. 請求項2乃至5のいずれか一項に記載の金型を用いたリードフレームの製造方法であって、
    前記金属部材と前記金属ポンチとの間に前記リードフレームを配置し、前記リードフレームを前記金属ポンチと前記ノックアウトとで挟みながら、前記金属ポンチにより前記リードフレームを下方向に加圧して、前記リードフレームの前記インナーリードと前記アウターリードとの間の所定の部分を階段状に屈曲させることを特徴とするリードフレームの製造方法。
  7. 請求項6に記載のリードフレームの製造方法で製造されたことを特徴とするリードフレーム。
JP2001193506A 2001-06-26 2001-06-26 金型、該金型を用いたリードフレームの製造方法及びリードフレーム Expired - Fee Related JP3568918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001193506A JP3568918B2 (ja) 2001-06-26 2001-06-26 金型、該金型を用いたリードフレームの製造方法及びリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001193506A JP3568918B2 (ja) 2001-06-26 2001-06-26 金型、該金型を用いたリードフレームの製造方法及びリードフレーム

Publications (2)

Publication Number Publication Date
JP2003007948A JP2003007948A (ja) 2003-01-10
JP3568918B2 true JP3568918B2 (ja) 2004-09-22

Family

ID=19031782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001193506A Expired - Fee Related JP3568918B2 (ja) 2001-06-26 2001-06-26 金型、該金型を用いたリードフレームの製造方法及びリードフレーム

Country Status (1)

Country Link
JP (1) JP3568918B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651563B2 (ja) * 2006-03-20 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2024002079A (ja) * 2022-06-23 2024-01-11 エルナー株式会社 電子部品の製造方法及び電子部品

Also Published As

Publication number Publication date
JP2003007948A (ja) 2003-01-10

Similar Documents

Publication Publication Date Title
JP4173346B2 (ja) 半導体装置
US10438816B2 (en) Selective planishing method for making a semiconductor device
JP2004214233A (ja) 半導体装置およびその製造方法
CN1470067A (zh) 倒装片衬底设计
US6780679B2 (en) Semiconductor device and method of manufacturing the same
US6402009B1 (en) Apparatus and method for shaping lead frame for semiconductor device and lead frame for semiconductor device
JP3568918B2 (ja) 金型、該金型を用いたリードフレームの製造方法及びリードフレーム
JP3213791U (ja) リードフレームの予備成形体
CN101174603A (zh) 半导体装置及半导体装置的制造方法
JP4243270B2 (ja) 半導体装置の製造方法
JPH04299851A (ja) 半導体装置用リードフレーム
JP2957335B2 (ja) リードフレームの製造方法
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP2000195894A (ja) 半導体装置の製造方法
JPS63308358A (ja) リ−ドフレ−ム
JP4747188B2 (ja) 半導体装置の製造方法
TW200841438A (en) QFN package structure with chips having pattern
JPH02197158A (ja) リードフレームの製造方法
JP2873350B2 (ja) 半導体装置
TW200841446A (en) QFN package structure with leadframe having pattern
JPH0645497A (ja) 半導体装置およびその製造方法
JP2006073904A (ja) 半導体装置、リードフレーム、及びその製造方法
JPS63250849A (ja) ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム
JPH0758274A (ja) リードフレーム及び半導体装置並びにリードフレーム用帯材

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040616

R150 Certificate of patent or registration of utility model

Ref document number: 3568918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees