KR100643431B1 - 프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그장치 - Google Patents

프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그장치 Download PDF

Info

Publication number
KR100643431B1
KR100643431B1 KR1020050042087A KR20050042087A KR100643431B1 KR 100643431 B1 KR100643431 B1 KR 100643431B1 KR 1020050042087 A KR1020050042087 A KR 1020050042087A KR 20050042087 A KR20050042087 A KR 20050042087A KR 100643431 B1 KR100643431 B1 KR 100643431B1
Authority
KR
South Korea
Prior art keywords
lead frame
die
base material
pressing
punch
Prior art date
Application number
KR1020050042087A
Other languages
English (en)
Inventor
원용희
양훈철
김정호
Original Assignee
엘에스전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스전선 주식회사 filed Critical 엘에스전선 주식회사
Priority to KR1020050042087A priority Critical patent/KR100643431B1/ko
Application granted granted Critical
Publication of KR100643431B1 publication Critical patent/KR100643431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드리스 반도체 패키지에 사용되는 리드프레임의 제조 방법과 그 제조 장치에 관한 것이다.
본 발명의 리드프레임 제조 방법은, 다이스와 누름 펀치 사이에 리드프레임 모재를 투입하고 누름 펀치로 리드프레임 모재의 일부를 눌러 함몰부와 돌출부를 형성하는 공정과, 돌출부를 그 주위와 실질적으로 동일한 높이가 되도록 깎아내어 얇은 두께 부위를 형성하는 공정과, 얇은 두께 부위의 일부를 타발 펀치를 관통시켜 타발하는 공정을 포함한다.
리드프레임, 프레싱, 누름 펀치, 연마, 타발 펀치

Description

프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그 장치{method for manufactureing thin lead frame using pressing and apparatus thereof}
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 리드리스(leadless) 패키지에 IC칩이 탑재된 반도체 패키지의 구성을 나타내는 단면도.
도 2는 종래 기술에 따른 계단형의 리드프레임을 사용한 리드리스 반도체 패키지의 구성을 나타내는 단면도.
도 3은 종래기술에 따른 계단형의 리드프레임의 제조공정도.
도 4a 내지 도 4c는 종래기술에 따라 프레싱을 이용한 계단형 리드프레임의 제조공정도.
도 5은 본 발명의 바람직한 실시예에 따른 계단형의 리드프레임의 제조방법이 수행되는 과정과 그 제조 장치를 나타내는 도면.
도 6은 본 발명의 바람직한 실시예에 따라 제조된 리드프레임의 단면을 도시한 사진.
<도면의 주요 참조 부호에 대한 설명>
10..리드프레임 모재 100...다이스
101...타발용 다이스 200...누름 펀치
400...평탄화 수단 500...타발 펀치
본 발명은 리드프레임의 제조 방법 및 장치에 관한 것으로서, 보다 상세하게는 QFN(Quad Flat Non-leaded Package) 또는 SON(Small Outline Non-leaded Package)등의 리드리스(leadless) 패키지에 이용되는 얇은 두께 부위 혹은 계단형의 구조를 갖는 리드프레임을 프레싱(pressing) 방식으로 제조하는 방법과 그 장치에 관한 것이다.
리드프레임은 반도체 칩(Chip)을 지지하는 단일한 틀 형태의 지지체로서 칩과 외부단자를 전기적으로 접속하는 기능과 칩에서 발생한 열을 외부로 방출하는 경로로서의 기능을 수행한다.
최근에는 반도체칩 패키지의 두께를 현저히 줄일 수 있고, 반도체 칩에서 발생되는 열을 외부로 효과적으로 배출시킬 수 있도록 패드가 노출되어 있는 고밀도 실장용의 리드리스 패키지가 선보이고 있다.
리드리스 패키지는 리드가 외측에 연결되지 않는 형태로, 도 1에 도시된 바와 같이, 다이패드(102)위에 IC칩(104)이 탑재되고, 이 IC칩(104)의 접속 전극과 리드부(100)가 와이어를 통하여 전기적으로 접속되어 있다. 그리고 이 IC칩(104)은 리드부(100)의 선단부까지 피복하는 몰드 수지(106)에 의해 밀봉되어 있다. 이와 같이, QFN구조를 갖는 반도체 패키지는 리드부(100)의 상면 및 측면이 몰드 수지(106)에 의해 피복되기 때문에, 이 리드부(100)의 단면이 수직 형상인 경우, 몰드 수지(106)중에 매립된 리드부(100)가 몰드 수지(106)로부터 빠질 우려가 있다.
따라서, 일반적으로 리드리스 패키지는, 도 2에 도시된 바와 같이, 리드프레임 리드부의 측면이 들어가도록 단차를 두어 몰드 수지가 측면으로 매립됨으로써 리드부가 몰드 수지로부터 빠지는 것을 방지한다.
도 2를 참조하면, 반도체칩 패키지는 리드프레임(70)의 리드부(70a) 위에 반도체칩(71)이 놓여지고, 리드프레임(70)의 일면은 반도체칩(71)과 일괄적으로 몰딩수지(72) 또는 플라스틱에 의해 팩킹처리가 되는 한편, 리드프레임(70)의 타면은 외부로 노출되는 구조를 갖는다. 여기서, 리드프레임(70)의 일부, 특히 본딩와이어(73)가 위치하는 부근의 반대편 쪽에는 리드프레임(70)이 단차가 있도록 계단형으로 형성되어, 이 부분에 몰딩수지(72) 등이 투입됐을 때, 리드프레임(70)과 몰딩수지(72) 사이의 부착력이 강화되어 팩킹처리가 보다 견고히 이루어지게 된다.
이러한 계단형의 리드프레임을 형성하기 위해 종래에 널리 사용되던 가공법으로는 도 3에 도시되어 있는 하프에칭법을 들 수 있다.
도 3를 참조하면, 계단형의 리드프레임 제조 방법은 리드프레임 모재(1)의 양면에 대하여 설계안에 따라 포토레지스트(2a, 2b)를 프린팅 하는 공정(A)과, 에칭액을 이용해 일정 시간동안 에칭하여 원하는 형상의 리드프레임을 만들고, 얇은 두께가 필요한 부분의 포토레지스트를 부분적으로 제거하는 공정(B)과, 포토레지스트가 제거된 부분에 대하여 하프에칭을 실시하는 공정(C)에 의해 수행된다.
그러나, 하프에칭법을 사용하는 종래의 리드프레임 제조방법은 다른 가공법에 비해 제조단가가 현저히 높을 뿐만 아니라 생산성이 낮은 취약점이 있기 때문에 비용이 저렴하며 가공 속도가 빠른 금형을 사용한 프레스 가공이 이용된다. 즉, 대한민국 특허공개 제2003-0072228에는 종래의 프레스 가공에 의해 리드부에 계단형 구조 등을 형성하여 리드리스 패키지에 이용되는 원하는 단면 형상의 리드부를 구비한 리드 프레임을 제조하는 방법이 개시되어 있다.
도 4a를 참조하면, 클램핑 부재(26)와 지지 부재(28)의 사이에 금속판(20)을 삽입하고, 이 금속판(20)의 소정 부위를 제 1펀치(24)를 이용하여 가압함으로써 금속판(20)에 개구부(20a)를 형성한다. 다음으로, 도 4b에 도시된 바와 같이 제 2펀치(24a)와 이것에 대응하는 개구부를 갖는 클램핑 부재(26a)와 개구부가 없는 지지 부재(28a) 사이에 개구부(20a)가 형성된 금속판(20)을 삽입하고, 제 2펀치를 이용하여 가압함으로써 가압된 부분이 개구부(20a)의 내측에 연신되어 측면부가 계단 형상으로 된다. 그리고 나서, 도 4c에 도시된 바와 같이, 제 3펀치(24b)를 이용하여 도 4b의 형상으로 가공된 금속판(20)에 구멍을 뚫음으로써, 최종적으로 계단형의 리드프레임 중앙부의 폭을 획정함으로써 리드부끼리의 간격을 확보한다.
하지만, 이 특허에 개시된 방법은 프레스 가공시에, 리드프레임 모재가 변형될 수 있고 또한 펀칭시 가해지는 압력에 의해 응력이 잔류하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 프레싱 가공을 통해 얇은 두께 부위를 형성하며, 리드프레임 모재에 불필요한 변형이 발생하지 않는 리드프레임 제조 방법과 그 장치를 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 프레스 가공법을 이용하여 계단형의 리드프레임을 제조하는데 있어서, 리드프레임의 변형을 최소화 할 수 있는 리드프레임의 제조방법 및 그 장치를 제공한다.
본 발명에 따른 리드프레임 제조방법은, 다이스와 누름 펀치 사이에 리드프레임 모재를 투입하고 누름 펀치로 리드프레임 모재의 일부를 눌러 함몰부와 돌출부를 형성하는 공정과, 돌출부를 그 주위와 실질적으로 동일한 높이가 되도록 깎아내어 얇은두께 부위를 형성하는 공정과, 얇은 두께 부위의 일부를 타발 펀치를 관통시켜 타발하는 공정을 포함한다.
누름 펀치로 리드프레임 모재를 누르는 과정은, 여러 단계에 걸쳐 수행될 수 있고, 그 선단 부분이 가장자리는 경사지고 중심부위는 평평한 형태의 펀치가 사용되는 것이 바람직하다.
타발공정에는, 상기 얇은 두께 형성공정시 사용되는 다이스에 비해 다이홀의 내폭이 작은 다이스가 사용되는 것이 바람직하다.
본 발명의 다른 측면에 따르면, 반도체 칩을 지지하기 위한 리드프레임의 제조장치는, 누름 가공부와, 평탄화 가공부 및 타발 가공부를 포함한다.
누름 가공부는, 그 위에 리드프레임 모재가 놓여 지지되고, 소정 폭의 다이홀이 형성된 다이스와, 다이스의 다이홀과 대응하는 폭을 갖고, 리드프레임 모재의 상부에서 리드프레임 모재의 일부를 누르도록 설치되는 누름 펀치와, 다이스의 다이홀에 삽입되어 누름 펀치에 의해 가압되는 방향으로 돌출되는 리드프레임 모재를 지지하는 지지부재를 포함한다.
평탄화 가공부는, 상기 다이스와, 상기 누름 펀치와, 상기 다이스의 다이홀에 삽입되어, 돌출된 부위를 깍아내는 평탄화 수단을 포함한다.
타발 가공부는, 그 위에 상기 리드프레임 모재가 놓여 지지되고, 상기 다이스의 다이홀보다 작은 폭의 다이홀이 형성된 타발용 다이스와, 타발용 다이스의 다이홀과 대응하는 폭을 갖고, 평탄화 수단에 의해 돌출된 부위가 제거된 리드프레임 모재의 일부를 타발하는 타발 펀치를 포함한다.
바람직하게, 타발 가공부에는 타발 펀치의 양측에 설치되어, 얇은 두께 부위가 형성된 리드프레임 모재의 형태를 재조정하는 형상보정 다이스를 더 구비한다.
바람직하게, 누름 가공부 및 평탄화 가공부에는 누름 펀치의 양측에 설치되어, 이를 가이드하는 동시에 리드프레임 모재의 양단을 지지하는 가이드블록을 더 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원 칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 5에는 본 발명의 바람직한 실시예에 따른 리드프레임 제조 방법이 수행되는 과정과 그 제조장치가 도시되어 있다.
도 5를 참조하면, 본 발명은 다이스(100)와 누름 펀치(200) 사이에 리드프레임 모재(10)를 투입한 상태에서, 누름 펀치(200)로 리드프레임 모재(10)의 일면을 눌러 리드프레임 모재에 함몰부(11a)와 돌출부(11b)를 형성하는 (b)공정과, 리드프레임 모재(10)에 있어 돌출부(11b)를 평탄화 수단(400)으로 가공하여 얇은 두께 부위가 형성된 계단형의 리드프레임 모재를 형성하는 (c)공정과, 그에 대응하는 얇은두께(10a) 부위를 국소적으로 제거하는 (d)의 타발공정을 거쳐서 계단형의 리드프레임을 제조하게 된다.
먼저, 상기와 같은 제조방법을 수행하기 위해 제공되는 본 발명의 바람직한 실시예에 따른 리드프레임 제조장치를 설명하면, 본 발명은 크게 도 5의 (b)에 도시된 누름 가공부와, 도 5의 (c)에 도시된 평탄화 가공부 및 도 5의 (d)에 도시된 타발 가공부를 구비한다.
누름 가공부(b)는, 그 위에 리드프레임 모재(10)가 놓여 지지되고, 소정 폭의 다이홀이 있는 다이스(100)와, 다이스(100)에 의해 지지되는 리드프레임 모재 (10)의 상부에 설치되고, 다이스(100)의 다이홀과 대응하는 폭을 갖고, 리드프레임 모재의 일부를 누르는 누름 펀치(200)와, 다이스(100)의 다이홀에 삽입되어 누름 펀치에(200)에 의해 형성된 리드프레임 모재(10)의 돌출부(11b)를 아래에서 지지하는 지지 부재(300) 및 상기 누름 펀치(200)의 양옆에 설치되어, 누름 펀치를 가이드하는 동시에 리드프레임 모재(10)의 양단을 지지하는 가이드블록(600)을 구비한다.
다이스(100)는 누름 작업시, 리드프레임 모재(10)를 안정적으로 가공할 수 있도록 리드프레임 모재(10)를 지지한다.
누름 펀치(200)는 다이스(100)에 대하여 리드프레임 모재(10)의 일부를 얇게 예컨대, 반두께(Half thickness)에 해당하는 두께만큼 누르도록 설치된다. 이때, 누름펀치(200)에 의해 눌려지는 리드프레임 모재(10)의 일면은 함몰되고, 그에 대응되는 타면은 돌출된다. 특히, 누름 펀치(200)는 그 선단 부분이, 가장자리는 경사지고 중심 부위는 평평한 형태로 이루어져 누름 작업시 선단의 중심 부위만이 리드프레임 모재를 누름으로써 리드프레임 모재에 가해지는 변형을 최소화 할 수 있다.
지지부재(300)는 누름 작업시, 누름 펀치(200)에 의해 형성되는 리드프레임 모재의 돌출부(11b)와 다이스(100)의 상면과 접촉되는 리드프레임 모재(10)의 단차로 인한 균열을 방지한다. 따라서, 지지부재(300)는 누름 펀치(200)가 하강하는 방향에 누름 펀치(200)에 대응하는 형상으로 다이홀 내부에 삽입되는 것이 바람직하다.
리드프레임 모재(10)에 대하여 누름 가공이 완료된 후에는 평탄화 가공부(c)에 함몰부(11a)와 돌출부(11b)가 형성된 리드프레임 모재가 새로이 셋팅된다.
평탄화 가공부(c)는, 상기 다이스(100)와, 누름 펀치(200)에 의해 함몰된 리드프레임 모재의 함몰부(11a)를 상부에서 지지하기 위해 마련된 상기 누름 펀치(201)와, 이에 대응되는 리드프레임 모재의 돌출부(11b)를 리드프레임 모재(10)의 다른 부위와 실질적으로 동일한 높이가 되도록 깎아내어 제거함으로써 리드프레임 모재(10)에 있어 얇은 두께 부위를 형성하는 평탄화 수단(400)과, 리드프레임 모재의 양단을 가이드하는 가이드블록(600)을 구비한다. 이때, 상기 누름 펀치(200)는 누름 가공부(b)에서 리드프레임 모재(10)의 일부를 가압하여 함몰부 및 돌출부를 형성하는 역할과는 다르게, 더이상의 가압 없이 이미 형성된 함몰부(11a)에 고정된 채로, 돌출부(11b)가 제거되는 동안, 리드프레임 모재(10)가 이동하는 것을 방지한다.
평탄화 수단(400)은 상부의 누름 펀치(200)와 하부의 다이스(100)에 고정된 리드프레임 모재(10)의 일부를 얇게 예컨대, 반두께로 형성하기 위해 다이스의 다이홀에 삽입되고, 리드프레임 모재(10)의 돌출부(11b)를 깎아내어 제거한다. 이때, 리드프레임 모재(10)의 돌출부(11b)를 제거하기 위한 평탄화 수단(400)은 기계적, 화학적 및 기계화학적 혼합방식에 의한 연삭, 밀링, 연마 등의 방식이 채택될 수 있다.
여기서, 본 실시예의 평탄화 가공부(c)는 누름 가공부(b)와, 다이스(100), 누름펀치(200), 가이드블록(600)을 공유하고, 다이홀 내부에 지지부재(300)대신에 평탄화 수단(400)이 삽입됨으로써 구성되는 것으로 도시되고 설명되었지만, 본 발명이 반드시 이에 한정되는 것은 아니다. 즉, 예컨대, 평탄화 가공부(c)는 누름가공부(b)와 별도의 다이스, 누름펀치, 가이드블록을 구비하여 별도의 공간을 차지하도록 구성될 수도 있다. 이 경우, 지지부재(300)와 평탄화 수단(400)의 교체 삽입과 같은 동작이 불필요해지고, 누름가공에 이은 평탄화 가공이 연속적, 병렬적으로 수행될 수 있다.
타발 가공부(d)는 타발을 유도하는 다이홀이 마련된 타발용 다이스(101)와, 타발용 다이스(101)에 의해 지지되는 리드프레임 모재(10)의 얇은두께 부위를 일부 타발하도록 설치되는 타발 펀치(500) 및 타발 펀치(500)를 양측에서 지지하며 얇은두께 부위가 형성된 리드프레임 모재(10)의 형태를 재조정하는 형상보정 다이스(601)을 구비한다.
타발용 다이스(101)의 다이홀 내폭은, 누름 가공부(b) 다이스(100)의 다이홀 내폭보다 작은 것이 바람직하다. 이는 리드프레임 모재(10)의 얇은 두께 부위가 계단형으로 형성될 수 있도록 얇은 두께 부위의 일부만을 타발하기 위함이다.
타발 펀치(500)는 상기 타발용 다이스(101)에 대하여 리드프레임 모재(10)의 일부, 즉 누름공정과 평탄화 공정에 의해 형성된 얇은 두께 부위를 국소적으로 타발하도록 설치된다. 여기서, 타발 펀치(500)는 상기 누름 펀치(200)의 누름면에 비해 그 타발면의 면적이 작은 펀치가 사용된다.
형상보정 다이스(601)는 상기 타발 펀치(500)를 양측에서 가이드하며, 함몰부(11a)가 형성된 리드프레임 모재(10)의 형상을 고정 및 재조정하기 위해 설치된 다.
얇은 두께 부위가 형성된 리드프레임 모재의 일부를 타발하기 전, 리드프레임 모재(10)는 하부의 타발용 다이스(101)와 상부의 형상 보정 다이스(601) 사이에 지지되고, 이때, 형상 보정 다이스(601)에 의해 리드프레임 모재(10)에 있어 얇은두께 부위의 형태는 재조정 될 수 있다.
다음으로, 본 발명의 바람직한 실시예에 따라 리드프레임이 제조되는 과정을 설명하기로 한다.
작업대상이 되는 소정의 리드프레임 모재(10)는 공정 (b)와 같이 다이스(100)와 누름 펀치(200) 사이에 투입되어 프레싱 방식의 누름 과정을 거친다. 여기서, 다이스(100)에 대하여 리드프레임 모재(10)의 일면을 눌러주는 과정은 선단부분이 평평한 형태를 갖는 누름 펀치(200)에 의해 이루어지고, 이때, 리드프레임 모재의 일면은 함몰되어 함몰부(11a)를 형성하고, 그에 대응되는 타면은 누름 펀치에 의해 돌출되어 리드프레임 모재(10)에 돌출부(11b)를 형성한다.
바람직하게, 리드프레임 모재(10)에 함몰부(11a)와 돌출부(11b)가 형성되도록 누름펀치(200)로 누르는 공정은 여러차례 반복 될 수 있다.
리드프레임 모재(10)에 대한 누름작업이 완료된 후에는, 공정 (c)와 같이 리드프레임 모재(10)가 다이스(100)와 누름 펀치(200)에 의해 지지된 상태에서, 다이홀에서 지지부재(300)가 빠져나오고 평탄화 수단(400)이 삽입된다.
이어서, 연마, 연삭 또는 밀링의 방식으로 구성된 평탄화 수단(400)이 동작함에 따라, 리드프레임 모재(10)의 돌출부(11b)가 제거되어 리드프레임 모재(10)의 다른 부위와 실질적으로 동일한 높이가 되도록 가공된다. 이와 같이, 리드프레임 모재의 돌출부(11b)가 평탄하게 가공되면 얇은 두께 부위를 갖는 리드프레임 모재가 형성된다.
리드프레임 모재에 대한 평탄화 작업이 완료된 후에는, 공정 (d)와 같이 타발용 다이스(101)에 대하여 타발 펀치(500)를 전진시켜 리드프레임 모재(10)의 함몰된 부분(11a)과 그에 대응하는 얇은 두께 부위를 국소적으로 제거하는 과정이 수행된다. 그러면 최종적으로 (e)와 같이 얇은 두께 부위가 형성된 리드프레임이 얻어진다.
상기와 같은 방법으로 평탄화 수단(400)을 이용하여 리드프레임 모재(10)의 돌출부(11b)를 제거할 경우, 얇은두께 부위를 형성하는데 있어서 정확한 치수의 제품을 얻을 수 있다.
도 6은 본 발명의 바람직한 실시예에 따라 제조된 계단형의 구조를 갖는 리드프레임의 단면을 나타낸 사진이다. 도면을 참조하면, 도 6의 하단에 도시된 바와 같이, 바닥면을 연마등의 방식으로 제거함으로써, 하단의 그레인(grain)결이 끊겨있는, 본 발명에 따른 제품의 특징을 볼 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명은 상대적으로 비용이 저렴한 프레스 가공을 통해 리드프레임의 얇은 두께 부위를 형성하게 되므로 생산원가를 절감할 수 있는 장점이 있다.
또한, 본 발명에 의하면 리드프레임 모재에 대한 평탄화공정시 리드프레임 모재가 변형되는 것이 방지되고, 평탄화 가공에 의해 형성된 얇은 두께 부위를 타발함에 있어서, 형상보정을 할 수 있어 정확한 치수를 갖는 계단형의 리드프레임, 즉, 고품질의 리드프레임을 제조할 수 있다.

Claims (9)

  1. 반도체칩을 지지하기 위한 리드프레임의 제조방법에 있어서,
    다이스와 누름 펀치 사이에 리드프레임 모재를 투입한 상태에서, 누름 펀치로 상기 리드 프레임 모재의 일면을 눌러 함몰부와 돌출부를 형성하는 공정;
    상기 돌출부를 그 주위와 실질적으로 동일한 높이가 되도록 깎아내어 얇은 두께 부위를 형성하는 공정; 및
    상기 얇은 두께 부위의 일부에 대하여 상기 누름 펀치의 누름 면에 비해 작은 면적의 타발면을 가진 타발 펀치를 관통시켜 타발하는 공정;을 포함하는 것을 특징으로 하는 리드프레임 제조 방법.
  2. 제 1항에 있어서, 상기 돌출부를 형성하는 공정에는,
    상기 누름 펀치와 대응되게 설치되어 상기 돌출부를 지지하는 지지 부재가 사용되는 것을 특징으로 하는 리드프레임 제조 방법.
  3. 제 1항에 있어서, 상기 얇은 두께 부위를 형성하는 공정에는,
    상기 돌출부를 깎아낼 때, 상기 누름 펀치를 상기 함몰부에 고정시켜 상기 리드프레임 모재의 움직임을 방지하는 것을 특징으로 하는 리드프레임 제조 방법.
  4. 제 1항에 있어서,
    상기 돌출부는 연마, 연삭, 또는 밀링의 방법으로 깎아내는 것을 특징으로 하는 리드프레임 제조 방법.
  5. 제 1항에 있어서, 상기 타발공정에는,
    상기 얇은 두께 부위의 형성공정시 사용되는 다이스에 비해 다이홀의 내폭이 작은 타발용 다이스가 사용되는 것을 특징으로 하는 리드프레임 제조방법.
  6. 반도체칩을 지지하기 위한 리드프레임 제조장치에 있어서,
    누름 가공부와, 평탄화 가공부 및 타발 가공부를 포함하고,
    상기 누름 가공부는,
    그 위에 리드프레임 모재가 놓여 지지되고, 소정 폭의 다이홀이 형성된 다이스;
    상기 다이스의 다이홀과 대응하는 폭을 갖고, 상기 리드프레임 모재의 상부에서 리드프레임 모재의 일부를 누르도록 설치되고, 그 선단 부분의 가장자리가 경사져 있으며 중심은 평평한 누름 펀치;
    상기 다이스의 다이홀에 삽입되어 누름 펀치에 의해 가압되는 방향으로 돌출되는 리드프레임 모재를 지지하는 지지 부재;를 포함하고,
    상기 평탄화 가공부는,
    상기 다이스;
    상기 누름 펀치; 및
    상기 다이스의 다이홀에 삽입되어, 상기 누름 펀치에 의한 가압으로 형성된 리드프레임 모재의 돌출된 부위를 깎아내어 제거하는 평탄화 수단;을 포함하고,
    상기 타발 가공부는,
    그 위에 상기 리드프레임 모재가 놓여 지지되고, 상기 다이스의 다이홀보다 작은 폭의 다이홀이 형성된 타발용 다이스;
    상기 타발용 다이스의 다이홀과 대응하는 폭을 갖고, 상기 평탄화 수단에 의해 돌출된 부위가 제거된 리드프레임 모재의 일부를 타발하도록 설치되는 타발 펀치; 를 포함하는 것을 특징으로 하는 리드 프레임 제조장치.
  7. 제 6항에 있어서, 상기 타발 가공부에 있어서,
    상기 타발 펀치의 양측에 위치하며, 리드프레임 모재에 있어 얇은 두께 부위의 형태를 재조정하는 형상보정 다이스;를 더 구비하는 것을 특징으로 하는 리드프레임 제조장치.
  8. 제 6항에 있어서,
    상기 누름 펀치의 양측에 위치하며, 상기 누름 펀치 및 상기 리드프레임 모재의 양단을 지지하는 가이드블록;을 더 구비하는 것을 특징으로 하는 리드프레임 제조장치.
  9. 제 6항에 있어서,
    상기 평탄화 수단은 연마, 연삭, 또는 밀링 수단인 것을 특징으로 하는 리드프레임 제조장치.
KR1020050042087A 2005-05-19 2005-05-19 프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그장치 KR100643431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050042087A KR100643431B1 (ko) 2005-05-19 2005-05-19 프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042087A KR100643431B1 (ko) 2005-05-19 2005-05-19 프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그장치

Publications (1)

Publication Number Publication Date
KR100643431B1 true KR100643431B1 (ko) 2006-11-10

Family

ID=37653932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042087A KR100643431B1 (ko) 2005-05-19 2005-05-19 프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그장치

Country Status (1)

Country Link
KR (1) KR100643431B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644191B2 (en) 2017-10-30 2020-05-05 Samsung Electronics Co., Ltd. Semiconductor package separating device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644191B2 (en) 2017-10-30 2020-05-05 Samsung Electronics Co., Ltd. Semiconductor package separating device

Similar Documents

Publication Publication Date Title
JP3660861B2 (ja) 半導体装置の製造方法
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
CN1512574A (zh) 半导体器件及其制造方法
KR960003853B1 (ko) 반도체 장치 및 그의 제조방법
KR100643431B1 (ko) 프레싱을 이용한 얇은 두께 리드프레임의 제조 방법 및 그장치
KR20000058117A (ko) 반도체 장치용 리드 프레임의 형상 가공 장치 및 형상가공 방법과 반도체 장치용 리드 프레임
CN101154602A (zh) 半导体装置的制造方法
JP2009088412A (ja) 半導体装置の製造方法
KR100676003B1 (ko) 리드프레임 제조방법 및 그 장치
KR100726041B1 (ko) 두께 제어에 의한 리드프레임 제조방법 및 그 장치
KR100674746B1 (ko) 압착부가 형성된 리드프레임 및 그 제조방법
JP4455166B2 (ja) リードフレーム
EP0887850A2 (en) Lead-frame forming for improved thermal performance
TWI397139B (zh) 引腳外露的半導體封裝的工藝方法
JP2006049372A (ja) リードフレーム及び半導体装置の製造方法
KR100700802B1 (ko) 스탬핑을 이용한 리드프레임 제조방법 및 그 장치
KR100243370B1 (ko) 반도체 리드 프레임의 제조 방법
EP4425537A2 (en) Hybrid multi-die qfp-qfn package
JP7057727B2 (ja) リードフレームおよび半導体装置
JPH1079463A (ja) 半導体装置製造用切断装置
JP4200150B2 (ja) リードフレームの製造方法
JP2005150629A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
KR0142941B1 (ko) 반도체 패키지의 리드포밍방법 및 그 포밍장치
KR200160429Y1 (ko) 리드프레임 패드 챔퍼용 금형

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee