JPH07240491A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH07240491A
JPH07240491A JP6031396A JP3139694A JPH07240491A JP H07240491 A JPH07240491 A JP H07240491A JP 6031396 A JP6031396 A JP 6031396A JP 3139694 A JP3139694 A JP 3139694A JP H07240491 A JPH07240491 A JP H07240491A
Authority
JP
Japan
Prior art keywords
lead
downset
lead frame
etching
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6031396A
Other languages
English (en)
Inventor
Toshio Kawamura
敏雄 川村
Kenichi Kaneko
健一 金子
Toshikatsu Hiroe
俊勝 広江
Noboru Imai
昇 今井
Makoto Kiuchi
誠 木内
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP6031396A priority Critical patent/JPH07240491A/ja
Publication of JPH07240491A publication Critical patent/JPH07240491A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】銅素材をエッチングして成形し、表面にSn/
Niめっきを施したリードフレームであっても、潰し加
工時にダウンセット部でヒゲバリが発生しないようにす
る。 【構成】リードフレームは、銅素材からエッチングによ
り成形され、表面にSn/Niめっき層25が施された
ものである。リードフレームは、アイランド22を有し
吊りリード23に結合されている。アイランド22と吊
りリード23との結合部に曲げ加工により傾斜させたダ
ウンセット部21が形成されている。このダウンセット
部21の中央にリード23の厚みの半分程度の深さのハ
ーフエッチング部24を設けてある。ダウンセット部2
1は、厚さ方向に潰し加工が施されるが、その加工の際
ハーフエッチング部24は、ヒゲバリが生じやすい幅広
がりの最も多い部分の母材材料の逃げ場となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ダウンセット部を有す
る半導体装置用リードフレームに係り、特にヒゲバリが
発生しないようにダウンセット部の形状を改善したもの
に関する。
【0002】
【従来の技術】一般に、ICパッケージは図3に示す断
面構造をしている。Siなどの半導体チップ1はアイラ
ンド3に接着固定され、リード2と半導体チップ1のボ
ンディングパッドの間をボンディングワイヤ6で配線
し、半導体装置として構成される。
【0003】しかし、ICパッケージは軽薄短小が必須
条件であるため、幅、長さはもとより特に厚さ方向の寸
法制限が重視されている。薄型化を実現するためには封
止樹脂9の上下厚さのバランスをとり、パッケージ内で
半導体チップ1の位置を厚さ方向中央にすることが好ま
しいとされている。このため薄型化技術として高度なダ
ウンセット加工が要求されている。
【0004】図4は、外枠7から内側に延びた吊りリー
ド8に結合されたアイランド3を有するリードフレーム
形状の一例を示した平面図であり、ダウンセット部4は
アイランド3と吊りリード8との境界部位置に設けられ
る。
【0005】ダウンセット部4は単にリードを曲げ加工
するだけではアイランド3の形状が安定しないばかりで
なく、図5(a)に示すようにリードフレーム10を積
み上げて保管したり、荷作りしたりするが、その場合、
ダウンセット部4同士が嵌合して隙間がなくなり、分離
困難な状態となる(図5(b))。
【0006】そこで、このような分離困難な状態となる
のを回避するために、図5(c)に示すように、ダウン
セット部4を厚さ方向に20〜40%程度の潰し加工を
行い、積み重なり性を配慮したものが提案されている
(例えば実公昭63−8143号公報)。これによれ
ば、ダウンセット4、4同士が嵌合しても隙間が確保さ
れて分離が容易となる。
【0007】ところで、高速SRAM等に用いるリード
フレームは、信号伝送の高速性、放熱性などの点からリ
ードフレーム材料として銅を用いる場合が多く、後工程
のテーピング、ダイボンド、ワイヤボンド工程で高温加
熱加工を行うために、Sn/Niめっきを施し、銅素地
の変色を防止している。
【0008】Sn/Niめっき層は母材の銅と較べ、延
性が少なく硬度が非常に高い。このため、Sn/Niめ
っき層を施したリードに曲げによるダウンセット加工を
行うと、図6(a)、(b)に示したメカニズムでリー
ド11の断面は形状変化してダウンセット部16が形成
されるが、リード11のエッジの部分11aは材料表面
の伸びが大きいため母材の銅12の伸びにSn/Niめ
っき層13の伸びが追従できないため、エッジ部分11
aにリード11の長手方向に微細なクラック14を生じ
る。このためさらに図6(c)に示すような潰し加工を
行うと当該部分にひげ状のバリ15が発生する。なお、
図6において上半分はリードの斜視図、下半分は断面図
である。
【0009】このヒゲバリ15は、42アロイまたは銅
の素材のプレス加工による打ち抜きで成形したリードフ
レーム、及び42アロイの素材をエッチングして成形し
たリードフレームでは発生しない。
【0010】しかし、銅素材をエッチングして成形した
リードフレームでは、ダウンセット部の深さが深いほど
顕著であり、図7に示すように、長いものでは0.2mm
以上のヒゲバリ15が発生することがある。ヒゲバリが
発生すると、隣接リードと接触して短絡等の機能障害を
起こす場合があるので、ヒゲバリの発生は絶対に回避し
なければならない。
【0011】発明者らの実験では、板厚0.2mmのリー
ド材に深さ0.525mmのダウンセット加工部を形成
し、これに潰し加工を行った場合、ヒゲ状のバリの発生
率は8/600〜12/600であり、実用に適用でき
ないレベルであった。
【0012】尚、既述したように、銅素材をプレス成形
して得たリードフレームではヒゲバリが発生しないか
ら、エッチングではなくプレス成形する加工法を採用す
れば上記障害を回避できる。しかし、プレス加工を行う
ためには高価な金型が必要となり、金型の製作期間、製
品数量、製品単価を考慮した場合、プレス加工は少量生
産品のリードフレームには経済的に向かない。このため
現状では、リードフレームの全てをプレス加工に頼るわ
けにはいかず、少量生産品はエッチング加工に頼らざる
を得ない。
【0013】また、ダウンセット部に、母材の銅の伸び
にSn/Niめっきの伸びが追従出来るように特殊な形
状を設けて、ヒゲバリの発生を防止することも考えられ
る。しかし、ダウンセット部にリード平面形状と異なる
特殊な形状を設けると、リードの平面形状が変わるので
フレームパターンの設計変更が難しくなるといった問題
がある。
【0014】
【発明が解決しようとする課題】上述したように、Sn
/Niめっきを表面に施したリードフレームに、ダウン
セット加工を施し、後に潰し加工を行うようにした従来
のリードフレームにあっては、次のような問題がある。
【0015】(1) 銅素材をエッチングして成形したリー
ドフレームにSn/Niめっきを施した材料では、ダウ
ンセット加工を行うことによって、リードの長手方向に
微細なクラックを生じ、それが原因で潰し加工時にヒゲ
状のバリが発生する場合があり、このヒゲ状のバリは隣
接リードと接触し機能障害を起こす。
【0016】(2) 特殊形状を設けた場合には、リードフ
レームの平面形状が変わってしまうので、フレームパタ
ーンの設計変更が難しくなる。
【0017】(3) ヒゲ状のバリの発生したリードフレー
ムをひとたび出荷し、それがユーザに流出してしまった
場合には、ICのロット不良という重大な事態をもたら
す。このため、その発生率をPPMオーダー以下に止め
る必要がある。
【0018】本発明の目的は、前述した従来技術の欠点
を解消して、ダウンセット部の潰し加工によるヒゲバリ
の発生が予防できる半導体装置用リードフレーム、及び
ヒゲバリが発生しない半導体装置用リードフレームを提
供することにある。
【0019】
【課題を解決するための手段】本発明の半導体装置用リ
ードフレームは、表面めっきの施されたリードの一部に
傾斜したダウンセット部を有する半導体装置用リードフ
レームにおいて、ダウンセット部の途中にリードの厚み
の半分程度の深さのハーフエッチング部を設けたもので
ある。
【0020】特に、ヒゲバリ発生予防の点から、リード
素材が銅で、その表面にSn/Niめっき層が施され、
リードフレームの成形はエッチングによるものであり、
さらにリードフレームのタイプは、そのダウンセット部
が潰し加工されるタイプのものに適用するとよい。
【0021】ハーフエッチング部の長さは、ダウンセッ
ト部の長さの1/4以上で1/2以下であることが好ま
しい。1/4以下の場合には、ダウンセット部に潰し加
工を施すとヒゲバリの発生率がPPMオーダーを越えて
しまい、1/2以上の場合にはリード剛性が低くなって
ダウンセット加工時の形状が安定しないからである。ハ
ーフエッチング部の位置は、潰し加工時の幅広がりの最
も多い部分に材料逃げ部として設ける点から、ダウンセ
ット部の中央にあることが好ましい。また、積み上げた
リードフレームのダウンセット同士の分離を容易にする
点からダウンセット部が厚さ方向に潰されて薄くなって
いることが好ましい。
【0022】さらに、上記したリードフレームを用いて
半導体装置を作ることが、製品歩留りの点から好まし
い。
【0023】
【作用】リードのダウンセット部の途中にリードの厚み
の半分程度の深さのハーフエッチング部を設けると、ダ
ウンセット部に厚さ方向の潰し加工を行う際、幅広がり
の最も多い部分に材料の逃げ場が作られるので、材料の
幅方向広がりが低減し、表面めっきによるヒゲバリが発
生しなくなる。
【0024】
【実施例】以下、本発明の半導体装置用リードフレーム
の実施例を図面を用いて説明する。図1は本実施例のリ
ードフレームのダウンセット部21を示したものであ
る。素材は銅であり、エッチングによりリードフレーム
を成形したものである。このリードフレームは、アイラ
ンド22を有し、そのアイランド22は外枠から内側に
延びた吊りリード23に結合されている。
【0025】このアイランド22と吊りリード23との
結合部にダウンセット部21が形成されている。このダ
ウンセット部21は、アイランド22を周囲のインナリ
ード部分より一段低く凹ませて、チップの表面の高さを
インナリードの高さに近づけワイヤボンディングを容易
にするために、アイランド22と吊りリード23との境
界部に曲げを加えてリード23の一部を傾斜させて形成
されている。
【0026】このダウンセット部21の一部、図ではダ
ウンセット部21の中央にリード23の厚みの半分程度
の深さのハーフエッチング部24を設けてある。
【0027】Sn/Niめっき層25は、ハーフエッチ
ング部24の表面も含めたリード表面及びアイランド2
2に施される。また、ハーフエッチング部24を形成し
たダウンセット部21は、後の工程で、嵌合させるダウ
ンセット部21同士が離れやすくなるように、プレスに
より厚さ方向に潰して薄くされている。
【0028】ハーフエッチング部24の幅は、図示例の
ように、リード23の全幅としてリード21のエッジ部
分まで達するようにすることが好ましいが、全副とせず
エッジ部分に達しない溝形状としてもよい。ハーフエッ
チング部24の長さは、ハーフエッチング部をダウンセ
ットの途中に形成することにより、ダウンセット部21
長さ(リード長方向の長さ)の全長よりも短く形成す
る。
【0029】上記ハーフエッチング部24の形成方法
は、その名の通りエッチングによる。リードフレームの
エッチング成形後に、ハーフエッチング部24以外の部
分にマスキング処理を施して当該部分のみをエッチング
する。
【0030】ハーフエッチング部24をエッチングによ
り形成した後、リード表面にSn/Niめっきを施す。
めっき後、アイランド3と吊りリード8との境界部位置
に曲げによるダウンセット加工を施して傾斜したダウン
セット部21を形成する。このダウンセット加工時、ダ
ウンセット部21となるべき部分に上述したハーフエッ
チング部24が設けられているので、境界部位置のリー
ド23のエッジ部分23aは材料表面の伸びが規制さ
れ、母材の銅の伸びにSn/Niめっき層25の伸びが
追従できるようになる。したがって、エッジ部分23a
にリード23の長手方向に、ヒゲバリの原因となる微細
なクラックを生じることがない。
【0031】ダウンセット加工後、前述したようにダウ
ンセット部21には厚さ方向に潰し加工を行うが、この
ハーフエッチング部24を設けてあると、潰し加工時、
このハーフエッチング部24が、幅広がりの最も多い部
分の銅材料の逃げ場となるので、材料の幅方向広がりが
低減し、しかも微細なクラックも生じていないため、ヒ
ゲバリの発生が防止される。
【0032】ヒゲバリの発生を有効に防止することがで
きるハーフエッチング部の長さを実験により検討した。
実験では、図2中に示したように、なるべく多くのデー
タを得るため、リード31間を結合しているダムバー3
2近傍のリード31の一部を、アイランドと吊りリード
との境界に見立てた。
【0033】試料として、板厚0.2mmの銅素材をエッ
チングしてリード幅0.2mmのリードフレームを成形
し、ダウンセット部となるべきリードの中央に長さを種
々変えたハーフエッチング部を厚みの半分程度に形成
し、その上で0.4μm厚のSn/Niめっきを表面に
施し、深さDを0.525mmとするダウンセット加工を
施し、さらに潰し加工を施したものを使った。
【0034】その結果、ハーフエッチング部の長さB
は、リードの曲げ位置間距離Lの1/4以上で1/2以
下の範囲で有効であり、そのときのヒゲバリの発生率は
0/600(箇所/ピース)であった。ここでピースと
は、数個以上のリードフレームが連結されている1枚の
リボンのことである。
【0035】B=L/4の場合について詳細に再確認を
行った結果、発生率は0/3000(箇所/ピース)で
あり、この発生率は量産時においてもその効果は大きい
と判断される。またハーフエッチング部の位置は、幅広
がりの最も多い部分であるダウンセット部中央が良い。
【0036】Lが1/2以上の場合、ダウンセットのた
めの曲げ加工時の曲げ受け部面積33が過小となり、曲
げ部のリード剛性も低くなるため形状安定性に欠ける。
ハーフエッチング部の深さは材料厚さの40〜60%の
範囲で有効である。
【0037】このように本実施例によれば、ダウンセッ
ト部にハーフエッチング部を設けるという簡単な構成に
より、エッチング成形品であってもヒゲバリの発生を防
止できるので、エッチング加工に頼らざるを得ない少量
生産品でも、ヒゲバリの発生のない高品質なリードフレ
ームが得られる。
【0038】また、このような高品質なリードフレーム
を用いてユーザが図3に示すようなICを製造しても、
ヒゲバリの発生がないので、隣接リードと接触して短絡
等の機能障害を起こすこともなく、したがってリードフ
レームに起因したロット不良もなくなり、高い歩留りが
得られる。
【0039】なお、本実施例は吊りリードで支持された
アイランドを有するタイプのリードフレームのダウンセ
ット部について説明したが、実験例からわかるように本
発明はそのタイプに限定されない。ボンディングワイヤ
性を向上するためにアイランドを下げるという目的以外
に施されたダウンセット部に対しても、本発明は同様に
適用できる。また、銅素材とSn/Niめっきの組み合
わせ以外でも、母材とめっき材の伸び(曲げ、潰し、あ
るいはせん断による)が大きく異なり、それによりヒゲ
バリが発生しやすいような場合や、あるいはエッチング
成形ではなくプレスでリードフレームが成形され、上記
のような母材・めっき関係があり、ヒゲバリが発生しや
すいような場合等にあっても、本発明は適用できる。例
えば、フィルムによりチップを接着搭載するCOL(Ch
ip On Lead)やLOC(Lead OnChip)のダウンセット
部にも適用できる。
【0040】
【発明の効果】
(1) 請求項1に記載の発明によれば、ダウンセット部に
ハーフエッチング部を設けたので、ダウンセット加工に
よるクラックの発生を防止でき、ダウンセット加工後の
潰し加工時に発生するヒゲバリの発生を予防することが
できる。また、ハーフエッチング部の形成はエッチング
によるので、その形成が容易かつ安価に行える。また、
ハーフエッチング部を設けてもリードフレームの平面形
状は変わらないのでフレームパターンの設計変更が容易
である。
【0041】(2) 請求項2に記載の発明によれば、ハー
フエッチング部の長さをダウンセット部の長さの1/4
以上、1/2以下としたので、ヒゲバリの発生率を大幅
に低減することができるとともに、ダウンセット加工時
に曲げ受け部面積が確保でき安定したダウンセット加工
形状が安定する。
【0042】(3) 請求項3に記載の発明によれば、ダウ
ンセット部が厚さ方向に潰されても、ヒゲバリが発生せ
ずリードフレームの品質が向上する。
【図面の簡単な説明】
【図1】本発明の半導体装置用リードフレームの実施例
を説明するためのダウンセット部近傍のリード形状を示
す斜視図。
【図2】本実施例によるハーフエッチング部形状に関す
る実験結果であって、横軸はダウンセット長さLに対す
る比で示したハーフエッチング部長さB、縦軸はヒゲバ
リ発生率(箇所/ピース)である。
【図3】従来例及び本実施例に共通したICパッケージ
の断面構造図。
【図4】図3に使用するリードフレームの一例を示した
平面図。
【図5】ダウンセット部を有するリードフレームの積み
重ね状態を示す説明図であって、(a)はダウンセット
加工済みリードフレームの積み重ね状態図、(b)は潰
しがない場合のダウンセット部近傍の拡大図、(c)は
潰しがある場合のダウンセット部近傍の拡大図。
【図6】ダウンセット加工後の潰し加工時にヒゲバリが
発生するメカニズムを示す説明図であって、(a)はリ
ード素材図、(b)はダウンセットのための曲げ加工
図、(c)はダウンセット加工後に施される潰し加工
図。
【図7】従来のダウンセット部のヒゲバリの発生状態を
示す説明図。
【符号の説明】
21 ダウンセット部 22 アイランド 23 吊りリード 24 ハーフエッチング部 25 Sn/Niめっき層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 昇 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内 (72)発明者 木内 誠 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内 (72)発明者 佐藤 学 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】表面めっきの施されたリードの一部に傾斜
    したダウンセット部を有する半導体装置用リードフレー
    ムにおいて、上記ダウンセット部の途中にリードの厚み
    の半分程度の深さのハーフエッチング部を設けたことを
    特徴とする半導体装置用リードフレーム。
  2. 【請求項2】上記ハーフエッチング部のリード方向の長
    さは、上記ダウンセット部の長さの1/4以上で1/2
    以下であることを特徴とする請求項1に記載の半導体装
    置用リードフレーム。
  3. 【請求項3】上記ダウンセット部がリードの厚さ方向に
    潰されていることを特徴とする請求項1または2に記載
    の半導体装置用リードフレーム。
JP6031396A 1994-03-01 1994-03-01 半導体装置用リードフレーム Pending JPH07240491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6031396A JPH07240491A (ja) 1994-03-01 1994-03-01 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6031396A JPH07240491A (ja) 1994-03-01 1994-03-01 半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH07240491A true JPH07240491A (ja) 1995-09-12

Family

ID=12330108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6031396A Pending JPH07240491A (ja) 1994-03-01 1994-03-01 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH07240491A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353403A (ja) * 2001-03-05 2002-12-06 Samsung Electronics Co Ltd 超薄型半導体パッケージ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353403A (ja) * 2001-03-05 2002-12-06 Samsung Electronics Co Ltd 超薄型半導体パッケージ及びその製造方法
JP4549608B2 (ja) * 2001-03-05 2010-09-22 三星電子株式会社 超薄型半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
TWI250632B (en) Ground-enhancing semiconductor package and lead frame
CN100517682C (zh) 半导体器件及其制造方法
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
JP2000294711A (ja) リードフレーム
CN101154602A (zh) 半导体装置的制造方法
JPH07240491A (ja) 半導体装置用リードフレーム
JP2957335B2 (ja) リードフレームの製造方法
JPH03296254A (ja) リードフレーム
JP3077505B2 (ja) リードフレームの製造方法
JP4455166B2 (ja) リードフレーム
CN220873575U (zh) 导线架以及封装结构
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2621814B2 (ja) 樹脂封止型半導体装置
JP2700902B2 (ja) リードフレームの製造方法
JP2003124417A (ja) 半導体パッケージの製造装置及び製造方法
JPH05190748A (ja) 電子部品の実装パッケージ製造方法
US20220270957A1 (en) Quad flat no-lead (qfn) manufacturing process
JPH0645497A (ja) 半導体装置およびその製造方法
JPH02197158A (ja) リードフレームの製造方法
KR100493038B1 (ko) 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법
JP2002026192A (ja) リードフレーム
JPS63250849A (ja) ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JPS58124256A (ja) 半導体装置の製造方法
JPH0722552A (ja) Ic用リードフレームの成形方法