KR20000057943A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20000057943A
KR20000057943A KR1020000005621A KR20000005621A KR20000057943A KR 20000057943 A KR20000057943 A KR 20000057943A KR 1020000005621 A KR1020000005621 A KR 1020000005621A KR 20000005621 A KR20000005621 A KR 20000005621A KR 20000057943 A KR20000057943 A KR 20000057943A
Authority
KR
South Korea
Prior art keywords
film
layer
layer wiring
via hole
semiconductor device
Prior art date
Application number
KR1020000005621A
Other languages
English (en)
Other versions
KR100371508B1 (ko
Inventor
스가이가즈미
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000057943A publication Critical patent/KR20000057943A/ko
Application granted granted Critical
Publication of KR100371508B1 publication Critical patent/KR100371508B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

먼저, 반도체기판상에 하층배선이 형성된다. 다음에, 상기 하층배선상에 층간절연막이 형성된다. 다음에, 상기 층간절연막상에 제 1 Ti막이 형성된다. 다음에, 상기 제 1 Ti막상에 TiN막이 형성된다. 다음에, 상기 TiN막, 상기 제 1 Ti막, 그리고 상기 층간절연막내에 상기 하층배선에 달하도록 비아홀이 형성된다. 다음에, 상기 비아홀내 및 상기 TiN막상에 제 2 Ti막 및 Al 또는 Al합금막이 순차적으로 형성된다. 다음에, 열처리를 수행하여, 상기 제 2 Ti막중의 Ti와 상기 Al 또는 Al합금막중의 Al이 상기 비아홀저부에서 서로 반응하게 한다.

Description

반도체장치 및 그 제조방법{Semiconductor device and fabricating method thereof}
본 발명은 로직디바이스등과 같이 고속으로 동작하는 회로에 적합한 반도체장치 및 그러한 반도체장치 제조방법에 관한 것으로서, 보다 상세하게는, 우수한 일렉트로마이그레이션내성을 갖는 반도체장치 및 그 반도체장치 제조방법에 관한 것이다.
반도체장치에 있어서, 최근의 디자인룰의 미세화에 따라서 배선을 흐르는 전류의 밀도가 증가하고, 이러한 사실로 인해, 일렉트로마이그레이션이라고 불리는 신뢰성저하의 문제가 표면화되어 있다. 일렉트로마이그레이션에 있어서, Al원자는 전자와 동일한 방향으로 흐르고, Al원자가 흘러나온 후, Al원자의 공급될 수 없는 위치에 보이드가 형성되어, 단선등이 발생한다.
따라서, 배선재료인 Al에 미량의 Cu를 첨가하거나, Al배선의 아래에 배리어메탈막으로서 TiN 및 Ti로 이루어지는 막을 형성함으로써, 신뢰성을 향상시키는 방법이 채용되고 있다.
그러나, Al에 Cu가 첨가되는 경우에도, 충분한 효과는 얻어질 수 없다. TiN 및 Ti로 이루어지는 배리어메탈막을 형성한 경우에, 비아의 저부상에도 이 배리어메탈막이 형성되기 때문에, 반대로 TiN막이 Al원자의 흐름을 저해한다. 따라서, 비아내에 보이드가 형성되어, 배선이 단선되어, 대규모집적회로(LSI)등이 동작하지않게 된다.
따라서, 일본특개평5-326512호 공보, 특개평8-111455호 공보 및 특개평10-l99973호 공보에는, Al합금으로 이루어지는 상층배선의 아래에 배리어메탈막으로서 Ti막만을 형성하는 방법이 개시되어 있다. 이 방법에 따르면, 배리어메탈막내에 TiN막이 존재하지 않기 때문에, 상층배선과 하층배선간에 Al원자가 이동할 수 있어, 일렉트로마이그레이션이 억제된다.
그러나, 상기 공보들에 개시된 반도체장치 제조방법에 있어서는, 비아내의 일렉트로마이그레이션이 억제될 수 있지만, 상층배선내의 일렉트로마이그레이션이 충분히 억제될 수 없다는 문제점이 있다. 본 발명의 목적은 비아 및 상층배선에서의 일렉트로마이그레이션을 충분히 억제할 수 있는 반도체장치 및 그 반도체장치 제조방법을 제공하는 것이다.
도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체장치 제조방법을 공정단계순으로 나타낸 단면도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 제 1 SiO2막
3 : Al막 4 : 제 2 SiO2막
5 : 제 1 Ti막 6 : 제 1 TiN막
7 : 비아홀 8 : 제 2 Ti막
9 : AlCu합금막 10 : 제 2 TiN막
11 : 상층배선
본 발명의 일면에 따르면, 반도체장치는, 반도체기판과, 상기 반도체기판상에 형성된 하층배선과, 상기 하층배선상에 형성된 층간절연막과, 상기 층간절연막내에 형성되고 상기 하층배선에 달하는 비아홀과, 상기 비아홀의 저부에 매립되고 고융점금속으로 이루어진 배리어메탈막과, 상기 배리어메탈막상에 형성된 도전막과, 그리고 상기 층간절연막상에 순차적으로 적층된 제 1 Ti막, TiN막, 제 2 Ti막, 그리고 Al 또는 Al합금막을 포함하고 상기 도전막에 접속되는 상층배선을 구비한다. 상기 상층배선은 상기 도전막과 접속된다.
본 발명에서는, 배리어메탈막이 고융점금속으로 이루어진 메탈막을 구비하고 있기 때문에, TiN막이 형성된 종래의 장치에서 기인하는 Al원자의 이동에 대한 문제점이 없다. 따라서, 비아에서 일렉트로마이그레이션내성이 높다. 또한, 상층배선에 있어서, Al 또는 Al합금막의 아래에 제 1 Ti막, TiN층, 그리고 제 2 Ti막이 형성되기 때문에, Al 또는 Al합금막의 배향성이 높고, 배선에서 결정입경의 변화가 작다. 따라서, 상층배선에 있어서의 일렉트로마이그레이션내성이 높다.
본 발명의 또 다른 일면에 따르면, 반도체장치 제조방법은 반도체기판상에 하층배선을 형성하는 단계를 구비한다. 다음에, 이 제조방법에서, 상기 하층배선상에 층간절연막이 형성된다. 다음에, 상기 층간절연막상에 제 1 Ti막이 형성된다. 다음에, 상기 제 1 Ti막상에 TiN막이 형성된다. 다음에, 상기 TiN막, 상기 제 1 Ti막, 그리고 상기 층간절연막내에 상기 하층배선에 달하도록 비아홀이 형성된다. 다음에, 상기 비아홀내 및 상기 TiN막상에 제 2 Ti막 및 Al 또는 Al합금막이 순차적으로 형성된다. 다음에, 열처리를 수행하여, 상기 제 2 Ti막중의 Ti와 상기 Al 또는 Al합금막중의 Al이 상기 비아홀저부에서 서로 반응하게 한다.
본 발명에 있어서, 층간절연막상에 제 1 Ti막 및 TiN막을 형성한 후에 비아홀이 형성되고, 그 다음에 제 2 Ti막 및 Al 또는 Al합금막이 형성된다. 따라서, 비아홀내에 TiN막이 형성되지 않고, 비아홀에서 일렉트로마이그레이션내성이 높다. 또한, 상층배선에 있어서는, 상술한 바와 같이, Al 또는 Al합금막의 배향성이 높고, 결정입경의 변화가 작기 때문에, 상층배선에서도 일렉트로마이그레이션내성이 높다.
이하, 첨부도면을 참조하여 본 발명의 일실시예에 따른 반도체장치 제조방법을 상세히 설명한다. 본 실시예의 방법은 복수개의 배선을 갖는 실리콘집적회로 제조방법에 관한 것이다. 도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체장치 제조방법을 공정단계순으로 나타낸 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 본 실시예의 제조방법에 있어서, 실리콘기판(1)상에 제 1 SiO2막(2)이 증착되고, 이 SiO2막(2)상의 소정위치에 Al막(3)이 선택적으로 증착된다. 이 Al막(3)은 하층배선으로서 제공된다. 다음에, 전면에 제 2 SiO2막(4)이 증착된다.
다음에, 도 1b에 도시된 바와 같이, 제 2 SiO2막(4)의 전면상에, 스퍼터링방법에 의해, 제 1 Ti막(5) 및 제 1 TiN막(6)이 연속적으로 증착된다.
다음에, 도 1c에 도시된 바와 같이, 일반적인 리소그래피 및 드라이에칭을 사용하여, 제 1 TiN막(6), 제 1 Ti막(5), 그리고 제 2 SiO2막(4)내에 Al막(3)(하층배선)에 달하는 비아홀(7)이 형성된다.
다음에, 도 1d에 도시된 바와 같이, 전면에 100∼1000Å의 막두께를 갖는 제 2 Ti막(8)이 증착된다. 이 때, 비아저면에서의 제 2 Ti막(8)의 두께는 300Å이하로 설정된다. 다음에, 제 2 Ti막(8)상에 3000∼10000Å의 두께를 갖는 AlCu합금막(9)이 증착된다. 이러한 단계들을 통해, 제 2 Ti막(8)을 포함하는 배리어메탈막과 AlCu합금막(9)를 포함하는 비아가 비아홀(7)내에 매립된다. 또한. AlCu합금막(9)상에 100∼1000Å의 두께를 갖는 제 2 TiN막(10)이 증착된다. 이 막들의 증착방법은 스퍼터링방법, 화학적기상증착(이하, CVD로 기재)방법, 그리고 이들을 조합한 방법을 예를 들 수 있다. 막증착을 위해 스퍼터링방법이 사용되는 경우에, 예컨대, 마그네트론스퍼터링장치 또는 DC스퍼터링장치가 사용될 수 있다. 막증착을 위해 CVD방법이 사용되는 경우에, 예컨대, 디메틸알루미늄하이드라이드((CH3)2AlH)를 사용하는 열CVD가 수행될 수 있다.
다음에, 도 1e에 도시된 바와 같이, 리소그래피 및 드라이에칭에 의해, 제 2 TiN막(10), AlCu합금막(9), 제 2 Ti막(8), 제 1 TiN막(6), 그리고 제 1 Ti막(5)가 패터닝되어 상층배선(11)을 형성한다.
다음에, 수소가스분위기 또는 질소등의 불활성가스분위기로 400℃에서 30분간의 열처리를 수행함으로써, 비아저부에서 제 2 Ti막(8)의 Ti와 Al막(3)의 Al이 서로 반응하여, AlTi합금으로 이루어진 영역을 형성한다. 이 AlTi합금으로 이루어지는 영역은 층 또는 막으로서는 존재하지 않고, Al막(3) 및 AlCu합금막(9)에 층착된 섬형상의 점들로 존재한다. 또한, 이 공정에 있어서, 제 2 Ti막(8)은 비아저부에서 소실될 수 있어, Al막(3)과 AlCu합금막(9)이 서로 직접적으로 접속되는 경우가 있다.
상술한 방법으로 제조된 본 발명의 실시예의 반도체장치는 도 1e에 도시된 바와 같은 구조를 같는다. Al막(3)으로부터 비아를 통해 상층배선(11)으로 전자가 흐르는 경우에는, Al원자는 비아저부에서 장애없이 Al막(3)으로부터 AlCu합금막(9)으로 이동한다. 따라서, 비아저부에서의 일렉트로마이그레이션내성이 높다.
또한, 상층배선(11)에 있어서, AlCu합금막(9)의 아래에, 제 1 Ti막(5), 제 1 TiN막(6), 그리고 제 2 Ti막(8)이 형성된다. 따라서, 아래에 Ti막만이 형성되어 있는 종래의 AlCu합금막(9)과 비교하여 AlCu합금막(9)의 배향성이 극히 높고 AlCu합금막(9)중의 결정입경의 변화가 작다. 따라서, 상층배선(11)에 있어서의 일렉트로마이그레이션내성도 높다.
상기 실시예에서는, 상층배선(11)내에 AlCu합금막(9)이 형성되어 있지만, AlCu합금막(9) 대신에 AlSi합금막 또는 Al막등의 다른 Al합금막이 형성될 수 있다.
또한, 비아저면에서의 제 2 Ti막의 두께가 300Å이하이면, Al원자가 쉽게 이동할 수 있기 때문에, 보다 높은 일렉트로마이그레이션내성이 얻어질 수 있다. 또한, 열처리의 온도는 400℃에 한정되지 않고, 온도가 300℃이상이면, Ti와 Al이 서로 쉽게 반응하기 때문에, 본 발명의 효과가 얻어질 수 있다.
본 발명에 따르면, 고융점을 갖는 금속(고융점금속)으로 이루어진 배리어메탈막을 설치하고 있기 때문에, TiN막이 형성된 종래의 장치에서 기인하는 Al원자의 이동에 대한 문제점을 해결하는 것이 가능하다. 따라서, 비아에서 높은 일렉트로마이그레이션내성을 얻을 수 있다. 또한, 상층배선에 있어서, Al 또는 Al합금막의 아래에 제 1 Ti막, TiN층, 그리고 제 2 Ti막이 형성되기 때문에, Al 또는 Al합금막의 배향성이 높고, 결정입경의 변화가 작다. 따라서, 상층배선에 있어서의 일렉트로마이그레이션내성을 향상시키는 것이 가능하다.
또한, 본 발명에 따르면, 층간절연막상에 제 1 Ti막 및 TiN막을 형성한 후에 비아홀이 형성되고, 그 다음에 제 2 Ti막 및 Al 또는 Al합금막이 형성된다. 따라서, 비아홀에서 높은 일렉트로마이그레이션내성을 얻는 것이 가능하다. 상층배선에 있어서는, 상술한 바와 같이, Al 또는 Al합금막의 배향성이 높고, 결정입경의 변화가 작기 때문에, 일렉트로마이그레이션내성을 향상시킬 수 있다.

Claims (9)

  1. 반도체장치에 있어서:
    반도체기판과;
    상기 반도체기판상에 형성된 하층배선과;
    상기 하층배선상에 형성된 층간절연막과;
    상기 층간절연막내에 형성되고 상기 하층배선에 달하는 비아홀과;
    상기 비아홀의 저부에 매립되고 고융점금속으로 이루어진 배리어메탈막과;
    상기 배리어메탈막상에 형성된 도전막과; 그리고
    상기 층간절연막상에 순차적으로 적층된 제 1 Ti막, TiN막, 제 2 Ti막, 그리고 Al 또는 Al합금막을 포함하고 상기 도전막에 접속되는 상층배선을 구비하는 반도체장치.
  2. 제 1 항에 있어서, 상기 배리어메탈막은 300Å이하의 두께를 갖는 제 3 Ti막을 구비하는 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서, 상기 하층배선은 Al을 함유하는 것을 특징으로 하는 반도체장치.
  4. 제 2 항에 있어서, 상기 하층배선은 Al을 함유하는 것을 특징으로 하는 반도체장치.
  5. 반도체장치 제조방법에 있어서:
    반도체기판상에 하층배선을 형성하는 단계와;
    상기 하층배선상에 층간절연막을 형성하는 단계와;
    상기 층간절연막상에 제 1 Ti막을 형성하는 단계와;
    상기 제 1 Ti막상에 TiN막을 형성하는 단계와;
    상기 TiN막, 상기 제 1 Ti막, 그리고 상기 층간절연막내에 상기 하층배선에 달하도록 비아홀을 형성하는 단계와;
    상기 비아홀내 및 상기 TiN막상에 제 2 Ti막 및 Al 또는 Al합금막을 순차적으로 형성하는 단계와; 그리고
    열처리를 수행하여, 상기 제 2 Ti막중의 Ti와 상기 Al 또는 Al합금막중의 Al이 상기 비아홀저부에서 서로 반응하게 하는 단계를 구비하는 반도체장치 제조방법.
  6. 제 5 항에 있어서, 상기 Ti 및 상기 Al를 서로 반응시키는 단계에서 상기 열처리온도는 300℃이상인 것을 특징으로 하는 반도체장치 제조방법.
  7. 제 5 항에 있어서, 상기 비아홀저부의 상기 제 2 Ti막의 두께는 300Å이하인 것을 특징으로 하는 반도체장치 제조방법.
  8. 제 6 항에 있어서, 상기 비아홀저부의 상기 제 2 Ti막의 두께는 300Å이하인 것을 특징으로 하는 반도체장치 제조방법.
  9. 제 5 항에 있어서, 상기 하층배선은 Al을 함유하는 것을 특징으로 하는 반도체장치 제조방법.
KR10-2000-0005621A 1999-02-08 2000-02-07 반도체장치 및 그 제조방법 KR100371508B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-029720 1999-02-08
JP02972099A JP3277909B2 (ja) 1999-02-08 1999-02-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000057943A true KR20000057943A (ko) 2000-09-25
KR100371508B1 KR100371508B1 (ko) 2003-02-06

Family

ID=12283955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0005621A KR100371508B1 (ko) 1999-02-08 2000-02-07 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US6509649B1 (ko)
JP (1) JP3277909B2 (ko)
KR (1) KR100371508B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4969001B2 (ja) * 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7067920B2 (en) 2002-01-22 2006-06-27 Elpida Memory, Inc. Semiconductor device and method of fabricating the same
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JPH05326512A (ja) 1992-05-22 1993-12-10 Matsushita Electric Ind Co Ltd スパッタ用アルミ合金ターゲット及び半導体装置の製造方法
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5545926A (en) * 1993-10-12 1996-08-13 Kabushiki Kaisha Toshiba Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts
JPH07161813A (ja) * 1993-12-08 1995-06-23 Nec Corp 半導体装置の製造方法
JPH08111455A (ja) 1994-10-07 1996-04-30 Kawasaki Steel Corp 配線形成方法
JPH08191104A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09172072A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置及びその製造方法
KR970053584A (ko) * 1995-12-30 1997-07-31 김주용 반도체 소자의 비아홀 매립 금속배선 형성방법
JPH09260379A (ja) 1996-03-22 1997-10-03 Toshiba Corp 半導体装置およびその製造方法
US6069069A (en) * 1996-12-16 2000-05-30 Chartered Semiconductor Manufacturing, Ltd. Method for planarizing a low dielectric constant spin-on polymer using nitride etch stop
JPH10199973A (ja) 1997-01-08 1998-07-31 Toyota Central Res & Dev Lab Inc 半導体装置
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits
JPH10294314A (ja) 1997-04-17 1998-11-04 Sony Corp 半導体装置およびその製造方法
JP3033564B2 (ja) * 1997-10-02 2000-04-17 セイコーエプソン株式会社 半導体装置の製造方法
US6555465B2 (en) * 1997-12-05 2003-04-29 Yamaha Corp. Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring
JPH11204526A (ja) 1998-01-16 1999-07-30 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6509649B1 (en) 2003-01-21
US20030034561A1 (en) 2003-02-20
JP3277909B2 (ja) 2002-04-22
JP2000228446A (ja) 2000-08-15
KR100371508B1 (ko) 2003-02-06

Similar Documents

Publication Publication Date Title
KR100642750B1 (ko) 반도체 소자 및 그 제조 방법
EP2139037B1 (en) Method of fabricating an interconnect structure for electromigration enhancement
US8034710B2 (en) Bilayer metal capping layer for interconnect applications
US7319071B2 (en) Methods for forming a metallic damascene structure
US20030008243A1 (en) Copper electroless deposition technology for ULSI metalization
US20020036309A1 (en) Semiconductor device and method for fabricating the same
US20020167089A1 (en) Copper dual damascene interconnect technology
KR20030055135A (ko) 반도체 장치 및 그 제조 방법
US9875966B1 (en) Method and structure of forming low resistance interconnects
JP2011511469A (ja) 高い漏れ抵抗を有する相互接続構造体
JP2002009150A (ja) 半導体装置、その製造方法及び製造装置
SG188903A1 (en) Discontinuous/non-uniform metal cap structure and process for interconnect integration
JPH0917785A (ja) 半導体装置のアルミニウム系金属配線
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
KR100371508B1 (ko) 반도체장치 및 그 제조방법
US9859219B1 (en) Copper wiring structures with copper titanium encapsulation
JP2004031866A (ja) 半導体集積回路装置
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20060110912A1 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
JP2564786B2 (ja) 半導体装置およびその製造方法
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20050040552A (ko) 반도체 장치의 구리 배선 형성 방법.
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
JP2004288763A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee