JPH05326512A - スパッタ用アルミ合金ターゲット及び半導体装置の製造方法 - Google Patents
スパッタ用アルミ合金ターゲット及び半導体装置の製造方法Info
- Publication number
- JPH05326512A JPH05326512A JP13079292A JP13079292A JPH05326512A JP H05326512 A JPH05326512 A JP H05326512A JP 13079292 A JP13079292 A JP 13079292A JP 13079292 A JP13079292 A JP 13079292A JP H05326512 A JPH05326512 A JP H05326512A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum alloy
- semiconductor device
- wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の多層配線構造をスパッタ法によ
り形成するに際し、高いエレクトロマイグレーション耐
性やストレスマイグレーション耐性を得ながら基板温度
を低減する。 【構成】 シリコン基板２１上に層間絶縁膜２２を形成
し、選択的に接続孔２３を形成する。これら層間絶縁膜
２２、接続孔２３上に１００ｎｍ厚のＴｉ膜３１、３２
を形成する。次に、基板温度を３００℃に制御しながら
Ａｌ−１２％Ｓｉ合金ターゲットを用いたスパッタ法に
よりアルミ合金膜を堆積させ、フォトドライエッチ法に
より第１の配線２４、２５を形成する。更に、第１の配
線２４、２５上に層間絶縁膜２６を形成した後、接続孔
２７を設ける。この層間絶縁膜２６上にＴｉ膜３３、３
４を形成したうえ、同様のスパッタ法によりアルミ合金
膜を堆積させて第２の配線２８、２９を形成する。しか
る後、表面をパッシベーション膜３０で被覆する。
り形成するに際し、高いエレクトロマイグレーション耐
性やストレスマイグレーション耐性を得ながら基板温度
を低減する。 【構成】 シリコン基板２１上に層間絶縁膜２２を形成
し、選択的に接続孔２３を形成する。これら層間絶縁膜
２２、接続孔２３上に１００ｎｍ厚のＴｉ膜３１、３２
を形成する。次に、基板温度を３００℃に制御しながら
Ａｌ−１２％Ｓｉ合金ターゲットを用いたスパッタ法に
よりアルミ合金膜を堆積させ、フォトドライエッチ法に
より第１の配線２４、２５を形成する。更に、第１の配
線２４、２５上に層間絶縁膜２６を形成した後、接続孔
２７を設ける。この層間絶縁膜２６上にＴｉ膜３３、３
４を形成したうえ、同様のスパッタ法によりアルミ合金
膜を堆積させて第２の配線２８、２９を形成する。しか
る後、表面をパッシベーション膜３０で被覆する。
Description
【０００１】
【産業上の利用分野】本発明は、超ＬＳＩ等の半導体装
置の多層配線構造の製造に用いるスパッタ用アルミ合金
ターゲット、及び、該ターゲットを用いた多層配線構造
を有する半導体装置の製造方法に関するものである。
置の多層配線構造の製造に用いるスパッタ用アルミ合金
ターゲット、及び、該ターゲットを用いた多層配線構造
を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の微細化・高密度化に
伴い、配線の信頼性、すなわちエレクトロマイグレーシ
ョンやストレスマイグレーションが問題となっている。
通常、配線金属としては、スパッタ法を用いて堆積した
純Ａｌもしくは２重量％以下のＳｉを含有したＡｌ合金
が用いられている。
伴い、配線の信頼性、すなわちエレクトロマイグレーシ
ョンやストレスマイグレーションが問題となっている。
通常、配線金属としては、スパッタ法を用いて堆積した
純Ａｌもしくは２重量％以下のＳｉを含有したＡｌ合金
が用いられている。
【０００３】従来の半導体装置における多層配線構造の
形成方法を、図２を参照しながら説明する。同図に示す
ように、シリコン基板１上の層間絶縁膜２に接続孔３を
形成し、その後、Ａｌ−Ｓｉ−Ｃｕ合金ターゲットを用
いたスパッタ法によりアルミ合金膜を堆積させ、フォト
エッチ法により第１の配線４、５を形成する。しかる
後、層間絶縁膜６の堆積及び平坦化を行い、該層間絶縁
膜６に接続孔７を形成する。そして、第２の配線８、９
を第１の配線４、５と同様の方法で形成し、最後にパッ
シベーション膜１０を形成するのである。
形成方法を、図２を参照しながら説明する。同図に示す
ように、シリコン基板１上の層間絶縁膜２に接続孔３を
形成し、その後、Ａｌ−Ｓｉ−Ｃｕ合金ターゲットを用
いたスパッタ法によりアルミ合金膜を堆積させ、フォト
エッチ法により第１の配線４、５を形成する。しかる
後、層間絶縁膜６の堆積及び平坦化を行い、該層間絶縁
膜６に接続孔７を形成する。そして、第２の配線８、９
を第１の配線４、５と同様の方法で形成し、最後にパッ
シベーション膜１０を形成するのである。
【０００４】しかし、半導体装置の微細化・高密度化に
伴い、接続孔の径に対する層間絶縁膜厚の比（アスペク
ト比）が高くなる。この結果、スパッタ法により堆積し
た配線は、微細接続孔において段差被覆性（ステップカ
バレジ）が低下し、初期の段階で断線に至ったり、エレ
クトロマイグレーションやストレスマイグレーションに
より断線を引き起こすという信頼性上の問題があった。
伴い、接続孔の径に対する層間絶縁膜厚の比（アスペク
ト比）が高くなる。この結果、スパッタ法により堆積し
た配線は、微細接続孔において段差被覆性（ステップカ
バレジ）が低下し、初期の段階で断線に至ったり、エレ
クトロマイグレーションやストレスマイグレーションに
より断線を引き起こすという信頼性上の問題があった。
【０００５】この問題を解決する方法として、図３に示
すようにＴｉ膜１１、１２を形成した後に第１の配線
４、５を形成することにより第１の配線５を接続孔３に
埋め込み、同様にＴｉ膜１３、１４を形成した後に第２
の配線８、９を形成することにより第２の配線８を接続
孔７に埋め込む方法がある（例えば、アイ．イー．イ
ー．プロシーディング オブ ヴイ．エル．エス．ア
イ．マルチレベル インターコネクション コンファレ
ンス（1991年）170 頁から176 頁（IEEE, Proceedingof
VLSI Multilevel Interconnection Conference (1991)
pp.170〜176 ）。
すようにＴｉ膜１１、１２を形成した後に第１の配線
４、５を形成することにより第１の配線５を接続孔３に
埋め込み、同様にＴｉ膜１３、１４を形成した後に第２
の配線８、９を形成することにより第２の配線８を接続
孔７に埋め込む方法がある（例えば、アイ．イー．イ
ー．プロシーディング オブ ヴイ．エル．エス．ア
イ．マルチレベル インターコネクション コンファレ
ンス（1991年）170 頁から176 頁（IEEE, Proceedingof
VLSI Multilevel Interconnection Conference (1991)
pp.170〜176 ）。
【０００６】上記接続孔３、７への配線５、８の埋め込
みには、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金をターゲッ
トとしかつ基板温度を約５００℃に設定したスパッタ法
が用いられる。Ｔｉ膜１１、１２、１３、１４は、接続
孔３、７の側壁に対するＡｌ−１％Ｓｉ−０．５％Ｃｕ
合金のぬれを改善し、埋め込みを容易にするために用い
られている。このような方法を用いれば、接続孔におけ
る配線のステップカバレジの低下がなくなるので、エレ
クトロマイグレーションやストレスマイグレーションに
よる断線不良を防止することができる。
みには、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金をターゲッ
トとしかつ基板温度を約５００℃に設定したスパッタ法
が用いられる。Ｔｉ膜１１、１２、１３、１４は、接続
孔３、７の側壁に対するＡｌ−１％Ｓｉ−０．５％Ｃｕ
合金のぬれを改善し、埋め込みを容易にするために用い
られている。このような方法を用いれば、接続孔におけ
る配線のステップカバレジの低下がなくなるので、エレ
クトロマイグレーションやストレスマイグレーションに
よる断線不良を防止することができる。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の方法では、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金をター
ゲットとしたスパッタ法を採用していたので、接続孔へ
の配線の埋め込みを実現するためには基板温度を前記の
とおり約５００℃に設定する必要があった。Ａｌ−１％
Ｓｉ−０．５％Ｃｕ合金の融点が約６６０℃と高いから
である。スパッタ装置内の基板ホルダーをこのような高
い温度に保持すると、高温基板ホルダーからの熱伝導及
び輻射により加熱された装置内壁からアウトガス不純物
が発生し、堆積されるアルミ合金膜を汚染する結果とな
る。このため、配線のエレクトロマイグレーション耐性
やストレスマイグレーション耐性には自ずから限界があ
った。つまり、それ以上配線の信頼性を向上させるに
は、高価でかつ保守も難しい、超高真空のスパッタ装置
を導入するか、あるいは配線材料そのものをより特性の
良いものに変更しなくてはならない。
の方法では、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金をター
ゲットとしたスパッタ法を採用していたので、接続孔へ
の配線の埋め込みを実現するためには基板温度を前記の
とおり約５００℃に設定する必要があった。Ａｌ−１％
Ｓｉ−０．５％Ｃｕ合金の融点が約６６０℃と高いから
である。スパッタ装置内の基板ホルダーをこのような高
い温度に保持すると、高温基板ホルダーからの熱伝導及
び輻射により加熱された装置内壁からアウトガス不純物
が発生し、堆積されるアルミ合金膜を汚染する結果とな
る。このため、配線のエレクトロマイグレーション耐性
やストレスマイグレーション耐性には自ずから限界があ
った。つまり、それ以上配線の信頼性を向上させるに
は、高価でかつ保守も難しい、超高真空のスパッタ装置
を導入するか、あるいは配線材料そのものをより特性の
良いものに変更しなくてはならない。
【０００８】本発明の目的は、半導体装置の多層配線構
造をスパッタ法により形成するに際し、高いエレクトロ
マイグレーション耐性やストレスマイグレーション耐性
を得ながら基板温度を低減することにある。
造をスパッタ法により形成するに際し、高いエレクトロ
マイグレーション耐性やストレスマイグレーション耐性
を得ながら基板温度を低減することにある。
【０００９】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明では、スパッタ用アルミ合金ターゲットの
Ｓｉ含有量を従来に比べて高くし、以てその融点を下げ
ることとした。
めに、本発明では、スパッタ用アルミ合金ターゲットの
Ｓｉ含有量を従来に比べて高くし、以てその融点を下げ
ることとした。
【００１０】具体的には、請求項１の発明に係るスパッ
タ用アルミ合金ターゲットは、Ｓｉの含有量を２重量％
より大きくかつ２０重量％以下としたものである。
タ用アルミ合金ターゲットは、Ｓｉの含有量を２重量％
より大きくかつ２０重量％以下としたものである。
【００１１】請求項２の発明に係る半導体装置の製造方
法は、接続孔を有する絶縁膜を半導体基板上に設ける工
程と、前記絶縁膜の接続孔を含む領域に融点１０００℃
以上の高融点金属膜を堆積させる工程と、Ｓｉの含有量
が２重量％より大きくかつ２０重量％以下であるアルミ
合金ターゲットを用いたスパッタ法により基板温度３０
０℃以上かつ５００℃以下で前記高融点金属膜上にアル
ミ合金膜を堆積させる工程とを備えた構成を採用したも
のである。
法は、接続孔を有する絶縁膜を半導体基板上に設ける工
程と、前記絶縁膜の接続孔を含む領域に融点１０００℃
以上の高融点金属膜を堆積させる工程と、Ｓｉの含有量
が２重量％より大きくかつ２０重量％以下であるアルミ
合金ターゲットを用いたスパッタ法により基板温度３０
０℃以上かつ５００℃以下で前記高融点金属膜上にアル
ミ合金膜を堆積させる工程とを備えた構成を採用したも
のである。
【００１２】請求項３の発明に係る半導体装置の製造方
法は、前記高融点金属膜の構成材料としてＴｉ、Ｚｒ、
Ｈｆ等のＩＶ族元素を選択する工程を備えたものであ
る。
法は、前記高融点金属膜の構成材料としてＴｉ、Ｚｒ、
Ｈｆ等のＩＶ族元素を選択する工程を備えたものであ
る。
【００１３】
【作用】請求項１の発明に係るスパッタ用アルミ合金タ
ーゲットの構成材の一例としてＡｌ−１１．７％Ｓｉ合
金を考えると、その融点は５７７℃である。いわゆる共
晶反応のために融点が下がっている。
ーゲットの構成材の一例としてＡｌ−１１．７％Ｓｉ合
金を考えると、その融点は５７７℃である。いわゆる共
晶反応のために融点が下がっている。
【００１４】したがって、このターゲットを利用した請
求項２の発明によれば、半導体基板を例えば３００℃程
度に加熱するだけで、堆積中のアルミ合金膜の温度がイ
オン衝撃により上記Ａｌ−１１．７％Ｓｉ合金の融点近
くに達する。このため、スパッタリング中にＡｌ原子が
極めて動きやすくなり、アルミ合金膜を微細接続孔に容
易に埋め込むことができる。また、融点を下げるために
含有させた多量のＳｉは、堆積時に母材のアルミニウム
及び下地の高融点金属と合金化反応を起こし、Ａｌ−高
融点金属−Ｓｉ合金として界面に遍在することとなる。
したがって、通常のＡｌ−Ｓｉ合金配線に見られるＳｉ
の析出がほとんど無いエレクトロマイグレーション耐性
やストレスマイグレーション耐性が優れたアルミ配線を
形成することができる。
求項２の発明によれば、半導体基板を例えば３００℃程
度に加熱するだけで、堆積中のアルミ合金膜の温度がイ
オン衝撃により上記Ａｌ−１１．７％Ｓｉ合金の融点近
くに達する。このため、スパッタリング中にＡｌ原子が
極めて動きやすくなり、アルミ合金膜を微細接続孔に容
易に埋め込むことができる。また、融点を下げるために
含有させた多量のＳｉは、堆積時に母材のアルミニウム
及び下地の高融点金属と合金化反応を起こし、Ａｌ−高
融点金属−Ｓｉ合金として界面に遍在することとなる。
したがって、通常のＡｌ−Ｓｉ合金配線に見られるＳｉ
の析出がほとんど無いエレクトロマイグレーション耐性
やストレスマイグレーション耐性が優れたアルミ配線を
形成することができる。
【００１５】また、請求項３の発明によれば、絶縁膜の
接続孔側壁に対するアルミ合金膜のぬれが改善され、埋
め込みが容易になる。
接続孔側壁に対するアルミ合金膜のぬれが改善され、埋
め込みが容易になる。
【００１６】
【実施例】本発明の実施例を図面を参照しながら説明す
る。図１は、本発明の一実施例における半導体装置の多
層配線構造形成プロセスの代表的ステップでの断面図を
示すものである。
る。図１は、本発明の一実施例における半導体装置の多
層配線構造形成プロセスの代表的ステップでの断面図を
示すものである。
【００１７】まず、シリコン基板２１上に層間絶縁膜２
２を形成し、フォトドライエッチ法により選択的に接続
孔２３を形成する（図１（ａ））。これら層間絶縁膜２
２、接続孔２３上に１００ｎｍ厚のＴｉ膜３１、３２を
形成する。次に、基板温度を３００℃から５００℃に制
御しながらＡｌ−１２％Ｓｉ合金ターゲットを用いたス
パッタ法によりアルミ合金膜を堆積させ、フォトドライ
エッチ法により第１の配線２４、２５を形成する（図１
（ｂ））。
２を形成し、フォトドライエッチ法により選択的に接続
孔２３を形成する（図１（ａ））。これら層間絶縁膜２
２、接続孔２３上に１００ｎｍ厚のＴｉ膜３１、３２を
形成する。次に、基板温度を３００℃から５００℃に制
御しながらＡｌ−１２％Ｓｉ合金ターゲットを用いたス
パッタ法によりアルミ合金膜を堆積させ、フォトドライ
エッチ法により第１の配線２４、２５を形成する（図１
（ｂ））。
【００１８】更に、第１の配線２４、２５上に層間絶縁
膜２６をＣＶＤ法により形成した後、接続孔２７を設け
る（図１（ｃ））。この層間絶縁膜２６上に１００ｎｍ
厚のＴｉ膜３３、３４を形成したうえ、再び基板温度を
３００℃から５００℃に制御しながらＡｌ−１２％Ｓｉ
合金ターゲットを用いたスパッタ法によりアルミ合金膜
を堆積させ、フォトドライエッチ法により第２の配線２
８、２９を形成する（図１（ｄ））。しかる後、表面を
パッシベーション膜３０で被覆する（図１（ｅ））。
膜２６をＣＶＤ法により形成した後、接続孔２７を設け
る（図１（ｃ））。この層間絶縁膜２６上に１００ｎｍ
厚のＴｉ膜３３、３４を形成したうえ、再び基板温度を
３００℃から５００℃に制御しながらＡｌ−１２％Ｓｉ
合金ターゲットを用いたスパッタ法によりアルミ合金膜
を堆積させ、フォトドライエッチ法により第２の配線２
８、２９を形成する（図１（ｄ））。しかる後、表面を
パッシベーション膜３０で被覆する（図１（ｅ））。
【００１９】上記本実施例に係る１２重量％のＳｉを含
有したアルミ合金ターゲットを用いれば、最も低い温
度、すなわち３００℃で第１及び第２の配線２５、２８
を接続孔２３、２７へ埋め込むことができる。１２％の
含有量から少なくなっても多くなっても、接続孔を埋め
込める基板温度が高くなってゆくが、３００℃から５０
０℃の範囲で最適な温度を設定できることは言うまでも
ない。
有したアルミ合金ターゲットを用いれば、最も低い温
度、すなわち３００℃で第１及び第２の配線２５、２８
を接続孔２３、２７へ埋め込むことができる。１２％の
含有量から少なくなっても多くなっても、接続孔を埋め
込める基板温度が高くなってゆくが、３００℃から５０
０℃の範囲で最適な温度を設定できることは言うまでも
ない。
【００２０】次に、本実施例に示したプロセスにより形
成した埋め込みヴィアについて説明する。
成した埋め込みヴィアについて説明する。
【００２１】Ａｌ−１２％Ｓｉ合金ターゲットを用いて
０．１５μｍ径、深さ０．７μｍのヴィアへの配線の埋
め込みを基板温度３００℃で実施したところ、ヴィアの
埋め込み状態をＳＥＭにより観察した結果、１００％の
歩留でアルミ合金が完全に埋め込まれていることが確認
できた。一方、同じく基板温度３００℃であっても、従
来のＡｌ−１％Ｓｉ−Ｃｕ合金ターゲットを用いた場合
には、埋め込まれたヴィアは０％であった。
０．１５μｍ径、深さ０．７μｍのヴィアへの配線の埋
め込みを基板温度３００℃で実施したところ、ヴィアの
埋め込み状態をＳＥＭにより観察した結果、１００％の
歩留でアルミ合金が完全に埋め込まれていることが確認
できた。一方、同じく基板温度３００℃であっても、従
来のＡｌ−１％Ｓｉ−Ｃｕ合金ターゲットを用いた場合
には、埋め込まれたヴィアは０％であった。
【００２２】断面ＴＥＭを用いて本実施例における第１
及び第２の配線２４、２５、２８、２９の下地Ｔｉ膜３
１、３２、３３、３４との界面、及び、第１の配線２４
と第２の配線２８との接続部すなわち接続孔２７の底部
における両配線２４、２８の界面を観察した結果、これ
らの界面に、ＴｉとＡｌ−Ｓｉ合金との反応によりＡｌ
−Ｔｉ−Ｓｉ合金が形成されていることが判明した。Ｓ
ｉはこれら界面の合金層中に遍在しており、多量のＳｉ
を含んだターゲットを用いているにもかかわらず、第１
及び第２の配線２４、２５、２８、２９中においてＴｉ
膜との界面に形成されたＡｌ−Ｔｉ−Ｓｉ合金層以外の
部分には一切Ｓｉの含有は認められず、またＡｌ−１％
Ｓｉ合金配線でよく見られるＳｉの析出も観察されなか
った。Ａｌ、Ｔｉ及びＳｉは、Ｓｉを数１０％まで含有
したＡｌ−Ｔｉ−Ｓｉ合金を形成できる。本実施例によ
れば、スパッタ法によるアルミ合金膜の堆積中に下地Ｔ
ｉとの合金化反応が起こり、全てのＳｉ原子が界面のＡ
ｌ−Ｔｉ−Ｓｉ合金に取り込まれたものと考えられる。
及び第２の配線２４、２５、２８、２９の下地Ｔｉ膜３
１、３２、３３、３４との界面、及び、第１の配線２４
と第２の配線２８との接続部すなわち接続孔２７の底部
における両配線２４、２８の界面を観察した結果、これ
らの界面に、ＴｉとＡｌ−Ｓｉ合金との反応によりＡｌ
−Ｔｉ−Ｓｉ合金が形成されていることが判明した。Ｓ
ｉはこれら界面の合金層中に遍在しており、多量のＳｉ
を含んだターゲットを用いているにもかかわらず、第１
及び第２の配線２４、２５、２８、２９中においてＴｉ
膜との界面に形成されたＡｌ−Ｔｉ−Ｓｉ合金層以外の
部分には一切Ｓｉの含有は認められず、またＡｌ−１％
Ｓｉ合金配線でよく見られるＳｉの析出も観察されなか
った。Ａｌ、Ｔｉ及びＳｉは、Ｓｉを数１０％まで含有
したＡｌ−Ｔｉ−Ｓｉ合金を形成できる。本実施例によ
れば、スパッタ法によるアルミ合金膜の堆積中に下地Ｔ
ｉとの合金化反応が起こり、全てのＳｉ原子が界面のＡ
ｌ−Ｔｉ−Ｓｉ合金に取り込まれたものと考えられる。
【００２３】０．３μｍ径の接続孔にアルミ合金配線を
埋め込んだものについて、エレクトロマイグレーション
特性を調べた。本実施例によれば、評価時の基板温度を
２５０℃、配線中の電流密度を４×１０7 Ａ／ｃｍ2 と
して１００個の接続孔を評価した結果、１０時間経過し
ても断線不良は一切見られず１００％の信頼性歩留が得
られた。一方、従来のＡｌ−１％Ｓｉ−Ｃｕ合金ターゲ
ットを用いた場合には、同一条件で全ての試料について
１時間以内で断線した。
埋め込んだものについて、エレクトロマイグレーション
特性を調べた。本実施例によれば、評価時の基板温度を
２５０℃、配線中の電流密度を４×１０7 Ａ／ｃｍ2 と
して１００個の接続孔を評価した結果、１０時間経過し
ても断線不良は一切見られず１００％の信頼性歩留が得
られた。一方、従来のＡｌ−１％Ｓｉ−Ｃｕ合金ターゲ
ットを用いた場合には、同一条件で全ての試料について
１時間以内で断線した。
【００２４】以上のデータから、本実施例によれば、高
融点金属からなる下地膜の形成とＳｉ含有量の高いアル
ミ合金ターゲットの使用との組み合わせにより、半導体
装置の多層配線構造をスパッタ法により形成するに際
し、高いエレクトロマイグレーション耐性やストレスマ
イグレーション耐性を得ながら基板温度を低減すること
ができる。つまり、高価な超高真空スパッタ装置を用い
なくても従来のスパッタ装置を用いて低温でのアルミ合
金配線の接続孔への埋め込みが可能となり、従来の純Ａ
ｌターゲットやＡｌ−１％Ｓｉ−０．５％Ｃｕ合金ター
ゲットを用いた場合に比べて高い信頼性を有する多層配
線構造を形成することができる。
融点金属からなる下地膜の形成とＳｉ含有量の高いアル
ミ合金ターゲットの使用との組み合わせにより、半導体
装置の多層配線構造をスパッタ法により形成するに際
し、高いエレクトロマイグレーション耐性やストレスマ
イグレーション耐性を得ながら基板温度を低減すること
ができる。つまり、高価な超高真空スパッタ装置を用い
なくても従来のスパッタ装置を用いて低温でのアルミ合
金配線の接続孔への埋め込みが可能となり、従来の純Ａ
ｌターゲットやＡｌ−１％Ｓｉ−０．５％Ｃｕ合金ター
ゲットを用いた場合に比べて高い信頼性を有する多層配
線構造を形成することができる。
【００２５】なお、上記実施例ではＡｌ−１２％Ｓｉ合
金ターゲットを用いたが、Ｓｉ以外にＣｕ、Ｔｉ、Ｈ
ｆ、Ｂ、Ｓｃ等の元素を添加したＳｉ含有量２〜２０％
のＡｌ−Ｓｉ合金ターゲットを用いても良い。例えばＡ
ｌ−１２％Ｓｉ−０．５％Ｃｕ合金ターゲットが利用可
能である。また、アルミ合金膜の堆積に先立って堆積さ
せる高融点金属として、ＩＶ族高融点金属のひとつであ
るＴｉ以外に、同じくＩＶ族高融点金属であるＺｒ、Ｈ
ｆを採用しても良いし、他の族に属するＴｈ、Ｖ、Ｔ
ａ、Ｃｒ等を採用しても良い。本実施例では２層配線の
構造を示したが、３層以上の多層配線構造においても同
様の効果があることはもちろんである。
金ターゲットを用いたが、Ｓｉ以外にＣｕ、Ｔｉ、Ｈ
ｆ、Ｂ、Ｓｃ等の元素を添加したＳｉ含有量２〜２０％
のＡｌ−Ｓｉ合金ターゲットを用いても良い。例えばＡ
ｌ−１２％Ｓｉ−０．５％Ｃｕ合金ターゲットが利用可
能である。また、アルミ合金膜の堆積に先立って堆積さ
せる高融点金属として、ＩＶ族高融点金属のひとつであ
るＴｉ以外に、同じくＩＶ族高融点金属であるＺｒ、Ｈ
ｆを採用しても良いし、他の族に属するＴｈ、Ｖ、Ｔ
ａ、Ｃｒ等を採用しても良い。本実施例では２層配線の
構造を示したが、３層以上の多層配線構造においても同
様の効果があることはもちろんである。
【００２６】
【発明の効果】以上のとおり本発明によれば、高融点金
属からなる下地膜の形成とＳｉ含有量の高いアルミ合金
ターゲットの使用との組み合わせにより、半導体装置の
多層配線構造をスパッタ法により形成するに際し、エレ
クトロマイグレーションやストレスマイグレーションに
対する高い耐性を得ながら基板温度を低減することがで
きる。これにより、高い信頼性を有する多層配線構造の
製造が可能となる。
属からなる下地膜の形成とＳｉ含有量の高いアルミ合金
ターゲットの使用との組み合わせにより、半導体装置の
多層配線構造をスパッタ法により形成するに際し、エレ
クトロマイグレーションやストレスマイグレーションに
対する高い耐性を得ながら基板温度を低減することがで
きる。これにより、高い信頼性を有する多層配線構造の
製造が可能となる。
【図１】本発明の一実施例における半導体装置の多層配
線構造の工程断面図である。
線構造の工程断面図である。
【図２】従来の半導体装置の多層配線構造の断面図であ
る。
る。
【図３】従来の他の半導体装置の多層配線構造の断面図
である。
である。
１ シリコン基板 ２ 層間絶縁膜 ３ 接続孔 ４、５ 第１の配線（Ａｌ−１％Ｓｉ−０．５％Ｃｕ合
金をターゲットとしたスパッタ配線） ６ 層間絶縁膜 ７ 接続孔 ８、９ 第２の配線（Ａｌ−１％Ｓｉ−０．５％Ｃｕ合
金をターゲットとしたスパッタ配線） １０ パッシベーション膜 １１、１２、１３、１４ Ｔｉ膜 ２１ シリコン基板 ２２ 層間絶縁膜 ２３ 接続孔 ２４、２５ 第１の配線（Ａｌ−１２％Ｓｉ合金をター
ゲットとしたスパッタ配線） ２６ 層間絶縁膜 ２７ 接続孔 ２８、２９ 第２の配線（Ａｌ−１２％Ｓｉ合金をター
ゲットとしたスパッタ配線） ３０ パッシベーション膜 ３１、３２、３３、３４ Ｔｉ膜
金をターゲットとしたスパッタ配線） ６ 層間絶縁膜 ７ 接続孔 ８、９ 第２の配線（Ａｌ−１％Ｓｉ−０．５％Ｃｕ合
金をターゲットとしたスパッタ配線） １０ パッシベーション膜 １１、１２、１３、１４ Ｔｉ膜 ２１ シリコン基板 ２２ 層間絶縁膜 ２３ 接続孔 ２４、２５ 第１の配線（Ａｌ−１２％Ｓｉ合金をター
ゲットとしたスパッタ配線） ２６ 層間絶縁膜 ２７ 接続孔 ２８、２９ 第２の配線（Ａｌ−１２％Ｓｉ合金をター
ゲットとしたスパッタ配線） ３０ パッシベーション膜 ３１、３２、３３、３４ Ｔｉ膜
Claims (3)
- 【請求項１】 Ｓｉの含有量が２重量％より大きくかつ
２０重量％以下であることを特徴とするスパッタ用アル
ミ合金ターゲット。 - 【請求項２】 接続孔を有する絶縁膜を半導体基板上に
設ける工程と、 前記絶縁膜の接続孔を含む領域に融点１０００℃以上の
高融点金属膜を堆積させる工程と、 Ｓｉの含有量が２重量％より大きくかつ２０重量％以下
であるアルミ合金ターゲットを用いたスパッタ法によ
り、基板温度３００℃以上かつ５００℃以下で前記高融
点金属膜上にアルミ合金膜を堆積させる工程とを備えた
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 前記高融点金属膜の構成材料としてＩＶ
族元素を選択することを特徴とする請求項２記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13079292A JPH05326512A (ja) | 1992-05-22 | 1992-05-22 | スパッタ用アルミ合金ターゲット及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13079292A JPH05326512A (ja) | 1992-05-22 | 1992-05-22 | スパッタ用アルミ合金ターゲット及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326512A true JPH05326512A (ja) | 1993-12-10 |
Family
ID=15042802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13079292A Withdrawn JPH05326512A (ja) | 1992-05-22 | 1992-05-22 | スパッタ用アルミ合金ターゲット及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326512A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509649B1 (en) | 1999-02-08 | 2003-01-21 | Nec Corporation | Semiconductor device and fabricating method thereof |
-
1992
- 1992-05-22 JP JP13079292A patent/JPH05326512A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509649B1 (en) | 1999-02-08 | 2003-01-21 | Nec Corporation | Semiconductor device and fabricating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| JP3006735B2 (ja) | 半導体装置およびその製造方法 | |
| US5523259A (en) | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer | |
| EP0430403B1 (en) | Method for fabricating interlevel contacts | |
| JPH0917790A (ja) | 電気的相互接続用薄膜金属バリア層 | |
| JP2002535850A (ja) | マイクロ電子構造体 | |
| JPH07201984A (ja) | アルミニウムコンタクト形成方法 | |
| JPH08148560A (ja) | 半導体装置の配線構造及びその製造方法 | |
| US6465376B2 (en) | Method and structure for improving electromigration of chip interconnects | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2004506814A (ja) | スパッタリングターゲット | |
| KR0183729B1 (ko) | 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법 | |
| JP3816091B1 (ja) | 半導体装置及びその製造方法 | |
| EP1397830B1 (en) | Method of manufacturing copper vias in low-k technology | |
| US20020076574A1 (en) | Interconnects with Ti-containing liners | |
| JP4005295B2 (ja) | 半導体装置の製造方法 | |
| JPH05326512A (ja) | スパッタ用アルミ合金ターゲット及び半導体装置の製造方法 | |
| JP3329290B2 (ja) | 半導体装置の製造方法 | |
| JPH07115073A (ja) | 半導体装置の製造方法 | |
| JP3488586B2 (ja) | 半導体装置の製造方法 | |
| JP2000124310A (ja) | 半導体装置およびその製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11345879A (ja) | 半導体素子の金属配線形成方法 | |
| JP2001250829A (ja) | 金属配線製造方法 | |
| JPH09232311A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |