KR20000057727A

KR20000057727A - 위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는로크-인 검출 회로 및 거기에 사용되는 방법

Info

Publication number: KR20000057727A
Application number: KR1020000000688A
Authority: KR
Inventors: 후꾸다야스히로; 에사끼다까후미; 우또요시유끼; 후루까와히로시
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1999-01-08
Filing date: 2000-01-07
Publication date: 2000-09-25
Also published as: JP3028955B1; TW443036B; US6222400B1; KR100389730B1; DE10000387C2; JP2000201071A; DE10000387A1

Abstract

위상 동기 루프 (1) 는 디스플레이 장치에 대한 시스템 클럭 신호 (S4) 를 수평 동기화 신호 (S16) 와 동기되게 하며, 로크-인 검출 회로 (10) 는 시스템 클럭 신호와 수평 동기화 신호 사이에서 위상차가 발생하는 지를 판단하기 위하여 상기 위상 동기 루프를 모니터하는데, 여기서 로크-인 검출 회로는 수직 동기화 주기 내에 정의된 윈도우 (S17 / S18) 내에서 시스템 클럭 신호와 수평 동기화 신호 사이의 언로크 상태를 측정한 후, 언로크 상태가 일시적인 현상 또는 보정되어야 할 위상차에 의한 것인지를 판단하기 위하여 언로크 상태의 시간 주기를 임계값 (S21) 과 비교함으로써 로크-인 검출 회로의 검출 신호를 믿을 만한 것이 되게 한다.

Description

위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는 로크-인 검출 회로 및 거기에 사용되는 방법{LOCK-IN DETECTING CIRCUIT HAVING VARIABLE WINDOW FOR CHECKING PHASE LOCKED LOOP AND METHOD USED THEREIN}

본 발명은 로크-인 검출 회로 및 거기에 사용되는 방법에 관한 것이며, 보다 구체적으로, 예를 들어, 멀티스캔 디스플레이 장치와 같이 상이한 동기 신호들에 응답하는 디스플레이 장치에 포함되어 있는 PLL 을 위한 로크-인 검출 회로 및 상기 로크-인 검출 회로에서 사용되는 방법에 관한 것이다.

주기면에서 상이한 수직 동기 신호들 및 역시 주기면에서 상이한 수평 동기화 신호들에 선택적으로 응답하는 디스플레이 장치를, 이하에서는 "멀티-동기화 디스플레이 장치" 로 명명한다. 멀티-동기화 디스플레이 장치에서, 편향 보정 (deflection correcting) 의 제어에 의해 수평 동기화 신호와 동기되어 있는 각종 신호들이 생성된다. 편향 보정에 대한 제어를 위하여, 시스템 클럭을 수평 동기화 신호와 동기화하는 것이 필요하다. 동기화를 위해 PLL 이 사용된다. 시스템 클럭이 로크-인 상태를 벗어나 있으면, 각종 신호들은 제어될 수 없게 된다. 이런 이유로, PLL 은 로크-인 검출 회로와 관련이 있고, 로크-인 검출 회로는 수평 동기화 신호와 시스템 클럭 사이의 위상차를 모니터하여, PLL 이 이들 신호를 로크-인 상태로 유지하고 있는지를 판단할 수 있도록 한다. 로크-인 검출 회로는, 로크-인 상태 또는 언로크 (unlocked) 상태를 나타내는 검출 신호를 생성하며, 검출 신호는 편향 보정을 위한 제어기로 입력된다.

도 1 은, PLL (1) 과 종래의 로크-인 검출 회로 (2) 사이의 관계를 예시한다. PLL (1) 은 위상 비교기 (3), 위상 비교기 (3) 의 출력 노드에 접속되어 있는 로우 패스 필터 (4), 로우 패스 필터 (4) 의 출력 노드에 접속되어 있는 전압 제어 발진기 (5 ; Voltage-Controlled Osillator 이하 VCO 라 명명) 및 VCO (5) 의 출력 노드와 위상 비교기 (3) 의 입력 노드 중 하나 (입력 노드 1) 사이에 접속되어 있는 주파수 분주기 (6) 를 구비한다.

주파수 분주기 (6) 는 시스템 클럭 신호 (S4) 로부터 저-주파수 신호 (S11) 를 생성하며, 저-주파수 신호 (S11) 는 시스템 클럭 (S4) 의 1/n 로 조정된 주파수를 갖는다. 수평 동기화 신호 (S16) 가 위상 비교기 (3) 의 나머지 입력 노드 (입력 노드 2) 로 입력되며, 저-주파수 신호 (S11) 가 주파수 분주기 (6) 로부터 위상 비교기 (3) 의 입력 노드 (입력 노드 1) 로 입력된다. 위상 비교기 (3) 는, 저-주파수 신호 (S11) 와 수평 동기화 신호 (S16) 사이에 어떠한 위상차가 발생하는지를 판단하기 위하여, 저-주파수 신호 (S11) 를 수평 동기화 신호 (S16) 와 비교한다. 위상 비교기 (3) 는, 저-주파수 신호 (S11) 와 수평 동기화 신호 (S16) 사이의 위상차를 나타내는 위상차 신호 (S12) 를 생성하고, 상기 위상차 신호 (S12) 를 로우 패스 필터 (4) 로 입력한다. 로우 패스 필터 (4) 는 위상차 신호 (S12) 를 제어 전압 신호로 변환하고, 상기 제어 전압 신호를 VCO (5) 의 제어 노드로 입력한다. VCO (5) 는, 상기 제어 전압 신호에 응답하여 시스템 클럭 신호 (S4) 의 주파수를 바꾸거나 유지한다.

상기 위상차 신호 (S12) 는, 또한 종래의 로크-인 검출 회로 (2) 로도 입력된다. 종래의 로크-인 검출 회로 (2) 는, 시스템 클럭 (S4) 과 수평 동기화 신호 (S16) 가 로크-인 상태 또는 언로크 상태에 있는지를 판단하기 위하여 위상차 신호 (S12) 를 체크한다. 종래의 로크-인 검출 회로 (2) 는 로크-인 상태 또는 언로크 상태를 나타내는 검출 신호 (S20) 를 생성한다.

도 2 는, 종래의 로크-인 검출 회로의 회로 동작을 도시한다. 수평 동기화 신호 (S16) 에 할당된, 위상 비교기 (3) 의 입력 노드에 복합 동기 신호 (composite synchronous signal) 가 입력된다. 수직 동기 신호 (S19) 가 하이 레벨로 유지되고 있는 동안, 수평 동기화 신호 (S16) 의 주파수가 변하며, 시스템 클럭 (S4) 은 언로크 상태로 바뀐다. 따라서, 종래의 로크-인 검출 회로 (2) 는 검출 신호 (S20) 를 하이 레벨로 바꾸며, 화살표 (A1) 로 지시된 것처럼 소정의 주기 동안 검출 신호 (S20) 를 하이 레벨로 유지한다. 이로 인해 오동작이 초래된다.

시스템 클럭 (S4) 이 로크-인 상태에 있음에도 불구하고, 노이즈로 인해 PLL (1) 이 순간적으로 언로크 상태로 들어가게 된다. 언로크 상태가 수평 동기화 신호 (S16) 의 단지 한 클럭 펄스 동안만 지속된다 하더라도, 종래의 로크-인 검출 회로는 PLL 이 언로크 상태에 있다고 결정짓게 되어 오동작이 발생하게 된다. 최악의 경우, 상기 검출이 시스템 리셋 (reset) 을 초래할 수도 있다.

복수의 신호들이 멀티-동기화 디스플레이 장치로 입력되며, 수직 동기 펄스들 사이에서 수평 동기화 신호 (S16) 의 펄스 수가 항상 일정하지는 않다. 이런 상황에서, 만약 PLL 의 검출 시간 주기가 소정의 상수값으로 설정된다면, PLL 은 상기 검출 주기 이후의 수평 동기화 신호의 펄스를 무시하게 되어, PLL 이 시스템 클럭 신호를 로크-인 상태로 유지해 줄 것을 기대할 수 없게 된다.

위상차에 기초하여 로크-인 상태를 검출하는 형태의 검출 회로에 대한 다른 예들이 일본 특개평 3-222138 및 5-327488 호에 개시되어 있다. 구체적으로, 일본 특개평 3-222138 호에는 위상 제어 회로가 개시되어 있다. 종래 기술의 위상 제어 회로는, 먼저 제어되어야 할 신호와 기준 신호 사이의 편차량을 평균하고, 위상 제어를 위한 표준값으로부터 평균의 차를 계산한다. 종래 기술의 위상 제어 회로는 신호의 위상을 제어한다. 한편, 일본 특개평 5-327488 호에는 위상 동기화 회로 및 비동기 상태를 검출하는 검출 회로가 개시되어 있다. 종래 기술의 검출 회로는 기준 클럭 신호에 대한 펄스폭에서의 위상 비교를 통해 비동기 상태를 검출한다.

따라서, 종래 기술의 로크-인 검출 회로와 관련되어 있는 시스템에서는 오동작이 발생할 수 있으며, 비동기 상태와 다른 현상들 사이에 변별력이 떨어진다는 또 다른 문제가 있다. 일본 특개평에 개시되어 있는 나머지 종래 기술 회로들도 비동기 상태를 변별할 수는 있지만, 검출 개시 위치, 검출 주기 및 감도를 적절한 값으로 바꿀 수 없다. 이런 이유로, 종래 기술의 회로들은 고정밀도의 동기 상태로 멀티-동기화 디스플레이 장치를 실현할 수 없으며, 언로크 상태를 나타내는 검출 신호를 정확하게 발생할 수 없다.

따라서, 본 발명의 중요한 목적은, 로크-인 상태를 정확하게 나타내는 검출 신호를 출력하기 위하여, 가변 검출 개시 위치, 가변 검출 시간 및 가변 감도를 갖는 로크-인 검출 회로를 제공하는 것이다.

본 발명의 또 다른 목적은, 로크-인 상태를 정확하게 검출하기 위한 방법을 제공하는 것이다.

도 1 은 위상 동기 루프 (Phase Locked Loop ; 이하 PLL 이라 명명) 와 종래 기술 로크-인 검출 회로 사이의 관계를 도시하는 블럭도;

도 2 는 종래 기술 로크-인 검출 회로의 회로 동작을 도시하는 타이밍도;

도 3 은 본 발명에 따른 로크-인 검출 회로를 도시하는 블럭도;

도 4 는 로크-인 검출 회로의 필수 신호들을 도시하는 타이밍도; 및

도 5 는 본 발명에 따른 또 다른 로크-인 검출 회로를 도시하는 블럭도이다.

본 발명의 한 양태에 따르면, 출력 신호가 제 1 동기화 신호와 동기되도록 동작하는 PLL 과 관련된 로크-인 검출 회로가 제공되며, 상기 로크-인 검출 회로는, 제 1 시간 주기 동안 열려 있어야 할 윈도우를 정의하는 윈도우 발생 수단, 윈도우가 열려있는 동안 상기 출력 신호와 상기 제 1 동기화 신호 사이에서 언로크 상태의 제 2 시간 주기를 측정하기 위하여 PLL 과 윈도우 발생 수단 사이에 접속되어 있는 측정 수단 및, 상기 측정 수단에 접속되어 있으며 상기 언로크 상태가 일시적인 현상 또는 보정되어야 할 위상차에 의한 것인지를 판단하기 위하여 상기 제 2 시간 주기를 임계 시간 주기와 비교하여 보정되어야 할 위상차를 나타내는 검출 신호를 생성하기 위한 판단 수단을 구비한다.

본 발명의 또 다른 양태에 따르면, PLL 로 입력되는 제 1 동기화 신호와 PLL 로부터 출력되는 출력 신호 사이에서의 언로크 상태를 검출하기 위한 방법이 제공되며, 상기 방법은 a) 일시적 현상과 보정되어야 할 위상차 사이의 판단 기준을 제공하기 위한 임계 시간 주기 및 윈도우가 열려 있도록 하기 위한 제 1 시간 주기를 결정하는 단계, b) 제 2 시간 주기 동안 내내 윈도우가 열려 있도록 하기 위하여, 제 2 동기화 신호 활성화 후의 개시 시점으로부터 제 1 시간 주기를 측정하는 단계, c) 윈도우가 열려있는 동안 제 1 동기화 신호와 출력 신호가 언로크 상태에 있는 경우, 제 2 시간 주기를 측정하는 단계, d) 언로크 상태가 일시적인 현상 또는 보정되어야 할 위상차에 의한 것인지를 판단하기 위하여, 제 2 시간 주기를 임계 시간 주기와 비교하는 단계, e) 언로크 상태 및 로크-인 상태 중의 하나를 나타내는 검출 신호를 생성하는 단계 및, f) c), d) 및 e) 단계를 반복하는 단계.

바람직한 실시예에 대한 설명

제 1 실시예

도 3 을 참조하면, 본 발명을 구체화하는 로크-인 검출 회로 (10) 는, 시스템 클럭 신호 (S4) 가 수평 동기화 신호 (S16) 와 동기되어 있는지를 판단하기 위하여, PLL (1) 을 모니터한다. PLL (1) 은, 도 1 에 도시된 종래 기술의 PLL 과 유사하며, 구성 요소들, 즉, 위상 비교기, 로우 패스 필터, VCO 및 주파수 분주기에는 종래 기술 회로의 해당 구성 요소를 가리키는 것과 동일한 참조 부호가 붙여졌다. 주파수 분주기 (6) 는, 시스템 클럭 신호 (S4) 로부터 저-주파수 신호 (S11) 를 생성하며, 저-주파수 신호 (S11) 는 시스템 클럭 (S4) 의 1/n 로 조정된 주파수를 갖는다. 수평 동기화 신호 (S16) 가 위상 비교기 (3) 의 입력 노드 로 입력되며, 저-주파수 신호 (S11) 가 주파수 분주기 (6) 로부터 위상 비교기 (3) 의 또 다른 입력 노드로 입력된다. 위상 비교기 (3) 는, 저-주파수 신호 (S11) 와 수평 동기화 신호 (S16) 사이에 어떠한 위상차가 발생하는 지를 판단하기 위하여, 저-주파수 신호 (S11) 를 수평 동기화 신호 (S16) 와 비교한다. 위상 비교기 (3) 는, 저-주파수 신호 (S11) 와 수평 동기화 신호 (S16) 사이의 위상차를 나타내는 위상차 신호 (S12) 를 출력하며, 상기 위상차 신호 (S12) 를 로우 패스 필터 (4) 및 로크-인 검출 회로 (10) 로 입력한다. 로우 패스 필터 (4) 는, 위상차 신호 (S12) 를 제어 전압 신호로 변환하고, 변환된 제어 전압 신호를 VCO (5) 의 제어 노드로 입력한다. VCO (5) 는, 상기 제어 전압 신호에 응답하여 시스템 클럭 신호 (S4) 의 주파수를 바꾸거나 유지한다.

로크-인 검출 회로 (10) 는, 시스템 클럭 신호 (S4) 가 수평 동기화 신호 (S16) 와 로크-인 상태에 있는지를 판단하기 위하여 위상차 신호 (S12) 를 체크하고, 수평 동기화 신호 (S16) 와 시스템 클럭 신호 (S4) 사이의 관계를 나타내는 검출 신호 (S20) 을 생성한다. 로크-인 검출 회로 (10) 는 모니터링 회로 (17), 카운터 (19), 판단 회로 (20), 카운터 (32) 및 윈도우 발생기 (18) 를 구비한다. 이들 구성 요소 (17, 18, 19, 20 및 32) 는 다음과 같이 동작한다.

PLL (1) 이 시스템 클럭 신호 (S4) 를 수평 동기화 신호 (S16) 와 동기화하고 있는 동안, 모니터링 회로 (17) 는 위상차 신호 (S12) 를 모니터하며, PLL (1) 이 시스템 클럭 신호 (S4) 를 로크-인 상태, 즉, 수평 동기화 신호 (S16) 와 동기화된 상태로 만들고 있는 지를 판단하기 위하여 위상차 신호 (S12) 를 체크한다. 저-주파수 신호 (S11) 및 따라서 시스템 클럭 신호 (S4) 가 수평 동기화 신호 (S16) 와 위상차를 갖는 동안, 위상차 신호 (S12) 는 하이 레벨로 유지된다. 하이 레벨에서의 시간 주기가 시스템 클럭 신호 (S4) 와 수평 동기화 신호 (S16) 사이의 위상차 정도를 나타낸다. 모니터링 회로 (17) 는, 위상 비교기 (3) 가 위상차 신호 (S12) 를 하이 레벨로 유지하고 있는 동안의 시간 주기를 측정한다. 만약 그 시간 주기가 시스템 동작의 관점에서 허용될 수 있는 최대 시간 주기보다 짧다면, 모니터링 회로 (17) 는 검출 신호 (S13) 를 로우 레벨로 유지한다. 반면, 그 시간 주기가 최대 시간 주기보다 길다면, 모니터링 회로 (17) 는 시스템 클럭 신호 (S4) 가 로크-인 상태를 벗어났다고, 즉, 수평 동기화 신호 (S16) 와 비동기라고 판단하고, 모니터링 회로 (17) 는 언로크 상태를 나타내는 하이 레벨로 검출 신호 (S13) 를 생성한다. 모니터링 회로 (17) 는 하이 레벨의 검출 신호 (S13) 를 인에이블 신호로서 카운터 (19) 로 입력한다.

수직 동기화 신호 (S19) 및 수평 동기화 신호 (S16) 가 카운터 (32) 로 입력된다. 수직 동기화 신호 (S19) 의 동기화 펄스는 카운터 (32) 를 초기값으로 리셋한다. 수직 동기화 신호 (S19) 가 로우 레벨인 동안, 카운터 (32) 는 인에이블 된다. 카운터 (32) 는 수평 동기화 신호 (S16) 의 동기화 펄스 각각에 응답하여 그 저장값을 증가시킨다. 따라서, 카운터 (32) 는 2 수직 동기화 펄스 사이의 수평 동기화 펄스를 카운트한다. 카운터 (32) 는 저장값을 나타내는 출력 신호 (S23) 를 생성하며, 윈도우 발생기 (18) 로 상기 출력 신호 (S23) 를 입력한다.

m 값의 외부 제어 신호 (S17) 및 n 값의 또 다른 외부 제어 신호 (S18) 가 윈도우 발생기 (18) 로 입력된다. m 값은, 카운터 (19) 에 의해 수행될 카운팅 동작의 개시 시점까지, 카운터 (32) 에 의해 카운트 될 펄스의 수를 나타내며, n 값은, 개시 시점 후에 카운팅 동작이 계속되어야 할 펄스의 수, 즉, 시간 주기를 나타낸다.

윈도우 발생기 (18) 는 외부 제어 신호 (S17 / S18) 에 기초하여 윈도우를 정의한다. 다시 말해, 윈도우 발생기 (18) 는 개시 시점에서 윈도우를 열고, 시간 주기 동안 내내 윈도우가 열려 있도록 한다. 구체적으로, 윈도우 발생기 (18) 는 출력 신호 (S23) 의 값을 m 값 및 n 값과 비교한다. 출력 신호 (S23) 가 m 값에 이르면, 윈도우 발생기는 윈도우를 나타내는 제어 신호 (S14) 를 하이 레벨로 바꾼다. 상기 제어 신호 (S14) 는 카운터 (19) 로 입력된다. 윈도우 발생기 (18) 는, 출력 신호 (S23) 가 (m + n) 의 합계값에 이를 때 까지 제어 신호 (S14) 를 하이 레벨로 유지한다. 출력 신호 (S23) 가 (m + n) 의 합계값에 이르면, 윈도우 발생기 (18) 는 윈도우를 닫고, 제어 신호 (S14) 를 로우 레벨로 바꾼다.

외부 제어 신호 (S17 / S18) 는, 개인용 컴퓨터 (도시되지 않음) 를 사용하여 수평 동기화 신호 (S16) 및 수직 동기화 신호 (S19) 에 따라 바뀌도록 할 수도 있다. 한편, 개시 시점 및 시간 주기는 적절한 값으로 고정되어 윈도우 발생기 (18) 내에 저장될 수도 있다.

수평 동기화 신호 (S16), 검출 신호 (S13) 및 제어 신호 (S14) 가 카운터 (19) 로 입력된다. 카운터 (19) 가 검출 신호 (S13) 로 인에이블 되어 있는 동안, 제어 신호 (S14) 는 카운터 (19) 내에 윈도우를 정의하며, 카운터 (19) 는 윈도우 내의 수평 동기화 신호 (S16) 의 펄스를 카운트한다. 카운터 (19) 는 그 저장값을 나타내는 출력 신호 (S9) 를 생성하고, 판단 회로 (20) 로 상기 출력 신호 (S9) 를 입력한다. 제어 신호 (S14) 가 로우 레벨로 바뀌면, 즉, 윈도우가 닫히면, 카운터 (19) 는 0 으로 리셋된다.

출력 신호 (S9) 및 또 다른 외부 제어 신호 (S21) 가 판단 회로 (20) 로 입력된다. 외부 제어 신호 (S21) 는 로크-인 검출 회로 (10) 의 감도를 나타낸다. 외부 제어 신호 (S21) 는 로크-인 상태와 언로크 상태 사이의 임계값을 갖는다. 판단 회로 (20) 는 출력 신호 (S9) 의 값을 임계값과 비교한다. 카운터 (19) 가 수평 동기화 신호 (S16) 의 펄스를 카운트한다 하더라도, 카운트된 펄스들이 임계값보다 작으면, 판단 회로 (20) 는 검출 신호 (S20) 를 하이 레벨로 바꾸지 않는다. 따라서, 판단 회로 (20) 는 노이즈로 인한 위상차를 무시할 수 있으며, 시스템 클럭 신호 (S4) 의 언로크 상태를 정확하게 변별할 수 있다. 개인용 컴퓨터를 사용하여, 외부 제어 신호 (S21) 의 값도 또한 수평 동기화 신호 (S16) 및 수직 동기화 신호 (S19) 에 따라 바뀌도록 할 수 있다.

도 4 는 로크-인 회로 (10) 의 동작을 예시한다. 수평 동기화 신호 (S16) 로서 복합 동기 신호가 위상 비교기 (3) 및 카운터 (32) 로 입력된다. 이하의 설명에서, 상기 복합 동기화 신호는 "S16" 으로 부호가 붙여진다. 수직 동기화 신호 (S19) 는 시간 t1 부터 시간 t2 까지 하이 레벨이고, 복합 동기화 신호 (S16) 는 시간 t1 과 시간 t2 사이에 그 주파수가 변한다. 그 결과, PLL (1) 은 언로크 상태로 들어가게 되고, 위상차 신호 (S12) 는 최대 시간 주기를 초과하게 된다. 그러면, 모니터링 회로 (17) 가 검출 신호 (S13) 를 언로크 상태를 나타내는 하이 레벨로 바꾼다. 그러나, 윈도우 발생기 (18) 는 제어 신호 (S14) 를 로우로 유지하며, 카운터 (19) 는 저장되어 있는 값을 증가시키지 않는다. 그 결과, 판단 회로 (20) 는 검출 신호 (S20) 를 로우로 유지하게 된다. 주파수의 변화 동안, 종래의 로크-인 검출 회로는 PLL 의 언로크 상태로 인해 검출 신호 (S20) 를 하이 레벨로 바꾸지만, 본 발명에 따른 로크-인 검출 회로 (10) 는 검출 신호 (S20) 를 바꾸지 않으며, 시스템의 오동작을 막는다. 수직 동기화 신호 (S19) 가 로우 레벨로 회복되었을 때, 카운터 (32) 는 저장값을 증가시키기 시작한다.

PLL (1) 은 시스템 클럭 신호 (S4) 의 주파수를 바꾸어, 시스템 클럭 신호 (S4) 가 복합 동기화 신호 (S16) 와 동기되도록 한다. 위상 비교기 (3) 는 위상차 신호 (S12) 를 로우 레벨로 바꾸고, 따라서, 모니터링 회로 (17) 는 시간 t3 에 검출 신호 (S13) 를 로우 레벨로 회복한다.

카운터 (32) 는 시간 t4 에서 m 값에 이르고, 윈도우 발생기 (18) 는 시간 t4 에서 제어 신호 (S14) 를 하이 레벨로 바꾼다. 그러면, 윈도우가 열린다. 그러나, 검출 신호 (S13) 가 이미 로우 레벨로 회복되어 있으므로, 카운터 (19) 는 그 저장값을 0 으로 유지한다.

카운터 (32) 는 저장값을 증가시키고 있으며, 시간 t5 에서 m 이상이면서 (m + n) 보다는 작은 값에 이르게 된다. 도 4 에 도시되진 않았지만, 카운터 (32) 가 저장값을 증가시키고 있는 동안, PLL (1) 은 수직 동기화 신호 (S16) 의 단일 펄스와 동일한 시간 주기 내의 노이즈로 인해 언로크 상태로 들어가며, 모니터링 회로 (17) 는 검출 신호 (S13) 를 하이 레벨로 바꾼다. 윈도우 발생기 (18) 는 이미 윈도우를 열고 있으므로, 카운터 (19) 는 그 저장값을 "1" 로 증가시킨다. 출력 신호 (S9) 는 시간 t5 에서 저장값 "1" 을 나타낸다. 외부 제어 신호 (S21) 가 판단 회로 (20) 의 감도를 "2" 로 설정하는 것으로 가정한다. 출력 신호 (S9) 에 의해 나타내어 지는 저장값이 "2" 의 감도보다 작으므로, 판단 회로 (20) 는 검출 신호 (S20) 를 하이 레벨로 바꾸지 않는다. 따라서, 로크-인 검출 회로 (10) 는 노이즈로 인한 일시적인 언로크 상태를 변별하여, 시스템의 오동작을 막는다.

카운터 (32) 는 시간 t6 에서 (m + n) 값에 이르고, 윈도우 발생기 (18) 는 제어 신호 (S14) 를 로우 레벨로 바꾼다. 그러면, 윈도우가 닫히고, 카운터 (19) 는 0 으로 리셋된다. 수직 동기화 신호 (S19) 는 시간 t7 에서 하이 레벨로 바뀌며, 로크-인 검출 회로 (10) 는 상술된 기능을 반복한다. 멀티-동기화 디스플레이 장치에는 복수의 신호가 입력되며, 수직 동기화 신호 (S19) 의 2 펄스들 사이에서 수평 동기화 신호 (S16) 의 펄스 수가 항상 일정하지는 않다. 만약 2 개 펄스 사이의 펄스 수가 소정의 값으로 고정되어 있다면, 로크-인 검출 회로가 소정의 값 후의 위상차 신호를 무시하게 되어, 로크-인 검출 회로의 신뢰도가 떨어지게 된다. 반면에, 카운터 (32) 및 윈도우 발생기 (18) 로 수평 동기화 신호 (S16) 에 따라 윈도우를 변화시키는, 예를 들어, 개인용 컴퓨터와 같은 외부 제어 장치가 사용될 수도 있다. 검출 신호 (S13) 가 로우 레벨로 회복된 직후 윈도우를 열고 수직 동기화 신호 (S19) 의 다음 펄스가 발생하기 직전에 윈도우를 닫는 것이 가능하다. 따라서, 가변 윈도우는 로크-인 검출 회로 (10) 의 신뢰도를 향상시킨다.

제 1 실시예에서, 카운터 (32) 및 윈도우 발생기 (18) 가 전체로서 윈도우 발생 수단을 구성하며, 모니터링 회로 (17) 및 카운터 (19) 가 결합하여 측정 수단을 형성한다. 판단 회로 (20) 는 판단 수단으로서 기능한다. 수평/복합 동기화 신호 (S16) 및 시스템 클럭 신호 (S4) 가 제 1 동기화 신호 및 출력 신호에 해당한다. 출력 신호들 (S23 / S9) 이 카운터 (32 / 19) 에 저장되어 있는 값을 나타내긴 하지만, 수평 동기화 신호가 일종의 주기 신호이므로, 그 값들은 시간 주기를 나타낸다.

제 2 실시예

도 5 로 돌아오면, 본 발명을 구체화하는 또 다른 로크-인 검출 회로 (10A) 가 PLL (1) 과 관련되어 있다. 제 2 실시예를 구현하는 로크-인 검출 회로 (10A) 는, 저-주파수 신호 (S11) 가 카운터 (19A 및 32A) 로 입력된다는 점을 제외하면 로크-인 검출 회로 (10) 와 유사하다. 이런 이유로, PLL (1) 의 구성 요소 및 로크-인 검출 회로 (10A) 의 다른 구성 요소들에, 자세한 설명 없이 로크-인 검출 회로 (10) 의 해당 구성 요소를 가리키는 동일한 참조 부호가 붙여 졌다.

수평 동기화 신호 (S16) 가 로우 레벨로 유지되는 조건하에서 로크-인 검출 회로 (10A) 는 로크-인 검출 회로 (10) 와 동작이 상이하다. 제 1 실시예를 구현하는 로크-인 검출 회로 (10) 는, 로우 레벨로 들어간 후 카운터들 (32 / 19) 이 그 저장값을 증가시키지 않기 때문에, 검출 신호 (S20) 를 로우로 유지한다. 시스템 클럭 신호 (S4) 가 언로크 임에도 불구하고, 로크-인 검출 회로 (10) 는 계속해서 로크-인 상태를 나타내는 로우 레벨의 검출 신호 (S20) 를 출력한다.

한편, 로크-인 검출 회로 (10A) 는 정확하게 언로크 상태를 나타내는 검출 신호 (S20) 를 생성할 수 있다. 상술된 바와 같이, 저-주파수 신호 (S11) 가 카운터 (19A 및 32A) 로 입력되어, 카운터 (19A 및 32A) 는 수평 동기화 신호 (S16) 와 상관없이 그 저장값을 증가시킨다. 수평 동기화 신호 (S16) 가 로우 레벨로 유지된다 하더라도, 카운터 (32A) 는 윈도우 발생기 (18) 로 하여금 윈도우를 열도록 하며, 카운터 (19A) 는 그 저장값을 증가시킨다. 이런 이유로, 카운터 (19A) 가 판단 회로 (20) 내에 설정된 임계값을 초과하면, 판단 회로 (20) 는 검출 신호 (S20) 를 언로크 상태를 나타내는 하이 레벨로 바꾸게 된다.

제 2 실시예를 구현하는 로크-인 검출 회로는, 저-주파수 신호를 사용하여 그 저장값을 증가시키는 카운터 (19A / 32A) 를 구비하여, 수평 동기화 신호의 제거로 인한 언로크 상태를 정확하게 변별해 낸다.

본 발명에 대한 특정 실시예가 도시되고 설명되었지만, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양한 변화 및 수정이 행해질 수 있음은 당업자에게 명확하다. 예를 들어, 판단 회로 (20) 가 로크-인 상태와 언로크 상태 사이의 검출 신호의 주파수를 바꿀 수도 있다.

따라서, 본 발명에 따른 로크-인 검출 회로는, 주파수 변화 또는 노이즈로 인한 일시적인 언로크 상태로부터 진정한 언로크 상태를 정확히 변별해 내며, 주파수가 상이한 복수의 수직 동기화 신호들 및 주파수가 상이한 복수의 수평 동기화 신호들이 입력되는 멀티-동기화 디스플레이 장치에 적절하다.

Claims

출력 신호 (S4) 가 제 1 동기화 신호 (S16) 와 동기되도록 동작하는 위상 동기 루프 (Phase Locked Loop, PLL ; 1) 와 관련되어 있는 로크-인 검출 회로 (10 ; 10A) 로서,

제 1 시간 주기 (m + n = t4 - t6) 동안 열려 있을 윈도우를 정의하는 윈도우 발생 수단 (32 / 18 ; 32A / 18);

상기 윈도우가 열려 있는 동안 상기 출력 신호 (S4) 와 상기 제 1 동기화 신호 (S16) 사이에서 언로크 상태의 제 2 시간 주기를 측정하기 위하여, 상기 PLL 및 상기 윈도우 발생 수단에 접속되어 있는 측정 수단 (17 / 19 ; 17 / 19A); 및

상기 측정 수단에 접속되며, 보정되어야 할 위상차를 나타내는 검출 신호 (S20) 를 생성하기 위하여 상기 언로크 상태가 일시적인 현상 또는 상기 보정되어야 할 위상차에 의한 것인지를 판단하기 위해, 상기 제 2 시간 주기를 임계 시간 주기와 비교하는 판단 수단 (20) 을 구비하는 것을 특징으로 하는 로크-인 검출 회로.
제 1 항에 있어서, 상기 제 1 동기화 신호 및 상기 출력 신호 각각은, 수직 동기화 신호 (S19) 와 함께 디스플레이 장치로 입력되는 수평 동기화 신호 (S16) 및 시스템 클럭 신호 (S4) 인 것을 특징으로 하는 로크-인 검출 회로.
제 2 항에 있어서, 외부 제어 신호 (S17 / S18 / S21) 각각이, 상기 제 1 시간 주기 및 상기 임계 시간 주기를 상기 수평 동기화 신호 (S16) 및 상기 수직 동기화 신호 (S19) 에 적절한 값으로 조정하는 것을 특징으로 하는 로크-인 검출 회로.
제 3 항에 있어서, 상기 외부 제어 신호 (S17 / S18 / S21) 는, 양쪽 모두 상기 디스플레이 장치로 입력될 상기 수평 동기화 신호 (S16) 및 상기 수직 동기화 신호 (S19) 에 따라 상기 제 1 시간 주기 및 상기 임계 시간 주기를 바꾸는 것을 특징으로 하는 로크-인 검출 회로.
제 1 항에 있어서, 상기 윈도우 발생 수단은,

제 2 동기화 신호 (S19) 를 사용하여 초기값으로 리셋되며, 상기 제 1 동기화 신호 (S16) 에 응답하여 저장값을 증가하여 상기 저장값을 나타내는 출력 신호 (S23) 를 출력하는 카운터 (32); 및

상기 카운터 (32) 에 접속되며, 상기 카운터의 상기 출력 신호 (S23) 로 표현되는 제 1 값 (m) 으로부터 상기 카운터의 상기 출력 신호 (S23) 로 표현되는 제 2 값 (m + n) 까지 측정되는 상기 제 1 시간 주기 내에 상기 윈도우가 열려 있도록 하기 위하여 제어 신호 (S14) 를 출력하는 윈도우 발생기 (18) 를 포함하는 것을 특징으로 하는 로크-인 검출 회로.
제 1 항에 있어서, 상기 측정 수단은,

상기 언로크 상태를 나타내는 검출 신호 (S12) 에 응답하여 인에이블 신호 (S13) 를 액티브 레벨로 바꾸는 모니터링 회로 (17); 및

상기 모니터링 회로 및 상기 윈도우 발생 수단에 접속되며, 상기 인에이블 신호 (S13) 로 인에이블되어 상기 제 1 동기화 신호 (S16) 에 응답하여 상기 윈도우 동안 그 저장값을 증가시켜 상기 저장값에 비례하는 상기 제 2 시간 주기를 나타내는 출력 신호 (S9) 를 생성하는 카운터 (19) 를 포함하는 것을 특징으로 하는 로크-인 검출 회로.
제 1 항에 있어서, 상기 윈도우 발생 수단은,

제 2 동기화 신호 (S19) 를 사용하여 초기값으로 리셋되며, 상기 제 1 동기화 신호 (S16) 에 응답하여 저장값을 증가시켜 상기 저장값을 나타내는 출력 신호 (S23) 를 생성하는 제 1 카운터 (32); 및

상기 제 1 카운터 (32) 에 접속되며, 상기 제 1 카운터의 상기 출력 신호로 표현되는 제 1 값 (m) 으로부터 상기 제 1 카운터의 상기 출력 신호로 표현되는 제 2 값 (m + n) 까지 측정되는 상기 제 1 시간 주기 내에 상기 윈도우가 열려 있도록 하기 위하여 제어 신호 (S14) 를 생성하는 윈도우 발생기 (18) 를 포함하며, 그리고

상기 측정 수단은,

상기 언로크 상태를 나타내는 검출 신호 (S12) 에 응답하여 인에이블 신호 (S13) 를 액티브 레벨로 바꾸는 모니터링 회로 (17); 및

상기 모니터링 회로 및 상기 윈도우 발생기에 접속되며, 상기 인에이블 신호 (S13) 및 상기 제어 신호 (S14) 로 인에이블 되어 상기 제 1 동기화 신호 (S16) 에 응답하여 그 저장값을 증가시켜 상기 저장값에 비례하는 상기 제 2 시간 주기를 나타내는 출력 신호 (S9) 를 생성하는 제 2 카운터 (19) 를 포함하는 것을 특징으로 하는 로크-인 검출 회로.
제 7 항에 있어서, 상기 제 1 동기화 신호 및 상기 제 2 동기화 신호는, 양쪽 모두 디스플레이 장치로 입력되는 수평 동기화 신호 (S16) 및 수직 동기화 신호 (S19) 인 것을 특징으로 하는 로크-인 검출 회로.
제 8 항에 있어서, 외부 제어 신호 (S17 / S18 / S21) 각각은, 상기 제 1 시간 주기 및 상기 임계 시간 주기를 상기 수평 동기화 신호 (S16) 및 상기 수직 동기화 신호 (S19) 에 적절한 값으로 조정하는 것을 특징으로 하는 로크-인 검출 회로.
제 9 항에 있어서, 상기 외부 제어 신호 (S17 / S18 / S21) 는, 양쪽 모두 상기 디스플레이 장치로 입력될 상기 수평 동기화 신호 (S16) 및 상기 수직 동기화 신호 (S19) 에 따라 상기 제 1 시간 주기 및 상기 임계 시간 주기를 바꾸는 것을 특징으로 하는 로크-인 검출 회로.
제 1 항에 있어서, 상기 윈도우 발생 수단은,

제 2 동기화 신호 (S19) 를 사용하여 초기값으로 리셋되며, 상기 출력 신호 (S4) 로부터 비례적으로 생성되는 주기 신호 (S11) 에 응답하여 저장값을 증가시켜 상기 저장값을 나타내는 출력 신호 (S23) 를 생성하는 카운터 (32A); 및

상기 카운터 (32A) 에 접속되며, 상기 카운터의 상기 출력 신호로 표현되는 제 1 값 (m) 으로부터 상기 카운터의 상기 출력 신호로 표현되는 제 2 값 (m + n) 까지 측정되는 상기 제 1 시간 주기 내에 상기 윈도우가 열려 있도록 하기 위하여 제어 신호 (S14) 를 출력하는 윈도우 발생기 (18) 를 포함하는 것을 특징으로 하는 로크-인 검출 회로.
제 1 항에 있어서, 상기 측정 수단은,

상기 언로크 상태를 나타내는 검출 신호 (S12) 에 응답하여 인에이블 신호 (S13) 를 액티브 레벨로 바꾸는 모니터링 회로 (17); 및

상기 모니터링 회로 및 상기 윈도우 발생 수단에 접속되며, 상기 인에이블 신호 (S13) 로 인에이블 되어 상기 출력 신호 (S4) 로부터 비례적으로 생성되는 주기 신호 (S11) 에 응답하여 상기 윈도우 동안 그 저장값을 증가시켜 상기 저장값에 비례하는 상기 제 2 시간 주기를 나타내는 출력 신호 (S15) 를 생성하는 카운터 (19A) 를 포함하는 것을 특징으로 하는 로크-인 검출 회로.
제 1 항에 있어서, 상기 윈도우 발생 수단은,

제 2 동기화 신호 (S19) 를 사용하여 초기값으로 리셋되며, 상기 출력 신호 (S4) 로부터 비례적으로 생성되는 주기 신호 (S11) 에 응답하여 저장값을 증가시켜 상기 저장값을 나타내는 출력 신호 (S23) 를 생성하는 제 1 카운터 (32A); 및

상기 제 1 카운터에 접속되며, 상기 제 1 카운터의 상기 출력 신호로 표현되는 제 1 값 (m) 으로부터 상기 제 1 카운터의 상기 출력 신호로 표현되는 제 2 값 (m + n) 까지 측정되는 상기 제 1 시간 주기 내에 상기 윈도우가 열려 있도록 하기 위하여 제어 신호 (S14) 를 생성하는 윈도우 발생기 (18) 를 포함하며, 그리고

상기 측정 수단은,

상기 언로크 상태를 나타내는 검출 신호 (S12) 에 응답하여 인에이블 신호 (S13) 를 액티브 레벨로 바꾸는 모니터링 회로 (17); 및

상기 모니터링 회로 및 상기 윈도우 발생기에 접속되며, 상기 인에이블 신호 (S13) 및 상기 제어 신호 (S14) 로 인에이블되어 상기 주기 신호 (S11) 에 응답하여 그 저장값을 증가시켜 상기 저장값에 비례하는 상기 제 2 시간 주기를 나타내는 출력 신호 (S15) 를 생성하는 제 2 카운터 (19A) 를 포함하는 것을 특징으로 하는 로크-인 검출 회로.
제 13 항에 있어서, 상기 제 1 동기화 신호 및 상기 제 2 동기화 신호는, 양쪽 모두 디스플레이 장치로 입력되는 수평 동기화 신호 (S16) 및 수직 동기화 신호 (S19) 인 것을 특징으로 하는 로크-인 검출 회로.
제 14 항에 있어서, 외부 제어 신호 (S17 / S18 / S21) 각각은, 상기 제 1 시간 주기 및 상기 임계 시간 주기를 상기 수평 동기화 신호 및 상기 수직 동기화 신호에 적절한 값으로 조정하는 것을 특징으로 하는 로크-인 검출 회로.
제 15 항에 있어서, 상기 외부 제어 신호 (S17 / S18 / S21) 는, 양쪽 모두 상기 디스플레이 장치로 입력될 상기 수평 동기화 신호 및 상기 수직 동기화 신호에 따라 상기 제 1 시간 주기 및 상기 임계 시간 주기를 바꾸는 것을 특징으로 하는 로크-인 검출 회로.
위상 동기 루프 (Phase Locked Loop, PLL ; 1) 로 입력되는 제 1 동기화 신호 (S16) 와 상기 PLL 로부터 출력되는 출력 신호 (S4) 사이의 언로크 상태를 검출하는 방법으로서,

a) 일시적인 현상과 보정되어야 할 위상차 사이의 판단 기준을 제공하는 임계 시간 주기 및 윈도우가 열려 있을 제 1 시간 주기 (t4 - t6) 를 결정하는 단계;

b) 제 2 시간 주기 동안 내내 윈도우가 열려있도록 하기 위하여 제 2 동기화 신호 (S19) 활성화 (t1) 이후의 개시 시점 (t4) 으로부터 상기 제 1 시간 주기를 측정하는 단계;

c) 상기 윈도우가 열려 있는 동안 상기 제 1 동기화 신호와 상기 출력 신호가 언로크 상태에 있을 경우, 상기 제 2 시간 주기를 측정하는 단계;

d) 상기 언로크 상태가 상기 일시적인 현상 또는 상기 보정되어야 할 위상차에 의한 것인지를 판단하기 위하여 상기 제 2 시간 주기를 상기 임계 시간 주기와 비교하는 단계;

e) 상기 언로크 상태 및 로크-인 상태 중의 하나를 나타내는 검출 신호 (S20) 를 생성하는 단계; 및

f) 상기 c), d) 및 e) 단계들을 반복하는 단계를 구비하는 것을 특징으로 하는 방법.
제 17 항에 있어서, 외부 제어 신호 (S17 / S18 / S21) 각각은, 상기 임계 시간 주기 및 상기 제 1 시간 주기를 상기 a) 단계에서의 상기 제 1 동기화 신호 및 상기 제 2 동기화 신호에 적절한 값으로 조정하는 것을 특징으로 하는 방법.
제 18 항에 있어서, 상기 외부 제어 신호 (S17 / S18 / S21) 는, 양쪽 모두 디스플레이 장치로 입력될 상기 제 1 동기화 신호 및 상기 제 2 동기화 신호에 따라 상기 f) 단계에서의 상기 값들을 바꾸는 것을 특징으로 하는 방법.
제 17 항에 있어서, 상기 제 1 시간 주기는 상기 b) 단계에서의 상기 제 2 동기화 신호가 활성화될 때마다 (t1 / t7) 초기값으로 바뀌며, 상기 제 2 시간 주기는 상기 c) 단계에서 상기 제 1 시간 주기가 만료될 때 (t6) 초기값으로 바뀌는 것을 특징으로 하는 방법.
제 20 항에 있어서, 상기 f) 단계는 상기 제 1 동기화 신호 (S16) 가 인액티브 레벨로 고정되어도 계속되는 것을 특징으로 하는 방법.