KR20000027830A - 금속배선용 콘택형성방법 - Google Patents

금속배선용 콘택형성방법 Download PDF

Info

Publication number
KR20000027830A
KR20000027830A KR1019980045865A KR19980045865A KR20000027830A KR 20000027830 A KR20000027830 A KR 20000027830A KR 1019980045865 A KR1019980045865 A KR 1019980045865A KR 19980045865 A KR19980045865 A KR 19980045865A KR 20000027830 A KR20000027830 A KR 20000027830A
Authority
KR
South Korea
Prior art keywords
metal wiring
source
gate electrode
photoresist
junction region
Prior art date
Application number
KR1019980045865A
Other languages
English (en)
Inventor
박상준
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045865A priority Critical patent/KR20000027830A/ko
Publication of KR20000027830A publication Critical patent/KR20000027830A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은 금속배선을 형성하는 방법에 관한 것으로서, 특히, 반도체기판에 필드산화막 및 소오스/드레인영역과 스페이서막이 형성된 게이트전극을 순차적으로 형성하는 단계와; 상기 결과물 상에 금속배선이 형성될 부위에 콘택부위를 갖도록 감광막을 적층하는 단계와; 상기 감광막의 콘택부위를 통하여 도핑물질을 주입하여 기판이 노출된 부위에 플러그정션영역을 형성하는 단계와; 상기 감광막을 제거한 후 플러그정션영역, 소오스/드레인영역 및 게이트전극상에 티타늄살리사이드층을 적층하는 단계와; 상기 결과물 상에 절연막을 적층한 후 감광막으로 패터닝하여 금속배선형성부위를 형성하는 단계와; 상기 금속배선형성부위에 금속을 몰입하여 식각으로 금속배선을 형성하는 단계로 이루어진 금속배선용 콘택형성방법인 바, 티타늄실리사이드층을 적층하여 절연층을 적층하고 금속배선을 형성하므로 절연막의 내벽면에 이물질찌꺼기가 잔류되는 것을 방지하여 금속배선 연결불량과 누설전류의 발생을 없애주어 소자의 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Description

금속배선용 콘택형성방법
본 발명은 금속배선을 형성하는 방법에 관한 것으로서, 특히, 반도체기판의 노출부위에 이온을 주입하여 플러그정션영역을 형성한 후 소오스/드레인영역 상에 티타늄실리사이드층을 적층하여 절연층을 적층하고 금속배선을 형성하므로 절연막의 내벽면에 이물질찌꺼기가 잔류되는 것을 방지하여 금속배선 연결불량과 누설전류의 발생을 없애주어 소자의 특성을 향상시키도록 하는 금속배선용 콘택형성방법에 관한 것이다.
일반적으로, 반도체소자를 제조하는 방법에서 상,하부간에 전기적으로 전도선의 역할을 하는 금속배선이 다층으로 형성되는 경우에 그 사이를 절연시키기 위한 층간절연막이 많이 사용되고 있으며, 그 층간절연막을 콘택부위를 갖는 감광막을 적층하여 그 부위를 식각하여 층간절연막에 금속배선이 형성될 부분에 콘택홀을 형성하고 그 내부에 금속층을 몰입하여 식각으로 금속배선을 형성하게 된다.
특히, 반도체장치가 점차적으로 발전하면서 작은 반도체칩에 많은 량의 정보를 기억시키기 위한 용량이 점차적으로 커짐에 따라 소자에서 형성되는 각종의 부분들의 간격들이 고집적화 되는 추세에 있으므로 인하여 콘택홀부위와 하부층간의 오버랩(Over Lap) 마진 감소에 의하여 누설전류의 발생이 쉽게 되어진다.
도 1(a) 내지 도 1(c)는 종래의 일반적인 과도식각 누설부위를 갖으며 누설전류가 발생되는 반도체소자의 금속배선형성방법을 순차적으로 보인 도면이다.
도 1(a)는 반도체기판(1)에 필드산화막(1)을 형성한 후에 게이트산화막 및 폴리실리콘층을 적층하여 식각으로 게이트전극(3)을 형성하고, 이 게이트전극(3)의 측면부에 절연역할을 하는 스페이서막(4)을 형성하도록 한다. 그리고, 상기한 전면에 절연막(7)을 전체적으로 적층한 후에 금속배선형성부위(8)를 갖도록 마스킹식각한 상태를 도시하고 있다.
이때, 상기 금속배선형성부위(8)를 식각하면서 소오스/드레인영역(5)에 인접하여 있고 오버랩(Over Lap)되는 필드산화막(6)이 과도하게 식각되는 과도식각누설부위(6)가 형성되어진다.
도 1(b)는 활성영역의 소오스/드레인영역(6)에 개방시키는 콘택부위를 갖는 감광막(9)을 적층한 후 소오스/드레인영역(5)의 과도식각누설부위(6)등에 누설방지를 위한 이온을 주입하는 상태를 도시하고 있다.
이때, 상기 절연막(7)의 금속배선형성부위(8)의 깊이가 깊으므로 절연막(8)의 내벽면에 식각을 위하여 코팅되는 감광막(9)의 일부분이 금속배선형성부위(8)의 내벽면에 잔류물질(10)의 형태로 벽면에 많이 형성되어지게 되고, 이온을 주입할 때 이온이 과도식각누설부위(6)에 주입되는 것을 방해하는 역할을 하게 되며, 살리사이드공정을 적용한 경우는 통상적인 세정공정(Cleaning)을 사용하지 못함에 따라 기판에 결함을 유발하여 누설전류의 원인이 된다.
도 1(C)는 상기 층간절연막(8)의 금속배선형성부위(9)에 금속층을 적층한 후에 식각으로 게이트전극(3)의 소오스/드레인영역(5)으로 연결되는 금속배선(11)을 형성한 상태를 도시하고 있다.
그런데, 상기한 바와 같이, 종래의 절연막(7)의 금속배선형성부위(8)에 과도식각누설부위(6)를 통하여 전류가 누설되는 것을 방지하기 위하여 이온을 주입할 때 절연막(7)의 내벽면에 감광막의 이물질등으로 이루어진 잔류물질(10)이 잔류된 상태로 그대로 절연막(7)의 금속배선형성부위(6)를 통하여 금속배선(11)을 형성한 상태에서 소자를 사용하게 되면, 잔류물질(12)이 절연막(7)의 콘택형성부위(8) 특성을 취약하게 하여 상,하간 연결불량과 전류를 누설시키는 요인으로 작용하여 소자의 전기적인 특성이 약화되는 문제점을 지니고 있었다.
본 발명의 목적은 반도체기판에 게이트전극을 형성한 후 금속배선이 형성될 부위에 콘택부위를 갖는 감광막을 적층하여 오버랩되는 필드산화막을 제거하고, 기판의 노출부위에 이온을 주입하여 플러그정션영역을 형성한 후 소오스/드레인영역 상에 티타늄실리사이드층을 적층하여 절연층을 적층하고 금속배선을 형성하므로 절연막의 내벽면에 이물질찌꺼기가 잔류되는 것을 방지하여 누설전류의 발생을 없애주어 소자의 특성을 향상시키는 것이 목적이다.
도 1(a) 내지 도 1(c)는 종래의 일반적인 과도식각 누설부위를 갖는 반도체소자의 금속배선형성방법을 순차적으로 보인 도면이고,
도 2(a) 내지 도 2(e)는 본 발명에 따른 누설을 방지하기 위한 반도체소자의 금속배선형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
20 : 반도체기판 25 : 필드산화막
30 : 게이트전극 35 : 스페이서막
40 : 소오스/드레인영역 45 : 감광막
50 : 콘택부위 55 : 플러그정션영역
60 : 티타늄실리사이드층 65 : 절연막
70 : 콘택홀 75 : 금속배선
이러한 목적은 반도체기판에 필드산화막 및 소오스/드레인영역과 스페이서막이 형성된 게이트전극을 순차적으로 형성하는 단계와; 상기 결과물 상에 금속배선이 형성될 부위에 콘택부위를 갖도록 감광막을 적층하는 단계와; 상기 감광막의 콘택부위를 통하여 도핑물질을 주입하여 기판이 노출된 부위에 플러그정션영역을 형성하는 단계와; 상기 감광막을 제거한 후 플러그정션영역, 소오스/드레인영역 및 게이트전극상에 티타늄살리사이드층을 적층하는 단계와; 상기 결과물 상에 절연막을 적층한 후 감광막으로 패터닝하여 금속배선형성부위를 형성하는 단계와; 상기 금속배선형성부위에 금속을 몰입하여 식각으로 금속배선을 형성하는 단계로 이루어진 금속배선용 콘택형성방법을 제공함으로써 달성된다.
그리고, 상기 플러그정션영역을 형성하기 위해 주입되는 도핑물질의 Dose는 1.0E14 ∼ 8.0E14/㎠이고, 상기 금속배선은 텅스텐(Tungsten)으로 형성하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 2(a) 내지 도 2(e)는 본 발명의 일실시예에 따른 누설을 방지하기 위한 반도체소자의 금속배선형성방법을 순차적으로 보인 도면이다.
도 2(a)는 반도체기판(10)에 필드산화막(25)을 형성하고, 소오스/드레인영역(40)과 스페이서막(35)이 형성된 게이트전극(30)을 순차적으로 형성한 후 금속배선이 형성될 부위에 콘택부위(50)를 갖도록 감광막(45)을 적층하는 상태를 도시하고 있다.
도 2(b)는 상기 감광막(45)의 콘택부위(50)를 통하여 도핑물질(Dopant)을 주입하여 기판이 노출된 부위에 플러그정션영역(55)을 형성하는 상태를 도시하고 있다.
이때, 상기 플러그정션영역(55)을 형성하기 위해 주입되는 도핑물질의 Dose는 1.0E14 ∼ 8.0E14/㎠인 것이 바람직하고 에너지의 강도는 실리콘의 손실을 감안하여 적절하게 선택하도록 한다.
도 2(c)는 상기 감광막(45)을 제거한 후 플러그정션영역(55), 소오스/드레인영역(40) 및 게이트전극(30)상에 티타늄살리사이드층(60)을 적층하는 상태를 도시하고 있다.
도 2(d)는 상기 결과물 상에 절연막(65)을 적층한 후 감광막으로 패터닝하여 금속배선형성부위(70)를 형성하는 상태를 도시하고 있다.
도 2(e)는 상기 금속배선형성부위(70)에 금속을 몰입하여 마스킹 식각으로 플러그정션영역(55) 및 소오스/드레인영역(40)으로 연결되는 금속배선(75)을 형성하는 상태를 도시하고 있으며, 이때, 이 금속배선(75)은 텅스텐을 사용하는 것이 바람직하다.
상기한 바와 같이 본 발명에 따른 금속배선용 콘택형성방법을 이용하게 되면, 반도체기판에 게이트전극을 형성한 후 금속배선이 형성될 부위에 콘택부위를 갖는 감광막을 적층하여 오버랩되는 필드산화막을 제거하고, 기판의 노출부위에 이온을 주입하여 플러그정션영역을 형성한 후 소오스/드레인영역 상에 티타늄실리사이드층을 적층하여 절연층을 적층하고 금속배선을 형성하므로 절연막의 내벽면에 이물질찌꺼기가 잔류되는 것을 방지하여 금속배선 연결불량과 누설전류의 발생을 없애주어 소자의 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.
또한, 본 발명에 따른 방법은 종래의 프러그정션영역을 형성하기 위한 도핑물질 임플란트 후에 수행하는 고온 열처리공정과 티타늄실리사이드층을 형성한 후에 수행하는 열처리공정을 생략할 수 있어서, 제조공정을 단순화할 수 있으므로 생산단가를 저감하는 장점도 지닌 발명이다.

Claims (3)

  1. 반도체기판에 필드산화막 및 소오스/드레인영역과 스페이서막이 형성된 게이트전극을 순차적으로 형성하는 단계와;
    상기 결과물 상에 금속배선이 형성될 부위에 콘택부위를 갖도록 감광막을 적층하는 단계와;
    상기 감광막의 콘택부위를 통하여 도핑물질을 주입하여 기판이 노출된 부위에 플러그정션영역을 형성하는 단계와;
    상기 감광막을 제거한 후 플러그정션영역, 소오스/드레인영역 및 게이트전극상에 티타늄살리사이드층을 적층하는 단계와;
    상기 결과물 상에 절연막을 적층한 후 감광막으로 패터닝하여 금속배선형성부위를 형성하는 단계와;
    상기 금속배선형성부위에 금속을 몰입하여 식각으로 금속배선을 형성하는 단계로 이루어진 것을 특징으로 하는 금속배선용 콘택형성방법.
  2. 제 1 항에 있어서, 상기 플러그정션영역을 형성하기 위해 주입되는 도핑물질의 도즈량은 1.0E14 ∼ 8.0E14/㎠인 것을 특징으로 하는 금속배선용 콘택형성방법.
  3. 제 1 항에 있어서, 상기 금속배선은 텅스텐으로 형성되는 것을 특징으로 하는 금속배선용 콘택형성방법.
KR1019980045865A 1998-10-29 1998-10-29 금속배선용 콘택형성방법 KR20000027830A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045865A KR20000027830A (ko) 1998-10-29 1998-10-29 금속배선용 콘택형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045865A KR20000027830A (ko) 1998-10-29 1998-10-29 금속배선용 콘택형성방법

Publications (1)

Publication Number Publication Date
KR20000027830A true KR20000027830A (ko) 2000-05-15

Family

ID=19556174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045865A KR20000027830A (ko) 1998-10-29 1998-10-29 금속배선용 콘택형성방법

Country Status (1)

Country Link
KR (1) KR20000027830A (ko)

Similar Documents

Publication Publication Date Title
KR20090072043A (ko) 반도체 소자의 제조방법
KR101088207B1 (ko) 반도체 소자의 제조 방법
US6277694B1 (en) Fabrication method for a metal oxide semiconductor having a double diffused drain
KR100399526B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP3424091B2 (ja) 半導体素子の製造方法
WO1983001152A1 (en) Process for making electrical contact to semiconductor substrate regions
KR20000027830A (ko) 금속배선용 콘택형성방법
KR100199370B1 (ko) 플래쉬 메모리 셀의 제조방법
KR100263673B1 (ko) 반도체 소자의 콘택 형성 방법
KR100287543B1 (ko) 반도체장치의콘택저항개선방법
KR100426492B1 (ko) 반도체소자의전하저장전극형성방법
KR100236062B1 (ko) 반도체 소자 및 그 제조방법
KR100546202B1 (ko) 플래쉬 이이피롬 셀의 콘택 형성 방법
KR100200750B1 (ko) 반도체소자의 제조방법
KR100268806B1 (ko) 반도체소자및그제조방법
KR100281100B1 (ko) 반도체 소자 및 그 제조방법
KR100209597B1 (ko) 반도체 소자의 배선 형성방법
KR100228344B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR100567032B1 (ko) 이온 주입법을 이용한 소자 분리 방법
KR20030001179A (ko) 반도체 소자의 소자 격리층 형성 방법
KR100313545B1 (ko) 트랜지스터 형성방법
JPH11111868A (ja) 半導体集積回路装置およびその製造方法
KR100922934B1 (ko) 반도체 소자 및 그 제조방법
KR20000025114A (ko) 반도체소자의 콘택플러그형성방법
JP2000269498A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination