KR100200750B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100200750B1 KR100200750B1 KR1019960051493A KR19960051493A KR100200750B1 KR 100200750 B1 KR100200750 B1 KR 100200750B1 KR 1019960051493 A KR1019960051493 A KR 1019960051493A KR 19960051493 A KR19960051493 A KR 19960051493A KR 100200750 B1 KR100200750 B1 KR 100200750B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- impurity region
- forming
- layer
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 70
- 239000012535 impurity Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 8
- 230000005684 electric field Effects 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Abstract
본 발명은 반도체 소자의 제조 방법에 대해 기재되어 있다. 필드 산화막이 형성된 반도체 기판 전면에 P형 불순물을 주입하여 상기 반도체 기판 내부에 필드 이온층을 형성하는 단계; 상기 반도체 기판 상에 N형 트랜지스터와 층간 절연층을 차례로 형성하는 단계; 상기 트랜지스터중 소오스가 노출되게 상기 층간 절연층을 패터닝하는 단계; 상기 소오스 하부의 반도체 기판에 N형 불순물을 주입하여 제 1 불순물 영역을 형성하는 단계; 및 상기 제 1 불순물 영역 하부에서 상기 필드 이온층 하부까지의 반도체 기판에 N형 불순물을 추가로 주입하여 제 2 불순물 영역을 형성하는 단계로 진행한다.
그 결과, 소오스 하부의 디플리션 영역에 형성되는 전기장을 약화시켜 필드 산화막의 가장자리로 흐르는 누설 전류뿐만아니라 모든 방향으로 흐르는 누설 전류가 억제되어 리프레시 특성이 향상된다.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 반도체 기판 내부의 확산층과 필드 이온층의 경계면에 형성된 디플리션 영역에서 누설 전류가 발생하여 리프레시 특성을 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자에 있어서 소자 분리는 모든 제조공정단계에 있어서 초기단계의 공정으로서, 활성영역의 크기 및 후속 단계의 공정마진(margin)을 좌우하게 되므로, 이를 효과적으로 극복하기 위해서는 필드절연막의 단차를 평탄화할 수 있는 기술이 요구되고 있다.
이러한 소자 분리 방법은 반도체 기판에 소정 조건의 열산화공정을 거쳐 비활성영역에 필드산화막을 형성하는 방법으로 로코스(Local Oxidation of Silicon), 변형된 LOCOS, 트렌치(trench) 등의 방법이 있다.
반도체 소자가 고집적화됨에따라 필드 산화막과 필드 산화막 사이의 활성 영역의 크기를 감소시키는데, 이로 인해 소자 분리 특성이 나빠지므로 이를 개선하기 위해서는 필드 산화막이 형성된 반도체 기판에 트랜지스터를 형성하기 전에 저 농도의 불순물을 주입하여 필드 이온층을 형성한다.
그러나 이러한 필드 이온층 형성은 소자 분리 특성을 강화시키는 반면 활성 영역에 형성되는 확산층과 만나서 근방에 높은 전기장을 형성하고, 상기 높은 전기장은 반도체 소자에 누설 전류를 생성시켜 반도체 소자의 리프레쉬 특성을 나쁘게 하는 문제점이 있다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 1은 반도체 기판을, 3은 필드 산화막을, 5는 필드 이온층을, 7은 게이트 산화막을, 9는 도전층을, 11은 절연막을, 12는 게이트를, 13a는 드레인을, 13b는 소오스를, 15는 제 1 층간 절연층을, 16·20은 콘택홀을, 17은 비트 라인을, 19는 제 2 층간 절연층을, 21은 불순물 영역을 각각 나타낸다.
도 1a를 참조하면, 반도체 기판(1)상에 필드 산화막(3)을 형성한 후 상기 반도체 기판(1) 내에 필드 이온층(5)을 형성한다.
상기 필드 이온층(5)은 P형의 불순물, 예컨대 3E12∼1E13/㎠의 붕소(B)를 90∼150KeV의 에너지로 이온 주입하여 형성하는데, 그 결과 상기 필드 산화막(3) 아래에 형성된 필드 이온층의 깊이가 상기 필드 산화막(3) 사이의 반도체 기판에 형성된 필드 이온층의 깊이보다 작게 나타난다.
도 1b를 참조하면, 상기 필드 산화막(3)이 형성된 반도체 기판(1) 상에 트랜지스터를 형성한다.
상세하게, 상기 반도체 기판(1) 전면에 게이트 산화막(후속 공정에서 7로 패터닝됨), 도전층(후속 공정에서 9로 패터닝됨) 그리고 절연막(후속 공정에서 11로 패터닝됨)을 차례로 형성하는 공정, 상기 절연막/도전층/게이트 산화막의 소정 영역이 남도록 패터닝하여 절연막(11)/도전층(9)/게이트 산화막(7) 구조의 게이트(12)를 형성하는 공정, 상기 게이트(12)가 형성된 반도체 기판(1) 상에 이온 주입하여 드레인(13a)과 소오스(13b)를 형성하는 공정을 차례로 진행한다.
상기 드레인(13a)과 소오스(13b)에 주입되는 이온은 N형 불순물, 예컨대 인(Phosphorus)을 사용함으로써 N형 트랜지스터가 형성된다.
도 1C를 참조하면, 상기 트랜지스터가 형성된 반도체 기판(1) 상에 제 1 층간 절연층(후속 공정에서 제 1 층간 절연층(15)로 패터닝됨)을 형성하는 공정, 상기 드레인(13a)이 노출되게 상기 제 1 층간 절연층을 식각함으로써 콘택홀(16) 및 제 1 층간 절연층(15)을 형성하는 공정, 상기 콘택홀(16)을 매립할 수 있을 정도로 충분히 도전 물질을 증착하고 패터닝하여 비트 라인(17)을 형성하는 공정을 차례로 진행한다.
도 1d를 참조하면, 상기 스토리지 전극이 형성된 반도체 기판(1) 상에 제 2 층간 절연층(후속 공정에서 19로 패터닝됨)을 형성하는 공정, 상기 소오스(13b)가 노출되도록 상기 제 2 층간 절연층 및 상기 제 1 층간 절연층(15)을 식각함으로써 콘택 홀(20), 제 1 층간 절연층(15a) 및 제 2 층간 절연층(19)을 형성하는 공정, 상기 공정들로 형성된 결과물 전면에 이온을 주입함으로써 상기 소오스(13a)하부에 불순물 영역(21)을 형성하는 공정을 차례로 진행한다.
상기 불순물 영역(21)은 상기 반도체 기판(1) 상에 N형 불순물, 예컨대 1E12∼1E14/㎠의 인(Phosphorus)을 60∼150KeV의 에너지로 이온 주입함으로써 형성한다.
상기 불순물 영역(21)을 형성하는 목적은, 상기 콘택 홀(20) 형성시 노출된 반도체 기판(1) 표면에 나타나는 식각 대미지(Damage)를 치유(Curing)하고, 상기 소오스(13b)와 상기 필드 이온층(5)의 불순물 농도 차이로 인해 상기 소오스(13b)와 상기 필드 이온층(5)사이의 디플리션 영역에 고 전장이 형성되어 누설 전류가 발생하는 것을 억제하기 위한 것이다.
즉, 상기 소오스(13b) 하부에 고 농도의 불순물을 주입함으로써 상기 디플리션 영역에는 보다 약화된 전기장이 형성된다.
그러나, 상기와 같은 반도체 소자의 제조 방법에 의하면 반도체 기판 내의 확산층, 즉 소오스와 접촉하는 필드 산화막의 가장자리로 흐르는 누설 전류는 억제할 수 있으나 이를 제외한 방향으로 흐르는 누설 전류는 여전히 억제되지 않는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 기판 내부의 확산층과 필드 이온층의 경계면에 형성된 디플리션 영역에서 누설 전류가 발생하는 것을 억제하여 리프레시 특성을 향상시키기 위한 반도체 소자의 제조 방법을 제공하는데 있다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.
상기 과제를 이루기 위하여 본 발명은, 필드 산화막이 형성된 반도체 기판 전면에 P형 불순물을 주입하여 상기 반도체 기판 내부에 필드 이온층을 형성하는 단계; 상기 반도체 기판 상에 N형 트랜지스터와 층간 절연층을 차례로 형성하는 단계; 상기 트랜지스터중 소오스가 노출되게 상기 층간 절연층을 패터닝하는 단계; 상기 소오스 하부의 반도체 기판에 N형 불순물을 주입하여 제 1 불순물 영역을 형성하는 단계; 및 상기 제 1 불순물 영역 하부에서 상기 필드 이온층 하부까지의 반도체 기판에 N형 불순물을 추가로 주입하여 제 2 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
상기 제 1 불순물 영역은 N형 불순물을 60∼150KeV의 에너지로 이온 주입하여 형성하는 것이 바람직하다.
또한, 상기 제 2 불순물 영역은 N형 불순물을 200∼400KeV의 에너지로 이온 주입하여 형성하는 것이 바람직하다.
본 발명에 의한 반도체 소자의 제조 방법은 반도체 기판 내부의 확산층인 소오스 하부에 고 농도의 불순물을 주입하여 제 1 불순물 영역을 형성한후 상기 제 1 불순물 영역을 형성할 때보다 더 큰 에너지를 사용하여 상기 제 1 불순물 영역 하부에 제 2 불순물 영역을 추가로 형성함으로써, 상기 소오스 하부의 디플리션 영역에 형성되는 전기장을 약화시켜 필드 산화막의 가장자리로 흐르는 누설 전류뿐만아니라 모든 방향으로 흐르는 누설 전류를 억제하여 반도체 소자의 리프레시 특성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 31은 반도체 기판을, 33은 필드 산화막을, 35는 필드 이온층을, 37은 게이트 산화막을, 39는 도전층을, 41은 절연막을, 42는 게이트를, 43a는 드레인을, 43b는 소오스를, 45는 제 1 층간 절연층을, 46·50은 콘택홀을, 47은 비트 라인을, 49는 제 2 층간 절연층을, 51은 제 1 불순물 영역을, 53은 제 2 불순물 영역을 각각 나타낸다.
도 2a를 참조하면, 반도체 기판(31)상에 필드 산화막(33)을 형성한 후 상기 반도체 기판(31) 내에 필드 이온층(35)을 형성한다.
상기 필드 이온층(35)은 P형의 불순물, 예컨대 3E12∼1E13/㎠의 붕소(B)를 90∼150KeV의 에너지로 이온 주입하여 형성하는데, 그 결과 상기 필드 산화막(33) 아래에 형성된 필드 이온층의 깊이가 상기 필드 산화막(33) 사이의 반도체 기판에 형성된 필드 이온층의 깊이보다 작다.
이때, 반도체 기판(31) 상에 종래보다 작은 크기의 필드 산화막(33)을 형성한 후 종래보다 낮은 에너지를 사용하여 이온을 주입함으로써, 종래에 비해 필드 이온층의 깊이가 작아졌음을 알 수 있다.
도 2b를 참조하면, 상기 필드 산화막(33)이 형성된 반도체 기판(31) 상에 트랜지스터를 형성한다.
상세하게, 상기 반도체 기판(31) 전면에 게이트 산화막(후속 공정에서 37로 패터닝됨), 도전층(후속 공정에서 39로 패터닝됨) 그리고 절연막(후속 공정에서 41로 패터닝됨)을 차례로 형성하는 공정, 상기 절연막/도전층/게이트 산화막의 소정 부분이 남도록 패터닝하여 절연막(41)/도전층(39)/게이트 산화막(37) 구조의 게이트(42)를 형성하는 공정, 상기 게이트(42)가 형성된 반도체 기판(31) 상에 이온 주입하여 드레인(43a)과 소오스(43b)를 형성하는 공정을 차례로 진행한다.
N형 트랜지스터를 형성하기 위해 상기 드레인(13a)과 소오스(13b)에 N형 불순물, 예컨대 인(Phosphorus)을 주입한다.
도 2C를 참조하면, 상기 트랜지스터가 형성된 반도체 기판(31) 상에 제 1 층간 절연층(후속 공정에서 45로 패터닝됨)을 형성하는 공정, 상기 드레인(43a)이 노출되게 상기 제 1 층간 절연층을 식각함으로써 콘택홀(46) 및 제 1 층간 절연층(45)을 형성하는 공정, 상기 콘택홀(46)을 매립할 수 있을 정도로 충분히 도전 물질을 증착하고 패터닝하여 비트 라인(47)을 형성하는 공정을 차례로 진행한다.
도 2d를 참조하면, 상기 비트 라인(47)이 형성된 반도체 기판(31) 상에 제 2 층간 절연층(후속 공정에서 49로 패터닝됨)을 형성하는 공정, 상기 소오스(43b)가 노출되도록 상기 제 2 층간 절연층 및 상기 제 1 층간 절연층(45)을 식각함으로써 콘택 홀(50), 제 1 층간 절연층(45a) 및 제 2 층간 절연층(49)을 형성하는 공정, 상기 소오스(43a)하부에 제 1 불순물 영역(51)을 형성하는 공정을 차례로 진행한다.
상기 콘택 홀(50) 형성을 위한 식각 공정시 상기 반도체 기판(31) 표면에 대미지(Damage)를 주는데, 이는 상기 제 1 불순물 영역(51) 형성을 위한 이온 주입 공정으로 치유(Curing)된다.
상기 제 1 불순물 영역(51)은 상기 반도체 기판(31) 상에 N형 불순물, 예컨대 1E12∼1E14/㎠의 인(Phosphorus)을 60∼150KeV의 에너지로 이온 주입함으로써 형성한다.
도 2e를 참조하면, 상기 제 1 불순물 영역(51) 하부에 제 2 불순물 영역(53)을 형성한다.
상기 제 2 불순물 영역(53)은 N형 불순물, 예컨대 1E12∼1E14/㎠의 인(Phosphorus)을 200∼400KeV의 에너지로 이온 주입하여 형성하는데, 이때 상기 제 1 불순물 영역(51) 형성시 사용된 에너지보다 더 큰 에너지를 사용함으로써 상기 제 1 불순물 영역(51)아래에서 상기 필드 이온층(35)의 하부까지 깊게 형성한다.
이후, 상기 콘택홀(50)에 도전 물질을 메워 커패시터의 스토리지 전극을 형성하고 유전막과 플레이트 전극을 형성하는 공정을 진행할 수 있다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 반도체 소자의 제조 방법은 반도체 기판 내부의 확산층인 소오스 하부에 고 농도의 불순물을 주입하여 제 1 불순물 영역을 형성한후 상기 제 1 불순물 영역을 형성할 때보다 더 큰 에너지를 사용하여 상기 제 1 불순물 영역 하부에 제 2 불순물 영역을 추가로 형성함으로써, 상기 소오스 하부의 디플리션 영역에 형성되는 전기장을 약화시켜 필드 산화막의 가장자리로 흐르는 누설 전류뿐만아니라 모든 방향으로 흐르는 누설 전류를 억제하여 반도체 소자의 리프레시 특성을 향상시킬 수 있다.
Claims (3)
- 필드 산화막이 형성된 반도체 기판 전면에 P형 불순물을 주입하여 상기 반도체 기판 내부에 필드 이온층을 형성하는 단계;상기 반도체 기판 상에 N형 트랜지스터와 층간 절연층을 차례로 형성하는 단계;상기 트랜지스터중 소오스가 노출되게 상기 층간 절연층을 패터닝하는 단계;상기 소오스 하부의 반도체 기판에 N형 불순물을 주입하여 제 1 불순물 영역을 형성하는 단계;및상기 제 1 불순물 영역 하부에서 상기 필드 이온층 하부까지의 반도체 기판에 N형 불순물을 추가로 주입하여 제 2 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 제 1 불순물 영역은N형 불순물을 60∼150KeV의 에너지로 이온 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 제 2 불순물 영역은N형 불순물을 200∼400KeV의 에너지로 이온 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051493A KR100200750B1 (ko) | 1996-10-31 | 1996-10-31 | 반도체소자의 제조방법 |
| US08/846,075 US5926707A (en) | 1995-12-15 | 1997-04-25 | Methods for forming integrated circuit memory devices having deep storage electrode contact regions therein for improving refresh characteristics |
| TW086105409A TW396403B (en) | 1996-10-31 | 1997-04-25 | Method for fabricating a semiconductor device having leakage current reducing regions |
| JP29293097A JP3484330B2 (ja) | 1996-10-31 | 1997-10-24 | 漏れ電流減少領域を備える半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051493A KR100200750B1 (ko) | 1996-10-31 | 1996-10-31 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980031928A KR19980031928A (ko) | 1998-07-25 |
| KR100200750B1 true KR100200750B1 (ko) | 1999-06-15 |
Family
ID=19480529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051493A KR100200750B1 (ko) | 1995-12-15 | 1996-10-31 | 반도체소자의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3484330B2 (ko) |
| KR (1) | KR100200750B1 (ko) |
| TW (1) | TW396403B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451759B1 (ko) * | 1998-11-10 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체소자제조방법 |
| KR100636666B1 (ko) * | 2004-06-10 | 2006-10-23 | 주식회사 하이닉스반도체 | 디램 메모리 셀의 제조방법 |
-
1996
- 1996-10-31 KR KR1019960051493A patent/KR100200750B1/ko not_active IP Right Cessation
-
1997
- 1997-04-25 TW TW086105409A patent/TW396403B/zh not_active IP Right Cessation
- 1997-10-24 JP JP29293097A patent/JP3484330B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451759B1 (ko) * | 1998-11-10 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체소자제조방법 |
| KR100636666B1 (ko) * | 2004-06-10 | 2006-10-23 | 주식회사 하이닉스반도체 | 디램 메모리 셀의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW396403B (en) | 2000-07-01 |
| KR19980031928A (ko) | 1998-07-25 |
| JPH10135451A (ja) | 1998-05-22 |
| JP3484330B2 (ja) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780336A (en) | Methods of forming integrated circuit memory devices having improved storage electrode contact regions therein | |
| KR100200750B1 (ko) | 반도체소자의 제조방법 | |
| JP3403312B2 (ja) | 半導体装置およびその製造方法 | |
| KR20060104086A (ko) | 트랜지스터 문턱전압 조절방법 | |
| KR100287543B1 (ko) | 반도체장치의콘택저항개선방법 | |
| KR0126116B1 (ko) | 에스램 소자 제조 방법 | |
| KR100386446B1 (ko) | 반도체장치의소자격리막형성방법 | |
| KR19990005828A (ko) | Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법 | |
| KR100271801B1 (ko) | 반도체장치의 제조방법 | |
| KR100264877B1 (ko) | Soi형 소자 분리 영역을 가지는 반도체 장치의 제조 방법 | |
| KR100261166B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100533395B1 (ko) | 버티컬 트랜지스터 제조방법 | |
| KR100567032B1 (ko) | 이온 주입법을 이용한 소자 분리 방법 | |
| JP2926817B2 (ja) | 半導体装置の製造方法 | |
| KR20000003574A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100357173B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100575617B1 (ko) | 반도체소자의 드레인 형성방법 | |
| KR20030096703A (ko) | 반도체소자의 분리방법 | |
| KR0140642B1 (ko) | 반도체장치의 제조방법 | |
| KR20030060604A (ko) | 소자분리막의 형성 방법 및 그를 이용한 반도체소자의제조 방법 | |
| KR20080079493A (ko) | 웰 바이어스 전압을 인가할 수 있는 반도체소자 및 그제조방법 | |
| KR20000044853A (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| KR20010038451A (ko) | 반도체소자의 ｂｉｌｌｉ 구조의 웰 형성방법 | |
| KR20000042386A (ko) | 반도체 소자의 트렌치형 소자 분리막 형성방법 | |
| KR20020050513A (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| J204 | Request for invalidation trial [patent] | ||
| J501 | Disposition of invalidation of trial | ||
| FPAY | Annual fee payment |
Payment date: 20120229 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |