KR20020050513A - 반도체 소자 및 그의 제조 방법 - Google Patents

반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20020050513A
KR20020050513A KR1020000079671A KR20000079671A KR20020050513A KR 20020050513 A KR20020050513 A KR 20020050513A KR 1020000079671 A KR1020000079671 A KR 1020000079671A KR 20000079671 A KR20000079671 A KR 20000079671A KR 20020050513 A KR20020050513 A KR 20020050513A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
forming
region
source
gate electrode
Prior art date
Application number
KR1020000079671A
Other languages
English (en)
Inventor
경기명
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000079671A priority Critical patent/KR20020050513A/ko
Publication of KR20020050513A publication Critical patent/KR20020050513A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 소오스 및 드레인 영역의 하부에 절연층을 설치하여 트랜지스터의 접합 누설 전류 및 접합 캐패시턴스을 감소시켜 반도체 소자의 특성을 개선시키는 반도체 소자 및 그의 제조 방법에 관한 것으로, 반도체 기판내에 격리층을 형성하는 단계; 상기 반도체 기판 내에 산소 이온 주입을 실시하고 열처리를 실시하면 반도체 기판 내부에 산화층을 형성하는 단계; 상기 반도체 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측의 반도체 기판 내와 상기 산화층 상에 소오스 및 드레인 영역을 형성하는 단계를 포함하여 이루어 진다.

Description

반도체 소자 및 그의 제조 방법{Semiconductor device and method for making the same}
본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 소오스 및 드레인 영역의 하부에 절연층을 설치하여 트랜지스터의 접합 누설 전류 및 접합 캐패시턴스을 감소시켜 반도체 소자의 특성을 개선시키는 반도체 소자 및 그의 제조 방법에 관한 것이다.
반도체 소자가 집적화되면서 반도체 소자의 소오스 및 드레인 영역과 하부 웰 영역의 접합 부분에서 접합 누설 전류와 접합 캐패시턴스의 문제가 대두되기 시작하고 있다.
이러한 문제를 해결하기 위해 반도체 기판을 도핑하는 불순물의 농도의 조절 또는 반대 도전형의 도핑등의 여러 가지 극복 방법을 제시하였지만 근본적을 해결책은 되지 못했다.
이하 첨부된 도면을 참고하여 종래 기술의 반도체 소자에 관하여 상세히 설명하면 다음과 같다.
도 1은 종래 기술의 반도체 소자의 구조 단면도이다.
반도체 기판(1)의 격리영역을 식각하고 절연층(2)로 산화층을 충진하여 STI(shallow trench isolation)영역을 형성하고, 반도체 기판(1) 내에 N-웰(well) 또는 P-웰(well)영역(3)을 형성한다.
이어서 반도체 기판(1)상에 게이트 절연층(4)을 형성하고, 게이트 절연층(4)상에 게이트 전극(5)을 형성한다. 그리고 게이트 전극(5)을 마스크로 하여 불순물 이온 주입을 실시하여 게이트 전극(5)의 양측의 반도체 기판(1) 내에소오스(source) 및 드레인(drain)영역(6)을 형성한다.
반도체 기판(1)의 웰과 소오스 및 드레인 영역(6)의 접합면에서 정션(junction) 누설 전류(7) 및 정션 캐패시턴스(8)이 발생하여 트랜지스터의 기능을 열악하게 한다.
이와 같은 종래 기술의 반도체 소자의 캐패시터는 다음과 같은 문제가 있다.
반도체 기판의 웰과 소오스 및 드레인 영역의 접합면에서 정션(junction) 누설 전류는 반도체 소자 특히 DRAM 셀의 경우 리프레쉬(refresh) 시간을 길게하고, 웰과 소오스 및 드레인 영역의 접합면에서 발생하는 접합 캐패시턴스는 반도체 소자의 속도를 지연시키는 문제가 있다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 문제를 해결하기 위한 것으로, 반도체 소자의 소오스 및 드레인 영역의 하부에 절연층을 설치하여 트랜지스터의 접합 누설 전류 및 접합 캐패시턴스을 감소시켜 반도체 소자의 특성을 개선시키는 반도체 소자 및 그의 제조 방법을 제공하는 데 그 목적이 있다.
도 1은 종래 기술의 반도체 소자의 구조 단면도
도 2a내지 도 2d는 본 발명에 따른 제 1 실시예의 반도체 소자의 제조 방법에 대한 공정 단면도
도 3a내지 도 3d는 본 발명에 따른 제 2 실시예의 반도체 소자의 제조 방법에 대한 공정 단면도
도 4a와 도 4b는 본 발명에 따른 제 3 실시예의 반도체 소자의 제조 방법에 대한 공정 단면도
도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 주변 회로 영역
33 : 셀 영역 34 : 절연층
35 : 웰영역 36 : 감광층 패턴
37 : 산화층 38 : 게이트 절연층
39 : 게이트 전극 40 : 소오스 및 드레인영역
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 반도체 기판상의 게이트 전극; 상기 게이트 전극 양측의 반도체 기판내의 소오스 및 드레인 영역; 상기 소오스 및 드레인 영역의 하면과 상기 반도체 기판내의 절연층을 포함하여 구성되어 있는 것을 특징으로 한다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은반도체 기판내에 격리층을 형성하는 단계; 상기 반도체 기판 내에 산소 이온 주입을 실시하고 열처리를 실시하면 반도체 기판 내부에 산화층을 형성하는 단계; 상기 반도체 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측의 반도체 기판 내와 상기 산화층 상에 소오스 및 드레인 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자 및 그의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2d는 본 발명에 따른 제 1 실시예의 반도체 소자의 제조 방법에 대한 공정 단면도이다.
도 2a와 같이, 반도체 기판(1)의 격리영역을 식각하고 절연층(2)로 산화층을 충진하여 STI(shallow trench isolation)영역을 형성하고, 반도체 기판(1) 내에 N-웰(well) 또는 P-웰(well)영역(3)을 형성한다.
도 2b와 같이, 반도체 기판(1) 내에 산소 이온 주입을 실시하고, 도 2c와 같이, 열처리를 실시하면 반도체 기판(1) 내부에 산화층(4)이 형성된다.
도 2d와 같이, 반도체 기판(1)상에 게이트 전연층(5)을 형성하고, 게이트 절연층(5)상에 게이트 전극(6)을 형성한다. 그리고 게이트 전극(6)을 마스크로 하여 불순물 이온 주입을 실시하여 게이트 전극(6)의 양측의 반도체 기판(1) 내와 산화층(4)상에 소오스(source) 및 드레인(drain)영역(7)을 형성한다.
소오스 및 드레인영역(7)이 산화층(4)상에 형성되므로 정션(junction) 누설전류 및 정션 캐패시턴스를 줄일수 있다.
도 3a내지 도 3d는 본 발명에 따른 제 2 실시예의 반도체 소자의 제조 방법에 대한 공정 단면도이다.
도 3a와 같이, 주변 회로 영역(32)와 셀 영역(33)으로 나누어진 반도체 기판(21)의 격리 영역를 식각하여 절연층(24)로 산화층을 충진하여 STI(shallow trench isolation)영역을 형성하고, 반도체 기판(21) 내에 N-웰(well) 또는 P-웰(well)영역(25)을 형성한다.
도 3b와 같이, 셀 영역(23)에 형성되는 트랜지스터의 게이트 문턱 전압(threshold voltage)을 맞추기 위해서 반도체 기판(31)상에 감광층을 도포하고 셀 영역(33)을 노출시키도록 노광 및 현상하여 감광층 패턴(36)을 형성한다.
셀 영역(33)은 일반적으로 P-웰로 형성되며 게이트 문턱 전압을 맞추기 위해서 보론 또는 BF2를 이온주입한다.계속해서 감광층 패턴(36)을 마스크로 하여 산소 이온 주입을 실시한다.
도 3c와 같이, 열처리 공정을 실시하여 반도체 기판(31) 내에 주입된 산소에 의해 산화층(37)을 형성한다.
도 3d와 같이, 셀 영역(33)의 트랜지스터를 도시한 것으로 반도체 기판(31)상에 게이트 절연층(38)을 형성하고 게이트 절연층(38)상에 게이트 전극(39)을 형성한다.
그리고 게이트 전극(39을 마스크로 하여 불순물 이온 주입을 실시하여 게이트 전극(39)의 양측의 반도체 기판(31)내와 산화층(37)상에 소오스(source) 및 드레인(drain)영역(40)을 형성한다.
따라서 셀 영역(33)의 트랜지스터에서 소오스 및 드레인영역(40)이 산화층(34)상에 형성되므로 정션(junction) 누설전류 및 정션 캐패시턴스를 줄일수 있다.
도 4a와 도 4b는 본 발명에 따른 제 3 실시예의 반도체 소자의 제조 방법에 대한 공정 단면도이다.
도 4a와 같이, 반도체 기판(41)상에 감광층을 도포하고 원하는 영역의 감광층을 노광 및 현상하여 감광층 패턴(42)을 형성하고, 감광층 패턴(42)을 마스크로 하여 산소 이온주입을 실시한다.
도 4b와 같이, 열처리를 실시하여 반도체 기판(41) 내부에 산화층(43)을 형성한다.
감광층 패턴을 마스크로 이용하여 산소 이온 주입을 실시하고 열처리를 행하면 원하는 위치에 산화층을 형성할 수 있고, 반도체 기판의 내부 전체에 산화층이 존재하는 단점을 피할 수 있다.
이와 같은 본 발명에 따른 반도체 소자 및 그의 제조방법은 다음과 같은 효과가 있다.
첫 번째 반도체 기판의 웰과 소오스 및 드레인 영역사이에 개재되어 있는 절연층은 정션(junction) 누설 전류 및 접합 캐패시턴스의 발생을 구조적으로 억제하여 반도체 소자 특히 DRAM 셀의 경우 리프레쉬(refresh) 특성을 개선하고 트랜지스터의 속도를 빠르데 한다.
두 번째 반도체 기판의 웰과 소오스 및 드레인 영역사이에 개재되어 있는 절연층을 형성하기 위해 별도의 마스크 공정을 수행하는 것이 아니라 게이트 문턱 전압을 조절하기 위한 이온 주입후에 시행하여 공정을 단순화하면서 원하는 효과를 달성할 수 있다.
세 번째 SOI(semiconductor on insulator)의 구조와 같이 반도체 기판 전체에 걸쳐 절연층이 형성되어 있는 것이 아니고 원하는 부분에만 형성할 수 있어 반도체 소자 제조에 이점이 있다.

Claims (4)

  1. 반도체 기판상의 게이트 전극;
    상기 게이트 전극 양측의 반도체 기판내의 소오스 및 드레인 영역;
    상기 소오스 및 드레인 영역의 하면과 상기 반도체 기판내의 절연층을 포함하여 구성되어 있는 것을 특징으로 하는 반도체 소자.
  2. 반도체 기판내에 격리층을 형성하는 단계;
    상기 반도체 기판 내에 산소 이온 주입을 실시하고 열처리를 실시하면 반도체 기판 내부에 산화층을 형성하는 단계;
    상기 반도체 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 양측의 반도체 기판 내와 상기 산화층 상에 소오스 및 드레인 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 주변 회로 영역과 셀 영역을 가진 반도체 기판에 격리 영역을 형성하는 단계;
    상기 반도체 기판 내에 웰 영역을 형성하는 단계;
    상기 셀 영역이 노출되는 감광층을 형성하고 감광층을 마스크로 하여 게이트 문턱 전압 조절용 이온 주입 및 산소 이온 주입을 실시하는 단계;
    열처리 공정을 실시하여 반도체 기판 내에 산화층을 형성하는 단계;
    상기 게이트 전극 양측의 반도체 기판 내와 산화층상에 소오스 및 드레인영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 반도체 기판상에 감광층 패턴을 형성하는 단계;
    상기 감광층 패턴을 마스크로 하여 산소 이온을 주입하는 단계;
    열처리를 실시하여 반도체 기판 내부에 산화층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020000079671A 2000-12-21 2000-12-21 반도체 소자 및 그의 제조 방법 KR20020050513A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000079671A KR20020050513A (ko) 2000-12-21 2000-12-21 반도체 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000079671A KR20020050513A (ko) 2000-12-21 2000-12-21 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20020050513A true KR20020050513A (ko) 2002-06-27

Family

ID=27684188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000079671A KR20020050513A (ko) 2000-12-21 2000-12-21 반도체 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20020050513A (ko)

Similar Documents

Publication Publication Date Title
JP4477197B2 (ja) 半導体装置の製造方法
KR100701690B1 (ko) 트랜지스터 문턱전압 조절방법
KR100390907B1 (ko) 반도체 소자의 제조방법
KR20020050513A (ko) 반도체 소자 및 그의 제조 방법
KR100200750B1 (ko) 반도체소자의 제조방법
KR100298202B1 (ko) 에스오아이 소자 및 그 제조방법
KR100691009B1 (ko) 반도체 소자의 제조방법
KR100219073B1 (ko) 전계 효과 트랜지스터 및 그 제조방법
KR100334968B1 (ko) 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법
KR100379534B1 (ko) 반도체 소자의 제조 방법
KR20020002012A (ko) 트랜지스터 및 그 제조 방법
KR100293270B1 (ko) 씨모스 트랜지스터 제조방법
KR0167664B1 (ko) 반도체소자 제조방법
KR101025917B1 (ko) Ｍｏｓ 트랜지스터 및 그 제조 방법
KR100537272B1 (ko) 반도체 소자의 제조 방법
KR100434715B1 (ko) 반도체소자및그제조방법
KR100321778B1 (ko) 낮은접합커패시턴스를갖는에스오아이트랜지스터및그제조방법
JPS6251248A (ja) 半導体装置の製造方法
KR100609541B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100518239B1 (ko) 반도체 장치 제조방법
KR20040042546A (ko) 반도체 소자의 제조 방법
KR20020010790A (ko) 메탈콘택의 형성 방법
KR20000042294A (ko) 트랜지스터의 제조 방법
KR19990060945A (ko) 반도체 소자의 제조 방법
JP2000323686A (ja) 低下した転送デバイスの漏れを有するｄｒａｍセルおよびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid